DE68915018T2

DE68915018T2 - Halbleiterspeicherschaltung.

Info

Publication number: DE68915018T2
Application number: DE68915018T
Authority: DE
Inventors: Noriaki Sato
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-02-08
Filing date: 1989-02-08
Publication date: 1994-08-18
Anticipated expiration: 2009-02-09
Also published as: EP0328458B1; US5079746A; KR890013652A; DE68915018D1; EP0328458A3; EP0328458A2; JPH01204298A; KR920008246B1

Description

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Halbleiterspeicherkreis, spezieller, einen Halbleiterspeicherkreis, der PROM- Zellen aufweist, die einen elektrischen Durchbruch jedes ihrer Isolatoren zur Programmierung verwenden.

2. Beschreibung der im Zusammenhang stehenden Technik

Herkömmlich sind drei Arten von programmierbaren Zellen für Einmal-PROMs vorgesehen, d.h. eine Zelle vom Schmelzsicherungstyp, eine Zelle vom Übergangszonen-Kurzschlußtyp, und eine EPROM-Zelle. Vor kurzem wurde indessen eine neue programmierbare Zelle, bekannt als ein Isolatordurchbruch für Leitungszelle (BIC-Zelle), entwickelt.
Diese BIC-Zelle benutzte einen elektrischen Durchbruch eines Isolators zur Programmierung, und hat darin einen Vorteil, daß sie innerhalb von 1 us programmiert werden kann. Wenn eine PROM-Zelle aus einer BIC-Zelle und einem MIS-Transistor besteht, wird es folglich möglich, einen Hochgeschwindigkeits-Programmiervorgang auszuführen. Indessen sind bei dem bekannten Halbleiterspeicherkreis, bei dem die BIC-Zelle und der MIS-Transistor verwendet werden, Probleme dahingehend aufgetreten, daß in diesem bekannten Halbleiterspeicherkreis, da ein Isolator der BIC-Zelle nach der Anwendung eines hohen Potentials durchgebrochen ist, eine große Menge an Leistung unnötig verbraucht wird, da ein hoher Strom weiterfließt, nachdem der Programmiervorgang abgeschlossen worden ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein Ziel der vorliegenden Erfindung ist es, einen Halbleiterspeicherkreis zu schaffen, der PROM-Zellen aufweist, die mit geringem Leistungsverbrauch und durch einen Hochgeschwindigkeitsvorgang programmiert werden können.
Gemäß der vorliegenden Erfindung ist ein Halbleiterspeicherkreis vorgesehen, der eine Anzahl von Wortleitungen, eine Anzahl von Bitleitungen, eine Anzahl von Speicherzellen und eine Anzahl von Programmiertransistoren umfaßt. Jede Wortleitung empfängt ein Wortleitungsauswahlsignal, und jede Speicherzelle umfaßt einen Isolator und einen Zellentransistor vom ersten Leitungstyp und ist am Schnittpunkt zwischen der einen Bitleitung und der einen Wortleitung vorgesehen. Die Speicherzelle wird durch die Anwendung eines elektrischen Durchbruchs des Isolators programmiert, und der Zellentransistor umfaßt einen durch den Isolator mit der Bitleitung verbundenen Drain, ein mit der Wortleitung verbundenes Gate, und eine mit einer ersten Spannungsversorgung verbundene Source. Jeder Programmiertransistor, der durch einen zweiten Leitungstyp entgegengesetzt zum ersten Leitungstyp gebildet ist, umfaßt einen mit jeder Bitleitung verbundenen Drain, ein Gate, dem ein Bitleitungsauswahlsignal zugeführt wird, und eine an einer zweiten Spannungsversorgung angeschlossene Source. Das Bitleitungsauswahlsignal und das Wortleitungsauswahlsignal umfassen Impulssignale, die zur Zeit der Programmierung in Phase sind.
Wie oben beschrieben umfaßt der Halbleiterspeicherkreis eine Anzahl von Speicherzellen und eine Anzahl von Programmiertransistoren, wobei jede Speicherzelle an den Schnittpunkten zwischen einer Bitleitung und einer Wortleitung vorgesehen ist. Die Speicherzelle umfaßt einen Isolator und einen Zellentransistor, und ein Leitungstyp des durch ein Wortleitungsauswahlsignal ausgewählten Zellentransistors ist zu dem des Programmiertransistors entgegengesetzt, der durch ein Bitleitungsauswahlsignal ausgewählt worden ist. Die Speicherzelle wird durch die Anwendung eines elektrischen Durchbruchs des Isolators programmiert, wenn das Bitleitungsauswahlsignal und das Wortleitungsauswahlsignal im gleichphasigen Zustand eingegeben werden, und es werden der Programmiertransistor sowie der Zellentransistor geschaltet. Daher wird die Speicherzelle in einer kurzen Zeit programmiert, während der der Programmiertransistor sowie der Zellentransistor geschaltet werden, und somit kann dieser Halbleiterspeicherkreis mit geringem Leistungsverbrauch und durch einen Hochgeschwindigkeitsvorgang programmiert werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird aus der unten unter Bezugnahme auf die begleitenden Zeichnungen erläuterten Beschreibung der bevorzugten Ausführungsbeispiele klarer verstanden, wobei:
Fig. 1 ein Schaltbild ist, das ein Beispiel einer bekannten PROM-Zellenanordung zeigt;
Fig. 2 eine Querschnittsansicht einer BIC-Zelle ist;
Fig. 3A eine Querschnittsansicht einer PROM-Zelle ist und
Fig. 3B ein Ersatzschaltbild der in Fig. 3A gezeigten PROM-Zelle ist;
Fig. 4 ein Grundschema eines Halbleiterspeicherkreises gemäß der vorliegenden Erfindung ist;
Fig. 5 ein Schaltbild eines CMIS-Inverterschaltkreises ist;
Fig. 6A und 6B Kennlinien von Transistoren in dem in Fig. 5 gezeigten CMIS-Inverterschaltkreis sind;
Fig. 7 eine Arbeitskennlinie des in Fig. 5 gezeigten CMIS-Inverterschaltkreises ist;
Fig. 8 ein Schaltbild ist, das ein Ausführungsbeispiel einer PROM-Zellenanordnung gemäß der vorliegenden Erfindung zeigt;
Fig. 9 eine Zeitdiagramm ist, das ein Beispiel von Signalen der in Fig. 8 gezeigten PROM-Zellenanordnung zeigt; und
Fig. 10 ein Zeitdiagramm ist, das ein weiteres Beispiel von Signalen der in Fig. 8 gezeigten PROM- Zellenanordnung zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Zum besseren Verständnis der bevorzugten Ausführungsbeispiele werden zuerst die Probleme des Standes der Technik erläutert.
Fig. 1 ist ein Schaltbild, das ein Beispiel einer früheren PROM-Zellenanordnung zeigt, wie sie aus der EP-A-0 213 638 bekannt ist. In Fig. 1 bezeichnet das Bezugszeichen 10 einen Programmiertransistor, der ein MIS-Transistor vom N-Kanal- Typ ist, 2 bezeichnet einen Dünnfilmisolator, 3 bezeichnet einen Zellentransistor, der ein MIS-Transistor vom N-Kanal- Typ ist, die Bezugszeichen BL1 - BL3 bezeichnen Bitleitungen, WL1 - WL3 bezeichnen Wortleitungen, und M11 - M22 bezeichnen Speicherzellen der PROM-Zellenanordnung.
Jede Speicherzelle M11 - M22 ist am Schnittpunkt zwischen Bitleitungen BL1, BL2 und Wortleitungen WL1, WL2 vorgesehen, und umfaßt einen Isolator 2 und einen Zellentransistor 3. Beispielsweise ist in der Speicherzelle M11 ein Gate des Zellentransistors 3 mit der Wortleitung WL1 verbunden, eine Source des Zellentransistors 3 ist mit einer Erdung verbunden, und ein Drain des Zellentransistors 3 ist durch den Isolator 2 mit der Bitleitung BL1 verbunden. Ferner ist die Bitleitung BL1 mit einer Source eines Programmiertransistors 10 verbunden, der ein MIS-Transistor vom N-Kanal-Typ ist, einem Gate des Transistors 10 wird ein Bitleitungsauswahlsignal Vin zugeführt, und ein Drain des Transistors 10 wird zur Programmierung der PROM-Zelle mit einem Programmierleistungsversorgungspotential Vp versorgt, das ein extrem hohes Potential, z.B. 18 Volt, ist. Es sei festgestellt, daß der Wortleitung WL1 ein Wortleitungsauswahlsignal zugeführt wird.
Untenstehend wird ein Beispiel der Programmierung einer Speicherzelle M11 erläutert. Zuerst wird ein Bitleitungsauswahlsignal Vin, das dem Gate des Programmiertransistors 10 zugeführt wird, auf einen hohen Pegel, z.B. 5 Volt, gebracht, und dann wird der Programmiertransistor 10 auf EIN geschaltet und es wird ein Programmierleistungsversorgungspotential Vp, das ein außerordentlich hohes Potential ist, an eine Bitleitung BL1 angelegt. Das hohe Potential der Bitleitung BL1 wird nämlich auf einer Seite des Isolators 2 angelegt. Als nächstes wird ein einem Gate des Zellentransistors 3 zugeführtes Wortleitungsauswahlsignal WL1 auf einen hohen Pegel, z.B. 5 Volt, gebracht, und der Zellentransistor 3 wird auf EIN geschaltet, so daß eine Isolierung des Isolators 2 elektrisch durchbrochen wird und ein Programmiervorgang durchgeführt wird. Es sei festgestellt, daß das Potential der Bitleitung BL1, das durch ein Programmierleistungsversorgungspotential Vp bestimmt ist, höher als eine elektrische Durchbruchspannung des Isolators 2 ist. Das Programmierspannungversorgungspotential Vp ist beispielsweise 18 Volt, wie oben beschrieben.
Da der Isolator 2 nach dem Anlegen eines hohen Potentials durchbrochen wird, treten bei dem obigen Halbleiterspeicherkreis Probleme dahingehend auf, daß eine große Leistungsmenge unnötig verbraucht wird, da ein hoher Strom, z.B. 1 Milliampere, weiter fließt, nachdem ein Programmiervorgang beendet worden ist. Ferner verursacht dieser unnötige Verbrauch einer großen Leistungsmenge ein Aufheizen von Signalleitern von Bitleitungen oder Speicherzellen und vergrößert zur Vermeidung eines Durchbruchs der Signalleiter eine Kapazität der Signalleiter, und somit wird die Betriebszeit des Transistors verkürzt und es ist schwierig, eine hohe Integration auszuführen.
In Anbetracht der oben erwähnten Probleme ist es ein Ziel der vorliegenden Erfindung, eine PROM-Zelle zu schaffen, die mit geringem Leistungsverbrauch programmiert werden kann.
Als nächstes wird ein Isolatordurchbruch für Leitungszelle (BIC-Zelle) unter Bezugnahme auf die Fig. 2 und 3 erläutert.
Figur 2 ist eine Querschnittsansicht einer BIC-Zelle. Wie in Fig. 2 gezeigt ist, umfaßt die BIC-Zelle eine dünne Isolationsschicht 2, die eine in einem P-Substrat vorgesehene Kontaktfläche auf einer N&spplus;-Diffusionsschicht überdeckt, und eine mit einer Oberfläche des Isolators 2 verbundene Al (Aluminium)-Elektrode. Der Isolator 2 ist nämlich zwischen einem Signalleiter der Bitleitung BL und einer Kontaktfläche der N&spplus;-Diffusionsschicht ausgebildet, die einem Drain eines Zellentransistors entspricht. Im Programmierzustand ist die Al-Elektrode der Bitleitung BL von der N&spplus;-Diffusionsschicht isoliert, und während der Programmierung der BIC-Zelle wird der Al-Elektrode ein Impuls zugeführt, der Isolator 2 bricht durch und zwischen der Al-Elektrode und der N&spplus;-Diffusionsschicht wird eine Verbindung gebildet. Es sei festgestellt, daß eine BIC-Zelle auf einer Kontaktfläche der N&spplus;-Diffusionsschicht im Zellentransistor gebildet werden kann, da sie einen Schichtzellenaufbau hat. In dieser BIC-Zelle weist eine vorprogrammierte Zelle einen sehr hohen Widerstand auf, z.B. mehr als 1 x 10¹³ Ohm, aber der Widerstand der programmierten Zelle ist sehr klein, z.B. 1 x 10² Ohm, und daher ist eine Ausleseverzögerung aufgrund des Zellenwiderstands vernachlässigbar klein. Ferner erfahren BIC-Zellen in der Praxis, sogar nach einer großen Anzahl von Leseoperationen, z.B. 1 x 10&sup5; Leseoperationen, keinen Ausfall und daher sind die Ausleseoperationen der BIC-Zellen sehr zuverlässig.
Figur 3A ist eine Querschnittsansicht einer PROM-Zelle, und Fig. 3B ist ein Ersatzschaltbild der in Fig. 3A gezeigten PROM-Zelle. Wie in Fig. 3A gezeigt ist, kann eine PROM-Zelle gebildet werden, indem der Isolator 2 der BIC-Zelle mit einem MOS-Transistor verbunden wird, der dem Zellentransistor 3 entspricht, wobei die N&spplus;-Diffusionsschicht der BIC-Zelle als ein Drain des MOS-Transistors 3 wirkt. Diese PROM-Zelle hat einen Vorteil dahingehend, daß sie einfach vorgesehen werden kann, indem die BIC-Zelle auf der Kontakt fläche des MOS-Transistors 3 gebildet wird. Wenn diese Zellenanordnung programmiert wird, wird wie in Fig. 3B gezeigt eine normale Gatespannung an eine Wortleitung WL angelegt, und ein Programmierspannungversorgungspotential Vp wird an eine Bitleitung BL angelegt, wodurch die BIC-Zelle in einen angeschlossenen Zustand gebracht wird. Andererseits bleibt die BIC-Zelle in einer nicht ausgewählten PROM-Zelle nicht angeschlossen, da der MOS-Transistor (Zellentransistor) 3 auf AUS geschaltet ist, und die N&spplus;-Diffusionsschicht der BIC-Zelle oder der Drain im MOS-Transistor 3 wird übergangsweise in Sperrichtung vorgespannt, wenn ein Programmierimpuls der Bitleitung BL zugeführt wird. Daher wird eine Verarmungsschicht unter der N&spplus;-Diffusionsschicht der BIC-Zelle gebildet, und somit wird die Programmierimpulsspannung zwischen dem BIC-Isolator und der Verarmungsschichtzone aufgeteilt. Infolgedessen ist die an die BIC-Zelle angelegte effektive Vorspannung niedriger als die Durchbruchspannung, und daher kann eine nicht ausgewählte PROM-Zelle nicht programmiert werden.
Die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen erläutert.
Figur 4 ist ein Grundschema eines Halbleiterspeicherkreises gemäß der vorliegenden Erfindung. In Fig. 4 bezeichnet das Bezugszeichen 1 einen Programmiertransistor, der ein MIS- Transistor vom P-Kanal-Typ ist, 2 bezeichnet einen Dünnfilmisolator, 3 bezeichnet einen Zellentransistor, der ein MIS- Transistor vom N-Kanal-Typ ist. Gemäß den vorliegenden Halbleiterspeicherkreisen, wie sie in Fig. 4 gezeigt sind, ist der Isolator 2 zwischen einem Drain des Programmiertransistors 1 und einem Drain des Zellentransistors 3 vorgesehen. Ferner sind den Gates des Programmiertransistors 1 und des Zellentransistors 3 zugeführte Signale Vin, die einem Bitleitungsauswahlsignal und einem Wortleitungsauswahlsignal entsprechen, Impulssignale, die in Phase sind, wenn ein Programmiervorgang durchgeführt wird.
Figur 5 ist ein Schaltbild, das einen CMIS-Inverterschaltkreis zeigt. Wie in Fig. 5 gezeigt ist, ist die Grundanordnung eines eine Speicherzelle (PROM-Zelle) umfassenden Halbleiterspeicherkreis durch einen CMIS-Inverterschaltkreis bezeichnet, und eine Ausgangsspannung dieses CMIS-Inverterschaltkreises ist durch eine Referenz Vout bezeichnet, das ein Potential eines Knotens A ist.
Figuren 6A und 6B sind Kennliniendiagramme von Transistoren in dem in Fig. 5 gezeigten CMIS-Inverterschaltkreis. Wie in Fig. 6A gezeigt ist, wird in dem Programmiertransistor 1, der ein MIS-Transistor vom P-Kanal-Typ ist, ein Ausgangspotential von ihm, das ein Drainpotential ist, gemäß einer Übergangscharakteristik des Transistors 1 von einem hohen Pegel zu einem niedrigen Pegel geändert, wenn ein Bitleitungsauswahlsignal (Vin) von einem niedrigen Pegel zu einem hohen Pegel geändert wird. Andererseits wird, wie in Fig. 6B gezeigt ist, in den Zellentransistor 3, der ein MIS-Transistor vom N-Kanal-Typ ist, ein Ausgangspotential von ihm, das ein Drainpotential ist, gemäß einer Übergangscharakteristik des Transistors 3 von einem niedrigen Pegel zu einem hohen Pegel geändert, wenn ein Wortleitungsauswahlsignal (WL; Vin) von einem niedrigen Pegel zu einem hohen Pegel geändert wird. Es sei festgestellt, daß der Programmiertransistor 1 sowie der Zellentransistor 3 während ihrer Übergangszustände auf EIN geschaltet sind und eine Spannung zwischen dem Ausgangspotential des Programmiertransistors 1 und dem Ausgangspotential des Zellentransistors 3 am Isolator 2 angelegt wird, und somit wird durch das Anlegen dieser Spannung zwischen den Ausgangspotentialen der Transistoren 1 und 3 ein elektrischer Durchbruch des Isolators 2 herbeigeführt.
Figur 7 zeigt eine Arbeitskennlinie des in Fig. 5 gezeigten CMIS-Inverterschaltkreises. Wenn ein Bitleitungsauswahlsignal und ein Wortleitungsauswahlsignal (Vin) von einem niedrigen Pegel zu einem hohen Pegel geändert werden und gleichphasig sind, wird wie oben beschrieben ein Drainpotential des Programmiertransistors 1 von einem hohen Pegel zu einem niedrigen Pegel geändert, und ein Drainpotential des Zellentransistors 3 wird von einem niedrigen Pegel zu einem hohen Pegel geändert, gemäß ihren Übergangscharakteristiken, und eine Ausgangsspannung Vout wird von einem hohen Pegel zu einem niedrigen Pegel geändert, wie durch eine strichpunktierte Linie in Fig. 7 gezeigt ist. Es sei festgestellt, daß zu dieser Zeit der Pegeländerung oder der Übergangszeit der Transistoren 1 und 3 eine Spannung zwischen einem Drainpotential des Programmiertransistors 1 und einem Drainpotential des Zellentransistors 3 an den Isolator 2 angelegt wird, die durch deren Übergangscharakteristiken festgelegt ist, und während kurzer Zeit fließt durch den Isolator 2 ein Strom, wie durch eine durchgezogene Linie in Fig. 7 gezeigt ist, so daß ein elektrischer Durchbruch des Isolators 2 durchgeführt wird und die BIC-Zelle (Isolator) 2 in einen angeschlossenen Zustand gebracht wird. Dieser durch den Isolator 2 fließende Strom ist entsprechend den Übergangscharakteristiken des Programmiertransistors 1 und des Zellentransistors 3 und der Anordnung des Isolators 2 bestimmt. Zum Beispiel ist ein maximaler Pegel des Stromflusses am Isolator 2 800 Milliampere und eine Flußzeit von ihm ist ungefähr 20 Nanosekunden (ns). Infolgedessen können wie oben beschrieben in dem vorliegenden Halbleiterspeicherkreis der Programmiertransistor 1 sowie der Zellentransistor 3 übergangsweise auf EIN geschaltet werden, während der Programmiertransistor 1 auf AUS geschaltet wird und der Zellentransistor eines MIS-Transistors 3 vom N-Kanal-Typ auf EIN geschaltet wird, und eine Spannung zwischen einem Drainpotential des Programmiertransistors 1 und einem Drainpotential des Zellentransistors 3 wird an beiden Seiten des Isolators 2 wie in Fig. 7 gezeigt vorübergehend angelegt, so daß eine Isolierung des Isolators 2 elektrisch durchbrochen wird. Zu dieser Zeit wird der durch den Isolator 2 fließende Strom sofort abgeschaltet, und so kann ein Programmiervorgang mit niedrigem Leistungsverbrauch und in kurzer Zeit ausgeführt werden.
In der obigen Beschreibung kann ein Programmiervorgang einer Speicherzelle, der durch einen elektrischen Durchbruch des Isolators 2 ausgeführt wird, auch durchgeführt werden, wenn das Bitleitungsauswahlsignal und das Wortleitungsauswahlsignal (Vin) von einem hohen Pegel zu einem niedrigen Pegel geändert werden und in Phase sind. Während der Zeitspanne, wenn der Programmiertransistor 1 auf EIN geschaltet ist und der Zellentransistor 3 auf AUS geschaltet ist, tritt nämlich ein Übergangszustand auf, in dem beide Transistoren 1 und 3 auf EIN geschaltet bleiben. Daher wird an den Isolator 2 eine Spannung zwischen einem Drainpotential des Programmiertransistors 1 und einem Drainpotential des Zellentransistors 3 angelegt, und ein elektrischer Durchbruch des Isolators 2 wird in derselben Weise durchgeführt, wie wenn das Signal Vin von einem niedrigen Pegel zu einem hohen Pegel geändert wird, wie in Fig. 6A, 6B und 7 gezeigt ist. Es sei festgestellt, daß ein Programmiervorgang zur Zeit eines Anstiegsübergangs sowie eines Abfallübergangs der Impulssignale des Bitleitungsauswahlsignals und des Wortleitungsauswahlsignals durchgeführt werden kann.
Figur 8 ist ein Schaltbild, das ein Ausführungsbeispiel einer PROM-Zellenanordnung gemäß der vorliegenden Erfindung zeigt. In Fig. 8 bezeichnen Bezugszeichen BL1 - BL3 Bitleitungen, WL1 - WL3 bezeichnen Wortleitungen, und M11 - M22 bezeichnen Speicherzellen der PROM-Zellenanordnung.
Jede Speicherzelle M11 - M22 ist an einem Schnittpunkt zwischen Bitleitungen BL1, BL2 bzw. Wortleitungen WL1, WL2 vorgesehen und umfaßt einen Isolator 2 und einen Zellentransistor 3. Beispielsweise ist in der Speicherzelle M11 ein Gate des Transistors 3 mit der Wortleitung WL1 verbunden, eine Source des Transistors 3 ist mit einer Erdung verbunden, und ein Drain des Transistors 3 ist durch den Isolator 2 mit der Bitleitung BL1 verbunden. Die Bitleitung BL1 ist mit einer Source eines Programmiertransistors 1 verbunden, einem Gate des Transistors 1 wird ein Bitleitungsauswahlsignal Vin zugeführt, und einem Drain des Transistors 1 wird ein Programmierleistungsversorgungspotential Vp1 zugeführt, das ein außerordentlich hohes Potential, z.B. 18 Volt, ist, um die PROM-Zelle zu programmieren. In gleicher Weise ist in der Speicherzelle M22 ein Gate des Transistors 3 mit der Wortleitung WL2 verbunden, eine Source des Transistors 3 ist mit einer Erdung verbunden, und ein Drain des Transistors 3 ist durch den Isolator 2 mit der Bitleitung BL2 verbunden. Die Bitleitung BL2 ist mit einer Source eines Programmiertransistors 1 verbunden, einem Gate des Transistors 1 wird ein Bitleitungsauswahlsignal Vin zugeführt, und einem Drain des Transistors 1 wird ein Programmierspannungsversorgungspotential Vp2 zugeführt, das ein außerordentlich hohes Potential, z.B. 18 Volt, ist, um die PROM-Zelle zu programmieren. Es sei festgestellt, daß den Wortleitungen WL1 und WL2 Wortleitungsauswahlsignale zugeführt werden.
Untenstehend wird ein Beispiel der Programmierung der PROM- Zellen M11 und M22 unter Bezugnahme auf Fig. 8 und 9 erläutert. Figur 9 ist ein Zeitdiagramm, das ein Beispiel von Signalen der in Fig. 8 gezeigten PROM-Zellenanordnung zeigt, und das Bezugszeichen bezeichnet ein Taktsignal, das eine Impulsbreite von 1 us aufweist.
Zuerst wird ein einem Gate eines Zellentransistors 3 in einer Speicherzelle M11 zugeführtes Wortleitungsauswahlsignal (WL1) durch eine Impulsbreite von 1 us auf einen hohen Pegel, z.B. 5 Volt, gebracht, wenn ein einem Gate eines Programmiertransistors 1 zugeführtes Bitleitungsauswahlsignal Vin1 und ein Programmierleistungsversorgungspotential Vp1 auf einem niedrigen Pegel gehalten werden, wodurch die Speicherzellen M11 und M12 gelöscht werden. Als nächstes wird nach einer Zeit von 1 us der Impulsbreite das Wortleitungsauswahlsignal (WL1) von dem hohen Pegel zu einem niedrigen Pegel geändert, und so wird der Zellentransistor 3 auf AUS geschaltet. Ferner wird das Wortleitungsauswahlsignal (WL1) von dem niedrigen Pegel zu dem hohen Pegel geändert, wenn das Bitleitungsauswahlsignal Vin1 und das Programmierspannungversorgungspotential Vp1 von dem niedrigen Pegel zu einem hohen Pegel in Synchronisation mit dem Bitleitungsauswahlsignal Vin1 geändert werden, und der Programmiervorgang der Speicherzelle M11 wird durchgeführt. Wie oben unter Bezugnahme auf die Fig. 4 bis 7 beschrieben ist, wird nämlich, wenn das Bitleitungsauswahlsignal Vin1 und das Wortleitungsauswahlsignal (WL1) von einem niedrigen Pegel zu einem hohen Pegel geändert werden und gleichphasig sind, der Programmiertransistor 1 auf EIN und der Zellentransistor 3 auf AUS geschaltet. Es sei festgestellt, daß während der Zeitspanne, in der der Programmiertransistor 1 auf EIN geschaltet ist und der Zellentransistor 3 auf AUS geschaltet ist, ein Übergangszustand auftritt, in dem der Programmiertransistor 1 sowie der Zellentransistor 3 auf EIN geschaltet bleiben. Wenn ein Drainpotential des Programmiertransistors 1 von einem hohen Pegel zu einem niedrigen Pegel geändert wird und ein Drainpotential des Zellentransistors 3 von einem niedrigen Pegel zu einem hohen Pegel gemäß ihren Übergangscharakteristiken geändert wird, wird eine Spannung zwischen dem Drainpotential des Programmiertransistors 1 und dem Drainpotential des Zellentransistors 3 an den Isolator 2 angelegt, so daß ein elektrischer Durchbruch des Isolators 2 durchgeführt wird.
In gleicher Weise wird ein einem Gate eines Zellentransistors 3 in einer Speicherzelle M22 zugeführtes Wortleitungsauswahlsignal (WL2) auf einen hohen Pegel gebracht, wenn ein einem Gate eines Programmiertransistors 1 zugeführtes Bitleitungsauswahlsignal Vin2 und ein Programmierleistungsversorgungspotential Vp2 auf einem niedrigen Pegel gehalten werden, und die Speicherzellen M21 und M22 werden gelöscht. Als nächstes wird das Wortleitungsauswahlsignal (WL2) von dem hohen Pegel zu einem niedrigen Pegel geändert, und so wird der Zellentransistor 3 auf AUS geschaltet. Ferner wird das Wortleitungsauswahlsignal (WL2) von dem niedrigen Pegel zu dem hohen Pegel geändert, und wenn das Bitleitungsauswahlsignal Vin2 und das Programmierleistungsversorgungspotential Vp2 von dem niedrigen Pegel zu dem hohen Pegel in Synchronisation mit dem Bitleitungsauswahlsignal Vin2 geändert werden, wird der Programmiervorgang der Speicherzelle M22 auf dieselbe Weise wie für die Programmierung der Speicherzelle M11 durchgeführt. Wie oben beschrieben wird bei ausgewählten Zellen ein ähnlicher Vorgang nacheinander durchgeführt, und die benötigten Daten werden programmiert.
Bei einer Ausleseoperation, die dieselbe wie eine herkömmliche Operation ist, wird eine Steuersignalspannung auf eine Bitleitung BL1 - BL3 gegeben und ein Impulssignal wird in eine Wortleitung WL1 - WL3 eingegeben, und ein Auslesepotential wird zwischen beiden Seiten des Isolators 2 erzeugt, wenn die Isolierung des Isolators 2 nicht durchgebrochen ist, und so wird ein Signal mit hohem Pegel von ihm ausgegeben. Andererseits wird zwischen beiden Seiten des Isolators 2 kein Auslesepotential erzeugt, wenn die Isolierung des Isolators 2 durchbrochen ist, und so wird von ihm ein Signal mit niedrigem Pegel ausgegeben. Demgemäß kann aus jeder oben beschriebenen Zelle Information ausgelesen werden.
In der obigen Beschreibung bleiben der Programmiertransistor 1 sowie der Zellentransistor 3 auf EIN geschaltet, während diese Transistoren 1 und 3 durch die ihre Übergangscharakteristiken geschaltet werden, und eine hohe Spannung wird an beide Seiten des Isolators 2 angelegt, so daß die Isolierung des Isolators 2 durchbrochen wird und beide Seiten des Isolators 2 elektrisch verbunden werden. Es sei festgestellt, daß ein durch den verbundenen Isolator 2 fließender Strom sofort ausgeschaltet wird, wie in Fig. 7 gezeigt ist, und so kann der Leistungsverbrauch während einer Programmierzeit beachtlich herabgesetzt werden, und es kann eine durch zur Programmierzeit im bekannten Halbleiterspeicherkreis erzeugte Wärme verursachte Verschlechterung eines Transistors vermieden werden. Ferner wird der im Isolator 2 fließende Strom ausgeschaltet, wenn die Programmierung abgeschlossen ist, und so kann eine Hochgeschwindigkeitsprogrammierung ausgeführt werden, wodurch die Programmierzeit verkürzt werden kann.
In diesem Ausführungsbeispiel ist das Programmierleistungsversorgungspotential mit dem Bitleitungsauswahlsignal synchronisiert, da, wenn das Programmierleistungsversorgungspotential auf einem hohen Pegel (z.B. 18 Volt) gehalten wird, sämtliche mit der Wortleitung verbundenen Speicherzellen programmiert werden, wenn das Wortleitungsauswahlsignal zum Löschen der Speicherzellen auf einen hohen Pegel geändert wird. Wenn indessen die Speicherzellen durch Änderung des Pegels des Wortleitungsauswahlsignals nicht gelöscht werden, d.h. der Pegel des Wortleitungsauswahlsignals nicht geändert wird, wenn das Bitleitungsauswahlsignal auf einem niedrigem Pegel gehalten wird, braucht das Programmierleistungsversorgungspotential nicht gleichphasig mit dem Bitleitungsauswahlsignal geändert zu werden. Wo der Programmiertransistor durch einen MIS-Transistor vom N-Kanal- Typ gebildet ist und der Zellentransistor durch einen MIS- Transistor vom P-Kanal-Typ gebildet ist, braucht das Programmierleistungsversorgungspotential nicht mit dem Bitleitungsauswahlsignal synchronisiert zu werden.
Figur 10 ist ein Zeitdiagramm, das weitere Beispiele von Signalen der in Fig. 8 gezeigten PROM-Zellenanordnung zeigt. Wie oben beschrieben ist, wird ein durch einen elektrischen Durchbruch des Isolators 2 durchgeführter Programmiervorgang einer Speicherzelle zur Zeit eines Anstiegsübergangs sowie eines Abfallübergangs der Impulssignale des Bitleitungsauswahlsignales und des Wortleitungsauswahlsignales durchgeführt. In diesem Ausführungsbeispiel von Fig. 10 weisen die Impulssignale des Bitleitungsauswahlsignals Vin1 und des Programmierleistungsversorgungspotentials Vp1 zwei Impulse auf, um durch einen Anstiegsübergang und einen Abfallübergang jedes Impulses zu programmieren, d.h. der Programmiervorgang der Speicherzelle M11 wird viermal durchgeführt, d.h. bei einem Anstiegsübergang eines ersten Pulses im Bitleitungsauswahlsignal Vin1, bei einem Abfallübergang des ersten Impulses, bei einem Anstiegsübergang eines zweiten Imulses, und bei einem Abfallübergang des zweiten Imulses.
Wie oben beschrieben ist, umfaßt der Halbleiterspeicherkreis gemäß der vorliegenden Erfindung eine Anzahl von Speicherzellen und eine Anzahl von Programmiertransistoren, wobei jede Speicherzelle an den Schnittpunkten zwischen einer Bitleitung und einer Wortleitung vorgesehen ist. Die Speicherzelle umfaßt einen Isolator und einen Zellentransistor, und ein Leitungstyp des durch ein Wortleitungsauswahlsignal ausgewählten Zellentransistors ist zu dem des durch ein Bitleitungsauswahlsignals ausgewählten Programmiertransistor entgegengesetzt. Die Speicherzelle wird durch die Anwendung eines elektrischen Durchbruchs des Isolators programmiert, wenn das angelegte Bitleitungsauswahlsignal und Wortleitungsauswahlsignal in Phase sind und der Programmiertransistor sowie der Zellentransistor geschaltet werden. Daher wird die Speicherzelle in einer kurzen Zeit programmiert, während der der Programmiertransistor und der Zellentransistor geschaltet werden, und somit kann dieser Halbleiterspeicherkreis mit niedrigem Leistungsverbrauch und mit hoher Geschwindigkeit programmiert werden.

Claims

1. Halbleiterspeicherkreis umfassend:

- eine Anzahl von Wortleitungen (WL1 - WL3), wobei jede ein Wortleitungsauswahlsignal empfängt;

- eine Anzahl von Bitleitungen (BL1 - BL3);

- eine Anzahl von Speicherzellen (M11 - M22), wobei jede einen Isolator (2) und einen Zellentransistor (3) vom ersten Leitungstyp umfaßt und an einem Schnittpunkt einer Bitleitung der Anzahl von Bitleitungen und einer Wortleitung der Anzahl von Wortleitungen vorgesehen ist, wobei jede Speicherzelle durch die Anwendung von elektrischem Durchbruch des Isolators programmiert wird, wobei der Zellentransistor einen durch den Isolator mit der Bitleitung verbundenen Drain, ein mit der Wortleitung verbundenes Gate und eine mit einer ersten Spannungsversorgung verbundene Source umfaßt;

gekennzeichnet durch - eine Anzahl von Programmiertransistoren (1) von einem zweiten Leitungstyp entgegengesetzt zu dem ersten Leitungstyp der Zellentransistoren und jeweils umfassend einen mit einer entsprechenden von der Anzahl von Bitleitungen verbundenen Drain, ein Gate, dem ein Bitleitungsauswahlsignal zugeführt wird, und eine mit einer zweiten Spannungsversorgung (Vp) verbundene Source, und wobei das Bitleitungsauswahlsignal (Vin) und das Wortleitungsauswahlsignal Impulssignale umfassen, die in Phase sind, wenn eine Programmieroperation durchgeführt wird.

2. Halbleiterspeicherkreis nach Anspruch 1, bei dem der Isolator durch eine an seine beiden Seiten angelegte hohe Spannung elektrisch durchbrochen wird, wenn die gleichphasigen Impulssignale des Bitleitungsauswahlsignals und des Wortleitungsauswahlsignals zugeführt werden und der Programmiertransistor sowie der Zellentransistor geschaltet werden.

3. Halbleiterspeicherkreis nach Anspruch 1, bei dem die genannte zweite Spannungsversorgung ein mit dem Bitleitungsauswahlsignal synchronisiertes Impulssignal (Vp1 - Vp3) ausgibt.

4. Halbleiterspeicherkreis nach Anspruch 1, bei dem der Zellentransistor ein MIS-Transistor vom N-Kanal-Typ ist, und der Programmiertransistor ein MIS-Transistor vom P-Kanal-Typ ist.

5. Halbleiterspeicherkreis nach Anspruch 1, bei dem der Zellentransistor ein MIS-Transistor vom P-Kanal-Typ ist und der Programmiertransistor ein MIS-Transistor vom N-Kanal-Typ ist.

6. Halbleiterspeicherkreis nach Anspruch 1, bei dem der elektrische Durchbruch des Isolators zur Zeit eines Anstiegssübergangs jedes Impulses in dem Bitleitungsauswahlsignal und dem Wortleitungsauswahlsignal sowie eines Abfallübergangs jedes Impulses in dem Bitleitungsauswahlsignal und dem Wortleitungsauswahlsignal durchgeführt wird.

7. Halbleiterspeicherkreis nach Anspruch 1, bei dem das Wortleitungsauswahlsignal einen ersten Impuls und einen zweiten Impuls umfaßt, wobei der erste Impuls zum Löschen der Speicherzellen verwendet wird und der zweite Impuls mit dem Bitleitungsauswahlsignal synchronisiert ist, um den Programmiertransistor sowie des Zellentransistor zu schalten.

8. Halbleiterspeicherkreis nach Anspruch 1, bei dem das Wortleitungsauswahlsignal einen ersten Impuls und Programmierimpulse umfaßt, wobei der erste Impuls zum Löschen der Speicherzellen verwendet wird und die Programmierimpulse mit dem Bitleitungsauswahlsignal synchroniseirt sind, um den Programmiertransistor sowie den Zellentransistor zu schalten.

9. Halbleiterspeicherkreis nach Anspruch 1, bei dem der Isolator einen dünnen Isolatorfilm umfaßt, der zwischen einem Signalleiter der Bitleitung und einer Kontaktfläche des Drains im Zellentransistor gebildet ist.

10. Halbleiterspeicherkreis nach Anspruch 1, bei dem das Gate des Zellentransistors durch einen Signalleiter der Wortleitung gebildet ist.