DE2225315A1 - Mehrphasen-Clock-Generator-Schaltung mit einem Steuerkreis - Google Patents

Mehrphasen-Clock-Generator-Schaltung mit einem Steuerkreis

Info

Publication number
DE2225315A1
DE2225315A1 DE19722225315 DE2225315A DE2225315A1 DE 2225315 A1 DE2225315 A1 DE 2225315A1 DE 19722225315 DE19722225315 DE 19722225315 DE 2225315 A DE2225315 A DE 2225315A DE 2225315 A1 DE2225315 A1 DE 2225315A1
Authority
DE
Germany
Prior art keywords
signals
phase
bit
output
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722225315
Other languages
English (en)
Other versions
DE2225315B2 (de
DE2225315C3 (de
Inventor
Thomas James Anaheim Calif. Davies jun. (V.St.A.). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
North American Rockwell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North American Rockwell Corp filed Critical North American Rockwell Corp
Publication of DE2225315A1 publication Critical patent/DE2225315A1/de
Publication of DE2225315B2 publication Critical patent/DE2225315B2/de
Application granted granted Critical
Publication of DE2225315C3 publication Critical patent/DE2225315C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)

Description

DlPL-ING. ■
HELMUT GORTZ ■ 8
6 Frankfurt arn Main 70 1ü.r?.
Schn«ckenhofeh·. 27 - Tel. 61 70 79 Gzll/st
NORTH AMERICAN ROCKlYELL CORP., 1700 EAST IMPERIAL HIGHWAY, EL SEGUNDO, CALIFORNIA 90245 U.S.A.
Mehrphasen-Clock-Generator-Schaltung mit einem Steuerkreis
Die Erfindung betrifft eine Mehrphasen-Clock-Signal-Generator-Schaltung mit einem Steuerkreis und insbesondere eine solche Schaltung, bei der der Steuerkreis die Phasenbeziehung zwischen Rechtecksignalen, die mittels eines RC-Oszillators erzeugt werden, bestimmt, um eine Phasenüberlappung der Rechtecksignale zu vermeiden.
Ein bekannter Mehrphasen-Clock-Signal-Generator erfordert einen 16 Bit-Ring-Zähler, um die erforderlichen Signale zu erzeugen und Mehrphasen-Clock-Signale mit gewünschter Phasenbeziehung zu bilden. Ausserdem kann ein Oszillator für solch einen Zähler, der Feld-Effekt-Transistoren benutzt, einen externen Widerstand verwenden, wobei ein interner (auf dem Chip) FeId-Effekt-Transic tor als Widerstand in einem Spannungsteiler-Netzwerk benutzt wird. Es hat sich gezeigt, daß solch eine Oszillatorschaltung tem praturempfindlich ist. Daher muß der externe Widerstand präzise ausgewählt werden, damit sich die geeignete Betriebsfrequenz ergibt.
Beispiele bekannter Mehrphasen-Clock-Signal-Generatoren sind den US-Patentschriften Nr. 3.J55O.G59, 3,. 382.45b und 3.539.938
2098S0/1217
zu entnehmen.
Es hat sich jedoch erwiesen, daß Rechtecksignale, die zu Steuerungszwecken von dem Oszillator erzeugt werden, sich oft in der Phase überlappen, d.h. beide können zur gleichen Zeit "wahr" oder "falsch" sein. Die Überlappung ergibt sich gewöhnlich aus ungeeigneten Anstiegs- und Abfallseiten, die von den Schaltungseigenarten herrühren. Ein Beispiel für die Überlappung, die bei Rechteck-Oszillator-Signalen auftreten kann, ist in der Fig. 7a gezeigt. Die Überlappungsperiode ist durch die Zeit zwischen den Pfeilen gezeichnet (wenn beide Signale größer als die Spannung zwischen der Quellen- und Gate-Elektrode der Transistoren sind). Wahrend der Überlappungsperiode könnte ein Schieberegister, das von diesen Signalen gesteuert wird, frei durchlaufen. Wenn ein Schieberegister frei läuft, könnte eine Phasenzeit übersprungen werden, so daß jedes Mehrphasen-Ausgangssignal um eine Periode, die einer Phasenzeit gleicht, reduziert wird. . Normalerweise ist eine Phasenzeit der Periode eines der Oszillatorsignale äquivalent, d.h. der "¥ahr"-Periode eines Oszillatorsignals.
Um daher einen Mehrphaeen-Clock-Generator zu schaffen, der das Problem des Phasenüberspringens, d.h. des Freilaufens beseitigt, muß ein Steuerkreis zwischen die Oszillatorschaltung und das Schieberegister gebracht werden. Wie im folgenden im Detail beschrieben wird, kann ein solcher Steuerkreis verwendet werden, um die Phasenbeziehung zwischen den Rechteck-Oszillatorsignalen zu invertieren und die Phasenbeziehung zwischen den Signalen so zu bestimmen, daß keine Phasenüberlappung auftritt. Sin Beispiel für phasengeordnete oder -bestimmte Oszillatorsignale ist in Fig. 7b gezeigt.
Kurz gesagt enthält die Erfindung einen Mehrphasen-Clock-Signal-Generator mit einem RC-Or-ziÄlatcr-Nctzwerk in Kombination mit einer Vielzahl von Invertern zur Erzeugung von Rechteckwellen-AusgarigSGxgnalen, die die Grund.frequenz-Einheit für die Mehr-
209850/1217 f
phascm-Ausgangssignale bilden. Ein irapulsförmiges Eingangssignal kann anstelle des. RC-Netzwerkes verwendet werden, wo eine externe Synchronisierwirkung erwünscht ist. Eine Steuerschaltung invertiert die Phasen und ordnet die Rechteckwellen-Signale, so daß das Signal ein bestimmtes "Wahr"- und "Falsch"-Intervall aufweist, ohne das "Wahr"- und "FaIsch"-Intervall eines anderen Signales zu überlappen. Daher wird die Schaltung, die von den Ausgangssignalen von der Steuerschaltung beeinflußt wird, präzise gesteuert und kann nicht frei laufen, d.h. Phasen überspringen.
Ein Viel-Bit-Schieberegister nimmt die phasengeordneten Rechtecksignale von der Steuerschaltung auf und schafft Mehrfach-Ausgangssignale von jeder Position des Schieberegisters zu logischen Ausgangsgattern. Die Mehrfach-Ausgangssignale v/erden ebenfalls invertiert, um Signale für andere logische Eingangsgatter zu schaffen.
Die Ausgangsgatter erzeugen Mehrphasen-Clock-Signale. Einige bestimmte Clock-Signale werden als Eingänge zu den Ausgangsgattern zurückgeführt, um die Phasenbeziehung zwischen den Mehrphasen-Ausgangssignalen zu synchronisieren.
Ziel der Erfindung ist es, einen verbesserten Mehrphasen-Clock-Signal-Generator zu schaffen, der eine Steuerschaltung zur Bildung von Gatter-Steuersignalen mit geeigneter Phasenbeziehung benutzt.
Eine weitere Aufgabe der Erfindung ist es, einen Mehrphasen-Clock-Signal-Generator zu schaffen, der eine RC-Zeitkonstante zur Bildung eines Oszillatorkreises benutzt, eine Steuerschaltung zur Ordnung der Phasenbeziehung zwischen Rechteckwellen-Signalen, die von der Oszillatorschaltung erzeugt werden, und ein "Viel-Bit-Schi^eregister. Ö.BS auf die phasengeordnoten Reckt eckv/ell en- Signale anspricht, um. Ausgangssignale für Dogische Gatter zu schaffen, die die Mehrpho..sc.i-Clock-3ignale erzeugen. ^
BADORIGiNAL
, ; 209850/1217 , _ ,f ..
Eine andere Aufgabe der Erfindung ist es, einen verbesserten Mehrphasen-Clock-Signal-Generator zu schaffen, bei dem ein Viel-Bit-Schieberegister von Rechtecksignalen gesteuert wird, deren Phasen so geordnet sind, daß eine Überlappung vermieden wird.
Eine weitere Aufgabe der Erfindung !liegt darin, einen verbesserten Mehrphasen-Clock-Signal-Generator zu schaffen, der eine Steuerschaltung verwendet, die weniger schaltungsbedingten Begrenzungen unterliegt.
Eine weitere Aufgabe der Erfindung ist es, einen verbesserten Mehrphasen-Clock-Signal-Gerierator zu schaffen, der eine Steuerschaltung benutzt, um eine gewünschte Phasenbeziehung zwischen Rechteck-Oszillatorsignalen aufrechtzuerhalten, um ein Phasenüberspringen zu verhindern, wenn die Rechtecksignale zur Gattersteuerung eines Viel-Bit-Schieberegisters herangezogen werden.
Eine weitere Aufgabe der Erfindung ist es,.einen Mehrphasen-Clock-Signal-Generator zu schaffen, bei dem die Gatter-Steuerungs-Signale phasengeordnet sind, um eine Freilaufbedingung in einem Viel-Bit-Schieberegister zu verhindern, das von den Rechtecksignalen gesteuert wird.
Weitere Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der beiliegenden Darstellung von Ausführungsbeispielen sowie aus der folgenden Beschreibung.
Es zeigt:
Fig. 1 ein sehematisches Diagramm eines Mehrphasen-Clock-Signal-Generators, der eine Steuerschaltung für die Phasenordnung der Rechtecksignale des Oszillators des Generators aufweist;
Fig. 2 ein Schaltbild des Qszillatortciles der Fig. 1, der von FeId-Effekt-Trensistoren gebildet wird; r-- 209850/1217
Fig. 3 ein Schaltbild des Viel-Bit-Schieberegisters von Fig. 1, das von Feld-Effekt-Transistoren gebildet wird;
Fig. 4 ein schematisch.es Diagramm der logischen Ausgangsgatter von Fig. 1, die von Feld-Effekt-Transistoren gebildet werden;
Fig. 5 einen Signalverlauf von Signalen an verschiedenen Punkten in Fig. 1;
Fig. 6 eine Wahrheitstabelle, die den Gattereffekt des Schieberegisters gemäß Fig. 3 illustriert; und
Fig. 7a einen Signalverlauf der Rechtecksignale am Ausgang des und b Oszillatorteiles des Clock-Signal-Generators und die neu geordneten Rechtecksignale am Ausgang der Steuerschaltung des Mehrphasen-Clock-Signal-G-enerators.
Fig. 1 ist eine schematiche Schaltung eines Ausführungsbeispiels eines Mehrphasen-Clock-Signal-Generators T, der eine Oszillatorschartung 2, ein Viel-Bit-Schieberegister 3, eine logische Ausgangs-Gatterschaltung 4 und eine Steuerschaltung 99 aufweist. Die Oszillatorschaltung 2 schafft Ausgänge A und B als Eingang für die Steuerschaltung 99. Die A und B Signale sowie die A ' und B-' Signale sind in der Phase entgegengesetzt wie in den Fig. 5 und 7 gezeigt. Die in Fig. 5 gezeigten A1 und B1Signale haben angenommenerweise die richtige Phasenbeziehung, wie in Fig. 7b gezeigt.
Für das Ausführungsbeispiel gemäf3 Fig. 1 enthält das Viel-Bit-Schieberegister 3 zwei Bit-Positionen 13 und 14, von denen jede zwei Ausgänge schafft. Da die vorliegende Ausführung vier Phasen-Ausgan^ssignalo erzeugt, wird nur ein Zwei-Bit-Schieberegister benötigt. V/äron S Phasen erforderlich, könnte ein Vier-Bit-SchieberegiiVU:::- nötig sein. Da·:? B Signal wird benutzt, um eine Information mittel! R Gatters boucrung in eine Position einzugeben, während das
.Λ,-.----·'- 20 98 50/1217 „,_ r bad original
A Signal mittels Gattersteuerung die Information herausholt.
Die Steuerschaltung 99 besteht aus zwei NOR-Gattern 100 und 101, die die A und B Rechteck-Oszillatorsignale von der Oszillatorschaltung 2 aufnehmen und phaseninvertierte und -geordnete Rechteck-Oszillatorsignale A' und B1 an die Bit-Positionen 13 und 14 des Zwei-Bit-Schieberegisters 3 liefert. Die Beziehung zwischen den A und B Signalen und den A', B1 Signalen ist aus Fig, 7 zu erkennen. Fig. 7a illustriert einen Extremfall, bei dem beide Signale A und B zu gleicher Zeit wahr sind. Schaltungsbedingte Begrenzungen resultieren in schlechte Anstiegs- und Abfallzeit der Signale A und B. Wenn beide Signale zu gleicher Zeit wahr sind, ist es möglich, die Eingabe und die Ausgabe des Zwei-Bit-Schieberegisters 3 simultan zu steuern, so daß eine Phasenze.it übersprungen wird und die Phase der Ausgangssignale um ein Phasenintervall verschoben oder gekürzt wird. Ein Phasenintervall entspricht einer Wahrperiode eines der Rechtecksignale.
Die Steuerschaltung 99 invertiert jedoch die Signale A und B und Verwendet eine Rückführung von den Ausgängen der NOR-Gatter 100 und 101, um die Signale zu ordnen bzv/. zu synchronisieren, wie in Fig. 7b gezeigt, so daß es unmöglich ist, daß die Signale zu gleicher Zeit wahr sind. Die folgenden Gleichungen illustrieren die Beziehung zwischen den Signalen A, B, A' und B1.
A' - (TTTB1)
B1 = (B + A' )
Die folgende Wahrhoitstabelle illustriert auüserdera die Beziehung zwischen den beiden Signalsätzen.
2 0 9 8 5 0/1217 1BAD 0RIGINAL
Tabelle
AB A' B1
O 1 1 O
1 O O 1
1 1 - O O
O O Haltezustand
Als Ergebnis der Phaseninvertierung und -Ordnung der Signale A und B ist es unmöglich, Rechteck-Oszillatorsignale zu erzeugen, die einen Freilauf"des Schieberegisters 3 gestatten würden, wann immer beide Signale wahr sind.
Das Zwei-Bit-Schieberegister 3 erzeugt vier Ausgangssignale C, D, E und F. Die Signale C und F sind mittels der Inverter 15 und 16 von den Signalen D bzw. E invertierte Signale.
Die Signale C, D, E und F werden als Eingänge zu den NOR-Gattern 17, 18, 19 und 20 geliefert, die die. logische Gatterschaltung 4 darstellen und den Ausgang "wahr", d.h. eine logische "1" haben, wenn beide Eingänge "falsch" sind. Die anderen Eingänge der NOR-Gatter werden von den mit den Anschlüssen 5, 6, 7 und 8 bezeichneten Ausgängen für die Mehrphasen-Clock-Signale 01+p> 0-i > 0?'und 0·*./, entsprechend erhalten. Die Rückführung wird verwendet, um die Phasonbeziehung zwischen den vier verschiedenen Phasensignalen zu synchronisieren. Da z.B. 0^+2 a-*-s Eingangssignale 0^ / und F erhält, kann 0^,^ nicht wahr werden, bis beide Eingangssignale falsch sind. Daher ist es unmöglich, daß zwischen 0-. , und 0.
eine Pbasenüberlappurig besteht.
209850/1217 Γ^η^.^.. - 8 -
Beim Betrieb wird der Kondensator C über den Widerstand R aufgeladen, um ein Eingangssignal für den Inverter 9 zu liefern. Wenn der geeignete Signalpegel erreicht ist, liefert der Inverter 9 einen Ausgang an den Inverter 10, der das Signal A am Punkt 11 erzeugt« Die gespeicherte Ladung im Kondensator C entlädt sich dann über den Widerstand R und den Inverter 9. Das Signal A am Punkt 11 wird mittels des Inverters 12 invertiert, um das Signal B am Ausgang des Oszillators 2 zu schaffen. Das Signal A wird am anderen Ausgang geliefert. Die Signale werden invertiert und phasengeordnet mittels der Steuerschaltung 99 zur Schaffung der Signale A1 und B1.
Es ist auch möglich, daß RC-Netzwerk abzuschalten, so daß die Rechtecksignale in Abhängigkeit von einem impulsförmigen Eingang gebildet werden. Die Schalter sind der Einfachheit halber weggelassen.
Jedesmal wenn das Signal B' wahr ist, wird die Information, die von den Signalen F und D dargestellt wird, in die Bit-Position 13 und 14 des Zwei-Bit-:Schiebe? ;isters 3 eingeschoben, v/enn das Signal B' falsch wird, wird das Signal A1 wahr und die Information, die während des Signals B1 eingeschoben oder -geladen wurde, wird als Signale D und E aus den Bit-Positionen 13 bzw. 14 herausgeschoben. Die Signale D und E werden dann mittels der Inverter 15 bzw. 16 invertiert, um Eingänge für die Bit-Positionen 13 und 14 zu li-efern.
Die Signale C, D, E und F werden als Eingänge zu den NOR-Gattern 17, 18, 19 bzw. 20 geliefert. Zusätzlich empfängt das NOR-Gatter 17 eine 0·ζ,/+ Clock-Signal-Rückführung vom Aus gangs ans chluß 8. Das gleiche Ausgangssignal wird zum NOR-Gatter 20 zurückgeführt.
wird
Der ψ^+p Clock wird vom Anschluß 5^zurückgeführt, um Eingänge für die NOR-Gatter 18 und 19 zu bilden.
209850/1217 f
bad ordinal
Die folgende Tabelle illustriert den logischen Zusammenhang für die Mehrphasen-Clock-Signale 0^, 0^, 01+2 und 0^+^t die an die Ausgangsanschlüsse 5-8 geliefert werden.
Tabelle II
01+2
%+4
03 = ^i^
Wie in Fig. 5 gezeigt ist die Schwingungsperiode für jedes der
Viermal
Signale C-F γ so lang wie die Periode der Oszillator-Rechteck-Ausgangssignale A1 und B1. Jedes Bit der Signale A1 und B1 repräsentiert eine Phase eines Mehrphasen-Ausgangssignals.
Das Signal 21 ist wahr, wie in Fig. 5 gezeigt, wenn das Signal F (22) falsch ist und das Signal 0^+/+ (23) wahr ist. Die gestrichelte Linie 24 illustriert, daß 01+2 an ^er Hinterflanke der F und 0^,λ Signale wahr wird. Ein ähnlicher Vergleich kann für jedes der Mehrphasen-Clock-Signale angestellt werden.
Die Wahrheitstabelle II, die in Fig. 6 gezeigt ist, illustriert die Gatter-Steuerungseffekte der Steuerschaltungs-Signale A1 und B'. Die Pfeile zeigen die Verschiebung der Information, die von den Signalen F und D dargestellt wird, in die und aus den Bit-Positionen 13 und 14 des Viel-Bit-Schieberegisters 3, an.
Wie in der Wahrheitstabelle gezeigt, wird, wenn F falsch und BT wahr ist, mit der Nummer 25 bezeichnet, der FaIsch'zustand1 von F in die Bit-Position 13 des Zwei-Bit-Schieberegisters eingegeben«
209850/1217
..■··■■■ - io -
Wenn danach A' wahr wird, gekennzeichnet durch Nummer 26, wird der Falschzustand von F aus der Bit-Position 13 herausgeschoben, da Signal D den gleichen Falschzustand hat. D wird dann zum Signal C invertiert, was durch die Nummer 27 angedeutet ist. In ähnlicher V/eise wird die D Information in die Bit-Position 14 eingegeben, wenn B wahr ist, wie durch Nummer 28 bezeichnet. Zur gleichen Zeit wird die F Information 29 in die Bit-Position 13 eingegeben. Wenn das A Signal während des nächsten Zyklus, Nummer 30, wahr wird, werden das F und D Signal aus den Bit-Positionen 13 und geschoben als D und E Signale 31 bzw. 32. Andere Beispiele könnten gegeben werden, jedoch wird dies nicht für notwendig erachtet.
Die Phasenbeziehung zwischen den Viel-Phasen-Clöck-Signalen. ist in Tabelle II ebenfalls gezeigt. Die logisch "1" Positionen repräsentieren den Wahrzustand dieser Mehrphasen-Clock-Signale und die logisch "0" Bits repräsentieren den Falschzustand der Mehrphasen-Clock-Signale. Wie oben angegeben entspricht ein einzelnes Informationsbit einem Zyklus der Grund-Rechteck-Signale A1 und B1, wie in Fig. 5 gezeigt.
Fig.2 ist eine Schaltung eines Ausführungsbeispiels der Oszillatorschaltung 2 gemäß Fig. 1. Der Inverter 9 weist eine Bootstrap-Schaltung 32 auf, die in Serie mit einem Inverter-Feld-Effekt-Transistor 33 zwischen -V und elektrischer Masse verbunden ist. Der Ausgang vom Punkt 34 zwischen der Bootstrap-Schaltung 32 und dem Inverter-Feld-Effekt-Transistor 33 wird als Eingangssignal zum Feld-Effekt-Transistor 35 geliefert, der eine Hälfte eines Push-Pull-Ausgangs des Inverters 9 darstellt. Die andere Hälfte des Push-Pull-Ausgangs wird von einem Feld-Effekt-Transistor 36 dargestellt, der an seiner Gate-Elektrode ein Signal von dem gemeinsamen Verbindungspunkt 37 der RC-Kombination erhält. Die Gate-Elektrode des Feld-Effekt-Transistors 33 ist ebenfalls mit dem gemeinsamen Punkt 37 verbunden. Der Ausgang des Inverters 9 wird am Punkt 38 zwischen den FeId-Effekt-Transistören 35 und
209850/1217
abgenommen, die die Push-Pull-Ausgangsstufe des Inverters 9 darstellen. Der Widerstand R ist mit dem Verbindungspunkt 38 zwischen dem Inverter 9 und dem Inverter 10 verbunden.
Der Inverter 10 weist ebenfalls eine Bootstrap-Schaltung 39 auf, die in Serie mit einem Inverter-FeXd-Effekt-Transistor 40 geschaltet ist. Die Push-Pull-Ausgangsstufe des Inverters 10 weist Feld-Effekt-Transistoren 41 und 42 auf, die elektrisch in Serie zwischen -V und elektrisch Masse geschaltet sind. Die Gate-Elektroden der Feld-Effekt-Transistoren 40 und 42 erhalten ein Eingangssignal von dem Ausgang des Inverters 9, das vom gemeinsamen Punkt 38 abgenommen wird. Die Gate-Elektrode des Feld-Effekt-Transistors 41 ist mit dem gemeinsamen Punkt 43 zwischen der Bootstrap-Schaltung 39 und dem Inverter-Feld-Effekt-Transistor 40 verbunden.
Das Signal A wird vom gemeinsamen Punkt 43 abgenommen. Der Kondensator C ist am Ausgang 44 der Push-PuIl-Stufe zwischen den Feld-Effekt-Transistoren 41 und 42 angeschlossen.
Der Inverter 11 weist eine Bootstrap-Schaltung 45 auf, die elektrisch in Serie mit einem Inverter-Feld-Effekt-Transistor 46 zwirnen -V und elektrisch Masse geschaltet ist. Das Signal A, das vom Punkt 43 des Inverters 10 abgenommen wird, liefert einen Eingang zur Gate-Elektrode des Feld-Effekt-Transistors 46. Wenn daher A wahr ist, leitet der Feld-Effekt-Transistor 46 und der Ausgang 47 des Inverters 11 liegt auf Masse. Da das Signal Bf vom Punkt 4? abgenommen wird, haben die Signale A und B entgegengesetzte Phasenbeziehungen.
Die Wirkungsweise der Schaltung der Fig. 2 kann am besten unter Hinweis auf die Signale 48, 49 und 50 in Fig, 5 verstanden werden. Da jedoch die Signale 49 und 50 die A' und Β.Λ. Signale, der Steuerschaltung sind, müssen die gezeigten Signale zu Zwecken der Beschreibung in der Phase umgekehrt werden. Sonst ist die Wirkungs-
209850/1217
- 12 -
weise dieselbe.
Zunächst sei angenommen, daß die Feld-Effekt-Transistoren 33 und 36 abgeschaltet sind. Dann liegt der Punkt 38 nahezu auf -V ininus .
CV einer Sch. .ellspannung) infolge der Wirkung der Bootstrap-Schaltung 32, die ein -V Spannungspegel an der Gatter-Elektrode des Feld-Effekt-Transistors 35 schafft. Die Spannung am Punkt schaltet die Feld-Effekt-Transistoren 40 und 42 ein und verbindet die Punkte 43 und 44 mit Masse. Dadurch wird der Kondensator C Über den Widerstand R von der Spannungspegel-Differenz zwischen den Punkten 38 und 44 aufgeladen. Das RC-Signal 48 am Punkt 37 verändert sich in Richtung auf einen negativen Spannungspegel, wie durch den mit 51 bezeichneten Teil des Signals angedeutet ist. Der Feld-Effekt-Transistor 52 wirkt als Schutzeinrichtung, Er wird leitend, um den Punkt 37 mit einem sicheren Plusspannungspegel zu verbinden.
Sobald die Spannung am Punkt 37 die Schwellpannungspegel für die Feld-Effekt-Transistoren 33 und 36 übersteigt, werden die Transistoren leitend und verbinden den Punkt 38 über den Feld-Effekt-Transistor 36 mit Masse.. Wenn die Feld-Effekt-Transistoren 33 und 36 leitend werden, werden die Feld-Effekt-Transistoren 40 und 42 abgeschaltet und der Punkt 44 wird auf ungefähr -V gezogen durch den Feld-Effekt-Transistor 41. Der Punkt 37 wird dann negativer infolge der Kondensatorwirkung, wie durch den Teil 90 des Signals angedeutet. Simultan wird das A Signal vom Punkt 43 ungefähr auf -V gezog-en durch die Bootstrap-Schaltung 39. Da der Feld-Effekt-Transistor 46 angeschaltet ist durch Anlegen des Signals 49 an seine Gate-Elektrode, wird das B Signal vom Punkt 47 an Masse gelegt.
Wenn der Punkt 34 mit Masse verbunden wird, wird der Kondensator C1 auf einen Spannungspegel durch den Feld-Effekt-Transistor aufgeladen, der eine Schwellpannung kleiner als -V ist. Danach wird der Feld-Effekt-Transistor 52 abgeschaltet. Während dos
BAD ORIGINAL 209850/1217 - 13 -
nächsten Zyklus, wenn der Feld-Effekt-Transistor 33 abgeschaltet ist, wechselt der Punkt 34 von ungefähr Masse auf ungefähr -V. Der Wechsel im Spannungspegel wird über den Kondensator C1 zur Gate-Elektrode des Feld-Effekt-Transistors 53, der die Bootstrap-Schaltung 32 darstellt, zurückgeführt. Die Rückkopplungsspannung verbessert wesentlich die Leitung des Feld-Effekt-Transistors 52, so daß der Punkt 34 im wesentlichen auf -V Spannung gezogen wird. Das Ansteigen des Spannungspegels am Punkt 34 ermöglicht, daß der Feld-Effekt-Transistor 35 am Punkt 38 eine Ausgangsspannung liefert, die gleich -V reduziert um einen einzigen Schwellspannungs-Abfall über dem Feld-Effekt-Transistor 35 ist. Die anderen Bootstrap-Schaltungen wirken in gleicher Weise.
Als die Feld-Effekt-Transistoren 33 und 36 angeschaltet wurden, war der Punkt 38 über dem Feld-Effekt-Tram.stor 36 mit Masse verbunden. Daher wird die Ladung des Kondensators C nach Masse abgeführt, wie durch den Teil 53 des Signals 48 gekennzeichnet. Der Kondensator entlädt sich, bis die Spannung am Punkt 37 kleiner wird als die Schwellspannung, die erforderlich ist, um den Leitzustand der Feld-Effekt-Transistoren 33 und 36 aufrechtzuerhalten. In di'esem Zeitpunkt 54 werden die Feld-Effekt-Transistoren 33 und 36 abgeschaltet, und die Feld-Effekt-Transistoren 40 und 42 werden angeschaltet. Die Spannung am Punkt 44 wechselt von einer ' negativen Spannung nach Masse. Dieser Spannungswechsel am Punkt 44 wird sofort über die Kondensatorwirkung an den Punkt 37 weitergegeben. Der Wechsel am Punkt 37 ist durch den schnellen Wechsel des Signals 48 angedeutet, was mit 55 bezeichnet ist. Die Spannung am Punkt 37 kann dadurch nicht positiver als Masse werden, weil die.Sperrschicht des Feld-Effekt-Transistors 52 leitend wird, um den Punkt 37 ungefähr auf Masse zu halten.
Der Kondensator C beginnt sich dann aufzuladen, so daß die Spannung am Punkt 37 in Abhängigkeit von der RC-ZeitkonstarrLc reduziert wird, d.h. die Spannung am- Punkt 37 wird negativer, während der Kondensator C auf die Differenz zwischen den Spannungspegeln an
209850/1217 BAD0R|G^ - 14 -
den Punkten 38 und 44 aufgeladen wird. Die Ladewirkung ist für das Signal 48 mit 56 bezeichnet, wie in Fig. 5 gezeigt. Wenn die Schwellspannungspegel der Feld-Effekt-Transistoren 33 und 36 überschritten wurden, werden die Feld-Effekt-Transistoren eingeschaltet, und der Punkt 38 wechselt von einer negativen Spannung nach ungefähr Masse. Gleichzeitig wechselt der Punkt 44 von Masse zu einer negativen Spannung. Der Spannungswechsel am Punkt 44 wird sofort zum Punkt 37 überführt durch schnellen Wechsel des Spannungspegels am Punkt 37 von einem Wert leicht oberhalb der Schwellspannung für die Transistoren 33 und 36 zu einer wesentlich negativeren Spannung. Der Wechsel ist mit 57 auf dem Signal 48 bezeichnet, wie in Fig. 5 gezeigt. Danach lädt sich der Kondensator C über dem Widerstand R in entgegengesetzter Richtung wie im vorangegangenen Zyklus auf. Es sei darauf hingewiesen, daß, wenn die Feld-Effekt-Transistoren 40 und 42 leitend wurden, wie durch 55 für das Signal 48 in Fig. 5 angedeutet, der Feld-Effekt-Transistor 46 ausgeschaltet wurde. Als Ergebnis wurde am Punkt 47 das Signal B (in Fig. 5 als B' gezeigt) negativer und am Punkt 43 wurde das Signal A (in Fig. 5 als A' gezeigt) nach Masse gezogen. Die Nummern 58 und 59 identifizieren die Teile der Signale A und B (wie vorher bemerkt, sollten die Phasen umgedreht werden), die zu dieser besonderen Zeit eingeschlossen sind.
Fig. 3 ist eine Schaltung des -Zwei-Bit-Schieberegisters, das in Fig. 1 gezeigt ist. Die Inverter 15 und 16 haben im wesentlichen die gleiche Schaltung, wie sie in Verbindung mit Fig. für die Invertern 9, 10 und 12 gezeigt und beschrieben wurde mit der Ausnahme, daß die Inverter 15 und 16 keinen Push-Pull-Ausgang benutzen. Aus diesem Gnmde wird für die Inverter 15 und 16 der Fig. 3 keine detaillierte Schaltungsbeschreibung gegeben.
Die Bit-Positionen 13 und 14 haben im wesentlichen eine gleiche Schaltung. Die Ein<jär»<je und fci%t^£»£e sind unterschiedlich, wie
209850/1217
'K BAD ORJGfNAL
vorher beschrieben.
Die Bit-Position 13 ist in zwei Stufen aufgeteilt, von denen jede eine Hälfte der Bit-Position repräsentiert. Beide Stufen stimmen in der Schaltung überein. Die erste Stufe der Bit-Position besteht aus einer Bootstrap-Schaltung 60, die in Serie mit einem Inverter-Feld-Effekt-Transistor 61 zwischen -V und Masse liegt. Das F Signal vom Punkt 62 wird mittels des FeId-Effekt-Transstors 63 in die Bit-Position 13 eingetastet, d.h. durch Gatter-Steuerung eingegeben. Der Feld-Effekt-Transistor 63 wird vom Oszillator-Signal B gesteuert.
Die zweite Stufe der Bit-Position 13 besteht aus einer Bootstrap-Schaltung 64, die in Serie mit einem Inverter-Feld-Effekt-Transistor 65 verbunden ist. Ein Feld-Effekt-Transistor 66 ist an den Ausgang der ersten Stufe angeschlossen, und der Punkt wird in die zweite Stufe geschaltet, wenn das Signal A, das an der Gate-Elektrode des FeId-Effekt-Tranistors,66 anliegt, wahr ist. Das F Signal am Punkt 62 wird in die Bit-Position während B eingetastet, und das Signal am Punkt 67 wird aus der Bit-Position 13 am Punkt 68 während des Signals A ausgetastet. Das Signal am Punkt 68 ist als Signal D bezeichnet.
Das Signal am Punkt 68 d.h. das Signal D wird ebenfalls mittels des Inverters 15 invertiert und als Signal C an Punkt 69 geliefert. Der Inverter 15 isttwie bereits erwähnt, zwischen -V und Masse geschaltet.
Die andere Bit-Position 14 besteht in ähnlicher Weise aus zwei halben Bitstufen, die .jede aus einem Intervall-Schaltkreis bestehen. Die erste Halbbitstitfe enthält eine Bootstrap-Schaitung 70 und eine Feld-Effekt-Transistor-lnverter-Schaltung 71, die zwischen -V und Masse liegt. Die zweite Halbbitstufe enthält eine Bootstrap-Schaltuiig 72, die in Serie'"geschaltet ist, wobei eine
209850/1217r v
Eingabe indie Bit-Position 14 wahrend des Signals B erfolgt, das an die Gate-Elektrode des Abtast-Feld-Effekt-Transistors 74 angelegt wird. In ähnlicher Weise wird der Ausgang der Halbbitstufe in die Ausgangsstufe der Bit-Position 14 eingetastet, während des Signals A,das an die Gate-Elektrode des Abtast-Feld-Effekt-Transistors 75 angelegt wird. Der Ausgang vom Eingang der halben Bit-Position 14 wird am Punkt 76 abgenommen. Der Ausgang von,der Bit-Position 14 wird am Punkt 77 als Signal E abgenommen.
Das Signal E wird mittels des Inverters 16 invertiert, wie vorher beschrieben, um am Punkt 62 das Signal F zu erzeugen, Der Inverter 16 liegt ebenfalls zwischen -V und Masse, wie vorher beschrieben.
Fig. 4 ist eine schematische Schaltung der Ausgangslogik-Gatter 4, die in Fig. 1 gezeigt sind. Zur Beschreibung eines bevorzugten Ausführungsbeispieles sind die Logik-Gatter 4 in Form von NOR-Gattern gezeigt. Die NOR-Gatter 17-20 stimmen überein mit der Ausnahme der unterschiedlichen Eingangssignale zur Erzeugung unterschiedlicher Ausgangs-Mehrphasen-Signale. Da die Schal, tungstechnik für jedes der NOR-Gatter gleich ist, wird nur das NOR-Gatter 20 im Detail beschrieben.
Das NOR-Gatter 20 enthält einen Feld-Effekt-Transistor 78, der in Serie mit einem Feld-Effekt-Transistor 77 zwischen -V und Masse liegt. Das am Punkt 62 (Fig. 3) abgenommene Signal F wird als Eingang auf die Gate-Elektrode des Feld-Effekt-Transistors 78 gegeben. Das F Signal liegt ausserdem als Eingang am InverterT Feld-Effekt-Transistor 79» der in Serie mit einer Bootstrap-Schaltung 80 liegt. Die Bootstrap-Schaltuiig 80 liegt in Serie mit dein Inverter 79 zwischen -V und Masse. Ein Feld-Effekt-Transistor 81 liegt parallel zum Inverter-Feld-Effekt-Transistor mit Ausnahme der Gate-Elektrode^ die an verschiedene Schaltungspunkte angeschlossen sind. Der Feld-lifxekt-Transistor 81 wird
209850/1217 _" r' -
BAD ORfGfNAL
vom Mehrphasen-Clock-Signal 0-^μ,. gesteuert, das vom Ausgang des NOR-Gatters 19 abgenommen wird. Das F Signal und das 0-Z+^ Signal werden ausserdem an die Gate-Elektroden der Feld-Effekt-Transistoren 82 bzw. 83 angelegt. Die Feld-Effekt-Transistoren liegen parallel zueinander und sind in Serie mit einem Feld-Effekt-Transistor 84 zwischen. -V und Masse geschaltet. Ein Feld-Effekt-Transistor 88 in Verbindung mit dem Feld-Effekt-Transistor 85 bildet am Kondensator 86 einen Bootstrap-Driver zur Schaffung eines Ausgangs-Mehrphasen-Clock-Signales 0-i.p am Punkt 87. Der Inverter-Feld-Effekt-Transistor 88 wird vom Signalpegel am Punkt 89 gesteuert. "
Im Betrieb, wenn F wahr ist, sind die Feld-Effekt-Transistoren 78, 79 und 82 eingeschaltet. Daher sind die Feld-Effekt-Transistoren 88 ein- und 77 und 85 ausgeschaltet. Daher liegt der Ausgang 87 unabhängig vom Zustand des 0^.λ Signals auf Masse. Wie aus der Fig. 5 zu ersehen ist,.ist das 0<t,o Signal falsch, wenn das F Signal 22 wahr ist.
Wenn #das F Signal- SLsch wird, wird der Feld-Effekt-Transistor 78 ausgeschaltet ebenso wie die Feld-Effekt-Transistoren 79 und 82. Wenn jedoch das 0?+Zf Signal wahr ist, werden die FeId-Effekt-Transistoren 81 und 83 angeschaltet, so daß der Ausgang 0^+? am Punkt 87 falsch bleibt. Wie jedoch von den Signalen in Fig. 5 gezeigt, ist das 0^+^ Signal ebenso falsch, wenn das F Signal falsch ist. Daher werden die Feld-Effekt-Transistoren 79, 81, 82 und 83 ausgeschaltet zusätzlich zum Feld-Effekt-Transistor ,Als Ergebnis liefert die Bootstrap-Schaltung 80 eine relativ hohe (negative) Spannung (ungefähr -V) an die Gate*-Elek4?rode des Feld-Effekt-Transistors 84. Der Feld-Effekt-Transistor 84 wird eingeschaltet und liefert eine Driverspannung von ungefähr -V an die Gate-Elektrode des FeId-Effekt-Transistors 77. Wenn der Feld-Effekt-Transistor 77 leitend wird, wird der Punkt 89 ungefähr auf Masse gelegt und der Feld-Effekt-Transistor 88 ausgeschaltet. Wenn der Feld-Effekt-Transistor 88 ausgeschaltet
209850/1217
wird, wird der Punkt 87 ungefähr auf -V getrieben, die gespeicherte Ladung des Boost-Kondensatorsbewirkt, daß die Spannung am Gate des Feld-Effekt-Transistors 85 über eine Schwellspannung hinausgeht mit Bezug auf -V, und 01+2 wird wahr, wie in Pig. 5 gezeigt. 0*,o steht daher am Anschluss 5 als Ausgang zur Verfügung und wird ausserdem als Eingang an das ODER-Gatter 18 zurückgeführt.
Unter gewissen Betriebsbedingungen können die Feld-Effekt-Transistoren 85 und 88 am Ausgang des NOR-Gatters 20 und entsprechende Feld-Effekt-Transistoren am Ausgang der anderen NOR-Gatter 17» 18 und 19 für einen Moment beide leitend sein. Unter solchen Bedingungen könnte ein übermässiger Strom erforderlich sein. Diese Bedingung tritt normalerweise während einer Übergangsperiode auf. Wenn z.B. das F Signal falsch ist, ist die Spannung an den Gate-Elektroden der Feld-Effekt-Transistoren 85 und 77 ungefähr V, und der Feld-Effekt-Transistor 78 ist abgeschaltet. Als Ergebnis' liegt die Gate-Elektrode des Feld-Effekt-Transistors 88 ungefähr auf Masse, so daß der Feld-Effekt- ; Transistor abgeschaltet ist. Unter solchen Umständen ist 01+2 wahr, d.h. ungefähr V.
Wenn das F Signal wahr wird, wird der Feld-Effekt-Transistor 78 eingeschaltet, und die Spannung an der Gate-Elektrode des Feld-Effekt-Transistors 88 wird ungefähr auf V gezogen. Bei dieser
■5"
Betriebsweise ist angenommen, 'daß die Feld-Effekt-Transistoren 77 und 79 beide Einheitsausführungen (Unit Devices) sind, bevor die Ladung, die an der Gate-Elektrode des Feld-Effekt-Transis~. tors 85 gespeichert ist, abgeflossen ist. Als Ergebnis sind die Feld-Effekt-Transistoren 85 und 88 für einen Moment beide eingeschaltet, so daß Strom von der Versorgungsspannung nach Masse gezogen wird.
Solch ein Zustand ist offensichtlich unerwünscht. Dies kann beseitigt werden durch die Größe der Transistoren 78 und 77, so clai3
209850/1217
_ -I9 _ BAD
der Feld-Effekt-Transistor 78 vier Drittel soweit ist wie der Feld-Effekt-Transistor 77 auf dem Halbleitersubstrat. Als Ergebnis fällt, wenn der Feld-Effekt-Transistor 78 eingeschaltet wird, während der .Feld-Effekt-Traiastör 77 eingeschaltet ist, die Spannung an der Gate-Elektrode des Feld-Effekt-Transistors 85 unter die Schwellspannung des FeId-Effekt-Trareistors 77. Zu der Zeit, und nur dann, wird der Feld-Effekt-Transistor 88 leitend. Folglich sind die Feld-Effekt-Transistoren- 85 und 88 nicht beide zur gleichen Zeit angeschaltet.
Die Beziehung zxi/lschen den Eingängen der NOR-Gatter und den Mehrphasen-Ausgangs-Signalen ist aus Tabelle I zu entnehmen. Die Rückführung von gewissen Ausgangsanschlüssen zu gewissen NOR-Gattern liefert eine synchronisierte Beziehung zwischen den· verschiedenen Phasen der Mehrphasen-Ausgangssignale,
Es sei darauf hingewiesen, daß die Beschreibung des bevorzugten Ausführungsbeispieles Masse und -V als "Falsch"- bzw. "Wahr"-Pegel benutzt. Obwohl negative Spannungen beschrieben wurden können ebenso die F-Kanal-Feld-Effekt-Transistoren benutzt werden,
Auch andere logische Anordnungen und andere Arten von Feld-Effekt-Transistoren könnten zur Schaffung anderer Ausfiihrungsformen der Erfindung benutzt werden. Neben MOS-Ausführungen können auch andere Feld-Effekt-Anordnungen inklusive MNOS-Ausführungen, Silicium-Gatter usw. benutzt werden«
- 20 -
209850/1217

Claims (1)

  1. Patentansprüche
    ) Mehrphasen-Clock-Signal-Generator gekennzeichnet durch
    einen RC-Oszillator der Mehrphasen und phasenbezogehe Rechtecksignale liefert,
    eine Steuerschaltung, die die Rechtccksignale aufnimmt und eine Einrichtung zur Phasenordnung der Signale aufweist, um eine Phasenüberlappung zwischen den Signalen zu verhindern,
    ein Viel-Bit-Schieberegister, bei dem Ausgänge von gewissen Bit-Positionen invertiert und als Eingänge zu anderen Bit-Positionen des Schieberegisters zurückgeführt v/erden,, wpbeidas Schieberegister von den Signalen der Steuerschaltung geschaltet wird und
    Ausgangslogik-Gatter, die Mehrphasen-Clock-Signale erzeugen als Antwort auf Ausgänge des Schieberegisters und gewisse Mehrphasen-Clock-Signal-Rückführungen von den Ausgängen der Logik-Gatter zur Schaffung einer synchronisierten Beziehung zwischen den Mehrphasen-Clock-Signalen, die erzeugt werden.
    2. Mehrphasen-Clock-Signal-Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung Logik-Gatter aufweist, die Rechteck-Ausgangssignale haben, die zu den Eingängen verschiedener Logik-Gatter zurückgeführt werden zur Ordnung der Phasenbeziehung der Rechtecksignale, die von dem Oszillator erzeugt v/erden.
    3. MehrphaGen-Clock-Signal-Generator nach Anspruch 2, dadurch
    209850/1217
    BAa
    gekennzeichnet, daß die Steuerschaltung zwei NOR-Gatter enthält» die zwei Rechtecksignale als Eingänge von dem RC-Oszillator erhalten und die"Phasen dieser Eingangs-Rechteckwellen invertieren, wobei die Ausgänge jedes NOR-Gatters als Eingang zum anderen NOR-Gatter zurückgeführt werden, um eine Phasenüberlappung zwischen den Phasen der Rechtecksignale zu verhindern, die an den Ausgängen der NOR-Gatter anstehen, . . ·
    4. Mehrphasen-Clock-Signal-Generator nach Anspruch 1, dadurch gekennzeichnet, daß das Viel-Bit-Schieberegister eine Vielzahl von Bit-Positionen aufweist, deren Anzahl sich als Funktion der Zahl der Phasen der Mehrphasen-Clock-Signale bestimmt.
    5* Mehrphasen-Clock-Signal-Generator nach Anspruch 2, dadurch gekennzeichnet, daß die RC-Zeitkonstante des RC-Oszillators so ausgewählt wird, daß Rechtecksignale mit einem Zyklus erzeugt werden, der einer Phase der Mehrphasen-Clöck-Signale gleicht.
    6* Mehrphasen-Clock-Signal-Generator nach Anspruch 3 t dadurch gekennzeichnet, daß der RC-Oszillator,- das Viel-Bit-SchJdieregister und die Ausgangslogik-Gatter von PeId-Effekt-Transis~ toren gebildet werden»
    ?» Mehrphasen-Clock-Signal-Generator nach Anspruch Ί, dadurch gekennzeichnet, daß der RC-Oszillator .erste und zweite ihverter-Schaltungen aufweist, die von Ladungs- und Entladungs-Sparinungspegelh der RC-Schaltung abhängig sind zur Schaffung eines ernten Rechteck-Ausgangssignals, und daß ein dritter Inverter auf dieses erste Rechteck-Ausgangssignal anspricht zur Schaffung eines zweiten Rechteck-Ausgangssignals entgegengesetzter Phase, wobei die Steuerschaltung zwei NOR-Gatter zur Phasen-Invertierung und Ordnung des ersten und zweiten
    2098S0/121?
    4iv.--.vr--«-. i-„·-■-: BAD ORIGINAL- 22 -
    Rechtecksignals aufweist und das zweite phaseninvertierende und ordnende Rechtecksignal an das Viel~Bit~Schieberegister angelegt wird, um Informationen in das Viel-Bit~Schiebe~ : register einzutasten, und das phaseninvertierende und ordnende erste' Rechtecksignal an das Viel-Bit-Schisberegister angelegt wird, um Informationen aus dem Schieberegister auszutasten.
    8. Mehrphasen-Clock-Signal-Generator nach Anspruch 7, dadurch gekennzeichnet, daß das Viel-Bit-Schieberegister zwei Bit-Positionen aufweist und daß die Ausgangslogik-Gatter vier Logik-Gatter zur Erzeugung eines Vier-Mehrphasen-Clock-Signals enthalten.
    9. Mehrphasen-Clock-Signal-Generator nach Anspruch 8, dadurch gekennzeichnet, daß das Viel-Bit-Schieberegister Inverter aufweist zum Invertieren des Ausgangs von beiden Bit-Positioner des Zwei-Bit-Schieberegisters und daß die Ausgangslogik-Gatter vier NOR-Gatter aufweisen, die auf die Ausgangssignale von beiden Bit-Positionen des Schieberegisters und die inver-'tierten Ausgänge dieser Bit-Positionen ansprechen und die abhängig sind von Signal-Rückführungen von den Ausgängen der NOR-Gatter zur Erzeugung von vier phasenbezogenen Clock-Signalen, die die Mehrphasen-Clock-Signale ausmachen, wobei die NOR-Gatter Ausgangsstufen aufweisen, die aus Feld-Effekt-Transistoren gebildet werden, die in der Größe aufeinander abgestimmt sind, um zu verhindern, daß beide FeId-Effekt-Transistoren gleichzeitig leiten.
    10. Mehrphasen-Clock-Signal-Generator nach Anspruch 9, dadurch, gekennzeichnet, daß zwei der Mehrphasen-Clock-Signale eine Clock-Signal-Breite aufweisen, die zwei/mal so lang wie die Clock-Signal-Breite dar verbleibenden zwei Clock-Signale ist."
    BAD
    209850/1217
    Leerseite
DE2225315A 1971-05-27 1972-05-25 M-Phasen-Taktgeber mit M ≥ 4 Expired DE2225315C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14755571A 1971-05-27 1971-05-27

Publications (3)

Publication Number Publication Date
DE2225315A1 true DE2225315A1 (de) 1972-12-07
DE2225315B2 DE2225315B2 (de) 1977-03-31
DE2225315C3 DE2225315C3 (de) 1982-04-29

Family

ID=22522038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2225315A Expired DE2225315C3 (de) 1971-05-27 1972-05-25 M-Phasen-Taktgeber mit M ≥ 4

Country Status (8)

Country Link
US (1) US3740660A (de)
JP (1) JPS5438463B1 (de)
CA (1) CA956367A (de)
DE (1) DE2225315C3 (de)
FR (1) FR2138715B1 (de)
GB (1) GB1363970A (de)
IT (1) IT952403B (de)
NL (1) NL7205702A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2517230A1 (de) * 1974-04-25 1975-11-13 Honeywell Inc Impulsgenerator
DE2713319A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Elektronischer taktgeber fuer elektrische digitalanlagen

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7409101A (nl) * 1973-07-18 1975-01-21 Intel Corp Mos besturingsschakeling.
US3829790A (en) * 1973-09-14 1974-08-13 Gte Automatic Electric Lab Inc Clock distribution circuit
US3961269A (en) * 1975-05-22 1976-06-01 Teletype Corporation Multiple phase clock generator
US4034242A (en) * 1975-08-25 1977-07-05 Teletype Corporation Logic circuits and on-chip four phase FET clock generator made therefrom
US3983495A (en) * 1975-09-29 1976-09-28 International Telephone And Telegraph Corporation Digital waveform generator
GB1596378A (en) * 1977-01-07 1981-08-26 Communications Patents Ltd Amplifier systems
US4140927A (en) * 1977-04-04 1979-02-20 Teletype Corporation Non-overlapping clock generator
US4176289A (en) * 1978-06-23 1979-11-27 Electronic Memories & Magnetics Corporation Driving circuit for integrated circuit semiconductor memory
DE2842275C2 (de) * 1978-09-28 1985-08-14 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Erzeugung von zeitlich gestaffelten Taktimpulsfolgen in Fernsprechanlagen
DE2845379C2 (de) * 1978-10-18 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Digitale integrierte Halbleiterschaltung
JPS59121697A (ja) * 1982-12-27 1984-07-13 Toshiba Corp シフトレジスタ
US4642492A (en) * 1984-10-25 1987-02-10 Digital Equipment Corporation Multiple phase clock buffer module with non-saturated pull-up transistor to avoid hot electron effects
US4654599A (en) * 1985-07-05 1987-03-31 Sperry Corporation Four phase clock signal generator
US5053639A (en) * 1989-06-16 1991-10-01 Ncr Corporation Symmetrical clock generator and method
JPH0828965B2 (ja) * 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
JPH0888561A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 同期回路
US5672991A (en) * 1995-04-14 1997-09-30 International Business Machines Corporation Differential delay line circuit for outputting signal with equal pulse widths
KR0177586B1 (ko) * 1996-06-29 1999-04-01 김주용 오실레이터 출력 발생장치
JP4156075B2 (ja) * 1998-04-23 2008-09-24 株式会社半導体エネルギー研究所 画像表示装置
CN101098088B (zh) * 2006-06-26 2012-04-18 尼得科电机有限公司 分块式内定子和配备有这种内定子的无刷永磁电机

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3241033A (en) * 1961-07-28 1966-03-15 Gen Electric Multiphase wave generator utilizing bistable circuits and logic means
DE1220475B (de) * 1964-06-12 1966-07-07 Ericsson Telefon Ab L M Schaltungsanordnung zur Erzeugung einer Impulsfolge, in der die Impulsflanken eine exakt definierte Zeitstellung haben
US3329830A (en) * 1963-12-11 1967-07-04 Burroughs Corp Pulse generator employing bistable storage elements
US3350659A (en) * 1966-05-18 1967-10-31 Rca Corp Logic gate oscillator
US3382455A (en) * 1967-04-03 1968-05-07 Rca Corp Logic gate pulse generator
US3448295A (en) * 1966-07-26 1969-06-03 Gen Instrument Corp Four phase clock circuit
DE1762464A1 (de) * 1967-06-30 1970-05-06 Dixi Sa Astabiler Multivibrator
DE1958617A1 (de) * 1968-12-30 1970-07-02 North American Rockwell Vielfach-Zeitsignalgenerator
DE2000666A1 (de) * 1969-01-16 1970-11-12 Gen Instrument Corp Taktgenerator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3596188A (en) * 1969-12-03 1971-07-27 Control Data Corp Four-phase digital clock

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3241033A (en) * 1961-07-28 1966-03-15 Gen Electric Multiphase wave generator utilizing bistable circuits and logic means
US3329830A (en) * 1963-12-11 1967-07-04 Burroughs Corp Pulse generator employing bistable storage elements
DE1220475B (de) * 1964-06-12 1966-07-07 Ericsson Telefon Ab L M Schaltungsanordnung zur Erzeugung einer Impulsfolge, in der die Impulsflanken eine exakt definierte Zeitstellung haben
US3350659A (en) * 1966-05-18 1967-10-31 Rca Corp Logic gate oscillator
US3448295A (en) * 1966-07-26 1969-06-03 Gen Instrument Corp Four phase clock circuit
US3382455A (en) * 1967-04-03 1968-05-07 Rca Corp Logic gate pulse generator
DE1762464A1 (de) * 1967-06-30 1970-05-06 Dixi Sa Astabiler Multivibrator
DE1958617A1 (de) * 1968-12-30 1970-07-02 North American Rockwell Vielfach-Zeitsignalgenerator
DE2000666A1 (de) * 1969-01-16 1970-11-12 Gen Instrument Corp Taktgenerator

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Digital lutegrated Circuits Application Note", ICAN-6267, Febr. 1970, Broschüre der Fa.RCA *
IBM Techn.Discl. Bull., Vol 12, Nr.4,Sept. 1969, S.525 *
The Electronic Engineer, März 1970, S. 56-61,63-68 *
The Radio and Electronic Engineer, April 1969, S.213-223 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2517230A1 (de) * 1974-04-25 1975-11-13 Honeywell Inc Impulsgenerator
DE2713319A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Elektronischer taktgeber fuer elektrische digitalanlagen

Also Published As

Publication number Publication date
JPS5438463B1 (de) 1979-11-21
JPS483371A (de) 1973-01-17
DE2225315B2 (de) 1977-03-31
US3740660A (en) 1973-06-19
NL7205702A (de) 1972-11-29
DE2225315C3 (de) 1982-04-29
FR2138715B1 (de) 1973-07-13
CA956367A (en) 1974-10-15
FR2138715A1 (de) 1973-01-05
GB1363970A (en) 1974-08-21
IT952403B (it) 1973-07-20

Similar Documents

Publication Publication Date Title
DE2225315A1 (de) Mehrphasen-Clock-Generator-Schaltung mit einem Steuerkreis
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE69333353T2 (de) Spannungswandlerschaltung und mehrphasiger Taktgenerator
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2225428C3 (de) Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
DE3635761A1 (de) Programmierbares logikfeld mit dynamischer cmos-logik
DE2657948A1 (de) Logikschaltung
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2316619A1 (de) Halbleiterschaltung
DE3237778A1 (de) Dynamisches schieberegister
DE2141915C3 (de) Transistor-Treiberschaltkreis
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3338206C2 (de)
DE2001538B2 (de) Dynamisches Schieberegister
DE3686090T2 (de) Nmos-datenspeicherzelle und schieberegister.
DE2134806A1 (de) Schieberegister
DE2224738A1 (de) Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen
DE2825444C2 (de) Schaltungsanordnung zur Phasenaufspaltung eines Binärsignals
DE2450882A1 (de) Komplementaere mos-logische schaltung
DE2834964A1 (de) Signalgenerator oder treiberstufe
DE2734008C3 (de) Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte
DE3105147A1 (de) Integrierte digitale halbleiterschaltung
DE2000666A1 (de) Taktgenerator
EP1033814B1 (de) Integrierte Schaltung zur Erzeugung zweier Ausgangstakte mit zeitlich nicht überlappenden Pegeln

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)