DE2139328C3 - Einrichtung zum Betreiben einer kapazitiven Last - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zum Betreiben einer kapazitiven Last, die über einen Transistor entladbar ist, dessen Basisanschluß über einen Widerstand mit der kapazitiven Last verbunden ist. Derartige Einrichtungen sind bekannt, wie beispielsweise aus den Seiten 72/73 der Zeitschrift »Electronics« vom 20. April 1964 ersichtlich ist. Die bekannten Einrichtungen arbeiten jedoch dann nicht mehr zufriedenstellend, wenn sehr rasch zwischen dem Laden und dem Entladen der Kapazität umgeschaltet werden muß.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung zu schaffen, die ein schnelles Umschalten zwischen dem Laden und dem Entladen der kapazitiven Last ermöglicht. Diese Aufgabe wird mit einer Einrichtung der eingangs genannten Art gelöst, die dadurch gekennzeichnet ist, daß ein Stromübernahme-Schalter zum Steuern des Ladens und Entladens der kapazitiven Last vorgesehen ist, bei dem das kollektorseitige Ende des Lastwiderstandes seines ersten Transistors mit dem Eingang einer den Ladestrom liefernden Treiberschaltung und der Kollektor seines zweiten Transistors mit dem Basisanschluß des Entladetransistors verbunden ist. Da Stromübernahme-Schalter keine im Sättigungsbetrieb arbeitenden Transistoren enthalten, entfallen bei ihnen die sonst durch die Speicherung der Ladungsträger im Basisraum der Transistoren bedingten Abschaltverzögerungen. Infolgedessen weisen Stromübernahme-Schalter sehr kurze Schaltzeiten auf, was sie zur Steuerung von Lade- und Entladevorgängen, die sehr rasch erfolgen müssen, besonders geeignet macht.

Nach einem weiteren Merkmal der Erfindung sind die Emitter der als Darlington-Schaltung mit zwei Transistoren ausgebildeten Treiberschaltung über je eine Diode mit dem Kollektor des Entladetransistors verbunden. Dadurch wird ein schnelleres Sperren der den Ladestrom liefernden Treiberschaltung erreicht, wenn der Übergang von der Lade- zur Entladephase erfolgt. Diese Maßnahme trägt ebenfalls dazu bei ein rasches Entladen der kapazitiven Last zu bewirken.

Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

FTg.l das Schaltbild eines ersten Ausführungsbeispiels der Einrichtung nach der Erfindung, '

F i g. 2 den zeitlichen Verlauf verschiedener an bestimmten Stellen der Einrichtung nach Fig. 1 auftretender Signale und .

Fig.3 ein Schaltbild eines zweiten Ausführungsbeispieles einer Einrichtung nach der Erfindung.

Die Fig. 1 stellt in vereinfachter Form eine NPN-Transistoren enthaltende Treiberschaltung dar. Sie zeigt eiflen Treiber 10, dessen Eingang Il mit dem Kollektor 14 eines Transistors Q-I und über einen Widerstand 12 mit einer positiven Spannungsquelle 13 verbunden ist Der Ausgang 17 des Treibers 10 führt über eine Leitung 28 zu einem Anschluß einer kapazitiven Last 19. Er ist weiterhin an den Kollektor 20 eines Transistors Q-3 und über einen Widerstand 18 an die Basis 21 des. Transistors Q3 sowie den Kollektor 23 eines Transistors Q2 angeschlossen. Der zweite Anschluß der kapazitiven Last 19, der Emitter 22 des Transistors Q3 und die Basis 23 des Transistors Q2 liegen auf Erdpotential 27.

Der Emitter 16 des Transistors Qi und der Emitter 25 des Transistors Q2 sind zusammengeschlossen und mit einer negativen Stromquelle 26 verbunden; d.h. die Transistoren Qi und Q2 sind in einer Stromübernahmeschaltung angeordnet.

Die Arbeitsweise des Schaltkreises in F i g. 1 wird im folgenden mit Hilfe der in Fig.2 dargestellten Signalverläufe näher beschrieben. Das Signal 30 an der Basis 15 des Transistors Qi ist zu Beginn positiv, so daß dieser Transistor leitend ist und ein Strom von der Spannungsquelle 13 zur Stromquelle 26 fließt Zum Zeitpunkt T-X wird das Potential des Signals 30 vermindert, wodurch der Transistor Q-I gesperrt und der Transistor Q2 leitend werden. Dies bewirkt, daß das Potential 31 am Ausgang 17 des Treibers 10 und auf der Leitung 28 ansteigt und die kapazitive Last 19 aufgeladen wird. Gleichzeitig wird durch den leitenden Transistor Q-2 das Potential an der Basis 21 des Transistors Q-3 unter dem zum Leitendwerden dieses Transistors erforderlichen Wert gehalten.

Zum Zeitpunkt T-2 beginnt das Potential des Signals 30 wieder zu steigen, wodurch der Transistor Q-I wieder leitend und der Transistor Q-2 wieder gesperrt werden. Dies bewirkt einen Anstieg des Potentials an der Basis 21 des Transistors Q-3, wie das Signal 32 zeigt. Dieser Anstieg erfolgt, weil nach dem Sperren des Transistors Q-2 das positive Potential auf der Leitung 28 infolge der Verzögerungszeit des Treibers 10 und der Ladung der kapazitiven Last 19 noch aufrechterhalten wird. Durch den Anstieg des Potentials an der Basis 21 beginnt der Transistor Q-3 zu leiten und entlädt dabei die kapazitive Last 19. Die Leitung 28 wird somit auf Erdpotential gebracht Die Entladung der Last 19 wird durch den geladenen Zustand selbst hervorgerufen, da durch das Auftreten der Ladung der Transistor Q-3 über seine Basis 21 im leitenden Zustand gehalten wird. Zum Zeitpunkt T-3 ist die Last 19 vollständig entladen.

Die Kombination des Widerstandes 18 und des Transistors Q-3 wirkt auf die Last 19 wie eine Impedanz mit dem Wert R/(B+l), worin R den Wert des Widerstandes 18 und B die Verstärkung des Transistors Q-3 bedeuten. Werden für R beispielsweise 2000 Ohm und für B der Wert 49 angenommen, dann beträgt die effektive Impedanz für die Entladung 40 Ohm. Beträgt der Kapazitätswert der Last 19 z. B. 200 Picofarad, dann findet die Entladung in etwa 20 Nanosekunden statt
Die positive Rückführung der Spannung an der

geladenen Last bewirkt durch die Entladung über den Transistor Q-3 nicht nur eine schnellere Abschaltung, sondern vermindert auch die Verzögerung bei der Anschaltung, die bei den bekannten Treiberschaltungen normalerweise gegeben ist

Die Fig.3 zeigt ein ausführlicheres Beispiel einer Einrichtung nach der Erfindung. Der hier gezeigte Schaltkreis arbeitet im wesentlichen in gleicher Weise wie der in F i g. 1 dargestellte. Die kapazitive Last 40, die auf einer Seite an Erdpotential 41 angeschlossen ist ist auf der anderen Seite über eine Leitung 42 mit der Anode einer Diode 43, dem Emitter 53 eines Transistors Q-8 und über einen Widerstand 44 mit der Basis 46 eines Transistors Q-6 sowie dem Kollektor 48 eines Transistors Q-5 verbunden. Die Kathode der Diode 43 ist an den Kollektor 45 des Transistors Q-6 und die Kathode einer Diode 57 angeschlossen. Die Anode der Diode 57 steht mit dem Emitter 56 eines Transistors Q-J und der Basis 52 des Transistors Q-S in Verbindung. Die Kollektoren 51 des Transistors Q-8 und 54 des Transistors Q-7 sind zusammengeschlossen und über einen Widerstand 59 mit einer positiven Spannungsquelle 60 verbunden. Die Transistoren Q-7 und Q-8 bilden eine Darlington-Schaltung. An die Spannungsquelle 60 sind weiterhin über einen Widerstand 58 die Basis 55 des Transistors Q-7 und der Kollektor 61 eines Transistors QA angeschlossen.

Den Emittern 50 des Transistors Q-5 und 63 des Transistors Q-4 ist eine gemeinsame Stromquelle 64 nachgeschaltet so daß die beiden Transistoren in einer Stromübernahmeschaltung angeordnet sind. Die Basis 62 des Transistors Q-4 ist mit dem Signaleingang verbunden, während die Basis 49 des Transistors Q-5 sowie der Emitter 47 des Transistors Q-4 auf Erdpotential 41 liegen.

Für die Beschreibung der Funktion des in Fig.3 gezeigten Schaltkreises können ebenfalls die Signalverläufe in Fig.2 herangezogen werden. Wenn das Eingangssignal 30 den oberen Wert besitzt, dann ist der Transistor Q-4 leitend, so daß über diesen sowie den Widerstand 58 ein Strom von der Spannungsquelle 60 zur Stromquelle 64 fließen kann. Zum Zeitpunkt TA beginnt das Potential des Signals 30 zu sinken, was zur Folge hat, daß der Transistor QA gesperrt und der Transistor Q-5 leitend werden. Das Sperren des Transistors QA bewirkt einen Anstieg des Potentials an der Basis 55 des Transistors Q-7, so daß dieser leitend wird. Durch diesen Transistor wird auch der Transistor

Q-8 in den leitenden Zustand gebracht und es fließt ein Strom von der SpannungsqueUe 60 über den Widerstand 59, den Transistor Q-8 und die Leitung 42 zur Last 40, die aufgeladen wird. Das Potential der Leitung 42 steigt hierdurch an, wie durch den Verlauf 31 in Fig.2 dargestellt ist Das Potential an der Basis 46 des Transistors Q-6 wird durch diesen Anstieg jedoch nicht beeinflußt da es durch den leitenden Transistor Q-5 auf einem Wert gehalten wird, der den Transistor Q-6 im gesperrten Zustand hält Wenn zum Zeitpunkt T-2 das Potential des Eingangssignals 30 wieder ansteigt wird der Transistor Q-4 wieder in den leitenden Zustand gebracht während der Transistor Q-5 dadurch gesperrt wird. Das Potential der Basis 46 wird nun nicht mehr festgehalten, sondern steigt gemäß dem gezeigten Verlauf 32 in Fig.2 aa Der Transistor Q-6 wird dadunph leitend. Gleichzeitig sinkt das Potential an der Basis 55 ab, wodurch der Transistor Q-7 gesperrt wird. Hierdurch wird auch die Sperrung des Transistors Q-8 eingeleitet

Wie bereits erwähnt wurde, erfolgt nach dem Sperren des Transistors Q-5 ein Anstieg des Potentials an der Basis 46 infolge des hohen Potentials auf der Leitung 42, das durch die Verzögerung des Transistors Q-8 und die Spannung an der geladenen Last 40 entsteht Der Transistor Q-6 wird somit in den leitenden Zustand versetzt, wodurch auch die Diode 57 leitend wird. Die Diode 57 verstärkt damit den Abfluß an der Basis 52 des Transistors Q-8, so daß dieser schneller gesperrt wird, als er es normalerweise tun würde. Die Spannung an der Anode der Diode 57 verändert sich in der Weise, daß die Diode 57 gesperrt und damit die Diode 43 leitend wird. Damit kann sich die kapazitive Last 40 über die Diode 43 und den Transistor Q-6 entladen.

Die Verwendung der Dioden 43 und 57 erlaubt somit eine Verringerung der durch das Abschalten des Transistors Q-8 bedingten Verzögerung.

In den beiden gezeigten Treiberschaltungen werden NPN-Transistoren verwendet Es lassen sich ebensogut PNP-Transistoren einsetzen, wenn die anliegenden Spannungen umgekehrt werden. Auch ist die Verwendung von Feldeffekttransistoren in solchen Treiberschaltungen möglich.

Die gezeigten Treiberschaltungen besitzen eine höhere maximale Schaltgeschwindigkeit als entsprechende bekannte Anordnungen. Ebenso ist der Leistungsverbrauch geringer als bei bekannten Treiberschaltungen.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Einrichtung zum Betreiben -einer kapazitiven Last, die über einen Transistor entladbar ist, dessen Basisanschluß über einen Widerstand mit der kapazitiven Last verbunden ist; dadurch gekennzeichnet, daß ein Stromübernahme-Schalter zum Steuern des Ladens und Entladens der kapazitiven Last vorgesehen ist, bei dem das kollektorseitige Ende des l-astwiderstandes (12) seines ersten Transistors (Q-I) mit dem Eingang einer den Ladestrom liefernden Treiberschaltung (10) und der Kollektor (23) seines zweiten Transistors (Q-2) mit dem Basisanschluß (21)"des Entladetransistors (Q-3) verbunden ist

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Emitter (53,56) der als Darlingtonschaltung mit zwei Transistoren (Q-7, QS) ausgebildeten Treiberschaltung über je eine Diode (43,57) mit dem Kollektor (45) des Entladetransistors (Q-6) verbunden sind.