DE1045450B - Verschiebespeicher mit Transistoren - Google Patents

Verschiebespeicher mit Transistoren

Info

Publication number
DE1045450B
DE1045450B DEI13666A DEI0013666A DE1045450B DE 1045450 B DE1045450 B DE 1045450B DE I13666 A DEI13666 A DE I13666A DE I0013666 A DEI0013666 A DE I0013666A DE 1045450 B DE1045450 B DE 1045450B
Authority
DE
Germany
Prior art keywords
transistor
stage
pulse
capacitor
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI13666A
Other languages
English (en)
Inventor
Genung Leland Clapper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE1045450B publication Critical patent/DE1045450B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

Verschieberegister bestehen meist aus einer Vielzahl untereinander gekoppelter Stufen, die wiederum aus je einer bistabilen Schaltung aufgebaut sind. Die beiden stabilen Zustände bedeuten dabei eine gespeicherte binäre »0« oder eine binäre »1«. Der Eingang solcher Speicher ist parallel oder in Serie, so daß die Information entweder in allen Stufen zugleich oder in die erste Stufe Ziffer für Ziffer unter gleichzeitiger Verschiebung des Inhaltes aufgenommen wird. Im allgemeinen wird daher ein Verschiebeimpuls an alle Stufen parallel, in Übereinstimmung mit der Frequenz der einzuschreibenden Impulse angelegt, der alle Stufen AUS-schaltet, d. h. in den »AUS «Zustand bringt. War in einer vorhergehenden Stufe ein Inhalt gespeichert, d. b. war die vorhergehende Stufe EIN-geschaltet, so entsteht bei deren Übergang in den »AUS«- Zustand ein Übertragssignal, das nach einer vorherbestimmten Verzögerung, meist nach dem Ende des jeweiligen Verschiebeimpulses, an die folgende Stufe angelegt wird und diese in den »EIN«-Zustand bringt bzw. EIN-schaltet.
Der Nachteil derartiger Anordnungen ist darin zu sehen, daß jede Stufe noch innerhalb' einer Verschiebezeit AUS-geschaltet werden muß und unter Steuerung eines eventuell· auftretenden Übertrags wieder EIN-geschaltet wird. Folgen z.B. mehrere binäre »!«-Werte dargestellt durch je eine EIN-geschaltete- Stufe, aufeinander, so muß während jeder Versehiebezeit jede Stufe AUS- und wieder EIN-geschattet werden. Dies bedingt, daß die bistabilen Elemente mit einer im Verhältnis zur Verschiebefrequenz wesentlich höheren Frequenz arbeiten müssen.
Andere Arten von Verschiebespeichern wurden zur Vermeidung dieser Nachteile mit besonderen Steuerkreisen ausgerüstet, die auf beide Verstärkerelemente einer bistabilen. Schaltung nach Art eines Flip-Flops einwirken,, indem je nach dem Zustand der folgenden. Stufe der Umschaltimpuls an die jeweils zur Umschaltung günstigste Elektrode geleitet wird.
Derartigen Anordnungen ist der Nachteil gemeinsam, daß auch auf ein bereits in der richtigen Lage befindliches bistabiles Element der Verschiebeimpuls einwirkt, was wiederum Anlaß zu- Fehlumschaltungen gibt.
Die Anordnung gemäß· der Erfindung beseitigt die angeführten Nachteile, indem die eine Belegung des zwei Stufen koppelnden Kondensators mit einer ersten Verschiebeimpulsleitung, die andere Belegung mit einer zweiten Verschiebeimpulsleitung verbunden ist, deren Impulsfolgen vorzugsweise gleichzeitig mit gleicher Amplitude, jedoch mit entgegengesetzter Polarität auf die beiden- Belegungen einwirken, und indem die erste Belegung des Koppelkondensators galvanisch mit dem Ausgang der vorhergehenden· Stufe Versdiiebespeicher mit Transistoren
Anmelder:
IBM Deutschland
Internationale Büro-Maschinen
Gesellschaft m.b.H.,
Sindelfingen (Württ), Tübinger Allee 49
Beanspruchte Priorität:
V. St. v. Amerika vom 4. September 1956
Genung Leland Clapper, Vestal, N. Y. (V. St. Α.},
ist als Erfinder genannt worden
derart verbunden ist, daß der Koppelkondensator nur eine Ladung unter gemeinsamer Steuerung durch beide Impulsleitungen erhält, wenn die vorhergehende Stufe eine bestimmte Information enthält, z. B. im »EIN«-Zustand ist. Vorteilhaft läßt sich der Versdiiebespeicher durch Einfügung einer weiteren Anordnung derartiger Koppelglieder zu einem umkehrbaren Verschiebespeicher ergänzen. Durch Anordnung weiterer, jeder Stufe direkt zugeordneter Eingänge kann ein Parallel-Serien-Verschiebespeicher erhalten werden. Durch die Verhinderung der Ruhestellung und der Wartezeit für den Übertragsimpuls leistet die erfindungsgemäße Anordnung eine erheblich schnellere Unischaltfrequenz als die bisher bekannten Anordnungen, zumal als einzelne bistabile Stufe eine Wippenschaltung zweier Transistoren an sich vorgeschlagener Art verwendet wird, die bis zu hohen Frequenzen zufriedenstellend arbeitet. Es wird also bei der Anordnung gemäß der Erfindung nur eine Umschaltung einer bistabilen Stufe des Speichers vorgenommen, wenn, eine aufzunehmende Information dies erfordert,, so daß· die Verschiebefrequenz gleich der Umschaltfrequenz wird
809 687/249
Weitere Merkmale der Erfindung ergeben sich aus der Beschreibung, den Ansprüchen und der Zeichnung. Es zeigt
Fig. 1 ein Schieberegister mit den erfindungsgemäß angeordneten Koppelelementen,
Fig. 2 Impulsformen und ihre zeitliche Zuordnung an verschiedenen Punkten der Schaltung nach Fig. 1,
Fig. 3 ein Schieberegister mit zusätzlicher Vorwärts- oder Rückwärtsverschiebung des Informationsinhaltes,
Fig. 4 Impulsformen und ihre zeitliche Zuordnung an verschiedenen Punkten der Schaltung nach Fig. 3.
Vor das in Fig. 1 gezeigte ra-stufige Schieberegister ist ein Eingangskreis 10 geschaltet, der im wesentlichen aus einer »UND «-Schaltung mit nachfolgendem Verstärker besteht. Die Dioden 11 und 12 bilden zusammen mit dem Widerstand 13 den »UND «-Schalter. Das an der Eingangsklemme 14 angelegte positive Eingangssignal wird nur dann an den Punkte weitergeleitet, wenn zugleich ein positiver Abtastimpuls an der Klemme 15 liegt. Der an dem Punkt A erscheinende Impuls wird über einen Kondensator 16 auf die Basiselektrode des Transistors 17 geleitet, die durch eine feste, von dem Spannungsteiler 13, 18, 19 eingestellte Vorspannung im Ruhezustand den Strom durch den Transistor 17 sperrt. Da der Emitter des Transistors 17 auf —5 Volt gegen Erde liegt, nimmt der über einen Widerstand 20 mit Erde verbundene Kollektor (Punkt B) im »EIN«-Zustand ebenfalls ein Potential von etwa —5 Volt gegen Erde ein, da dann der Spannungsabfall über die Kollektor-Emitter-Strecke des Transistors 17 sehr gering wird. Über einen Widerstand 21 gelangt das Signal an den Eingang C des Verschieberegisters.
Das Verschieberegister erhält in allen Stufen gleichzeitig Vorwärtsimpulse, die über die Dioden 23 (a bis n) den einzelnen Stufen zugeleitet werden. Über die Dioden 25 (a bis n) erhalten die einzelnen Stufen gleichzeitig mit dem Vorwärtsimpuls einen entgegengesetzt gepolten gemeinsamen Impuls.
Eine einzelne Stufe des Verschieberegisters besteht aus zwei Transistoren 24 und 26, die eine an sich vorgeschlagene bistabile Schaltung bilden. Definitionsgemäß gilt eine Stufe als im »AUS «-Zustand befindlich, wenn der Transistor 24 (a bis n) leitend und der Transistor 26 (α bis n) nichtleitend ist. Die gegenseitige Verriegelung der beiden Transistoren 24 und
26 geschieht einmal über den im Kollektorkreis des Transistors 24 und gleichzeitig im Basiskreis des Transistors 26 liegenden Widerstand 29. Wenn der Transistor 24 leitend ist, steht am Widerstand 29 ein hoher Spannungsabfall, und die Spannung über der Basis-Emitter-Strecke des Transistors 26 liegt in Sperrichtung. Eine zweite Rückkopplung ist durch den beiden Emitterkreisen gemeinsamen Widerstand
27 gegeben. Ist der Transistor 24 leitend, so fällt über den Widerstand 27 eine Spannung ab, die über den Widerstand 28 die Emitter-Basis-Strecke des Transistors 26 in sperrender Richtung vorspannt. Die Umschaltung in den EIN-Zustand erfolgt durch einen positiven Impuls an der Basis des Transistors 24, dessen Emitter-Basis-Strecke dadurch gesperrt wird. Dadurch gerät die Basiselektrode des Transistors 26 angenähert auf das Kollektorpotential dieses Transistors, so daß dieser leitend wird. Gleichzeitig fällt die Emitterspannung des Transistors 26 etwa auf die Spannung der Kollektorbatterie ab und sperrt dadurch über die Wege mit den Elementen 28, 30, 27 imd 31 die Emitter-Basis-Strecke des Transistors 24. Wenn die Emitterspannung.des Transitstors 26 abzufallen beginnt, entsteht zugleich für die Ladung des Kondensators 22 über den Widerstand 31 eine Möglichkeit, schnell abzufließen, so daß der Transistor 24 schnell wieder in den zur Einleitung einer weiteren Umschaltung bereiten Zustand kommt. Die Emitterspannung des Transistors 26 ist durch eine Diode 32 so begrenzt, daß sie nicht über Massepotentail ansteigen kann. Der Vorwärtsimpuls wird jeweils über eine Diode 23 an die linke Seite (Punkt C) des Kondensators 22 geleitet, während der gemeinsame Impuls gleichzeitig in umgekehrter Polung über je eine Diode 25 auf die rechte Seite (Punkt D) des Kondensators 22 geleitet wird. Der Ausgang jeder Stufe ist über je einen Widerstand 33 mit dem Eingang (Punkt F) der folgenden identischen Stufe verbunden.
An Hand der Darstellung nach Fig. 2 soll nun ein die Wirkungsweise der Schaltung nach Fig. 1 erläuterndes Beispiel beschrieben werden. Das in Fig. 2 in der zweiten Zeile dargestellte Eingangssignal stelle eine Folge binärer »0«- und »1 «-Werte dar, indem die Spannung —5 Volt eine »0«, die Spannung 0 Volt den Wert »1« darstellt. Gleichzeitig liegt an dem anderen Eingang der »UND «-Schaltung eine Abtastimpulsfolge gemäß der ersten Zeile in Fig. 2. Am Ausgang der »UND«-Schaltung, am Punkte, erscheint immer dann ein Impuls (Zeile 3), wenn sowohl an Klemme 14 wie an Klemme 15 O1 Volt vorhanden sind. Wegen der möglichen Verzögerung des Eingangssignals liegen die Abtastimpulse nahe der hinteren Flanke dieser Signale. Am Punkt B erscheint nach Verstärkung und Begrenzung im Transistorverstärker 17 der zu A invertierte Impulszug B (vierte Zeile). Während der Transistor 17 leitend ist, liegt die mit C bezeichnete Seite des Kondensators 22 über eine niedrige Impedanz (Widerstand 21, Transistor 17) am negativen Pol der in der Emitterleitung angeordneten Spannungsquelle. Die gemeinsame Impulsleitung führt während der Abtastzeiten noch relativ positive Spannung, während der Vorwärtsimpuls während der gleichen Zeit relativ negative Spannung führt. Die andere Belegung des Kondensators 22 (Punkt D) verändert während eines negativ gerichteten Eingangsimpulses am Punkt C nicht ihr Potential von OVoIt, da sie über die Diode25 auf das Potential der jetzt noch OVoIt führenden gemeinsamen Impulsleitung begrenzt wird. Der Kondensator 22 lädt sich mithin durch das Eingangssignal am Punkt C negativ auf. Kurz nach der Zeit t2 erscheinen jedoch auf den gemeinsamen Synchronleitungen der gemeinsame und der Vorwärtsimpuls gleichzeitig und werden an die Punkte C und D angelegt. Die Diode 25 wird gesperrt. Beim Ansteigen des Vorwärtsimpulses steigt das Potential am PunktC von —5 auf OVoIt an und erzeugt zufolge der Kondensatorumladung einen positiven Impuls am Punkt D, der den Transistor 24 AUS- und den Transistor 26 EIN-schaltet. Dadurch entsteht zugleich zur Zeit i2 am Punkt B ein negatives Potential, das den Transistor 24 in seinem nichtleitenden Zustand hält, der identisch mit dem »EIN«-Zustand der ersten Stufe ist. Über den Widerstand 31 wird auch das Potential des Punktes D erniedrigt, über die Diode 25 jedoch daran gehindert, stärker negativ gegen Erde zu werden. Damit ist nach Ablauf der Zeit i2 eine binäre »1« in der Stufe 1 gespeichert.
Während der Zeit i2 koinzidiert das Eingangssignal nicht mit dem Abtastimpuls, so daß der Transitor 17 während dieser Zeit nicht leitend werden kann. Damit bleibt auch der Punkt C auf Erdpotential. Andererseits wird infolge der Anlegung des negativen gemein-
samen Impulses an die Anode der Diode 25 der Punkt D negativer, so daß der Transistor 24 wieder leitend und der Transistor 26 nichtleitend wird. Beim Abschalten des Transistors 26 steigt dessen Emitterspannung gemäß Kurve E, Zeit t3, in Fig. 2 auf Erdpotential an.
Zwischen den Zeiten t2 und t3 war der Transistor 26 leitend, und die an Punkt/7 angeschlossene Seite des Kondensators 22 α der folgenden Stufe konnte auf das Potential der Kollektorbatterie des Transistors 26 abfallen, bevor der Transistor 26 nach Zeit t3 abgeschaltet wurde. Wenn der positive Vorwärtsimpuls unmittelbar nach Zeit t3 auftritt, wird Punkt F auf Erdpotential gebracht und bewirkt die Erzeugung einer positiven Spannung an der Basis des Transistors 24a (Fig. 2). Dadurch wird natürlich die Stufe 2 EIN-geschaltet und speichert eine binäre »1«. Nach Beendigung der auf Zeit t3 folgenden Operation ist also eine binäre »0« in Stufe 1 und eine binäre »1« in Stufe 2 gespeichert.
Zur Zeit ti koinzidieren der Abtastimpuls und das Eingangssignal, wodurch der Transistor 17 leitend wird. Daher kann der Kondensator 22 negativ aufgeladen werden, so daß bei Erzeugung des Vorwärtsimpulses nach Zeit ti die Stufe 1 EIN-geschaltet wird. Gleichzeitig konnte das Potential des an den Emitter des Transistors 26 angeschlossenen Punktes F nicht abfallen, weil der Transistor 26 eine hohe Impedanz zwischen seinem Kollektorpotential und Punkt F bildete. Bei Erzeugung des Vorwärts-Impulses nach Zeit f4 steigt das Potential des Punktes F nicht an und bewirkt nicht die Anlegung einer positiven Spannung an die Basis des Transistors 24 a. Aber das gemeinsame Synchronsignal wird sofort nach Zeit i4 negativ und läßt das Basispotential des Transistors 24 α gemäß Kurve G in Fig. 2 abfallen. Dadurch wird die Stufe 2 AUS-geschaltet. Nach Beendigung der auf Zeit i4 folgenden Operationen ist also Stufe 1 EIN- und Stufe 2 AUS-geschaltet.
Zur Zeit i5 koinzidieren wieder der Eingangs- und der Abtastimpuls, so daß der Kondensator 22 sich wieder über den Transistor 17 negativ aufladen kann. Gleichzeitig kann sich der Kondensator 22 α negativ aufladen, weil Stufe 1 EIN-geschaltet und Transistor 26 leitend wären. Die Spannung an Punkt C steigt auf den Wert des Erdpotentials, wenn der Vorwärtsimpuls nach Zeit t5 auftritt. Dies bewirkt eine kurze Spannungsspitze an Punkt D, der mit der Basis des Transistors 24 verbunden ist. Die Spannungsspitze verhindert, daß der gemeinsame Impuls die Spannung an Punkt D senkt, wodurch der Transistor 24 leitend würde. Die Stufe 1 bleibt also nach Zeit t5 EIN-geschaltet.
Nach Zeit ti konnte die Spannung an Punkt F über den Transistor 26 in Stufe 1 abfallen. Bei Erzeugung des Vorwärtsimpulses nach Zeit t5 steigt die Spannung an Punkt F steil an und bewirkt die Anlegung einer positiven Spannung an die Basis des Transistors 24a gemäß G in Fig. 2. Dadurch wird die Stufe2 EIN-geschaltet. Nach der Operation zur Zeit t5 sind also eine binäre »1« in Stufe 1 und eine binäre »1« in Stufe 2 gespeichert.
Zur Zeit £6 besteht keine Koinzidenz zwischen dem Abtast- und dem Eingangssignal, so daß der Transistor 17 nicht EIN-geschaltet wird. Wenn daher der gemeinsame Impuls nach Zeit te an Punkt D angelegt wird, wird der Transistor 24 leitend, so daß die Stufe 1 AUS-geschaltet wird. Zwischen den Zeiten t5 und i6 war jedoch die Stufe 1 EIN-geschaltet, so daß der Kondensator 22 α sich über den Transistor 26 negativ aufladen konnte. Es wird also ein positiver Impuls an die Basis des Transistors 24 a angelegt. Auch hier ist der Transistor 24 a bereits nichtleitend, und dieser positive Impuls wird benötigt, um zu verhindern, daß der gemeinsame Impuls die Spannung an Punkt G senkt.
Die Weitergabe der gespeicherten Werte in die folgenden Stufen erfolgt entsprechend.
Zur parallelen Eingabe von Informationen in das in Fig. 1 gezeigte Register sind Seiteneingabeklemmen 35, 35 α bzw. 35 η vorgesehen und an die Kathoden von Dioden 36, 36 α bzw. 36 η angeschlossen, deren Anoden jeweils an die Basis der Transistoren 26, 26 a bzw. 26 η angeschlossen sind. Bei Verwendung des Seiteneingabeverfahrens von Informationen in das Register wird der Eingangskreis 10 nicht benutzt. Die Eingabezeit kann mit den Abtastimpulsen koinzidieren. Um eine binäre »1« in Stufe 1 zu speichern, kann ein Impuls zwischen Erde und —S Volt an die Klemme 35 angelegt werden. Beim Abfallen der Spannung an Klemme 35 auf —5 Volt fällt das Basispotential des Transistors 26 genügend weit ab, um ihn leitend werden zu lassen. Dadurch wird natürlich der Transistor 24 nichtleitend. Beim Auftreten von darauffolgenden gemeinsamen Vorimpulsen wird Stufe 1 AUS- und Stufe 2 EIN-geschaltet, wie oben beschrieben. Das Register kann also als »parallel to serial«- Übersetzer dienen. Das heißt, es können Eingangsinformationen parallel an den Seiteneingabeklemmen eingegeben und danach serienweise schrittweise entnommen werden. Nach dem Entleeren des Registers ist dieses für eine weitere parallele Eingabe bereit.
Das in Fig. 3 gezeigte Register besteht aus dem in Fig. 1 gezeigten Register mit dem zusätzlichen Merkmal der Rückwärts verschiebung. Es sind drei Stufen dargestellt, Stufe 1, Stufe 2, Stufe 3. Die Bezugsziffern an diesem Teil des Registers, der Fig. 1 gleicht, entsprechen denen von Fig. 1. Ein Eingabekreis 10, der dem in Fig. 1 gezeigten gleichen kann und dieselbe Bezugsziffer trägt, dient zum Zuführen eines Serieneinganges zur Stufe 1. Ein Rückwärtseingabekreis 40 ist an Stufe 3 angeschlossen. Er gleicht in seinem Aufbau dem Stromkreis 10. Der Ausgang des Kreises 40 ist an die eine Seite des Kondensators 41 b angeschlossen, dessen andere Seite mit der Basis des Transistors 24 b verbunden ist. Der Transistor 24 b ist mit zwei Basisanschlüssen dargestellt, die tatsächlich miteinander verbunden sind. Sie sind nur zur Klarhaltung der Zeichnung getrennt dargestellt. Eine Rückwärtsimpulsleitung ist an die Anode einer Diode 42 b angeschlossen, deren Kathode mit der genannten einen Seite des Kondensators 41 b verbunden ist. Der Emitter 26 b ist über einen Widerstand 43 b an die eine Seite eines Kondensators 41 a in Stufe 2 angeschlossen.
Gemäß der Zeichnung haben auch die Stufen 1 und 2 den in bezug auf Stufe 3 beschriebenen zusätzlichen Kondensator. Auch die Rückwärtsimpulsleitung ist an diese Kondensatoren 41 bzw. 41 α ähnlich angeschlossen wie an den Kondensator 41 b in Stufe 3. Außerdem ist die Stufe 2 ebenfalls mit einem Widerstand 43 α zwischen dem Emitter des Transistors 26 α und der einen Seite des Kondensators 41 in Stufe 1 versehen.
Wie in der Ausführung von Fig. 1 erscheint der Ausgang des Registers bei der Verschiebung in Vorwärtsrichtung an Klemme 34. Der Ausgang des Registers bei der Verschiebung in Rückwärtsrichtung erscheint an Klemme 44, die an den Emitter des Transistors 26 in Stufe 1 angeschlossen" ist.
Die Wirkungsweise der Schaltung von Fig. 3 wird in Verbindung mit dem Impulsschaubild von Fig. 4 erläutert. Auch hier tragen die Inapulszüge einen Namen oder einen Buchstaben, der einem Namen oder einem Buchstaben in Fig. 3 entspricht. Oben in Fig. 4 ist die erste Hälfte der Impulszüge mit »Vorwärts« und die zweite Hälfte mit »Rückwärts« bezeichnet. Bei der Verschiebung in Vorwärtsrichtung entspricht die Wirkungsweise der Schaltung von Fig. 3 der der Schaltung von Fig. 1 und braucht nicht erneut beschrieben zu werden. Während der Zeit, in der die Vorwärtsverschiebung der Angaben im Register erfolgt, bleibt die Rückwärtsimpulsleitung relativ positiv, wodurch die Vorwärtsimpulsleitung wirksam ist, um Angaben in Vorwärtsrichtung zu verschieben. Wenn es jedoch erwünscht ist, die Angaben in Rückwärtsrichtung zu verschieben, wird die Vorwärtsimpulsleitung relativ positiv gehalten, so daß die Rückwärtssynchronimpulse wirksam werden.
Die Punkte N, Q und R in Fig. 3 sind an die Emit- ao ter der Transistoren 26, 26a bzw. 26 b angeschlossen. Das Potential an diesen Punkten stellt zur Zeit tt gemäß Fig. 4 den Zustand des Registers dar. Wie bei N gezeigt, ist das Potential des Emitters von Transistor 26 relativ positiv und zeigt an, daß die Stufe 1 AUS-geschaltet ist. Das bei Q gezeigte Potential zeigt an, daß die Stufe 2 EIN-geschaltet ist, während das Potential bei R anzeigt, daß die. Stufe 3 AUS-geschaltet ist. Nach. Zeit tx ist in dem Register die binäre Zahl 010 gespeichert. Nach Zeit i2 wird die Stufe 1 EIN-geschaltet, weil eine binäre »1« über die Schaltung 10: eingeführt worden ist. Die binäre »1« in Stufe 2 wird zur Stufe 3 zur Zeit t2 verschoben, und die binäre »0« in Stufe 1 wird zur Stufe 2 während der Zeit i2 verschoben.
Zur Zeitig wird eine binäre »1« in Stufe 1 eingegeben. Stufe 2 geht in den EIN-Zustand, um die binäre »1« zu speichern, die während Zeit i2 in Stufe 1 war, und Stufe 3 geht in den AUS-Zustand, um die binäre »0« zu speichern, die während Zeit i2 in Stufe-1 war, und Stufe S geht in den AUS-Zustand, um die binäre »0« zu speichern, die während t.2 m Stufe 2 war. Während der Zeiten tt und ts werden binäre »Nullen« in das Register eingeführt, so. daß am Ende der Zeit t5 die Stufen 1 und 2 AUS- und Stufe 3 EIN-geschaltet sind.
Zur Zeit ts ist der Rückwärtsimpuls wirksam, und die Vorwärtsimpulsleitung ist mit Erde verbunden. Die Spannung bei R in Fig. 2. beträgt weiterhin, etwa — 5 Volt. Das zeigt an, daß eine binäre »1« zur Zeit te über die Schaltung 40 in Stufe 3. eingeführt worden ist. Da jetzt der Rückwärtssynchronimpuls wirksam ist, speichert die Stufe 2 jetzt eine binäre »1«, die während Zeit t5 in Stufe 3 gespeichert war, und in Stufe 1 ist eine binäre »0« gespeichert, die während Zeit t5 in Stufe 2 gespeichert war. Bei EIN-geschalteter Stufe 3 Icann. sich der Kondensator 41a in Stufe 2 negativ über Widerstand 43·& und Transistor 2&b in: Stufe 3 aufladen.. Wenn der Rückwärtssynchronimpuls zur Zeit t% erscheint, leitet die Diode 42a. und sendet ein positives Potential über den Kondensator 41α zur Basis des Transistors 24a, wodurch Stufe 2 EIN-geschaltet wird Da Stufe 2 während Zeit t5 AUS-geschaltet war, konnte sich der Kondensator 41 nicht über den Widerstand 43 α und den Transistor 26a negativ aufladen, weil· während, der Zeitig, der Transistor26a nichtleitend war. Zur Zeitig brachte also der Rückwärtsimpuls keinen positiven Impuls an die Basis des Transistors 24 in Stufe 1. Daher bleibt die Stufe 1 AUS-geschaltet.
Unmittelbar vor Zeit iT wurde eine binäre »0« in der Schaltung 40 geprüft und gestattete dem Kondensator 41 b nicht, sich negativ aufzuladen. Wenn daher der Rückwärtsimpuls zur Zeit i7 erscheint, kann er nicht durch die Diode 42 b gelangen, da die rechte Seite des Kondensators 41 b, an den er angeschlossen ist, positiver als der Rückwärtsimpuls ist. Jedoch kann der gemeinsame Impuls, der ebenfalls zur Zeit t7 erscheint, durch die Diode 25 b gelangen und eine negative Spannung an die Basis des Transistors. 24 & anlegen, wodurch die Stufe 3 AUS-geschaltet wird. Unmittelbar vor Zeit t7 konnte sich der Kondensator 41α über Widerstand 43 b und Transistor 26 & negativ aufladen, da die Stufe 3 während der Zeit i8 EIN-geschaltet ist. Da. die Stufe 2 bereits EIN-geschaltet war, bleibt sie es, weil die positive Spannung an die Basis des Transistors 24a zur Zeit i7 angelegt wird. Da die Stufe 2 während der Zeit % EIN-geschaltet war, bleibt die Stufe 1 EIN-geschaltet während der Zeit i7.
Zur Zeit t8 wird Stufe 3 EIN- und zur Zeit i9 AUS-geschaltet. Da zu dieser Zeit der Rückwärtsimpuls wirksam ist, werden alle Informationen in dem Register rückwärts verschoben.
Die Anordnung gemäß der Erfindung ermöglicht eine hohe Arbeitsgeschwindigkeit, weil die Transistoren nicht bei jeder Schiebezeit AUS-geschaltet und möglicherweise durch den Übertragsimpuls von einer vorhergehenden Stufe wieder EIN-geschaltet werden. Durch Vermeidung der nachteiligen Eigenschaften der geerdeten Emitterschaltung hinsichtlich der höheren Grenzfrequenz·: wird eine weitere Heraufs.etzung der Arbeitsgeschwindigkeit ermöglicht. Das Schieberegister kann Eingänge in. beiden Richtungen serienweise und auch durch Seiteneingabe parallel aufnehmen. Die Angaben in dem Register können entweder in Vorwärtsrichtung oder in Rückwärtsrichtung willkürlich verschoben werden. Das Register ist zufriedenstellend mit einer Frequenz von 500 kH betrieben worden. Die Art und Weise, in der eine Stufe den Zustand der vorhergehenden Stufe vor der Schiebezeit hestimmt, ist einfach und benötigt nur eine Mindestzahl von Komponenten.

Claims (4)

Patentansprüche:
1. Verschiebespeicher in Form von bistabilen, untereinander gekoppelten StufenmitTransistoren, dadurch gekennzeichnet, daß eine Belegung eines je zwei Stufen koppelnden Kondensators (22) mit einer ersten Verschiebeinipulsleitung verbunden ist, daß die andere Belegung des Kondensators (22) mit einer zweiten Verschiebeimpulsleitung verbunden ist und. daß die erste Belegung des Kondensators (22) galvanisch mit dem. Ausgang der vorhergehenden Stufe derart verbunden ist, daß der Kondensator (22) nur eine Ladung unter gemeinsamer Steuerung durch beide Impulsleitungen erhält, wenn die vorhergehende Stufe eine bestimmte Information enthält.
2. Verschiebespeicher nach Anspruch 1, dadurch gekennzeichnet,, daß: die Impulse auf der ersten und der zweiten Impulsleitung gleichzeitig mit gleicher Amplitude, aber entgegengesetzter Polung auftreten.
3... Verschiebespeicher nach den Ansprüchen 1 und 2,. dadurch gekennzeichnet,, daß jeder Stufe spiegelbildlich zum ersten Koppelkondensator ein. zweiter Ko.pp.elkoDdensator (41) zugeordnet wird,
dessen Belegungen mit der ersten Verschiebeimpulsleitung und einer dritten Verschiebeimpulsleitung so verbunden sind, daß die Information in entgegengesetzter Richtung durch den Speicher führbar ist.
4. Verschiebespeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Informationsinhalt des Speichers in Form der algebraischen Summe der Potentiale der Ausgänge der einzelnen Stufen nachgebildet wird.
Hierzu 2 Blatt Zeichnungen
©«09 697/249 1t. SS
DEI13666A 1956-09-04 1957-09-03 Verschiebespeicher mit Transistoren Pending DE1045450B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US607667A US2842682A (en) 1956-09-04 1956-09-04 Reversible shift register

Publications (1)

Publication Number Publication Date
DE1045450B true DE1045450B (de) 1958-12-04

Family

ID=24433202

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI13666A Pending DE1045450B (de) 1956-09-04 1957-09-03 Verschiebespeicher mit Transistoren

Country Status (5)

Country Link
US (1) US2842682A (de)
DE (1) DE1045450B (de)
FR (1) FR1187823A (de)
GB (1) GB866282A (de)
NL (1) NL220449A (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3103596A (en) * 1963-09-10 skerritt
GB863174A (de) * 1957-09-30
US3001087A (en) * 1957-10-04 1961-09-19 Siemens Ag Impulse timing chains
NL238506A (de) * 1958-04-23
US3026427A (en) * 1958-07-23 1962-03-20 English Electric Co Ltd Electrical pulse delay and regenerator circuits
US3105157A (en) * 1959-02-02 1963-09-24 Sperry Rand Corp Shifting register having improved information transferring means
GB917853A (en) * 1959-04-03 1963-02-06 Int Computers & Tabulators Ltd Improvements in or relating to information storage apparatus
DE1099232B (de) * 1959-07-15 1961-02-09 Olympia Werke Ag Schaltanordnung fuer einen Pufferspeicher
US3126524A (en) * 1959-07-31 1964-03-24 blocher
US3243600A (en) * 1960-06-13 1966-03-29 Honeywell Inc Computer circuit for use as a forward counter, a reverse counter or shift register
US3352307A (en) * 1964-06-08 1967-11-14 Bloxham Arnall Irving Wi Henry Medical applicators
US3643106A (en) * 1970-09-14 1972-02-15 Hughes Aircraft Co Analog shift register
US4151609A (en) * 1977-10-11 1979-04-24 Monolithic Memories, Inc. First in first out (FIFO) memory
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7277988B2 (en) 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7305574B2 (en) 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7477522B2 (en) 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7606988B2 (en) * 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2638542A (en) * 1952-01-31 1953-05-12 Monroe Calculating Machine Shift register
NL179886B (nl) * 1952-07-16 Beghin Say Sa Werkwijze voor het vervaardigen van een kunststofnet.

Also Published As

Publication number Publication date
GB866282A (en) 1961-04-26
NL220449A (de)
US2842682A (en) 1958-07-08
FR1187823A (fr) 1959-09-16

Similar Documents

Publication Publication Date Title
DE1045450B (de) Verschiebespeicher mit Transistoren
DE1023613B (de) Binaere Trigger- und Zaehlerkreise unter Verwendung magnetischer Speicher
DE1817510A1 (de) Monolythischer Halbleiterspeicher
DE1011181B (de) Matrix-Schaltung
DE1103387B (de) Bistabile Diodenschaltung
DE2448604C2 (de) Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß
DE1283572B (de) Schaltungsanordnung zur Anschaltung einer von mehreren Informationsquellen an einen gemeinsamen Anschlusspunkt
DE1067618B (de) Mehrstufige Anordnung zur Speicherung und Stellenverschiebung in Rechenmaschinen
DE1168130B (de) Magnetkernregister
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
DE2203456C3 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ
DE1424528A1 (de) Leseschaltung mit erhoehter Ablesegeschwindigkeit fuer den eine magnetisierbare Oberflaeche spurweise abtastenden,bewickelten Lesekopf eines Oberflaechenspeichers
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2359997C3 (de) Binäruntersetzerstufe
DE820016C (de) Elektrische Speicherschaltung
DE2314015B2 (de) Signalverstärker
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE1096087B (de) Binaerer Reihenaddierer
DE1164482B (de) Impulszaehler aus bistabilen Kippschaltungen
DE1267249B (de) Eingangstorschaltung fuer eine bistabile Speicherschaltung
DE1161310B (de) Speicherschaltung zum Verzoegern und zur Bildung des Komplements von Informationsimpulsen
DE1269186B (de) Schieberegister
DE2246756C3 (de) Elektronischer Datenspeicher
DE2618760B2 (de) Halbleiter-Speichervorrichtung