DE2139328A1 - Einrichtung zum Betreiben einer kapazitiven Last - Google Patents

Description

Schlingen, den 14. Juli 1971 bm-ba

Anmelderin: International Business Machines

Corporation, Ärmonk, N.Y. 10504

Amtli. Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket BO 970 011

Einrichtung zum Betreiben einer kapazitiven Last

Die Erfindung betrifft eine Einrichtung sum Betreiben einer kapazitiven Last, dis über eira steuerbares Halbleiterelement ©ntladen wird«

Es sind Vorrichtungen zum Entladen v©n Kapazitäten bekannt, bei denen parallel zur jeweiligen Kapazität ®±n Transistor geschaltet ist. Di® Entladung findet statt, wenn der Transistor durch ein entsprechendes Signal an seinem St@u©reingaag in den leitenden Zustand gebracht wird. Diese Vorrichtungen sind häufig nicht in der Lage, den an die Umsehaltgesetarindigkeit der Last gestellten Forderungen zu genügen.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Einrichtung zum Betreiben einer kapazitiv©^ Last anzugeben, die eine sehr sehneile Entladung der Last ermöglicht. Diese Aufgabe wird bei der anfangs genannten Einrichtung erfindungsgemäß dadurch gelöst, daß der Steuereihgang des Halbleiterelementes mit der kapazitiven Last gekoppelt ist» Vorzugsweise ist das steuerbare Halbleiterelement ein Transistor, dessen Eraltter-Kollektorstrecke parallel zur kapazitiven Last liegt und dessen Basisan-

2098 13/1001

schluß über einen Widerstand mit der Last verbunden ist. Vorteilhaft sind Mittel zum Steuern der Aufladung der kapazitiven Last und gleichzeitigem Sperren des steuerbaren Halbleiterelements vorgesehen.

Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert.

Es zeigen:

Fig. 1 das Schaltbild eines ersten Allsführungsbeispiels

der Einrichtung nach der Erfindung,

Fig. 2 den zeitlichen Verlauf verschiedener an bestimmten Stellen der Einrichtung nach Fig. 1 auftretender Signale und

Fig. 3 ein Sehaltbild eines zweiten Ausführungsbeispieles einer Einrichtung nach der Erfindung.

Die Fig. 1 stellt in vereinfachter Form eine NPN-Transistoren enthaltende Treiberschaltung dar. Sie zeigt einen Treiber 10, dessen Eingang 11 mit dem Kollektor 14 eines Transistors Q-I und über ei- nen Widerstand 12 mit einer positiven Spannungsquelle 13 verbunden ist. Der Ausgang 17 des Treibers 10 führt über eine Leitung 28 zu einem Anschluß einer kapazitiven Last 19. Er ist weiterhin an den Kollektor 20 eines Transistors Q-3 und über einen Widerstand 18 an die Basis 21 des Transistors Q-3 sowie den Kollektor 23 eines Traneistors Q-2 angeschlossen. Der zweite Anschluß der kapazitiven Last 19, der Emitter 22 des Transistors Q-3 und die Basis 23 des Transistors Q-2 liegen auf Erdpotential 27.

Der Emitter 16 des Transistors Q-I und der Emitter 25 des Transistors Q-2 sind zusammengeschlossen und mit einer negativen Stromquelle 26 verbunden; d, h. die Transistoren Q-I und Q-2 sind in einer Stromübernahmeschaltung angeordnet.

209813/1001
Docket BU 970 011

Die Arbeitsweise des Schaltkreises in Pig. l wird im folgenden mit Hilfe der in Fig. 2 dargestellten Signalverläufe näher beschrieben. Das Signal 30 an der Basis 15 des Transistors Q-I ist zu Beginn positiv, so daß dieser Transistor leitend ist und ein Strom von der Spannungsquelle 13 zur Stromquelle 26 fließt. Zum Zeitpunkt T-I wird das Potential des Signals 30 vermindert, wodurch der Transistor Q-I gesperrt und der Transistor Q-2 leitend werden. Dies bewirkt, daß das Potential 31 am Ausgang 17 des Treibers 10 und auf der Leitung 28 ansteigt und die kapazitive Last 19 aufgeladen wird. Gleichzeitig wird durch den leitenden Transistor Q-2 das Potential an der Basis 21 des Transistors Q-3 unter dem zum Leitendwerden dieses Transistors erforderlichen Wert gehalten.

Zum Zeitpunkt T-3 beginnt das Potential des Signals 30 wieder zu steigen, wodurch der Transistor Q-I wieder leitend und der Transistor Q-2 wieder gesperrt werden. Dies bewirkt einen Anstieg des Potentials an der Basis 21 des Transistors Q-3, wie das Signal 32 zeigt. Dieser Anstieg erfolgt, weil nach dem Sperren des Transistors Q-2 das positive Potential auf der Leitung 28 infolge der Verzögerungszeit des Treibers 10 und der Ladung der kapazitiven Last 19 noch aufrechterhalten wird. Durch den Anstieg des Potentials an der Basis 21 beginnt der Transistor Q-3 zu leiten und entlädt dabei die kapazitive Last 19. Die Leitung 28 wird somit auf Erdpotential gebracht. Die Entladung der Last 19 wird durch den geladenen Zustand selbst hervorgerufen, da durch das Auftreten der Ladung der Transietor Q-3 über seine Basis 21 im leitenden Zustand gehalten wird. Zum Zeitpunkt T-3 ist die Last 19 vollständig entladen.

Die Kombination des Widerstandes 18 und des Transistors Q-3 wirkt auf die Last 19 wie eine Impedanz mit dem Wert R/(B + l), worin R den Wert des Widerstandes 18 und B die Verstärkung des Transietors Q-3 bedeuten. Werden für R beispielsweise 2000 Ohm und für B der Wert 49 angenommen, dann beträgt die effektive Impedanz für die Entladung 40 Oh». Beträgt der Kapazitätswert der Last 19 «.B.

Docket BU 970 on 209813/1001

200 Picofarad, dann findet die Entladung in etwa 20 Nanosekunden statt.

Die positive Rückführung der Spannung an der geladenen Last bewirkt durch die Entladung über den Transistor Q-3 nicht nur eine schnellere Abschaltung, sondern vermindert auch die Verzögerung bei der Anschaltung, die bei den bekannten Treiberschaltungen normalerweise gegeben ist.

Die Fig. 3 zeigt ein ausführlicheres Beispiel einer Einrichtung nach der Erfindung. Der hier gezeigte Schaltkreis arbeitet im wesentlichen in gleicher Weise wie der in Fig. 1 dargestellte. Die kapazitive Last 40, die auf einer Seite an Erdpotential 41 angeschlossen ist, ist auf der anderen Seite über eine Leitung 42 mit der Anode einer Diode 43, dem Emitter 53 eines Transistors Q-8 und über einen Widerstand 44 mit der Basis 46 eines Transistors Q-6 sowie dem Kollektor 48 eines Transistors Q-5 verbunden. Die Kathode der Diode 43 ist an den Kollektor 45 des Transistors Q-6 und die Kathode einer Diode 57 angeschlossen. Die Anode der Diode 57 steht mit dem Emitter 56 eines Transistors Q-7 und der Basis 52 des Transistors Q-8 in Verbindung. Die Kollektoren 51 des Transistors Q-8 und 54 des Transistors Q-7 sind zusammengeschlossen und über einen Widerstand 59 mit einer positiven Spannungsquelle 60 verbunden. Die Transistoren Q-7 und Q-8 bilden eine Darlington-Schaltung. An die Spannungsquelle 60 sind weiterhin über einen Widerstand 58 die Basis 55 des Transistors Q-7 und der Kollektor 61 eines Transistors Q-4 angeschlossen. »

Den Emittern 50 des Transistors Q-5 und 63 des Transistors Q-4 ist eine gemeinsame Stromquelle 64 nachgeschaltet, so daß die beiden Transistoren in einer Stromübernahmeschaltung angeodnet sind. Die Basis 62 des Transistors Q-4 ist mit dem Signaleingang verbunden, während die Basis 49 des Transistors Q-5 sowie der Emitter 47 des Transistors Q-4 auf Erdpotential 41 liegen.

209813/1001
Docket BU 970 011

Für die Beschreibung der Funktion des in Fig. 3 gezeigten Schaltkreises können ebenfalls die Signalverläufe in Fig„ 2 herangezogen werden. Wenn das Eingangssignal 30 den oberen Wert besitzt, dann ist der Transistor Q-4 leitend, so daß über diesen sowie den Widerstand 58 ein Strom von der Spannungsquelle 60 zur Stromquelle 64 fließen kann. Zum Zeitpunkt T-I beginnt das Potential des Signals 30 su sinken, was zur Folge hat, daß der Transistor Q-4 gesperrt und der Transistor Q-5 leitend werden. Das Sperren des Transistors Q-4 bewirkt einen Anstieg des Potentials an der Basis 55 des Transistors Q-7, so daß dieser leitend wird«, Durch diesen Transistor wird auch der Transistor Q~8 in den leitenden Zustand gebracht und es fließt ein Strom von der Spannungsquelle 60 über den Widerstand 59, den Transistor Q-8 und die Leitung 42 zur Last 40, die aufgeladen wird. Das Potential der Leitung 42 steigt hierdurch an, wie durch den Verlauf 31 in Fig. 2 dargestellt ist. Das Potential an der Basis 46 des Transistors Q-6 wird durch diesen Anstieg jedoch nicht beeinflußt, da es durch den leitenden Transistor Q-5 auf einem Wert gehalten wird, der den Transistor Q-6 im gesperrten Zustand hält ο W®nn zuas Zeitpunkt T-2 das Potential des Eingangssignals 30 wieder ansteigt, wird der Transistor Q-4 wieder in den leiteaden Zustand gebracht, während der Transistor Q-5 dadurch gesperrt wird. Das Potential der Basis 46 wird nun nicht mehr festgehalten, sondern steigt gemäß dem gezeigten Verlauf 32 in Fig. 2 an«. Der Transistor Q-6 wird dadurch leitend. Gleichzeitig sinkt das Potential an der Basis 55 ab, wodurch der Transistor Q-7 gesperrt wird. Hierdurch wird auch die Sperrung des Transistors Q-8 eingeleitet.

Wie bereits erwähnt wurde, erfolgt nach dem Sperren des Transi stors Q-5 ein Anstieg des Potentials an der Basis 46 Infolge des hohen Potentials auf der Leitung 42, das durch die Verzöge rung des Transistors Q-8 und die Spannung an der geladenen Last 40 entsteht. Der Transistor Q-6 wird somit in den leitenden Zu stand versetzt, wodurch auch die Diode 57 leitend wird. Die Dio de 57 verstärkt damit den Abfluß an der Basis 52 des Transistors Q-8, so daß dieser schneller gesperrt wird, als er es norraaler-

209813/1001

Docket BU 970 011

weise tun würde. Die Spannung an der Anode der Diode 57 verändert sich in der Weise, daß die Diode 57 gesperrt und damit die Diode 43 leitend wird. Damit kann sich die kapazitve Last 40 über die Diode 43 und den Transistor Q-6 entladen.

Die Verwendung der Dioden 43 und 57 erlaubt somit eine Verringerung der durch das Abschalten des Transistors Q-8 bedingten Verzögerung .

In den beiden gezeigten Treiberschaltungen werden NPN-Transistoren verwendet« Es lassen sich ebensogut PNP-Transistoren einsetzen, wenn die anliegenden Spannungen umgekehrt werden. Auch ist die Verwendung von Feldeffekttransistoren in solchen Treiberschaltungen möglich.

Die gezeigten Treiberschaltungen besitzen eine höhere maximale Schaltgeschwindigkeit als entsprechende bekannte Anordnungen. Ebenso ist der Leistungsverbrauch geringer als bei bekannten Treiberschaltungen.

209813/1001

Docket BU 970 011

Claims (7)

1. PATEN TANSPRÜCHE

   ;1. Einrichtung zum Betreiben einer kapazitiven Last, die über ein steuerbares Halbleiterelement entladen wird, dadurch gekennzeichnet, daß der Steuereingang des Halbleiterelementes mit der kapazitiven Last gekoppelt ist.
2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das steuerbare Halbleiterelement ein Transistor ist, dessen Emitter-Kollektorstrecke parallel zur kapazitiven Last liegt und dessen Basisanschluß über einen Widerstand mit der Last verbunden ist.
3. 3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennnzeichnet, daß Mittel zum Steuern der Aufladung der kapazitiven Last und gleichzeitigem Sperren des steuerbaren Halbleiterelements vorgesehen sind.
4. 4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel zum Steuern der Aufladung der kapazitiven Last mit einer der Last vorgeschalteten Treiberschaltung verbunden sind.
5. 5. Einrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Mittel zum Steuern der Aufladung und Sperren des steuerbaren Halbleiterelements zwei in Stromübernahmeschaltung angeordnete Transistoren enthalten.
6. 6. · Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß

   der Kollektor des einen der in Stromübernahmeschaltung angeordneten Transistoren mit dem Eingang der Treiberschaltung und der Kollektor des anderen Transistors mit dem Basieanschluß des die Entladung der Last bewirkenden Transistors verbunden ist.

   20981 3/1001
   Docket BU 970 Oll
7. 7. Einrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Treiberschaltung zwei eine Darlington-Schaltung bildende Transistoren enthält, deren Emitter über jeweils eine Diode mit dem Kollektor des die Entladung der Last bewirkenden Transistors verbunden sind.

   209813/1001

   Docket BU 970 011