DE2331442C3 - Treiberschaltung für eine kapazitive Last - Google Patents

Description

Die Erfindung betrifft eine Treiberschaltung für eine kapazitive Last, die von einer Decodierschaltung mit Impulsen angesteuert wird, und über die der Last ein SS Impuls über die Drain-Source-Strecke eines Feldeffekt-Transistors zuführbar ist dessen Gate-Elektrode entsprechend den anliegenden logischen Signalen auf hohem oder niedrigem Potential gehalten wird.

Decodier- und Treiberschaltungen dieser Art mit Feldeffekt-Transistoren sind an sich bereits bekannt. Diese Schaltungen werden bei der Auswahl der einzelnen Speicherzellen in monolithischen Halbleiterspeichern dazu benutzt um bestimmte Wort- oder Bitleitungen anzusteuern. Bei der Verwendung dieser Schal- tungen treten gewisse Schwierigkeiten auf, die vom zeitlichen Ablauf ihrer Wirkungsweise, aber auch von der kapazitiven Kopplung mit anderen Bitleitungen herrühren und die außer dem unbefriedigenden Arbeiten der Schaltung dazu führen können, daß falsche Wort- oder Bitleitungen ausgewählt werden.

In einer durch die USA.-Pacentschrift 35 64 290 bekannten Schaltung dieser Art geschieht das Aufladen bzw. Entladen des Ausgangsanschlusses über die Drain-Source-Strecke des ansteuernden Feldeffekt-Transistors, wenn die Gate-Elektrode diesen in den leitenden Zustand schaltet Wenn jedoch die Gate-Elektrode nicht auf das für die Durchschaltung erforderliche Potential gebracht wird, kann sich auf der Ausgangsleitung eine Ladung aufstauen. Dieser Ladungsstau könnte teilweise dadurch vermieden werden, daß zwischen Ausgangsanschluß und Masse eine steuerbare Leitung für die Entladung vorgesehen wird. Aus der DT-AS 15 37 263 ist eine Treiberschaltung mit Feldeffekt-Transistoren bekannt bei der der Schaltungsausgang in Abhängigkeit vom Eingangssignal über einen ersten Feldeffekt-Transistor aus einer festen Betriebsspannungsquelle aufgeladen wird. Über die Drain-Source-Strecke eines ebenfalls mit dem Schaltungsausgang verbundenen zweiten Feldeffekt-Transistors ist ein Entladepfad zum Massepol der Betriebsspannungsquelle vorgesehen. Die Steuerelektrode des zweiten Feldeffekt-Transistors ist dabei mit dem Schaltungseingang verbunden, so daß dieser Entladepfad gegenphasig zum erstgenannten Aufladepfad leitend gesteuert wird. Auf eine Schaltung mit mehreren separaten Eingängen, z. B. auf einen Decodierer, läßt sich diese Maßnahme nicht übertragen. Derartige Lösungen dieses Problems sind allgemein nicht geeignet um diese Schwierigkeiten bei integrierten Schaltungen mit Feldeffekt-Transistoren ohne größeren Aufwand zu vermeiden, da sie vom Aufbau her separate Anschlüsse und für die zeitliche Regelung ihres Wirksamwerdens zusätzlichen Aufwand erfordsrn.

Aufgabe der Erfindung ist es, eine zur Ansteuerung von monolithischen Speichern geeignete Treiberschaltung mit Feldeffekt-Transistoren anzugeben, die eine höhere Betriebssicherheit aufweist durch Verminderung der Gefahr von Fehlselektionen und die ohne nennenswerten zusätzlichen Aufwand eine höhere Betriebsgeschwindigkeit ermöglicht, indem die Zykluszeiten der benutzten Impulse wie auch die Intervalle zwischen den auftretenden Impulsen gekürzt werden können.

Gemäß der Erfindung wird diese Aufgabe bei einer Treiberschaltung der eingangs genannten Art dadurch gelöst daß die mit dem Lastausgang verbundene Elektrode des Feldeffekt-Transistors mit dem Ausgang des Decodierkreises über die Drain-Source-Strecke eines weiteren Feldeffekt-Transistors verbunden ist der über seine Gate-Elektrode durch den zugeführten Impuls leitend gemacht wird.

Die erfindungsgemäße Schaltung ist in vorteilhafter Weise so ausgebildet daß zwischen der mit dem Lastausgang verbundenen Elektrode des im Ladungskreis liegenden Transistors und der Gate-Elektrode dieses Transistors ein Rückkopplungskondensator angeordnet ist Vorteilhaft ist es ferner, daß die mit dem Decodierkreis verbundene Gate-Elektrode des Transistors über einen, durch einen ersten Taktimpuls leitend werdenden Feldeffekt-Transistors entsprechend den am Decodierkreis anliegenden Signalen auf ein bestimmtes Potential aufladbar oder entladbar ist

Eine weitere vorteilhafte Ausbildung der erfindungsgemäßen Schaltung besteht darin, daß die Gate-Elektrode des im Ladungskreis liegenden Transistors über

die Drain-Source-Strecke eines mit einem bestimmten Potential beaufschlagten Feldeffekt-Transistors mit dem Ausgang des Decodierkreises verbunden ist In vorteilhafter Weise besteht der Decodierkreis aus einer eine NOR-Verknüpfung bildenden Parallelschaltung von Feldeffekt-Transistoren, über deren Gate-Elektroden die logischen Signale zuführbar sind. Die erfindungsgemäße Schaltung wird mit besonderem Vorteil zum Ansteuern der Wort- oder Bitleitungen eines Halbleiterspeichers verwendet

Die Erfindung wird an Hand eines durch die Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Es zeigt

F i g. 1 ein schematisches Schaltbild der Decodierund Treiberschaltung und _I<;

F i g. 2 Impulsdiagramme zur Erläuterung des zeitlichen Ablaufs der Wirkungsweise der Schaltung.

Beim Betrachten der Anordnung in Fig. 1, die das bevorzugte Ausführungsbeispiel einer Decodierer- und Treiberschaltung nach dsr Erfindung darstellt, ist erkennbar, daß die Decodierschaltung eine NOR-Verknüpfung ist, die mehrere Eingänge aufweist und die Transistoren Ql, Ql und Qi umfaßt Die Eingangsanschlüsse der drei Transistoren sind gesamthaft mit SAR bezeichnet Die drei Feldeffekt-Transistoren gehören zum Anreicherungstyp und besitzen jeder einen Leitungskanal aus N-leitendem Material. Sie sind außerdem mit einem Gate-Anschluß und zwei Lei'ungsanschlüssen ausgerüstet, wobei ein hoher Signalpegel an der Gate-Elektrode benötigt wird, um Stromleitung zu ermöglichen. Der Ausgang der NOR-Verknüpfung ist an einen der Stromleitungsanschlüsse des Trenntransistors QA im Schaltungsknoten C verbunden. Der andere Stromleitungsanschluß des Transistors Q4 steht mit einem Knotenpunkt B in Verbindung und sein Gate liegt an dem festen Potential + VL Ein Ausgleichstransistor Q5 stellt einen Drain-Source-Strompfad zwischen dem festen Potential + Vl und dem Knoten B dar. Der Gate-Anschluß des Transistors Q5 ist an eine Quelle R von Ausgleichsimpulsen angeschlossen.

Mit dem Knoten B ist auch der Gate-Anschluß des Treibertransistors QlO verbunden. Die Stromleitungsanschlüsse dieses Transistors bilden einen Drain-Source-Strompfad von der Quelle CS für Chipauswahlimpulse zum Ausgangsknotenpunkt A. Die Rückkopplungskapazität CFist zwischen den Gate-Anschluß und den Stromleitungsausgang des Transistors QlO geschaltet Ein weiterer Transistor Q20 bietet einen Entladestrompfad zwischen den Knoten A und C über seinen Stromleitungskanal an. Wie später noch besser erkennbar sein wird, kann der Stromleitungskanal von Q2Q auch zwischen die beiden Knoten A und B gelegt werden. Auch der Transistor QS kann einseitig statt an den Knoten B ebenso an C angeschlossen werden. Diese Anpassungsfähigkeit ist auf den Umstand ss zurückzuführen, daß Q4 lediglich ein Trenntransistor zur Verminderung der Kapazität im Knoten B ist. Diese Kapazität wäre dann vorhanden, wenn der Ausgang der NOR-Schaltung, die üblicherweise aus einer größeren Anzahl von Transistoren besteht, direkt mit dem Knoten B verbunden wäre. Die Darstellung für den Ausgangsknotenpunkt A weist darauf hin, daß er mit einer kapazitiven Belastung CL verbunden werden kann. Diese Belastung entspricht einer Wort- oder einer Bitleitung eines monolithischen Speichers für deren Aussteuerung die vorliegende Schaltungsanordnung bestimmt ist Es sei noch bemerkt, daß der Gate-Anschluß des Transistors Q20 ebenfalls an die Quelle CS für Chipauswahlimpulse angeschlossen ist

Der Betrieb der Schaltungsanordnung von F i g. ί wird nun an Hand der F i g. 2 erläutert Die SAÄ-Wellenform (bzw. eine NICHT-SA Ä-Wellenform) erscheint nun an jedem Gate-Anschluß der NOR-Decodierschaltung bestehend aus den Transistoren Ql, Ql und Qi. Wenn irgendwelche SAR -Eingänge auf hohen Pegel gebracht werden, dann fällt der Pegel am Ausgangsknoten C der Decodierschaltung auf einen niederen Wert und es wird dadurch angezeigt, daß diese bestimmte Schaltung nicht ausgewählt wurde. Umgekehrt rriüssen also, um diese bestimmte Decodierschaltung auszuwählen, alle Eingänge der NOR-Verknüpfung auf niederem Signalpegel stehen, so daß der Knotenpunkt C auf einen hohen Pegel gelangt Der geeignete zeitliche Funktionsablauf ist folgender: In einem gegebenen Zyklus ist anfänglich der Ausgleichsimpuls R auf einem hohen Pegelstand, so daß über den Transistor Q5 der Knotenpunkt B auf einen hohen Pegel aufgeladen wird. Der Ausgleichsimpuls fällt darauf ab und schaltet damit QS aus. Als nächstes folgt das SAÄ-Signal an den betreffenden Eingängen. Erhält einer der Transistoren Ql, Ql oder Q3 an seinem Eingang ein SA/?-Signal mit hohem Pegel, dann wird der Knotenpunkt C durch eben diesen eingeschalteten Transistor entladen, wodurch über den Transistor Q4 auch die Ladung des Knotenpunktes B abfließt

Als Folge davon leitet QlO beim nächsten Auftreten eines Chipauswahlimpulses CS nicht, weil seine Gate-Elektrode, die mit dem Knoten B verbunden ist auf einem niederen Potentialpegel angelangt ist Der Chipauswahlimpuls CS nun erreicht nur dann einen hohen Pegel, wenn der Ausgleichsimpuls R seinerseits auf niederem Pegel steht. Wenn also diese bestimmte Decodierschaltung nicht ausgewählt werden soll, dann muß der Knotenpunkt B vor dem Auftreten eines Chipauswahlimpulses CS entladen sein. Schaltungsspezialisten für monolithische Speicher ist sehr wohl bekannt, daß es sehr erwünscht ist, die Betriebsgeschwindigkeit solcher Speicher zu erhöhen, indem die Zykluszeiten der benutzten Impulse wie auch die Intervalle zwischen den auftretenden Impulsen gekürzt werden. Es ist deshalb von Vorteil, in so kurzer Zeit als nur möglich nach dem Abfall auf niederen Pegel des Ausgleichsimpulses R den Chipauswahlimpuls CS auf hohen Pegelstand zu bringen.

Hier tritt nun eine unerwünschte Einschränkung auf, die von der zur Entladung des Knotens B benötigten Zeit abhängig ist, wenn diese bestimmte Decodierschaltung nicht ausgewählt werden soll. Steigt der Impuls CS auf einen hohen Pegel an, bevor der Knoten B völlig entladen ist, dann leitet der Transistor QlO möglicherweise während einer kurzen Zeitspanne Strom, wie dies in dem kurzen Anstieg der Wellenform für den Knotenpunkt A dargestellt ist Diese Ladung im Knoten A genügt möglicherweise, um eine fehlerhafte Wahl der Wort- oder Bitleitung, die an diese Treiberschaltung angeschlossen ist, herbeizuführen, auch wenn diese Wahl gar nicht beabsichtigt war.

Daher wird nun entsprechend der vorliegenden Erfindung der Transistors Q20 zwischen die beiden Knotenpunkte A und C eingeschaltet. Wenn der Impuls CS auf hohen Pegel gebracht wird, dann wird gleichzeitig der Transistor Q20 zur Stromleitung veranlaßt und dadurch entsprechend der ausgezogenen Linie der Wellenform im Knoten A jede noch vorhandene Ladung abgeleitet Wäre der Transistor Q20 nicht vorhanden, dann würde die Ladung nicht vernichtet sondern auf

einem gewissen Pegel angestaut verbleiben, wie dies die gestrichelte Linie andeutet. Dadurch, daß der Knotenpunkt A auf niedrigem Pegel gehalten wird, kann eine fehlerhafte Wahl der angeschlossenen Wort- oder Bitleitung vermieden werden. S

Während des zweiten, in F i g. 2 dargestellten Zyklus der Wellenformen ist der Impuls SAR auf niederem Pegel gehalten, was anzeigt, daß sämtliche Eingänge zu den Transistoren Ql, Q2 und Q3 auf niederem Pegel stehen. Wenn daher der Knoten B auf einen hohen Pegel aufgeladen wird, dann unterbleibt eine anschließende Entladung. Beim Auftreten des Impulses CS beginnt QlO Strom zu leiten, so daß der Knotenpunkt A auf hohen Pegel gebracht wird. Über die Rückkopplungskapazität CF steigt deshalb das Potential im Knoten B noch höher an. Wegen des vorhandenen Trenntransistors Q4 wird jedoch dieses höhere Potential des Knotens B nicht auf den Knoten C übertragen. Es sei hier noch vermerkt, daß der Spannungspegel + V2 weniger hoch liegt als jener, der mit + Vl bezeichnet ist

Beispielsweise wird nun angenommen, daß + Vl der Spannung +10 Volt entspricht und + V2 der Spannung + 7 Volt. Die SA/?-EingangssignaIe schwanken zwischen 0 und +5 Volt, während die Impulse R und CS die Spanne von 0 bis 10 Volt durcheilen. Wenn also der Transistor Q20 durch einen auf hohem Pegel stehenden Impuls CS auf Stromdurchlaß geschaltet wird, dann gibt es trotzdem keinen Strompfad zur Entladung des Knotens A, weil der Knoten C ebenfalls auf hohem Pegel gehalten wird. In dem Betriebsmodus, bei dem diese bestimmte Decodierschaltung ausgewählt ist, dient Q20 zwar keinem Zweck, beeinträchtigt aber auch den Betrieb in keiner Weise. Auch stellt Transistor Q2Q nur einen minimalen Aufwand dar.

Insbesondere bei Benützung der Feldeffekt-Transistortechnik nimmt dieser Transistor nur einen äußerst geringen Raum in Anspruch, da die Diffusionen für Source und Drain wegen der Transistoren Q4 und QlO ohnehin vorgesehen sind. Das Einfügen von Transistor Q20 würde daher praktisch nur eine zusätzliche Gate-Elektrode mit einem Anschluß benötigen.

Wie bereits erwähnt worden ist, liegt in dem Umstand, daß der Transistor Q20 für den Knoten A einen Entladepfad schafft einer der Vorteile, nämlich daß die fehlerhafte Auswahl unerwünschter Speicherleitungen vermieden wird und die Gelegenheit zur Verbesserung des Betriebes genutzt werden kann, indem der Impuls CS auftreten darf, bevor im Knotenpunkt B die Ladung völlig abgeleitet ist Ein weiterer Vorteil tritt im Zusammenhang mit diesem Entladepfad in Erscheinung, wenn so diese bestimmte Decodierschaltung nicht ausgewählt ist. Wird die Treiberschaltung nach F i g. 1 zur Aus steuerung einer Bitleitung verwendet, dann kann näm lieh auch ein Signal von anderen ausgewählten Bitlei tungen der Speicheranordnung auf den Knotenpunkt A übertragen werden. Da im vorliegenden Beispiel di£ Schaltung nach F i g. 1 nicht ausgewählt ist, steht dei Spannungspegel am Knoten B niedrig, so daß die Auf ladung am Knoten A nirgends abfließen kann. Diese: unerwünschte Ladungssignal am Punkt A kann sich aul den Betrieb von Leseverstärkern störend auswirken, da es seit langem gebräuchlich ist, dieselben Leitungen füi das Ansteuern und das Lesen von Bits, d. h. die sogenannten Bit/Leseleitungen, zu verwenden. Auch hiei macht der Entladepfad, den der Transistor Q20 zunr Knoten C bildet, das unerwünschte Signal unwirksam und vermeidet die dadurch auftretenden Leseschwierigkeiten.

Aus der bisherigen Beschreibung geht also hervor daß die erläuterte Decodier- und Treiberschaltung zui Aussteuerung von Wort- und Bitleitungen einer mono lithischen Speicheranordnung die früher angetroffener Nachteile vermeidet, welche jeweils unter den Bedin gungen in Erscheinung traten, daß ein Chip ausgewähli (angezeigt durch einen Impuls CS auf hohem Pegel) jedoch die bestimmte Treiberschaltung nicht ausgewählt war (angezeigt durch einen £4/Mmpuls mit hohem Pegel).

Wenn auch die vorliegende Erfindung als eine Trei berschaltung für Speicheranordnungen beschrieber worden ist, so läßt sie sich doch in jeder Art von Schal tung mit Feldeffekt- Transistoren verwenden, in der ein Signal CS durch den Drain-Source-Pfad eines Feldeffekt-Transistors QlO auf eine kapazitive Ausgangsbelastung CL übertragen werden soIL Solche Schaltunger umfassen üblicherweise eine Rückkopplungskapazität CF zwischen Gate und Source, um den Abfall an der Stromleitungsschwelle des Transistors QlO abzufangen Gleichzeitig sind diese Schaltungen auch mit Schaltmit· tem versehen, um die Gate-Elektrode von QlO am Knoten B vor der Übertragung des Signals CS entsprechend vorzuspannen und aufzuladen. Die Möglichkeit das Signal CS anzulegen bevor der Knoten B völlig entladen ist, und den Knoten A von seiner Ladung zu befreien, wenn der Transistor QlO gesperrt ist sind erwünschte Eigenschaften der vorliegenden Erfindung Es sei hier noch daran erinnert, daß der Entladestrompfad durch den Transistor Q20 keinerlei zusätzlichen Generator für die Steuerung des zeitlichen Ablaufs benötigt sondern direkt durch das Signal CS an die kapazitive Belastung CL angelegt wird.

Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Treiberschaltung für eine kapazitive Last die von einer Decodierschaltung mit Impulsen angesteuert wird, und über die der Last ein Impuls über die Drain-Source-Strecke eines Feldeffekt-Transistors zuführbar ist dessen Gate-Elektrode entsprechend den anliegenden logischen Signalen auf hohem oder niedrigem Potential gehalten wird, da- durch gekennzeichnet, daß die mit dem Lastausgang (A) verbundene Elektrode des Feldeffekt-Transistors (QW) mit dem Ausgang des Decodierkreises (C) über die Drain-Source-Strecke eines weiteren Feldeffekt-Transistors (Q20) verbunden isi, der über seine Gate-Elektrode durch den zugeführten Impuls CCS^ leitend gemacht wird.

2. Schaltung nach Anspruch I, dadurch gekennzeichnet daß zwischen der mit dem Lasiausgang (A) verbundenen Elektrode des im Ladungskreis liegenden Transistors (QlO) und der Gate-Elektrode dieses Transistors ein Rückkopplungskondensator (CF) angeordnet ist

3. Schaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet daß die mit dem Decodier- kreis verbundene Gate-Elektrode des im Ladungskreis angeordneten Transistors (QlO) über einen, durch einen ersten Taktimpuls (R) leitend werdenden Feldeffekt-Transistor (QS) entsprechend den am Decodierkreis anliegenden Signalen auf ein bestimmtes Potential (Vl) aufladbar oder entladbar ist.

4. Schaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Gate-Elektrode des im Ladungskreis liegenden Transistors über die Drain-Source-Strecke eines mit einem bestimmten Potential (Vl) beaufschlagten Feldeffekt-Transistors (QA) mit dem Ausgang (C) des Decodierkreises verbunden ist

5. Schaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet daß der Decodierkreis aus einer eine NOR-Verknüpfung bildenden Parallelschaltung von Feldeffekt-Transistoren (Ql, Q2, QS) besteht über deren Gate-Elektroden die logischen Signale (SA/?; zuführbar sind.

6. Schaltung nach den Ansprüchen 1 bis 5, gekennzeichnet durch ihre Verwendung zur Ansteuerung der Wort- oder Bitleitungen eines Halbleiterspeichers.