DE19724277A1 - Interne Quellenspannungserzeugungsschaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine interne Quellenspan­ nungserzeugungsschaltung einer Halbleiterspeichervorrichtung, und insbesondere eine derartige interne Quellenspannungs­ erzeugungsschaltung, die jeweilige getrennte Steuerpfade bei einer Einbrenntestbetriebsart aufweist.

Bei einer Halbleiterspeichervorrichtung wird eine interne Quellenspannungserzeugungsschaltung dazu verwendet, stabil einen Chip zu betreiben, unabhängig von Änderungen einer ex­ ternen Quellenspannung. Wie in den Fig. 3 und 4 gezeigt ist, behält dann, wenn eine interne Quellenspannung VINT als ex­ terne Quellenspannung Vext auf eine bestimmte Spannung Vno (Spannung zur Einleitung einer normalen Betriebsart) zunimmt, die interne Quellenspannung VINT ihren vorgegebenen Pegel bei, obwohl die externe Quellenspannung Vext zunimmt, um die stabile Spannung in einem normalen Betriebsintervall zu lie­ fern (von Vno bis Vsm). Zu diesem Zeitpunkt nimmt, wenn die externe Quellenspannung Vext von dem normalen Betriebsinter­ vall abweicht, die interne Quellenspannung VINT zu, abhängig von der externen Quellenspannung Vext.

Fig. 3 zeigt schematisch den Aufbau einer internen Quellen­ spannungserzeugungsschaltung nach dem Stand der Technik. Im einzelnen nimmt die interne Quellenspannung VINT als Ausgangs­ spannung der internen Quellenspannungserzeugungsschaltung zu, so daß sie gleich der externen Quellenspannung Vext ist, und zwar von 0 V auf Vno als normaler Betriebsspannung. Der Pegel der Spannung Vwl zur Erhöhung der internen Quellenspannung VINT und zum Anlegen der erhöhten Spannung an eine Wortlei­ tung, die mit einer Speicherzelle gekoppelt ist, entspricht dem Pegel der Spannung, die durch Vt eines Zugriffstransistors erhöht ist. Wenn der Pegel der externen Quellenspannung Vext in das normale Betriebsintervall hineingelangt, wird darüber hinaus der Pegel der Spannung Vwl durch 2 Vt angeklemmt, mit Hilfe von PMOS-Transistoren 105 und 106 von Fig. 3, und als der vorbestimmte Pegel beibehalten. Hierbei weist VPP als die Erhöhungsspannung der internen Quellenspannung VINT eine vor­ bestimmte Pegeldifferenz gegenüber dem Pegel der internen Quellenspannung VINT auf.

Wenn der Pegel der externen Quellenspannung Vext ein Bela­ stungsbetriebsintervall (nach Vsm) erreicht, werden die inter­ ne Quellenspannung VINT und die Erhöhungsspannung VPP erhöht, abhängig vom Anstieg der externen Quellenspannung Vext, wäh­ rend die vorgegebene Differenz zwischen beiden beibehalten wird, unabhängig von der normalen Betriebsart und der Bela­ stungsbetriebsart bei diesem Stand der Technik.

Um die Verläßlichkeit eines Halbleiterchips in dem Belastungs­ betriebsintervall sicherzustellen, wird der Einbrenntest als Testbetriebsart zum strengen Aussieben des Chips unvermeidlich durchgeführt. In diesem Fall ist erforderlich, daß die inter­ ne Betriebsquellenspannung, welche einen höheren Spannungs­ wert aufweist, als die normale Betriebsquellenspannung Vno, eine ausreichende Belastung für das Innere des Halbleiterchips darstellt.

Soweit zwei Betriebsspannungsintervalle im Innern des Halb­ leiterchips existieren, wird ein Klemmintervall (ein Intervall von Vno bis Vsm) intern eingestellt und in Betrieb gehalten, um stabil die Spannung in dem normalen Betriebsintervall zu liefern, wie in Fig. 4 gezeigt ist, wobei die Maßnahme einer erhöhten internen Quellenspannung VINT entsprechend der exter­ nen Quellenspannung Vext in dem Belastungsbetriebsintervall eingesetzt wird, um eine entsprechende Belastung auszuüben. Hierbei wird das Klemmintervall der internen Quellenspannung VINT dadurch eingestellt, daß das normale Betriebsintervall eingestellt wird, und das zugehörige Belastungsbetriebsinter­ vall wird als interne Quellenspannung VINT und die externe Quellenspannung Vext in dem Spannungsbereich festgelegt, in welchem die geltende Belastung auf das Innere des Chips aus­ geübt wird.

Bei einer Speicherzellenanordnung, bei welcher ein NMOS-Tran­ sistor als Zugriffstransistor verwendet wird, also bei einer DRAM-Anordnung, ist es darüber hinaus erforderlich, da die Spannung der Wortleitung als Gate-Schaltungsknoten des Zu­ griffstransistors ausreichend hoch sein sollte, um hin- und hergehend Daten der Bitleitung und Daten eines Speicherschal­ tungsknotens zu übertragen, eine weitere Erhöhungsspannung VPP (interne Quellenspannung VINT + 1 Vt) im Innern des Halb­ leiterchips einzusetzen. Da die Erhöhungsspannung VPP gleich der internen Quellenspannung VINT ist, abgesehen von dem Pegelunterschied, läßt sich eine Aufteilung auf das normale Betriebsintervall und das Belastungsbetriebsintervall ent­ sprechend der Intervallquellenspannung VINT vornehmen.

In diesem Fall tritt in der Hinsicht eine Schwierigkeit auf, daß der Pegel der Erhöhungsspannung VPP zur Erzeugung einer ausreichenden Belastung beim Innern des Chips bei einer Ab­ weichung von der Belastungsbetriebsart, also der normalen Betriebsart (dem Klemmintervall) und der internen Quellen­ spannung VINT, von der externen Quellenspannung Vext abhängt. Anders ausgedrückt nimmt in dem Belastungsbetriebsintervall, wenn die externe Betriebsspannung Vext zunimmt, die interne Quellenspannung VINT zu, und deswegen nimmt die Erhöhungs­ spannung VPP zu, wodurch eine Fehlfunktion des Chips hervor­ gerufen wird.

Ebenso ist es nachteilig, daß nach dem Normalbetrieb in dem Belastungsbetriebsintervall die zunehmende Erhöhungsspannung VPP die Lebensdauer des Chips beeinträchtigen kann, infolge der Belastung, die auf die intakte Speicherzelle ausgeübt wird.

Ein Vorteil der vorliegenden Erfindung besteht in der Bereit­ stellung einer internen Quellenspannungserzeugungsschaltung, um eine Fehlfunktion des Chips zu verhindern, und dessen Lebensdauer zu verlängern.

Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer internen Quellenspannungserzeugungs­ schaltung, die in Abhängigkeit vom Betrieb einer normalen Betriebsart und einer Belastungsbetriebsart arbeitet.

Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer internen Quellenspannungserzeugungs­ schaltung zum Anlegen einer Belastung dadurch, daß intern die Belastungsbetriebsart nur nach einem Einbrenntest durch­ geführt wird.

Um die voranstehend geschilderten Vorteile zu erzielen, weist die vorliegende Erfindung eine interne Quellenspannungserzeu­ gungsschaltung einer Halbleiterspeichervorrichtung auf, wel­ che aufweist: einen internen Quellenspannungsgenerator zur Bereitstellung einer internen Quellenspannung entsprechend einem Inkrement (einer schrittweisen Erhöhung) einer externen Quellenspannung über eine Ausgangsklemme; und eine Klemmein­ heit, die mit der Ausgangsklemme verbunden ist, um die inter­ ne Quellenspannung auf eine erste Änderungsrate entsprechend dem Inkrement der externen Quellenspannung vor einem normalen Betriebsintervall zu ändern, die interne Quellenspannung auf eine zweite Änderungsrate zu ändern, die niedriger ist als die erste Änderungsrate, unabhängig von der Änderung der ex­ ternen Quellenspannung in dem normalen Betriebsintervall, und die interne Quellenspannung auf eine dritte Änderungsrate in der normalen Betriebsart zu ändern, und auf die zweite Ände­ rungsrate in einer Belastungsbetriebsart nach dem normalen Betriebsintervall, wobei die dritte Änderungsrate im wesent­ lichen gleich der ersten Änderungsrate ist.

Die Erfindung wird nachstehend anhand zeichnerisch dargestell­ ter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen, wobei gleiche Bezugszeichen gleiche oder entsprechende Bauteile bezeichnen. Es zeigt:

Fig. 3 den Aufbau einer internen Quellenspannungserzeugungs­ schaltung nach dem Stand der Technik;

Fig. 4 ein Signalformdiagramm mit einer Darstellung der Änderung einer internen Quellenspannung in Abhängig­ keit von der Änderung einer externen Quellenspannung bei der internen Quellenspannungserzeugungsschaltung von Fig. 3;

Fig. 1 eine Darstellung des Aufbaus einer internen Quellen­ spannungserzeugungsschaltung entsprechend den Grund­ lagen der vorliegenden Erfindung; und

Fig. 2 ein Signalformdiagramm mit einer Darstellung der Änderung einer internen Quellenspannung in Abhängig­ keit von der Änderung einer externen Quellenspan­ nung bei der internen Quellenspannungserzeugungs­ schaltung von Fig. 1.

Nachstehend wird die vorliegende Erfindung auf der Grundlage der beigefügten Zeichnungen erläutert. In der folgenden Be­ schreibung werden zahlreiche spezifische Einzelheiten geschil­ dert, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen.

Gemäß der vorliegenden Erfindung wird der Klemmvorgang konti­ nuierlich in einer normalen Betriebsart aufrechterhalten, wie in Fig. 3 gezeigt, und die vorbestimmte Spannungsdifferenz zwischen der internen Quellenspannung VINT und der Erhöhungs­ spannung VPP wird durch die externe Quellenspannung Vext auf­ rechterhalten, wie beim Stand der Technik, durch Aufteilung der normalen Betriebsart und der Belastungsbetriebsart in dem Belastungsbetriebsintervall.

Fig. 1 zeigt schematisch den Aufbau einer internen Quellen­ spannungserzeugungsschaltung, die entsprechend dem Grundprin­ zip der vorliegenden Erfindung aufgebaut ist.

In Fig. 1 weist die interne Quellenspannungserzeugungsschal­ tung einen Differenzverstärker 101 auf, der eine erste Ein­ gangsklemme für den Empfang der Bezugsspannung VREF und eine Eingangsklemme zur Eingabe des ersten Pegels aufweist, der durch Aufteilung des Pegels der Ausgangsspannung VINT durch Widerstände R1 und R2 hervorgerufen wird, einen PMOS-Transis­ tor 102, der ein Gate zur Eingabe des Ausgangssignals des Differenzverstärkers 101 aufweist, und eine Klemmeinheit zum Steuern des Anklemmens der Spannung VINT, die durch eine Schwellenspannung Vt des PMOS-Transistors 102 in der externen Quellenspannung Vext verringert ist.

Hierbei weist die Klemmeinheit PMOS-Transistoren 301 bis 303 auf, wobei jeder Transistor mit den anderen Transistoren zwi­ schen der externen Quellenspannung Vext und der internen Quel­ lenspannung VINT in Reihe geschaltet ist, und der Transistor 301 durch ein Signal gesteuert wird, welches bei dem Ein­ brenntest freigeschaltet wird. Dieses Signal schaltet den PMOS-Transistor 301 in der normalen Betriebsart dadurch aus, daß eine Unterteilung auf die normale Betriebsart und die Be­ lastungsbetriebsart erfolgt, und obwohl die externe Quellen­ spannung Vext zunimmt, wird die interne Quellenspannung VINT auf dem vorgegebenen Pegel gehalten. Weiterhin schaltet in der Belastungsbetriebsart das voranstehend erwähnte Signal den PMOS-Transistor 301 ein, und erhöht daher die externe Quellen­ spannung Vext, in Abhängigkeit von der internen Quellenspan­ nung VINT, während eine Differenz von 2 Vt oder mehr zwischen der externen Quellenspannung Vext und der internen Quellen­ spannung VINT erzeugt wird.

Darüber hinaus soll das voranstehend erwähnte Signal durch einen bestimmten Zeittakt außerhalb des Halbleiterchips er­ zeugt werden. Während es auf einem Logikpegel "hoch" in der normalen Betriebsart gehalten wird, wird daher das Signal in der Belastungsbetriebsart auf einen Logikpegel "niedrig" freigeschaltet. Weiterhin kann das Signal in der Testbetriebs­ art des Halbleiterchips erzeugt werden. Das Signal kann dadurch erzeugt werden, daß WCBR zu einem bestimmten Zeitpunkt nur für den Test mit einem Signal kombiniert wird, welches beim Anlegen von VINT + ΔV erzeugt wird, beispielsweise einer hohen Spannung an den jeweiligen Anschlußstift.

Wie in Fig. 2 gezeigt ist, werden die interne Quellenspannung VINT und die Erhöhungsspannung VPP nach dem Klemmintervall (einem Intervall von Vno bis Vsm) angelegt, durch Aufteilung der Belastungsbetriebsart A, wobei die interne Quellenspan­ nung VINT und die Erhöhungsspannung VPP entsprechend der In­ krementierung der externen Quellenspannung Vext erhöht wer­ den, und auf die normale Betriebsart B, in welcher der Span­ nungspegel der Erhöhungsspannung VPP auf dem Pegel der inter­ nen Quellenspannung VINT gehalten wird, unabhängig von der Inkrementierung der externen Quellenspannung Vext.

Wie aus den voranstehenden Ausführungen deutlich wird, ist die vorliegende Erfindung in der Hinsicht vorteilhaft, daß eine Fehlfunktion des Chips verhindert werden kann, und die Lebens­ dauer des Chips verlängert werden kann, im Vergleich zum Stand der Technik. Weiterhin kann ein Betrieb durch Aufteilung auf die normale Betriebsart und die Belastungsbetriebsart erfol­ gen. Darüber hinaus kann eine wirksame Belastung ausgeübt wer­ den, während auf die interne Belastungsbetriebsart nur bei dem Einbrenntest übergegangen wird.

Daher sollte deutlich geworden sein, daß die vorliegende Er­ findung nicht auf die besondere Ausführungsform beschränkt ist, die hier als die beste Art und Weise zur Ausführung der vorliegenden Erfindung beschrieben wurde, und daß die vorlie­ gende Erfindung nicht auf die spezifische Ausführungsformen beschränkt ist, die in der vorliegenden Beschreibung beschil­ dert wurden, und daß sich Wesen und Umfang aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den bei­ gefügten Patentansprüchen umfaßt sein sollen.

Claims (7)

1. Interne Quellenspannungserzeugungsschaltung einer Halblei­ terspeichervorrichtung, welche aufweist:
einen internen Quellenspannungsgenerator zur Bereitstel­ lung einer internen Quellenspannung entsprechend einem Inkrement einer externen Quellenspannung über eine Aus­ gangsklemme; und
eine Klemmeinheit, die an die Ausgangsklemme angeschlos­ sen ist, um die interne Quellenspannung auf eine erste Änderungsrate entsprechend einem Inkrement der externen Quellenspannung vor einem normalen Betriebsintervall zu ändern, die interne Quellenspannung auf eine zweite Ände­ rungsrate zu ändern, die niedriger ist als die erste Ände­ rungsrate, unabhängig von der Änderung der externen Quel­ lenspannung in dem normalen Betriebsintervall, und die interne Quellenspannung auf eine dritte Änderungsrate in der normalen Betriebsart zu ändern, und auf die zweite Änderungsrate in einer Belastungsbetriebsart nach dem nor­ malen Betriebsintervall, wobei die dritte Änderungsrate im wesentlichen gleich der ersten Änderungsrate ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der interne Quellenspannungsgenerator aufweist:
einen Differenzverstärker zur Eingabe einer Spannung, die durch Aufteilung der internen Quellenspannung durch Widerstände erzeugt wird, und einer Bezugsspannung, und zur Bereitstellung einer verstärkten Differenzspannung als Ausgangssignal; und
einen Transistor zur Bereitstellung der internen Quellen­ spannung, von welcher eine Schwellenspannung subtrahiert wurde, an der Ausgangsklemme durch die Steuerung infolge der verstärkten Spannung.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Transistor ein PMOS-Transistor ist.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Klemmeinheit mehrere Transistoren aufweist, die mit Kanälen versehen sind, die miteinander in Reihe zwischen die externe Quellenspannung und die Ausgangsklemme ge­ schaltet sind, um die externe Quellenspannung anzuklem­ men.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das externe Signal über ein Gate eines Transistors unter den Transistoren gesteuert wird.

6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Änderungsrate exakt gleich der dritten Ände­ rungsrate ist.

7. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Änderungsrate nahe an Null liegt.