KR100334864B1 - 내부전압강하회로 - Google Patents

내부전압강하회로 Download PDF

Info

Publication number
KR100334864B1
KR100334864B1 KR1019980025949A KR19980025949A KR100334864B1 KR 100334864 B1 KR100334864 B1 KR 100334864B1 KR 1019980025949 A KR1019980025949 A KR 1019980025949A KR 19980025949 A KR19980025949 A KR 19980025949A KR 100334864 B1 KR100334864 B1 KR 100334864B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
circuit
power supply
output
Prior art date
Application number
KR1019980025949A
Other languages
English (en)
Other versions
KR20000004505A (ko
Inventor
이중섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025949A priority Critical patent/KR100334864B1/ko
Priority to US09/343,303 priority patent/US6147479A/en
Publication of KR20000004505A publication Critical patent/KR20000004505A/ko
Application granted granted Critical
Publication of KR100334864B1 publication Critical patent/KR100334864B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 기억소자의 전압 다운 컨버터(Voltage Down Convertor 이하 VDC 라 칭함)에 관한 것으로, 특히 기준 전압 레벨의 변화량을 적게하여 온칩 동작시 내부 전원전압(Vint) 레벨에 의해 내부 회로에 영향을 적게 미치도록, 기준 전압 발생부로 부터 발생된 기준전압을 기준 전압 변환부를 통하여 내부 회로 동작에 필요한 전원전압으로 변환시킨 후, 구동 회로부를 통하여 내부 전원 회로를 구동시키는 내부 전원전압 회로에 있어서, 상기 기준 전압 발생부를 내부 전원전압 회로의 기준전위로 사용될 기준전압을 발생시키는 기준전압 발생수단과 ; 상기 기준전압 발생수단으로 부터 발생된 기준전압을 증폭하고 전압 분배하여 안정된 기준전위를 출력하는 전압 증폭수단을 구비한, 내부 전압 강하 회로에 관한 것이다.

Description

내부 전압 강하 회로{Internal voltage drop circuit}
본 발명은 반도체 기억소자의 전압 다운 컨버터(Voltage Down Convertor 이하 VDC 라 칭함)에 관한 것으로, 특히 기준 전압 레벨의 변화량을 적게하여 온칩 동작시 내부 전원전압(Vint) 레벨에 의해 내부 회로에 영향을 적게 미치도록 한 내부 전압 강하 회로에 관한 것이다.
일반적으로, 내부 전원전압(Vint) 회로를 구성함에 있어서 공정상 변화 또는 온칩회로 동작시 노이즈가 야기하는 내부 전원전압(Vint) 레벨 변화를 보상하기 위하여, 최종 전류 구동기를 구동하기 위한 비교기의 기준전위를 생성하는 데에 있어서 전압 증폭기(Voltage Amp)를 이용한다.
여기서, 공정상의 변화는 문턱전압(Vt) 또는 포화 전류(Ids)등을 의미하며, 온칩회로 동작시 노이즈는 센싱 또는 입출력 회로에서 큰 전류 흐름이 야기하는 전류 스파이크를 의미하며, 그 노이즈가 내부 회로(Vint)에 영향을 미쳐, 기 설정된 기준 전압의 변화를 일으키는 것을 의미한다.
다시말해서, 전술된 기준전위의 전압 변화를 의미한다.
종래 기술의 내부 전원전압(Vint) 회로의 블록도는 도 1 에 도시하였다.
도 1 에 도시된 바와 같이 내부 전원전압(Vint) 회로는, 온도나 외부 전압 변동에 대해 무관하게 항상 일정한 전압을 안정적으로 공급해주는 기준 전압 발생부(110)와 ; 상기 기준 전압 발생부(110)로 부터 발생된 기준전압을 정상 동작 또는 스트레스 모드 동작에 따른 전원 전압과 비교하여 내부 회로 동작에 필요한 전원전압으로 변환시키는 기준 전압 변환부(120) ; 및 상기 기준 전압 변환부(120)로 부터 변환된 전압에 의해 내부 전원 회로(140)를 구동시키는 구동 회로부(130)로 구성되며, 상기 내부 전원전압(Vint) 회로는 그 출력 노드(Vint)에 연결된 내부 전원 회로(Internal Circuitry)(140)에 전원 전압으로 사용한다.
상기 기준 전압 발생부(110)에 있어서 기준전압 발생수단(Reference VoltageGenerator)(111)은, 일반적으로 "Band-Gap Reference" 또는 "Widlar Current Source" 형태가 많이 쓰이고, 그 출력은 제 1 기준전압(VR1)이다.
제 2 기준전압(VR2) 발생기(112)는 상기 제 1 기준전압(VR1)이 제 1 비교기(113)의 일측 입력에 연결되고, 제 2 기준전압(VR2)과 접지전압 사이의 제 1 저항(R1)과 제 2 저항(R2)의 저항비에 따라서 분기되는 신호(Va)가 제 1 비교기(113)의 일측 입력에 연결되고, 그 출력에 접속된 제 1 전류 구동기(114)는 제 2 기준전압(VR2)을 생성한다.
기준 전압 변환부(120)는, 정상동작시 사용되는 제 2 비교기(121)의 일측 입력으로 상기 제 2 기준전압(VR2)이 연결되고, 타측 입력으로는 기준전압 노드(VR)에 각각 연결되며, 그 출력은 제 2 전류 구동기(122)에 연결되고, 상기 제 2 전류 구동기(122)의 출력은 기준전압 노드(VR)에 연결되는 한편, 스트레스 모드 동작시 사용되는 제 3 비교기(123)의 일측 입력은 바이어스 회로(bias circuit)(126)의 출력(VST)에 연결되며, 타측 입력은 상기 기준전압 노드(VR)에 각각 연결되고, 그 출력은 제 3 전류 구동기(124)에 연결되며, 상기 제 3 전류 구동기(124)의 출력은 기준전압 노드(VR)에 연결되고, 기준전압 노드(VR)와 접지점 사이에는 전류 싱크(125)가 접속된다.
여기서, "정상 동작시"라는 것은 "전원전압 = 3.3V±10%"이고, "스트레스 모드 동작시"라는 것은 "전원전압 > 1.5×3.3V"이상 일 경우이다.
부연해서 설명하면, 정상 동작시에는 제 2 비교기(121)에 의해 제 2 전류 구동기(122)가 턴-온되고 제 3 비교기(123)에 의해 제 3 전류 구동기(124)가 턴-오프되어 출력 전압 VR=VR2를 유지하며, 스트레스 모드 동작시에는 제 2 비교기(121)에 의해 제 2 전류 구동기(122)가 턴-오프되고 제 3 비교기(123)에 의해 제 3 전류 구동기(124)가 턴-온되어 출력 전압 VR=VST를 유지하게 된다.
또한, 스트레스 모드 출력(VST) 노드에는 풀-업 바이어스 회로(126)와 풀-다운 전류 싱크(127)이 각각 접속되어 그 출력(VST) 전압은 "전원 전압 - nVt(일반적으로 n=2)"를 유지하게 된다.
한편, 상기 구동 회로부(130)는 후술될 내부 전원 회로(140)에서 각각의 동작 상태에 따라 대응하는 전류를 공급하기 위해서 사용한다.
그 구성은 전원 전압이 턴-온되면 동작하는 대기 모드용 전류 구동기(Standby-Driver)(131)와 활성 모드시에만 클럭(ACT)이 구동하는 활성 모드용 전류 구동기(Active-Driver)(132)로 분류된다.
상기 대기 모드용 전류 구동기(131)는, 출력 노드(Vint)와 접지점 사이에 풀-다운 전류 싱크(133)가 접속되고, 그 구조는 전압 증폭기(Voltage Follower) 형태이다.
상기 활성 모드용 전류 구동기(132) 또한 전압 증폭기 형태이며, 인에이블 클럭으로 ACT를 사용한다.
상기 내부 전원 회로(140)는 전술된 바와 같이, 외부 전원 전압으로부터 전압 강하된 내부 전원전압(Vint)을 사용하는 온-칩 회로를 의미한다.
그러나, 상기와 같은 종래의 내부 전원 회로는 상기 기준전압 발생수단(110) 내의 제 1 저항(R1)과 제 2 저항(R2)이 노이즈 또는 온칩 회로 동작시 온도 변화에따라 변화를 일으키므로, 제 2 기준전압(VR2)의 레벨에 영향을 끼쳐 기 설정된 기준 전위의 전압 변화를 일으키므로, 내부 회로에 영향을 미치게 되는 문제점이 있었다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 기준 전압 레벨의 변화량을 적게하여 온칩 동작시 내부 전원전압(Vint) 레벨에 의해 내부 회로에 영향을 적게 미치도록 한 내부 전압 강하 회로를 제공하는데 그 목적이 있다.
도 1 은 일반적인 내부 전원 회로도,
도 2 는 본 발명에 따른 내부 전압 강하 회로도,
도 3 은 도 2 의 기준전압 발생부에 대한 상세 회로도이다.
〈도면의 주요부분에 대한 부호의 설명〉
210 : 기준 전압 발생부 220 : 기준 전압 변환부
230 : 구동 회로부 240 : 내부 전원 회로
211 : 기준전압 발생수단 212 : 전압 증폭수단
213 : 제 1 비교기 214 : 제 1 전류 구동기
215, 216 : 제 1 및 제 2 저항 217 : N형 모스 캐패시터
218 : N형 모스 전류 싱크
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 기준 전압 발생부(210)로 부터 발생된 기준전압을 기준 전압 변환부(220)를 통하여 내부 회로 동작에 필요한 전원전압으로 변환시킨 후, 구동 회로부(230)를 통하여 내부 전원 회로(240)를 구동시키는 내부 전원전압 회로에 있어서, 상기 기준 전압 발생부(210)를 내부 전원전압 회로의 기준전위로 사용될 기준전압을 발생시키는 기준전압 발생수단(211)과 ; 상기 기준전압 발생수단(211)으로 부터 발생된 기준전압을 증폭하고 전압 분배하여 안정된 기준전위를 출력하는 전압 증폭수단(212)을 구비한 것을 특징으로 한다.
상기 전압 증폭수단(212)은 도 2 에 도시한 바와 같이, 상기 기준전압 발생수단(211)의 출력(VR1)을 피드백된 제 2 기준전압(VR2)과 비교 출력하는 제 1 비교기(213)와 ; 상기 제 1 비교기(213)로 부터 출력된 비교 신호를 입력받아 제 2 기준전압(VR2)을 생성하는 제 1 전류 구동기(214) ; 상기 제 1 전류 구동기(214)로 부터 출력된 제 2 기준전압(VR2)을 저항 비에 따라서 분기시킨 후, 상기 분기점 노드(Va) 신호를 제 1 비교기(213)의 타측 입력으로 입력하는 제 1 및 제 2 저항(215, 216) ; 상기 제 1 전류 구동기(214)로 부터 출력되는 제 2 기준전압(VR2)의 레벨을 상기 분기점 노드(Va)의 신호 값에 따라 보상하는 N형 모스 캐패시터(217) ; 및 상기 분기점 노드(Va)의 전류를 조절하는 N형 모스 전류 싱크(218)를 포함하여 구성한다.
상기 N형 모스 캐패시터(217)는 도 3 에 도시한 바와 같이, 상기 제 1 전류 구동기(214)의 출력단에 게이트를 접속하고, 병렬 접속한 전압 분배기(215, 216)의 한 분기점(Va)에 소오스와 드레인을 공통 접속한 N형 모스 트랜지스터(M20)로 이루어진다.
상기 N형 모스 전류 싱크(218)는 도 3 에 도시한 바와 같이, 상기 제 1 전류 구동기(214)의 출력단에 게이트를 접속하고, 병렬 접속한 전압 분배기(215, 216)의 한 분기점(Va)에 드레인을 접속하며, 소오스는 접지에 접속한 N형 모스 트랜지스터(M21)로 이루어진다.
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
본 발명의 기술적 원리는 기준 전압 발생부(210)의 출력인 제 2 기준전압(VR2)의 레벨의 변화를 감지하는 피드백 비교기를 사용하여 노이즈 또는 온도 변화에도 기준 전압 레벨의 변화량을 적게 할 수 있는 것이다.
먼저, 본 발명의 전체적인 구조를 간단히 설명하겠다.
도 2 는 본 발명의 제 1 실시예를 도시하였다.
도 2 에 도시한 바와 같이 본 발명에 따른 내부 전압 강하 회로는, 온도나 외부 전압 변동에 대해 무관하게 항상 일정한 전압을 안정적으로 공급해주는 기준 전압 발생부(210)와 ; 상기 기준 전압 발생부(210)로 부터 발생된 기준전압을 정상 동작 또는 스트레스 모드 동작에 따른 전원 전압과 비교하여 내부 회로 동작에 필요한 전원전압으로 변환시키는 기준 전압 변환부(220) ; 및 상기 기준 전압 변환부(220)로 부터 변환된 전압에 의해 내부 전원 회로(240)를 구동시키는 구동 회로부(230)로 구성되며, 상기 내부 전원전압(Vint) 회로는 그 출력 노드(Vint)에 연결된 내부 전원 회로(Internal Circuitry)(240)에 전원 전압으로 사용한다.
상기 기준 전압 발생부(210)의 출력(VR2)은 기준 전압 변환부(220)의 비교기의 입력으로 연결되고 그 출력(VR)은 구동 회로부(230)의 최종 비교 전압으로 사용한다.
여기서, 상기한 바와 같이 기준 전압 변환부(220)와 구동 회로부(230)의 동작 구성은 종래의 것과 동일하다.
이하, 본 발명의 기준 전압 발생부(210)의 동작 구성에 대해서 자세히 설명하면 다음과 같다.
도 2 의 기준 전압 발생부(210)는, 기준전압 발생수단(Reference Voltage Generator)(211)의 출력(VR1)이 전압 증폭수단(212)의 제 1 비교기(213)의 일측 입력에 연결되고, 제 2 기준전압(VR2)과 접지 전압 사이에서 제 1 저항(215)과 제 2 저항(216)의 저항 비에 따라서 분기되는 노드(Va) 신호가 상기 제 1 비교기(213)의타측 입력에 연결되고, 그 출력에 접속된 제 1 전류 구동기(214)는 제 2 기준전압(VR2)을 생성한다.
제 2 기준전압(VR2)과 분기점 노드(Va) 양단 사이에 N형 모스 캐패시터(217)가 연결되고, 분기점 노드(Va)와 접지 양단 사이에 제 2 기준전압(VR2)을 입력으로 하는 N형 모스 전류 싱크(218)가 연결된다.
도 3 는 도 2 의 기준 전압 발생부(210)의 상세 회로도를 도시하였다.
Widlar Current Source(R을 포함한 M1∼M4)는 정전압원을 제공하는 구조로 주지의 사실이며, 그 출력 전압 결과를 수학식으로 나타내면 하기 식(수학식 1)과 같다.
Vvr0= Vvt(M1)+ 2/Rβ2(1-1/K)
여기서, β1및 β2는 모스 트랜지스터(M1 및 M2)의 값이며, K=√(β1/β2)이다. 또한 Vvr0는 도 3의 R과 M1-M4로 구성된 Widlar Current Source의 출력 노드 전압 VR0의 전압 값을 나타내고 있으며, Vvt(M1)는 트랜지스터 M1의 문턱전압을 나타낸다.
상기 식(수학식 1)에서 VR0 전위는 모스 트랜지스터(M1)의 문턱전압 및 저항(R)이 상수이면 정전압을 제공함을 알 수 있다.
모스 트랜지스터(M5 ∼ M11)는 전압 증폭기(Voltage Follower)이고 결과적으로 Vvt0=Vvr1이다. 여기서 Vvr1는 노드 VR1의 전위를 나타내는 값이다.
전압 증폭수단(212)의 모스 트랜지스터(M12 ∼ M16)는 전술된 제 1 비교기(213)이며, P형 모스 트랜지스터(M17)는 전류 구동기(214)이고, 다이오드형 P형 모스 트랜지스터(M18)는 전술한 제 1 저항(215)이고 동작시에 유효(Effective)한 Rr1의 값을 결정하며, 모스 트랜지스터(M19)는 전술된 제 2 저항(216)이고 동작시에 유효한 Rr2의 값을 결정한다.
모스 트랜지스터(M20)는 전술된 모스 캐패시터(Capacitor)(217) 이고, 모스 트랜지스터(M21)는 전술된 모스 전류 싱크(218)로서, 피드백된 제 2 기준전압(VR2) 레벨을 감지하여 제 1 비교기(213)의 타측 입력으로 입력시키고, 상기 제 1 비교기(213)의 동작에 의해 제 1 전류 구동기(214)를 통하여 제 2 기준전압(VR2)의 레벨을 낮춘다.
한편, 상기와 같이 제 2 기준전압(VR2)의 레벨이 내려가면 모스 전류 싱크(218)의 입력으로 피드백된 상기 제 2 기준전압(VR2)의 레벨은, 상기 모스 전류 싱크(218)의 모스 트랜지스터(M21)에 의해 감지되어 그 저항값이 커지므로 분기점 노드(Va)의 레벨이 높아지고, 상기 분기점 노드(Va)의 신호가 상기 제 1 비교기(213)의 타측 입력으로 들어가 제 1 전류 구동기(214)를 통하여 제 2 기준전압(VR2)의 레벨을 높이므로서, 감지된 제 2 기준전압(VR2) 레벨의 변화만큼 제 2 기준전압(VR2)의 레벨을 보상한다.
상기 제 2 기준전압(VR2)과 분기점 노드(Va) 양단 사이에 연결되어 있는 모스 캐패시터(217)는 피드백된 제 2 기준전압(VR2)에 따라 분기점 노드(Va)의 신호가 변하는데 상기 모스 캐패시터(217)에 의해 제 2 기준전압(VR2)의 레벨이 상기 분기점 노드(Va)에 따라 보상이 되도록 하였다.
이상에서 상세히 설명한 바와 같이 본 발명은, 내부 전원 회로를 이용하여 온칩 동작시 노이즈 또는 온도 변화에 따른 기준전압(VR2) 레벨의 변화량을 적게하므로서 안정된 내부 전원 전압을 칩내부에 공급할 수 있으며, 이로 인하여 노이즈 또는 온도 변화에 대한 보상 효과가 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 기준 전압 발생부, 기준 전압 변환부 및 구동 회로부로 구성된 내부 전원전압 회로에 있어서, 상기 기준 전압 발생부는 상기 내부 전원전압 회로의 기준전위로 사용될 기준전압을 발생시키는 기준전압 발생수단과; 상기 기준전압 발생수단으로부터 발생된 기준전압을 증폭하고 전압 분배하여 안정된 기준전위를 출력하는 전압 증폭수단으로 구성되되.
    상기 전압 증폭 수단은
    상기 기준 전압 발생수단의 출력(VR1)을 피드백된 제 2 기준전압(VR2)과 비교 출력하는 제 1 비교기와;
    상기 제 1 비교기로부터 출력된 비교 신호를 입력받아 제 2 기준전압(VR2)을 생성하는 제 1 전류 구동기;
    상기 제 1 전류 구동기로부터 출력된 제 2 기준전압(VR2)을 저항 비에 따라서 분기시킨 후 상기 분기점 노드(Va) 신호를 제 1비교기의 타측 입력으로 입력하는 제 1 및 제 2 저항;
    상기 제 1 전류 구동기로 부터 출력되는 제 2 기준 전압(VR2)의 레벨을 상기 분기점 노드(Va)의 신호 값에 따라 보상하는 N형 모스 캐패시터; 및
    상기 분기점 노드(Va)의 전류를 조절하는 N형 모스 전류 싱크를 포함하는 것을 특징으로 하는 내부 전압 강하 회로.
  2. 제 1 항에 있어서,
    상기 N형 모스 커패시터는,
    상기 제 1 전류 구동기의 출력단에 게이트를 접속하고, 병렬 접속한 전압 분배기의 한 분기점에 소오스와 드레인을 공통 접속한 N형 모스 트랜지스터로 이루어진 것을 특징으로 하는 내부 전압 강하 회로.
  3. 제 1항에 있어서,
    상기 N형 모스 전류 싱크는,
    상기 제 1 전류 구동기의 출력단에 게이트를 접속하고, 병렬 접속한 전압 분배기의 한 분기점에 드레인을 접속하며, 소오스는 접지에 접속한 N형 모스 트랜지스터로 이루어진 것을 특징으로 하는 내부 전압 강하 회로,
KR1019980025949A 1998-06-30 1998-06-30 내부전압강하회로 KR100334864B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980025949A KR100334864B1 (ko) 1998-06-30 1998-06-30 내부전압강하회로
US09/343,303 US6147479A (en) 1998-06-30 1999-06-30 Voltage down converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025949A KR100334864B1 (ko) 1998-06-30 1998-06-30 내부전압강하회로

Publications (2)

Publication Number Publication Date
KR20000004505A KR20000004505A (ko) 2000-01-25
KR100334864B1 true KR100334864B1 (ko) 2002-08-24

Family

ID=19542328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025949A KR100334864B1 (ko) 1998-06-30 1998-06-30 내부전압강하회로

Country Status (2)

Country Link
US (1) US6147479A (ko)
KR (1) KR100334864B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176889B2 (en) 2019-09-09 2021-11-16 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333547B1 (ko) * 1999-06-29 2002-04-24 박종섭 기준전압 발생기
JP2001068626A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置
JP3504220B2 (ja) * 2000-06-23 2004-03-08 株式会社東芝 半導体集積回路及びその内部基準電位変更方法
US6529421B1 (en) * 2001-08-28 2003-03-04 Micron Technology, Inc. SRAM array with temperature-compensated threshold voltage
JP4116003B2 (ja) * 2005-02-14 2008-07-09 日本テキサス・インスツルメンツ株式会社 電流駆動回路
US20090298523A1 (en) * 2006-06-14 2009-12-03 Panasonic Corporation Radio communication base station apparatus, radio communication terminal apparatus, and resource block allocation method
JP5337613B2 (ja) * 2009-07-28 2013-11-06 株式会社半導体エネルギー研究所 レギュレータ回路、および非接触データキャリア

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667740A (ja) * 1992-08-21 1994-03-11 Toshiba Corp 半導体装置
KR970003216A (ko) * 1995-06-12 1997-01-28 김광호 반도체 메모리 장치의 내부 전원전압 발생 회로
JPH09265786A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体記憶装置
JPH1092199A (ja) * 1996-08-29 1998-04-10 Samsung Electron Co Ltd 内部電圧発生回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로
US5220273A (en) * 1992-01-02 1993-06-15 Etron Technology, Inc. Reference voltage circuit with positive temperature compensation
KR0143344B1 (ko) * 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667740A (ja) * 1992-08-21 1994-03-11 Toshiba Corp 半導体装置
KR970003216A (ko) * 1995-06-12 1997-01-28 김광호 반도체 메모리 장치의 내부 전원전압 발생 회로
JPH09265786A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体記憶装置
JPH1092199A (ja) * 1996-08-29 1998-04-10 Samsung Electron Co Ltd 内部電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176889B2 (en) 2019-09-09 2021-11-16 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
KR20000004505A (ko) 2000-01-25
US6147479A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
KR100272508B1 (ko) 내부전압(vdd) 발생회로
US6329871B2 (en) Reference voltage generation circuit using source followers
JP2596697B2 (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
US5329168A (en) Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
US20100164467A1 (en) Reference voltage generation circuit
JP2804162B2 (ja) 定電流定電圧回路
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
JPH079754B2 (ja) 電源供給電圧変換回路
US7095273B2 (en) Voltage generator circuit and method for controlling thereof
US5103158A (en) Reference voltage generating circuit
US5856742A (en) Temperature insensitive bandgap voltage generator tracking power supply variations
KR100334864B1 (ko) 내부전압강하회로
US6259280B1 (en) Class AB amplifier for use in semiconductor memory devices
JP3423957B2 (ja) 降圧回路
KR102317348B1 (ko) 듀얼 푸시풀 구조를 이용한 ldo 레귤레이터
US6310511B1 (en) Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips
US6400207B1 (en) Quick turn-on disable/enable bias control circuit for high speed CMOS opamp
JPH05114291A (ja) 基準電圧発生回路
US7626448B2 (en) Internal voltage generator
US5773968A (en) Internal voltage conversion circuit
US6963191B1 (en) Self-starting reference circuit
US5221864A (en) Stable voltage reference circuit with high Vt devices
JP2982591B2 (ja) 基板電位検知回路
JPH0778471A (ja) 半導体集積回路
JP4146930B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee