JP3735698B2 - 内部電圧発生回路 - Google Patents
内部電圧発生回路 Download PDFInfo
- Publication number
- JP3735698B2 JP3735698B2 JP23400497A JP23400497A JP3735698B2 JP 3735698 B2 JP3735698 B2 JP 3735698B2 JP 23400497 A JP23400497 A JP 23400497A JP 23400497 A JP23400497 A JP 23400497A JP 3735698 B2 JP3735698 B2 JP 3735698B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- internal
- internal voltage
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、メモリなど半導体装置の内部電圧発生回路に関する。
【0002】
【従来の技術】
半導体メモリ装置では、外部電源電圧の変動に対して回路をより安定に動作させるために内部電圧発生回路を使用する。図2のグラフに示すように、内部電圧VINTは、外部電源電圧Vextが0〜Vno(ノーマル電圧区間の最低電圧)の区間では、外部電源電圧Vextに比例して増加し、ノーマル電圧区間(Vno〜Vsm)では、外部電源電圧Vextに依らず一定レベルを保持し、外部電源電圧Vextがノーマル電圧区間より高電圧(ストレス電圧区間)になると、外部電源電圧Vextに比例して増加するようになる。
【0003】
図1に示す内部電圧発生回路は、外部電源電圧Vextが0〜Vnoまでは内部電圧発生回路の出力である内部電圧VINTが外部電源電圧Vextに比例して増加する。メモリセルのワードラインに印加する電圧Vwlのレベルは、内部電圧VINTをアクセストランジスタによりVtだけ昇圧したレベルである。そして、外部電源電圧Vextのレベルがノーマル電圧区間になると、PMOSトランジスタ105及び106により2Vtだけクランプされて一定なレベルを保持する。このとき、内部電圧VINTの昇圧電圧VPPも内部電圧VINTのレベルに対して差が一定になる。外部電源電圧Vextのレベルがストレス電圧区間になると、外部電源電圧Vextに比例して、内部電圧VINTと昇圧電圧VPPが一定の電圧差を保ちながら増加するようになる。
【0004】
このストレス電圧区間で、半導体チップの信頼性を保障するために、チップにノーマル動作電圧Vnoより高電圧を印加してスクリーニングするためのバーンインテストを行う。このとき、ノーマル動作電圧Vnoより高電圧を発生させるための内部動作電源電圧を必要とする。
【0005】
このように、半導体のチップ内部に二つの動作電圧領域が存在するので、図2のように、ノーマル電圧区間では、安定した電源供給のために内部にクランプ区間(VnoからVsmまでの区間)を設定して動作させ、ストレス電圧区間では、外部電源電圧Vextに比例して増加する内部電圧回路を使用する。このとき、内部電圧VINTのクランプ区間は、ノーマル電圧区間の設定により決まり、ストレス電圧区間は、チップ内部に適正ストレスが加わる電圧領域で内部電圧VINTと外部電源電圧Vextとの適正領域で決定される。
【0006】
また、NMOSトランジスタをアクセストランジスタとして使用するメモリセルの構造、すなわち、DRAM構造では、ビットラインのデータと記憶ノードのデータとを相互伝達するためには、アクセストランジスタのゲートノードであるワードラインの電圧を十分に高める必要があるので、半導体のチップ内部に他の昇圧電圧VPP(内部電圧VINT+1Vt)を使用する。この昇圧電圧VPPも電圧値に差があるだけで、内部電圧VINTと同様にノーマル電圧区間とストレス電圧区間とに区分できる。
【0007】
【発明が解決しようとする課題】
二つの電圧領域が構成されているとき、ストレス電圧区間において、チップ内に適正ストレスが加えられる昇圧電圧VPPと内部電圧VINTのレベルが一つの外部電源電圧Vextにより決まるために以下のような問題がある。すなわち、ノーマル動作モードとストレス動作モードとが区別されないためにストレス電圧区間でバーンインテストを行わない時にも、外部電源電圧Vextの上昇により内部電圧VINTが上昇し、これにより、昇圧電圧VPPが上昇するために誤動作の原因となる。特に、このストレス電圧区間でノーマル動作を行う場合、上昇する昇圧電圧VPPがメモリセルにそのまま印加されるので、ストレスによりチップの寿命を短縮させるという短所がある。
【0008】
よって本発明の目的は、誤動作を防止し、寿命を長くさせ得る内部電圧発生回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明では、ノーマル動作モードとストレス動作モードとを区分して動作する半導体メモリ装置の内部電圧発生回路とするものである。すなわち本発明の内部電圧発生回路は、外部電源電圧を基にノーマル電圧以上の電圧区間で定レベルの内部電圧を発生する内部電圧発生部と、前記ノーマル電圧より低い電圧区間では外部電源電圧の変化に伴う第1変化率で変化する電圧を内部電源電圧発生部の出力端子へ提供し、前記ノーマル電圧区間では外部電源電圧の変化に対し前記第1変化率よりも小さい第2変化率を持つ電圧を前記出力端子へ提供し、前記ノーマル電圧を越える電圧区間では、ノーマル動作モードとストレス動作モードを区別して、前記ノーマル動作モードの場合は前記外部電源電圧の変化に対し前記第2変化率を持つ電圧を前記出力端子へ提供し、前記ストレス動作モードの場合は前記外部電源電圧に伴う第3変化率で変化する電圧を前記出力端子へ提供するクランプ部と、を備え、
前記クランプ部は外部電源電圧をクランプするために、前記外部電源電圧と前記出力端子との間に直列接続される複数のトランジスタを備え、前記複数のトランジスタ中の一つのトランジスタが、チップ外部からゲートに供給される外部信号により、前記ノーマル動作モード及び前記ストレス動作モードに応じてオン、オフ制御されることを特徴とする。
【0010】
また、外部電源電圧を降下させて定レベルの内部電圧を発生する内部電圧発生部と、その内部電圧の出力端子に接続してクランプ電源による電圧を提供するクランプ部と、を備えた半導体装置の内部電圧発生回路において、前記クランプ電源と前記クランプ部との間に設けられ、ノーマル電圧を越える電圧区間で動作モードを制御するチップ外部から供給される制御信号に従いオンオフし、前記クランプ部の動作を制御するMOSトランジスタを設けたことを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明に従う実施形態を添付図面により説明する。本発明ではストレス電圧区間において、ノーマル動作モードとストレス動作モードとを区別して、ノーマル動作モードでは継続してクランプ動作区間の電圧を保持し、ストレス動作モードでは従来のように外部電源電圧Vextに比例して内部電圧VINTと昇圧電圧VPPとの間に一定な電圧差を保持しつつ増加させる。
【0012】
図3は、本発明の内部電圧発生回路の具体的な回路図である。
【0013】
この回路は、基準電圧VREF及び出力電圧VINTのレベルを抵抗103と抵抗104とにより分圧した分圧電圧を入力とする差動増幅器101と、この差動増幅器101の出力を入力とするゲートを有するPMOSトランジスタ102とを内部電圧発生部として備え、そして、外部電源電圧VextからPMOSトランジスタ102のしきい電圧Vtだけ減少した内部電圧VINTのクランプを制御するクランプ部300が設けられている。
【0014】
クランプ部300は、外部電源電圧Vext端子(クランプ電源)と内部電圧VINT端子との間に直列接続されるPMOSトランジスタ301、302、303からなり、トランジスタ301は信号PBIB(反転)により制御される。信号PBIBはチップ外部から特定なタイミングで入力される信号であり、ノーマル動作モード時は論理“ハイ”レベルになり、PMOSトランジスタ301をオフして、外部電源電圧Vextが増加しても内部電圧VINTを一定に保持し、ストレス動作モード時は論理“ロウ”レベルになり、PMOSトランジスタ301をオンして、外部電源電圧Vextと内部電圧VINT間に2Vt以上の差を生じさせ、外部電源電圧Vextに比例して内部電圧VINTが増加するようにする。例えば、信号PBIBは、チップのテストモードで発生し、テスト動作のためのWCBRタイミングと特定ピンに高電圧、例えば、VINT+ΔVを加えると発生する信号を組み合わせて生成される。
【0015】
このような構成により、図4に示すように、外部電源電圧Vextのストレス電圧区間では、外部電源電圧Vextが増加するにつれて内部電圧VINTと昇圧電圧VPPが上昇するストレス動作モードAと、外部電源電圧Vextの増加に無関係に、内部電圧VINTと昇圧電圧VPPの電圧レベルがクランプ区間と同様に保持されるノーマル動作モードBとに区分され、内部電圧VINTと昇圧電圧VPPを印加するようになる。
【0016】
【発明の効果】
以上のように本発明は、ストレス電圧区間でモードを区別して内部電圧及び昇圧電圧を発生するので、チップの誤動作の防止及び従来よりチップの寿命が長くなる。
【図面の簡単な説明】
【図1】従来の内部電圧発生回路の回路図。
【図2】図1に示す回路の外部電源電圧の変化に対する内部電圧の変化を示すグラフ。
【図3】本発明の実施形態の内部電圧発生回路の回路図。
【図4】図3に示す回路の外部電源電圧の変化に対する内部電圧の変化を示すグラフ。
【符号の説明】
300 クランプ部
301 スイッチ
302、303 クランプトランジスタ
PBIB モード選択信号
Claims (7)
- 外部電源電圧を基にノーマル電圧以上の電圧区間で定レベルの内部電圧を発生する内部電圧発生部と、
前記ノーマル電圧より低い電圧区間では外部電源電圧の変化に伴う第1変化率で変化する電圧を内部電源電圧発生部の出力端子へ提供し、前記ノーマル電圧区間では外部電源電圧の変化に対し前記第1変化率よりも小さい第2変化率を持つ電圧を前記出力端子へ提供し、前記ノーマル電圧を越える電圧区間では、ノーマル動作モードとストレス動作モードを区別して、前記ノーマル動作モードの場合は前記外部電源電圧の変化に対し前記第2変化率を持つ電圧を前記出力端子へ提供し、前記ストレス動作モードの場合は前記外部電源電圧に伴う第3変化率で変化する電圧を前記出力端子へ提供するクランプ部と、を備え、
前記クランプ部は外部電源電圧をクランプするために、前記外部電源電圧と前記出力端子との間に直列接続される複数のトランジスタを備え、前記複数のトランジスタ中の一つのトランジスタが、チップ外部からゲートに供給される外部信号により、前記ノーマル動作モード及び前記ストレス動作モードに応じてオン、オフ制御されることを特徴とする内部電圧発生回路。 - 前記内部電圧発生部は、内部電圧の分圧電圧と基準電圧とを差動入力とする差動増幅器と、この差動増幅器の出力に制御され、前記外部電源電圧をしきい電圧分降下させて出力端子へ出力するトランジスタと、を備える請求項1記載の内部電圧発生回路。
- 前記内部電圧を供給するトランジスタは、PMOSトランジスタである請求項2記載の内部電圧発生回路。
- 前記第1変化率と前記第3変化率は、同じ変化率とする請求項1記載の内部電圧発生回路。
- 前記第2変化率は、0に近い変化率である請求項1記載の内部電圧発生回路。
- 外部電源電圧を降下させて定レベルの内部電圧を発生する内部電圧発生部と、その内部電圧の出力端子に接続してクランプ電源による電圧を提供するクランプ部と、を備えた半導体装置の内部電圧発生回路において、
前記クランプ電源と前記クランプ部との間に設けられ、ノーマル電圧を越える電圧区間で動作モードを制御するチップ外部から供給される制御信号に従いオンオフし、前記クランプ部の動作を制御するMOSトランジスタを設けたことを特徴とする内部電圧発生回路。 - 前記制御信号が、チップのテストモードで発生し、テスト動作のためのWCBRタイミングと特定ピンに前記内部電圧より高い電圧を加えることによって生成される信号であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の内部電圧発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960036480A KR100200926B1 (ko) | 1996-08-29 | 1996-08-29 | 내부전원전압 발생회로 |
KR1996P36480 | 1996-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092199A JPH1092199A (ja) | 1998-04-10 |
JP3735698B2 true JP3735698B2 (ja) | 2006-01-18 |
Family
ID=19471462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23400497A Expired - Fee Related JP3735698B2 (ja) | 1996-08-29 | 1997-08-29 | 内部電圧発生回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5946242A (ja) |
JP (1) | JP3735698B2 (ja) |
KR (1) | KR100200926B1 (ja) |
DE (1) | DE19724277B4 (ja) |
GB (1) | GB2316751B (ja) |
TW (1) | TW340221B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
KR100549938B1 (ko) * | 1999-01-12 | 2006-02-07 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전압 변환회로 |
US6226205B1 (en) | 1999-02-22 | 2001-05-01 | Stmicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
KR20010071855A (ko) | 1999-05-14 | 2001-07-31 | 롤페스 요하네스 게라투스 알베르투스 | 고전압 레벨 허용 트랜지스터 회로 |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
JP2003022697A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
US10396553B2 (en) * | 2014-08-29 | 2019-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method for control of multiple voltage regulators |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262999A (en) * | 1988-06-17 | 1993-11-16 | Hitachi, Ltd. | Large scale integrated circuit for low voltage operation |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
US5283762A (en) * | 1990-05-09 | 1994-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device containing voltage converting circuit and operating method thereof |
JP2642512B2 (ja) * | 1990-11-16 | 1997-08-20 | シャープ株式会社 | 半導体集積回路 |
JPH05109368A (ja) * | 1991-10-15 | 1993-04-30 | Mitsubishi Electric Corp | インライン形電子銃 |
JP2838344B2 (ja) * | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
KR950014099B1 (ko) * | 1992-06-12 | 1995-11-21 | 가부시기가이샤 도시바 | 반도체 기억장치 |
KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
JP3132637B2 (ja) * | 1995-06-29 | 2001-02-05 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
DE19707422C1 (de) * | 1997-02-25 | 1998-08-27 | Telefunken Microelectron | Verfahren zum Erzeugen einer Versorungsgleichspannung für eine Signalgebereinheit |
-
1996
- 1996-08-29 KR KR1019960036480A patent/KR100200926B1/ko not_active IP Right Cessation
-
1997
- 1997-05-06 TW TW086106021A patent/TW340221B/zh not_active IP Right Cessation
- 1997-06-09 DE DE19724277A patent/DE19724277B4/de not_active Expired - Lifetime
- 1997-06-26 US US08/883,537 patent/US5946242A/en not_active Expired - Lifetime
- 1997-06-27 GB GB9713579A patent/GB2316751B/en not_active Expired - Lifetime
- 1997-08-29 JP JP23400497A patent/JP3735698B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100200926B1 (ko) | 1999-06-15 |
DE19724277B4 (de) | 2008-01-10 |
JPH1092199A (ja) | 1998-04-10 |
US5946242A (en) | 1999-08-31 |
GB2316751B (en) | 1999-04-07 |
DE19724277A1 (de) | 1998-03-12 |
TW340221B (en) | 1998-09-11 |
GB2316751A (en) | 1998-03-04 |
GB9713579D0 (en) | 1997-09-03 |
KR19980016788A (ko) | 1998-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278316B1 (en) | Pump circuit with reset circuitry | |
US6922098B2 (en) | Internal voltage generating circuit | |
JP4046382B2 (ja) | 半導体集積回路装置 | |
KR100275394B1 (ko) | 반도체 집적 회로 | |
US7579904B2 (en) | Semiconductor memory device | |
US7859322B2 (en) | Internal power-supply circuit | |
KR19980018962A (ko) | 낮은 동작전압에서 유효한 전압변환회로를 구비한 반도체 집적회로 | |
KR19990029200A (ko) | 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된 동작을 실현하는 반도체 기억 장치 | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
JP3735698B2 (ja) | 内部電圧発生回路 | |
KR940003409B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
KR100198518B1 (ko) | 클램프 회로 및 이 클램프 회로를 내장한 반도체 장치 | |
KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
US6806691B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
US20120218019A1 (en) | Internal voltage generating circuit and testing method of integrated circuit using the same | |
KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
US6781439B2 (en) | Memory device pump circuit with two booster circuits | |
US5260901A (en) | Output circuit of semiconductor memory device | |
US7791945B2 (en) | Semiconductor memory device including apparatus for detecting threshold voltage | |
JPH0778471A (ja) | 半導体集積回路 | |
JP3633996B2 (ja) | 半導体装置 | |
US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
KR100457160B1 (ko) | 반도체 메모리 테스트 장치 | |
US6060944A (en) | N-channel voltage regulator | |
US7978536B2 (en) | Semiconductor memory device and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |