DE19710731B4

DE19710731B4 - Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Info

Publication number: DE19710731B4
Application number: DE1997110731
Authority: DE
Inventors: Tae-Hoon Boochen Kim
Original assignee: Fairchild Korea Semiconductor Ltd
Current assignee: Fairchild Korea Semiconductor Ltd
Priority date: 1996-03-15
Filing date: 1997-03-14
Publication date: 2006-02-16
Anticipated expiration: 2017-03-15
Also published as: JPH104187A; JP4030148B2; CN1164766A; CN1094658C; DE19710731A1

Abstract

Leistungshalbleiterbauteil, das aufweist:
ein Halbleitersubstrat (12), das hoch p-dotiert ist;
eine Pufferschicht (13), die auf dem Halbleitersubstrat (12) ausgebildet und hoch n-dotiert ist;
eine Halbleiterschicht (14), die mittels epitaktischem Wachstum auf der Pufferschicht (13) ausgebildet und schwach n-dotiert ist;
einen Wannenbereich (19), der in der Halbleiterschicht (14) ausgebildet und schwach p-dotiert ist;
eine Gate-Polysiliciumschicht (16), die auf der Halbleiterschicht (14) ausgebildet ist, wobei zwischen der Gate-Polysiliciumschicht (16) und der Halbleiterschicht (14) eine Gate-Oxidschicht (15) liegt und wobei die Schicht (16) einen Teil des Wannenbereichs (19), aber nicht alles davon, abdeckt;
zwei Source-Bereiche (25), die im Wannenbereich (19) ausgebildet, voneinander beabstandet und hoch n-dotiert sind, wobei die Bereiche (25) elektrisch miteinander verbunden sind, indem darauf eine Metallelektrode (29) ausgebildet ist;
einen ohmschen Kontaktbereich (27), der im Wannenbereich (19) ausgebildet und hoch p-dotiert ist; und
einen diffundierten Bereich (24), der im Wannenbereich (19) und...

Description

Die Erfindung betrifft ein Leistungshalbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil, bei dem ein Durchschalteffekt ("latch-up"-Effekt) gehemmt werden kann, und ein Verfahren um dieses herzustellen.

Wie nach dem Stand der Technik gut bekannt ist, wirkt bei einem Gate-gesteuerten Transistor unter den Leistungshalbleiterbauteilen, insbesondere bei einem Gategesteuerten Transistor mit einem n-Kanal, ein Durchschalteffekt als ein Hauptfaktor, der den Betriebsstrom begrenzt. Ein solcher Transistor wird z.B. im Artikel "Lateral resurfed COMFET" in ELECTRONICS LETTER, Vol. 20, Nr. 12 vom 7.6.84 auf Seite 519 beschrieben.

Falls bei einem solchen Gate-gesteuerten Transistor mit einem Thyristoraufbau ein Löcherstrom, der längs eines Weges unter dem im oberen Teil der p^–-Wanne ausgebildeten n⁺-Source-Bereich fließt, vergrößert wird, wird eine Spannungsdifferenz zwischen der p^–-Wanne und dem Source-Bereich hervorgerufen. Dies tritt aufgrund des Widerstandes der p^–-Wanne auf. Wenn die Spannungsdifferenz über einen bestimmten Wert ansteigt, wird beim Gate-gesteuerten Transistor ein parasitärer npnp-Thyristor wirksam.

Falls beim Gate-gesteuerten Transistor ein solcher parasitärer npnp-Thyristor wirksam wird, bewirkt der Transistor, daß einem pnp-Transistor ein Stromsignal zugeführt wird. Zu diesem Zeitpunkt wird der pnp-Transistor nicht ausgeschaltet, selbst wenn die Gate-Spannung an den Gate-gesteuerten Transistor abgeschaltet wird. Im Gegenteil, der durch den pnp-Transistor fließende Strom wird weiter erhöht. Durch einen solchen Betrieb steigt die Temperatur des Gate-gesteuerten Transistors an und daher wird sein Normalbetrieb unterbrochen. Die oben beschriebenen, aufeinanderfolgenden Vorgänge werden kurz als Durchschalteffekt ("latch-up"-Effekt) bezeichnet.

Um das obige, durch den Durchschalteffekt verursachte Problem zu vermeiden, sollte der durch den Transistor fließende Betriebsstrom erhöht werden. D. h., um den Betriebsstrom des Transistors zu erhöhen, sollte der Widerstand der p^–-Wanne unter dem n⁺-Source-Bereich soweit wie möglich verkleinert werden. Folglich kann eine Spannungsdifferenz dazwischen wesentlich verringert werden.

7 zeigt einen Isolierschicht-Bipolartransistor (Insulated-Gate Bipolar Transistor – IGBT) nach dem Stand der Technik, der als ein Leistungshalbleiterbauteil in der Technik am häufigsten verwendet wurde, um den Widerstand einer p⁺-Wanne zu vermindern, die durch Ionenimplantation in einer p^–-Wanne ausgebildet ist.

Wie aus 7 ersichtlich ist, ist auf einer p⁺-Halbleiterschicht 12, auf der eine als Emitterelektrode wirkende Anodenelektrode (nicht dargestellt) ausgebildet ist, eine hochdotierte n⁺-Pufferschicht 13 ausgebildet und auf der Pufferschicht 13 ist mittels epitaktischem Wachstum eine ^n–-Halbleiterschicht 14 ausgebildet. Ebenso ist eine Gate-Polysiliciumschicht 16 auf der Halbleiterschicht 14 ausgebildet, wobei eine Gate-Oxidschicht 15 dazwischen eingefügt ist, und ein als Basis- oder Kollektorbereich wirkender p^–-Wannenbereich 19 ist mittels Ionenimplantation und thermischer Behandlung auf der Halbleiterschicht 14, zwischen den Gate-Polysiliciumschichten 16, ausgebildet. Um das Auftreten des Durchschalteffekts zu unterdrücken, wird durch Ionenimplantation und thermische Behandlung eine p⁺-Wanne 30 ausgebildet, die durch die Mitte des p^–-Wannenbereichs 19 hindurch zu einem Teil der Halbleiterschicht 14 verläuft. Unter Verwendung einer Source-bildenden Maske wird mittels Ioneninjektion als nächstes ein n⁺-Source-Bereich 25 auf dem p^–-Wannenbereich 19 und auf der p⁺-Wanne 30 ausgebildet. Als eine Kathodenelektrode wird auf einem Teil des n⁺-Source-Bereichs 25 und der p⁺-Wanne 30 eine Metallelektrode 29 ausgebildet. Das Bezugszeichen 28 kennzeichnet eine PSG-Schicht 28 (Phosphorsilikatglas-Schicht) zum elektrischen Isolieren der Metallelektrode 29 gegen die Gate-Polysiliciumschicht 16.

Beim IGBT nach dem Stand der Technik mit dem oben beschriebenen Aufbau kann die Stärke des Löcherstroms, der entlang eines Weges unter dem Source-Bereich 25 fließt, durch die p⁺-Wanne 30 gesteuert werden, die durch die p^–-Wanne 19 hindurchlaufend ausgebildet ist. Da durch die p⁺-Wanne 30 der Widerstand der p^–-Wanne 19 klein ist, kann eine Spannungsdifferenz zwischen dem Source-Bereich 25 und sowohl der Wanne 19 als auch der Wanne 30 verringert werden. Folglich kann das Auftreten des Durchschalteffekts beim IGBT nach dem Stand der Technik durch die hochdotierte p⁺-Wanne, die durch die p^–-Wanne 19 hindurchlaufend ausgebildet ist, unterdrückt werden.

Da Fenster mit einer Breite von mehr als ungefähr 2-3 μm zwangsläufig auf einem Halbleitersubstrat bei jeder Zelle ausgebildet werden müssen, um einen hoch dotierten p⁺-Wannenbereich auszubilden, der durch eine leicht dotierte p^–-Wanne verläuft, entstehen bei einem herkömmlichen Verfahren zur Herstellung des oben beschriebenen IGBT jedoch dadurch Probleme, daß die Größe eines Chips noch größer wird und daß zwangsläufig Masken zum Ausbilden der Fenster hergestellt werden müssen. Da außerdem zusätzliche Prozesse erforderlich sind, um solche Fenster-ausbildenden Masken herzustellen, besteht darin ein Problem, daß ein Herstellungsverfahren kompliziert ist.

Die US 5 190 885 offenbart ein Leistungshalbleiterbauteil (IGBT) und ein Verfahren zu dessen Herstellung. Beim Bauteil ist in einem p^–-Wannenbereich ein p⁺-diffundierter Bereich ausgebildet, auf dem wiederum eine Al-Metallisierung als Elektrode aufgetragen ist. Als Kontaktbereich zu den hochdotierten n⁺-Sourcebereichen, die teilweise unter den Isolierschicht-Gates liegen, dient ein ohmscher, n-diffundierter Kontaktbereich.

Es ist Aufgabe der Erfindung, ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung vorzusehen, durch die der Durchschalteffekt effektiv unterdrückt und die Größe des Chips reduziert werden kann.

Die vorstehende Aufgabe wird durch die im Anspruch 1, 2 bzw. 4 angegebenen Merkmale gelöst.

Eine vorteilhafte Ausgestaltung der Erfindung ist im Unteranspruch 3 angegeben.

Dabei wird ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung vorgesehen, bei denen der Durchschalteffekt ohne die Verwendung einer p⁺-Wanne effektiv unterdrückt werden kann. Dabei wird ebenfalls die Anzahl der Herstellungsschritte reduziert.

Die Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigen:

1 eine Querschnittsansicht, die den Aufbau eines Leistungshalbleiterbauteils der Erfindung darstellt;

2A bis 2I Querschnittsansichten, die die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils gemäß einem ersten Ausführungsbeispiel der Erfindung darstellen;

3A eine Querschnittsansicht, die einen Teil des Aufbaus des Halbleiterbauteils von 1 darstellt;

3B ein Kurvendiagramm, das die horizontal verlaufende Dotierstoffkonzentration von fremdatominjizierten Bereichen darstellt, die an der Oberfläche eines Halbleitersubstrats ausgebildet sind;

4A eine weitere Querschnittsansicht, die einen Teil des Aufbaus des Leistungshalbleiterbauteils von 1 darstellt;

4B ein Kurvendiagramm, das die vertikal verlaufende Dotierstoffkonzentration der fremdatominjizierten Bereiche darstellt, die von einem Source-Bereich bis zu einer Epitaxieschicht ausgebildet sind;

5A eine weitere Querschnittsansicht, die einen Teil des Aufbaus des Leistungshalbleiterbauteils von 1 darstellt;

5B ein Kurvendiagramm, das die vertikal verlaufende Dotierstoffkonzentration der fremdatominjizierten Bereiche darstellt, die von einem Kathodenkontaktbereich bis zur Epitaxieschicht ausgebildet sind;

6A bis 6H Querschnittsansichten, die die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils gemäß einem zweiten Ausführungsbeispiel der Erfindung darstellen; und

7 eine Querschnittsansicht, die den Aufbau eines Leistungshalbleiterbauteils nach dem Stand der Technik darstellt.

Wie dies in 1 dargestellt ist, weist ein neues Leistungshalbleiterbauteil gemäß der Erfindung n⁺-Source-Bereiche 25, die mit Fremdatomen hoch dotiert sind, einen ohmschen p⁺-Kathodenkontaktbereich 27, der mit Fremdatomen hoch dotiert und zwischen den Source-Bereichen sowie in einer mit Fremdatomen schwach dotierten p^–-Wanne 19 ausgebildet ist, und einen p-Typ diffundierten Bereich 24 auf, der teilweise zwischen dem ohmschen Kathodenkontaktbereich 27 und dem unteren Teil der Wanne 19 ausgebildet ist, um einen Durchschalteffekt zu kontrollieren, und der die gesamten unteren Teile der Source-Bereiche 25 bedeckt. Beim Bauteil ist der diffundierte Bereich 24 mit Fremdatomen höher dotiert als die Wanne 19 und schwächer als der ohmsche Kathodenkontaktbereich 27. Weil die p^–-Wanne 19 mit Fremdatomen schwach dotiert ist und der in der p^–-Wanne 19 ausgebildete, diffundierte Bereich 24 hoch dotiert ist, kann gemäß dem Bauteil der Erfindung ohne die Verwendung einer Ionenimplantation zum Ausbilden einer hochdotierten p⁺-Wanne in einem Halbleitersubstrat ein Auftreten des Durchschalteffekts im Bauteil effektiv unterdrückt werden.

Erstes Beispiel

Die 2A bis 2I zeigen die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils von 1. Bauteilelemente, die ähnliche Funktionen wie diejenigen des Leistungshalbleiterbauteils (in 1 dargestellt) aufweisen, werden mit den selben Bezugszeichen angezeigt.

In 2A ist dargestellt, wie mittels epitaktischem Wachstum auf einem p⁺-Halbleitersubstrat 12 eine dünne n⁺-Pufferschicht 13 ausgebildet ist, die mit Phosphorionen als Dotierstoff dotiert ist. Mittels epitaktischem Wachstum ist auf der n⁺-Pufferschicht 13 eine n^–-Halbleiterschicht 14 ausgebildet, die mit Phosphorionen schwach dotiert ist und als ein Drift-Bereich wirkt.

Ebenfalls werden nacheinander eine Oxidschicht, eine Polysiliciumschicht und eine Photolackschicht auf der n^–-Halbleiterschicht 14 ausgebildet und die Photolackschicht wird durch einen gut bekannten Belichtungsprozesses unter Verwendung einer musterausbildenden Maske strukturiert, um einen Wannenbereich abzugrenzen. Dann wird unter Verwendung der strukturierten Photolackschicht als eine Gateausbildende Maske ein Ätzprozeß ausgeführt, um zuerst die Polysiliciumschicht und dann die Oxidschicht zu entfernen. Wie dies in 2B dargestellt ist, werden folglich eine Gate-Polysiliciumschicht 16 und eine Gate-Oxidschicht 15 auf der Halbleiterschicht 14 ausgebildet.

Die Gate-Polysiliciumschicht 16 muß eine solche Leitfähigkeit aufweisen, daß sie als eine Gate-Elektrode des Bauteils wirkt. Sie kann durch eine in der Technik gut bekannte "in situ"-Technik oder durch Abscheidung einer undotierten Polysiliciumschicht und anschließende Injektion von Fremdatomen in die undotierte Polysiliciumschicht ausgebildet werden.

Wie dies in 2C dargestellt ist, wird nach dem Entfernen der Photolackstruktur 17 unter Verwendung der Gate-Polysiliciumschicht 16 als eine Wannen-ausbildende Maske eine Ioneninjektion in die Halbleiterschicht 14 ausgeführt, um eine p^–-fremdatominjizierte Schicht 18 auszubilden. Und ein thermischer Diffusionsprozeß wird ausgeführt, um durch Ionendiffusion der p^–fremdatominjizierten Schicht 18 in die Halbleiterschicht 14 eine p^–-Wanne 19 auszubilden, wie dies in 2D dargestellt ist. Die p^–-Wanne 19 wirkt als ein Basis- oder Kollektor-Bereich des Leistungshalbleiterbauteils.

In 2E ist dargestellt, wie wiederum unter Verwendung der Gate-Polysiliciumschicht 16 als eine Maske ebenfalls eine Ioneninjektion in die Wanne 19 ausgeführt wird, um eine fremdatominjizierte Schicht 20 zum Hemmen des Durchschalteffekts auszubilden. Folglich wird die p-Typfremdatominjizierte Schicht 20 in einer bestimmten Tiefe der p^–-Wanne 19 ausgebildet.

Als nächstes wird auf der offenliegenden Oberfläche der Halbleiterschicht 14, d. h., auf der p^–-Wanne 19, eine strukturierte Maske 21 ausgebildet, wie in 2F dargestellt. Nach der Ausbildung der strukturierten Maske wird eine Ioneninjektion in die p^–-Wanne 19 ausgeführt, wobei die strukturierte Maske als eine Kontakt-ausbildende Maske verwendet wird, um eine fremdatominjizierte Schicht 22 für ohmsche Kontakte auszubilden. Beim Ausführungsbeispiel wird die strukturierte Maske 21 durch den Schritt des Abscheidens einer Nitridschicht auf der Halbleiterschicht 14 und den Schritt des selektiven Ätzens der Nitridschicht ausgebildet. Ebenfalls werden in der p^–-Wanne 19 die Schicht 20, die den Durchschalteffekt hemmt, und die Kontakt-ausbildende, fremdatominjizierte Schicht 22 erzeugt. Die Schicht 20 liegt tiefer in der p^–-Wanne 19 als die Schicht 22. Auch die Schicht 20 ist mit p-Typ-Fremdatomen schwach dotiert und die Schicht 22 ist mit n-Typ-Fremdatomen hoch dotiert.

Nach dem Entfernen der strukturierten Nitridschicht 21 wird eine thermische Behandlung durchgeführt, um durch Ionendiffusion der fremdatominjizierten Schichten 22 und 20 in die p^–-Wanne 19 einen n⁺-Source-Bereich 25 und einen Bereich 24 zum Hemmen des Durchschalteffekts auszubilden, wie dies in 2G dargestellt ist.

Andererseits bedeckt durch entsprechendes Steuern der Temperatur und der Zeit für die thermische Behandlung der Bereich 24 zum Hemmen des Durchschalteffekts den unteren Teil des n⁺-Source-Bereichs 25 in der Wanne 19, aber erstreckt sich nicht über den seitlichen Teil des n⁺-Source-Bereichs 25 hinaus bis zum Kanal unter der Unterseite der Gate-Oxidschicht 15. Weil der diffundierte Bereich 24 mit Fremdatomen höher dotiert ist als die p^–-Wanne 19, kann der Durchschalteffekt gesteuert werden.

Im einzelnen ist der Widerstand unter dem n⁺-Source-Bereich 25 klein, weil der diffundierte Bereich 24 zum Hemmen des Durchschalteffekts unter dem n⁺-Source-Bereich 25 ausgebildet ist. Folglich wird eine Spannungsdifferenz zwischen dem diffundierten Bereich 24 und dem n⁺-Source-Bereich 25 verringert, um das wirksam werden eines parasitären npnp-Thyristors zu verhindern.

Zusätzlich wird mittels einer Ioneninjektion unter Verwendung der Gate-Polysiliciumschicht 16 als eine Maske ein fremdatominjizierter p^–-Bereich 26 zwischen den Source-Bereichen 25 und an der Oberfläche des diffundierten Bereichs 24 ausgebildet, wie dies in 2H dargestellt ist, und dann wird eine thermische Behandlung durchgeführt, um durch Ionendiffusion des Bereichs 26 in den diffundierten Bereich einen ohmschen Kathodenkontaktbereich 27 auszubilden.

Wie oben beschrieben, kann durch die Ioneninjektion unter Verwendung der Gate-Polysiliciumschicht 16 als eine Maske zum Ausbilden eines ohmschen Kathodenkontaktes der Kontaktbereich 27 auf dem n⁺-Source-Bereich 24 ausgebildet werden. Dies folgt daraus, daß die n⁺- Fremdatomkonzentration des Source-Bereichs 26 im Vergleich zur Konzentration des ohmschen p⁺-Kathodenkontaktbereichs 27 höher ist.

Beim Ausführungsbeispiel wird der ohmsche Kathodenkontaktbereich 27 zusätzlich zur Ioneninjektion durch die thermische Behandlung ausgebildet. Der ohmsche Kathodenkontaktbereich 27 kann jedoch durch das folgende PSG-Abscheideverfahren ausgebildet werden, ohne die Verwendung der thermischen Behandlung nach der Ioneninjektion.

Wenn auf dem Halbleitersubstrat eine PSG-Schicht 28 abgeschieden und strukturiert wird, wird ein Kontaktloch ausgebildet, das einen Teil der Oberfläche des Source-Bereichs 25 sowie die gesamte Oberfläche des ohmschen Kathodenkontaktbereichs 27 unbedeckt (freiliegend) läßt. Ebenfalls wird auf der PSG-Schicht 28 durch Auffüllen des Kontaktlochs eine Metallelektrode 29 ausgebildet, wie dies in 2I dargestellt ist. Die PSG-Schicht 28 wird vorgesehen, um die Gate-Polysiliciumschichten 16 gegen die Metallelektrode 29 elektrisch zu isolieren.

3A ist eine Querschnittsansicht längs des Kanals beim Leistungshalbleiterbauteil der 1 und 2I. 3B ist ein Kurvendiagramm, das die Dotierstoffkonzentrationsverteilung von der Oberfläche des Halbleitersubstrats in horizontale Richtung bis zu den Fremdatominjizierten Bereichen darstellt.

Wie dies anhand 3B ersichtlich ist, ist im Bauteil die Dotierstoffkonzentration des p-Typs an der Oberfläche des Kanals nicht erhöht. Dies liegt daran, daß der diffundierte Bereich 24 zum Hemmen des Durchschalteffekts nicht entlang der Grenzfläche des Source-Bereichs 25 bis zum Kanal ausgebildet ist. Hier wird die Dotierstoffkonzentration im Kontaktbereich 27 auf einen Wert von mehr als 1·10¹⁹ cm^–3 eingestellt, die Dotierstoffkonzentration im Source-Bereich 25 wird auf einen Wert von ungefähr 1·10²⁰ cm^–3 eingestellt, die Dotierstoffkonzentration im Kanalteil des Basis-Bereichs 19 wird auf einen Wert von weniger als ungefähr 1·10¹⁷ cm^–3 eingestellt und die Dotierstoffkonzentration im Drift-Bereich 14 wird auf einen Wert von ungefähr 1·10¹⁴ cm^–3 eingestellt.

4A ist eine Querschnittsansicht, die im Leistungshalbleiterbauteil von der Oberfläche des Source-Bereichs vertikal verlaufend angefertigt wurde, und 4B ist ein Kurvendiagramm, das die Dotierstoffkonzentrationsverteilung der fremdatominjizierten Bereiche darstellt und das in vertikale Richtung vom Source-Bereich bis zu einer epitaktischen Schicht aufgenommen ist.

Wie dies aus 4B ersichtlich ist, kann der durch den diffundierten Bereich 24 unter dem Source-Bereich 25 fließende Löcherstrom verringert werden. Dies folgt daraus, daß der diffundierte Bereich 24 höher mit Fremdatomen dotiert ist als die p^–-Wanne 19. Hier wird die Dotierstoffkonzentration im Source-Bereich 25 auf einen Wert von ungefähr 1·10²⁰ cm^–3 eingestellt, die Dotierstoffkonzentration im Durchschalteffekt hemmenden Bereich 24 wird auf einen Wert von ungefähr 1·10¹⁸ cm^–3 eingestellt und die Dotierstoffkonzentration im Teil des Basis-Bereichs 19, der sich unter dem Bereich 24 zum Hemmen des Durchschalteffekts erstreckt, wird auf einen Wert von weniger als ungefähr 1·10¹⁷ cm^–3 eingestellt.

5A ist eine vertikal längs der Oberfläche des ohmschen Kathodenkontaktbereichs 27 des Leistungshalbleiterbauteils verlaufende Querschnittsansicht und 5B ist ein Kurvendiagramm, das eine Dotierstoffkonzentrationsverteilung der fremdatominjizierten Bereiche darstellt und das in vertikale Richtung vom Kathodenkontaktbereich bis zur Epitaxieschicht aufgenommen ist. Hier wird die Dotierstoffkonzentration im Kontaktbereich 27 auf einen Wert von mehr als 1·10¹ cm^–3 eingestellt, die Dotierstoffkonzentration im Bereich 24 zum Hemmen des Durchschalteffekts wird auf einen Wert von ungefähr 1·10¹⁸ cm^–3 eingestellt und die Dotierstoffkonzentration im Teil des Basis-Bereichs 19, der sich unter dem Bereich 24 zum Hemmen des Durchschalteffekts erstreckt, auf einen Wert von weniger als ungefähr 1·10¹⁷ cm^–3 eingestellt.

Beim gemäß dem oben beschriebenen Verfahren der Erfindung hergestellten Leistungshalbleiterbauteil kann, wie oben beschrieben, der Kontaktkennwert zur Metallelektrode 29 effektiv verbessert werden, weil der ohmsche Kathodenkontaktbereich höher dotiert ist als der diffundierte Bereich zum Hemmen des Durchschalteffekts. Ebenfalls kann die Zunahme eines Löcherstroms, der entlang eines Weges unter den Source-Bereichen fließt, gehemmt werden, weil der diffundierte Bereich, der unterhalb des Source-Bereichs ausgebildet ist, höher dotiert ist als die Wanne aber schwächer als der ohmsche Kathodenkontaktbereich.

Weil es im Vergleich zum Stand der Technik (7) nicht notwendig ist, eine p⁺-Wanne herzustellen, die mit einer relativ niedrigen Dotierstoffkonzentration dotiert ist, ist es möglich einen Durchschalteffekt ohne das Ausbilden einer solchen p⁺-Wanne zu kontrollieren.

Außerdem ist es nicht notwendig ein Ionenimplantationsfenster mit einer Breite von ungefähr 2-3 μm bei jeder Zelle zu öffnen, weil bei der Erfindung keine p⁺-Wannenimplantation zur Ausbildung einer p⁺-Wanne verwendet wird, so daß keine Maske für ein Ionenimplantationsfenster hergestellt werden muß. Aus diesem Grund ist es möglich, das Herstellungsverfahren des Bauteils zu vereinfachen und die Größe eines Halbleiter-Chips zu verkleinern.

Zweites Beispiel

Die 6A bis 6I zeigen die Verfahrensschritte zum Herstellen des Leistungshalbleiterbauteils von 1 gemäß einem weiteren Verfahren der Erfindung. Bauteilelemente, die ähnliche Funktionen wie diejenigen des Leistungshalbleiterbauteils (in 1 dargestellt) aufweisen, werden mit den selben Bezugszeichen angezeigt.

Gemäß den 6F und 6G weist das Verfahren dieses Ausführungsbeispiels den Schritt des zweimaligen Ausführens einer Ioneninjektion bei verschiedenen Energien unter zweimaliger Verwendung einer Oxidstruktur als Maske auf, so daß durch ein Fenster der Oxidstruktur und in einer unterschiedlichen Tiefe bezüglich zur Wannenoberfläche in einem Wannenbereich ein Bereich zum Hemmen des Durchschalteffekts und ein Source-Bereich ausgebildet werden können. Weiterhin kann durch die Oxidstruktur ein ohmscher Kontaktbereich in der Wanne ausgebildet werden. Ganz speziell können der Bereich zum Hemmen des Durchschalteffekts und der ohmsche Kontaktbereich durch eine einmalige Ioneninjektion auf einmal ausgeführt werden. Dadurch kann die Anzahl der Ioneninjektionsprozesse verkleinert werden.

In 6A ist dargestellt, wie mittels epitaktischem Wachstum auf einem p⁺-Halbleitersubstrat 12 eine dünne n⁺-Pufferschicht 13 ausgebildet ist, die mit Phosphorionen als Dotierstoff dotiert ist. Mittels epitaktischem Wachstum ist auf der n⁺-Pufferschicht 13 eine n^–-Halbleiterschicht 14 ausgebildet, die mit Phosphorionen als Dotierstoff schwach dotiert ist.

Ebenfalls werden nacheinander eine Oxidschicht, eine Polysiliciumschicht und eine Photolackschicht auf der n^–-Halbleiterschicht 14 ausgebildet und die Photolackschicht wird durch gut bekannte Maskierungs- und Entwicklungstechniken strukturiert, um einen Wannenbereich abzugrenzen. Dann wird unter Verwendung der strukturierten Photolackschicht als eine Gate-ausbildende Maske ein Ätzprozeß ausgeführt, um die Polysiliciumschicht zu entfernen. Wie dies in 6B dargestellt ist, wird folglich eine Gate-Polysiliciumschicht 16 auf der Oxidschicht 15 ausgebildet.

Da die Gate-Polysiliciumschicht 16 eine solche Leitfähigkeit aufweisen sollte, daß sie als eine Gate-Elektrode des Bauteils wirkt, kann sie durch ein in der Technik gut bekanntes "in situ"-Verfahren oder durch Abscheidung einer undotierten Polysiliciumschicht mit nachfolgender Injektion von Fremdatomen in die undotierte Polysiliciumschicht ausgebildet werden.

Wie dies in 6C dargestellt ist, wird nach dem Entfernen der Photolackstruktur 17 unter Verwendung der Gate-Polysiliciumschicht 16 als eine Wannen-ausbildende Maske eine p^–-Ioneninjektion in die Halbleiterschicht 14 hinein ausgeführt, um eine p^–-fremdatominjizierte Schicht 18 auszubilden. Und ein thermischer Diffusionsprozeß wird ausgeführt, um durch Ionendiffusion der p^–-fremdatominjizierten Schicht 18 eine p^–-Wanne 19 auszubilden, wie dies in 6D dargestellt ist.

Wie dies die 6E und 6F darstellen, wird ein Ätzprozeß ausgeführt, um die Oxidschicht teilweise zu entfernen und um eine Oxidstruktur 15 auszubilden, und dann wird unter Verwendung der Oxidstruktur 15 als eine Maske eine n⁺-Ioneninjektion in die Wanne 19 hinein ausgeführt, um eine erste fremdatominjizierte Schicht 22 in der Wanne 19 auszubilden. Ebenfalls wird unter Verwendung der Oxidstruktur 15 als eine Maske eine p^–-Ioneninjektion mit einer relativ hohen Energie ausgeführt, um in der Wanne 19 gleichzeitig eine zweite fremdatominjizierte Schicht 20 und eine dritte fremdatominjizierte Schicht 26 auszubilden. Die zweite und die dritte fremdatominjizierte Schicht 20 und 26 sind höher mit einem Dotierstoff des p-Typs dotiert als die Wanne 19. Die zweite fremdatominjizierte Schicht 20 wird vorgesehen, um den Durchschalteffekt zu hemmen, und die dritte fremdatominjizierte Schicht 26 wird vorgesehen, um den ohmschen Kathodenkontakt zu verbessern. Da die p^–-Ioneninjektion mit einer im Vergleich zur n⁺-Ioneninjektion höheren Energie ausgeführt wird, können die Schichten 20 und 26 im Vergleich zur ersten fremdatominjizierten Schicht 22 in tieferen Bereichen ausgebildet werden, wie dies in 6G dargestellt ist. Da ebenfalls die zweite fremdatominjizierte Schicht 20 durch die Fenster der Oxidstruktur 15 in der Wanne 19 ausgebildet wird und die dritte fremdatominjizierte Schicht 26 durch eine Oxidschicht der Oxidstruktur 15 in der Wanne 19 ausgebildet wird, kann die Schicht 20 im Vergleich zur Schicht 26 in einem tiefer gelegenen Bereich ausgebildet werden.

Obwohl dies in den Figuren nicht dargestellt ist, können die zweite und dritte fremdatominjizierte Schicht 20 und 26 ausgebildet werden, bevor die erste fremdatominjizierte Schicht 22 ausgebildet wird.

Anschließend wird eine thermische Behandlung ausgeführt, um durch Ionendiffusion der fremdatominjizierten Schichten 22, 20 und 26 in die p^–-Wanne hinein einen n⁺-Source-Bereich 25, einen Bereich 24 zum Hemmen des Durchschalteffekts und einen ohmschen Kontaktbereich 27 auszubilden, wie dies in 6H dargestellt ist. Durch entsprechendes Steuern der Temperatur und der Zeit für die thermische Behandlung während der thermischen Behandlung, bedeckt der Bereich 24 zum Hemmen des Durchschalteffekts die Unterseite des n⁺-Source-Bereichs 25 in der Wanne 19, erstreckt sich aber nicht über das Seitenteil des n⁺-Source-Bereichs 25 hinaus bis zum Kanal unter der Unterseite der Gate-Oxidschicht 15. Bei diesem Ausführungsbeispiel wurde erläutert, daß die thermische Behandlung für die Ionendiffusion vorgesehen wird. Ohne die Verwendung der vorstehenden thermischen Behandlung, kann eine solche Ionendiffusion durch ein nachfolgendes PSG-Herstellungsverfahren ausgeführt werden. Weil der diffundierte Bereich 24 höher mit Fremdatomen dotiert ist als die p^–-Wanne, kann der Durchschalteffekt durch den diffundierten Bereich 24 gehemmt werden. Weil z. B. der diffundierte Bereich 24 zum Hemmen des Durchschalteffekts unter dem n⁺-Source-Bereich 25 ausgebildet ist, wird der Widerstand unter dem n⁺-Source-Bereich 25 klein. Folglich wird eine Spannungsdifferenz zwischen dem diffundierten Bereich 24 und dem n⁺-Source-Bereich 25 verringert, um zu verhindern, daß ein parasitärer npnp-Thyristor wirksam wird.

Betrachtet man wieder 1, so wird beim Abscheiden und Strukturieren einer PSG-Schicht 28 auf dem Halbleitersubstrat ein Kontaktloch ausgebildet, das einen Teil der Oberfläche des Source-Bereichs 25 sowie die gesamte Oberfläche des ohmschen Kathodenkontaktbereichs 27. freiliegend läßt. Dann wird durch Auffüllen des Kontaktlochs auf der PSG-Schicht 28 eine Metallelektrode 29 ausgebildet. Die PSG-Schicht 28 wird vorgesehen, um die Gate-Polysiliciumschicht 16 gegen die Metallelektrode 29 zu isolieren.

Falls nach dem Ausbilden der PSG-Schicht 28, 20 – 30 Minuten lang ein Aufschmelzprozeß ausgeführt wird, kann ein Oberflächendefekt, der durch Ioneninjektion von Fremdatomen durch eine freiliegende Oberfläche der Wanne 19 verursacht wurde, ausgeglichen werden, um die Oberfläche zu glätten.

Claims

Leistungshalbleiterbauteil, das aufweist: ein Halbleitersubstrat (12), das hoch p-dotiert ist; eine Pufferschicht (13), die auf dem Halbleitersubstrat (12) ausgebildet und hoch n-dotiert ist; eine Halbleiterschicht (14), die mittels epitaktischem Wachstum auf der Pufferschicht (13) ausgebildet und schwach n-dotiert ist; einen Wannenbereich (19), der in der Halbleiterschicht (14) ausgebildet und schwach p-dotiert ist; eine Gate-Polysiliciumschicht (16), die auf der Halbleiterschicht (14) ausgebildet ist, wobei zwischen der Gate-Polysiliciumschicht (16) und der Halbleiterschicht (14) eine Gate-Oxidschicht (15) liegt und wobei die Schicht (16) einen Teil des Wannenbereichs (19), aber nicht alles davon, abdeckt; zwei Source-Bereiche (25), die im Wannenbereich (19) ausgebildet, voneinander beabstandet und hoch n-dotiert sind, wobei die Bereiche (25) elektrisch miteinander verbunden sind, indem darauf eine Metallelektrode (29) ausgebildet ist; einen ohmschen Kontaktbereich (27), der im Wannenbereich (19) ausgebildet und hoch p-dotiert ist; und einen diffundierten Bereich (24), der im Wannenbereich (19) und unter den Source-Bereichen (25) ausgebildet ist, wobei er jede Unterseite der beiden Source-Bereiche (25) umschließt, sich aber nicht bis zu einer Kanalfläche erstreckt, und wobei der diffundierte Bereich (24) schwächer p-dotiert ist als der ohmsche Kontaktbereich (27) und höher p-dotiert ist als der Wannenbereich (19).
Verfahren zur Herstellung eines Leistungshalbleiterbauteils, das die Schritte aufweist: Ausbilden einer Pufferschicht (13) auf einem Halbleitersubstrat (12), wobei das Halbleitersubstrat ein hochdotiertes Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und wobei die Pufferschicht (13) ein hochdotiertes Halbleitermaterial eines zweiten Leitfähigkeitstyps aufweist; epitaktisches Aufwachsen einer schwach dotierten Halbleiterschicht (14) auf der Pufferschicht (13), wobei die Halbleiterschicht (14) den zweiten Leitfähigkeitstyp aufweist; Ausbilden einer Polysiliciumschicht auf der Halbleiterschicht (14), wobei zwischen der Halbleiterschicht (14) und der Polysiliciumschicht eine Oxidschicht liegt; Ausbilden einer Photolackstruktur (17) auf der Polysiliciumschicht, um einen Wannenbereich abzugrenzen; nacheinander Entfernen der Polysiliciumschicht und der Oxidschicht unter Verwendung der Photolackstruktur (17) als eine Wannen-ausbildende Maske, um eine Gate-Polysiliciumschicht (16) auszubilden; Injizieren von Fremdatomionen in den Wannenbereich unter Verwendung der Gate-Polysiliciumschicht (16) als eine Maske, um eine Wanne (19) des ersten Leitfähigkeitstyps in der Halbleiterschicht (14) auszubilden; Ausbilden einer Nitridstruktur (21) auf der Wanne (19), um einen Source-Bereich (25) abzugrenzen; Injizieren von Fremdatomionen in die Wanne (19), um eine erste fremdatominjizierte Schicht (20) des ersten Leitfähigkeitstyps auszubilden, wobei die erste fremdatominjizierte Schicht höher dotiert ist als die Wanne (19); Injizieren von Fremdatomionen in die Wanne (19), um eine zweite fremdatominjizierte Schicht (22) des zweiten Leitfähigkeitstyps oberhalb der ersten fremdatominjizierten Schicht (20) auszubilden; Durchführen einer thermischen Behandlung, um durch Diffusion der ersten und zweiten fremdatominjizierten Schicht (20, 22) gleichzeitig einen diffundierten Bereich (24) und einen Source-Bereich (25) auszubilden, wobei der diffundierte Bereich höher dotiert ist als die Wanne (19) und eine Unterseite des Source-Bereichs bedeckt; Injizieren von Fremdatomionen in die Wanne (19), um einen ohmschen Kathodenkontaktbereich (27) des ersten Leitfähigkeitstyps zwischen den Source-Bereichen (25) auszubilden, wobei der Kontaktbereich (27) höher dotiert ist als der diffundierte Bereich (24); und Ausbilden einer Metallelektrode (29) auf dem ohmschen Kathodenkontaktbereich (27) und auf der Gate-Polysiliciumschicht (16), wobei zwischen dem ohmschen Kathodenkontaktbereich (27) und der Metallelektrode (29) sowie zwischen der Gate-Polysiliciumschicht (16) und der Metallelektrode (29) eine Isolatorschicht (28) liegt.
Verfahren gemäß Anspruch 2, bei dem der erste Leitfähigkeitstyp vom p-Typ und der zweite Leitfähigkeitstyp vom n-Typ ist.
Verfahren zur Herstellung eines Leistungshalbleiterbauteils, das die Schritte aufweist: Ausbilden einer Pufferschicht (13) auf einem Halbleitersubstrat (12), wobei das Halbleitersubstrat ein hochdotiertes Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und wobei die Pufferschicht (13) ein hochdotiertes Halbleitermaterial eines zweiten Leitfähigkeitstyps aufweist; epitaktisches Aufwachsen einer schwach dotierten Halbleiterschicht (14) des zweiten Leitfähigkeitstyps auf der Pufferschicht (13); Ausbilden einer Polysiliciumschicht auf der Halbleiterschicht (14), wobei zwischen der Halbleiterschicht (14) und der Polysiliciumschicht eine Oxidschicht liegt; Ausbilden einer Photolackstruktur (17) auf der Polysiliciumschicht, um einen Wannenbereich abzugrenzen; Entfernen des Polysiliciums unter Verwendung der Photolackstruktur (17) als eine Wannen-ausbildende Maske, um eine Gate-Polysiliciumschicht (16) auszubilden; nach dem Entfernen der Photolackstruktur (17), Injizieren von Fremdatomionen in den Wannenbereich, um eine Wanne (19) des ersten Leitfähigkeitstyps in der Halbleiterschicht (14) auszubilden; Entfernen der Oxidschicht auf der Wanne (19), um eine Oxidstruktur (15) auszubilden; Injizieren von Fremdatomionen durch ein Fenster der Oxidstruktur (15) in die Wanne (19), um eine erste fremdatominjizierte Schicht (22) des zweiten Leitfähigkeitstyps auszubilden; Injizieren von Fremdatomionen durch das Fenster der Oxidstruktur (15) in die Wanne (19), um eine zweite fremdatominjizierte Schicht (20) des ersten Leitfähigkeitstyps und um gleichzeitig durch die Oxidstruktur (15) eine dritte fremdatominjizierte Schicht (26) des ersten Leitfähigkeitstyps auszubilden, wobei die dritte fremdatominjizierte Schicht (26) unterhalb der ersten fremdatominjizierten Schicht (22) und oberhalb der zweiten fremdatominjizierten Schicht (20) ausgebildet wird; Ausbilden einer Metallelektrode (29) auf der Wanne (19), wobei eine isolierende Schicht (28) zwischen der Metallelektrode (29) und der Gate-Polysiliciumschicht (16) eingefügt ist; und Durchführen einer thermischen Behandlung, um durch Diffusion der ersten, zweiten und dritten fremdatominjizierten Schicht (22, 20, 26) gleichzeitig einen Source-Bereich (25), einen diffundierten Bereich (24) zum Hemmen des Durchschalteffekts und einen ohmschen Kontaktbereich (27) auszubilden.