DE4111046C2 - MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht - Google Patents

MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht

Info

Publication number
DE4111046C2
DE4111046C2 DE4111046A DE4111046A DE4111046C2 DE 4111046 C2 DE4111046 C2 DE 4111046C2 DE 4111046 A DE4111046 A DE 4111046A DE 4111046 A DE4111046 A DE 4111046A DE 4111046 C2 DE4111046 C2 DE 4111046C2
Authority
DE
Germany
Prior art keywords
region
drain region
channel
semiconductor device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4111046A
Other languages
English (en)
Other versions
DE4111046A1 (de
Inventor
Yoshinori Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of DE4111046A1 publication Critical patent/DE4111046A1/de
Application granted granted Critical
Publication of DE4111046C2 publication Critical patent/DE4111046C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft eine Halbleitereinrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Eine derartige Halbleitereinrichtung ist bereits aus IEDM, Seiten 642-645, 1986, bekannt. Diese bekannte Halbleitereinrichtung enthält einen Drainbereich aus einem halbleitenden Substrat eines ersten Leitfähigkeitstyps, der eine erste und zweite Hauptoberfläche aufweist, einen Sourcebereich, der durch einen Dotierungsbereich vom ersten Leitfähigkeitstyp innerhalb des Drainbereichs gebildet ist und in Kontakt mit der ersten Hauptoberfläche des Drainbereichs steht, eine von einem Isolationsfilm umgebene Gateelektrode innerhalb einer ersten und U-förmig ausgebildeten Ausnehmung, die sich ausgehend von der ersten Hauptoberfläche des Drainbereichs ins Innere des Drainbereichs erstreckt und in Kontakt mit einer Seite des Sourcebereichs steht, einen vom Sourcebereich ausgehenden Kanalbereich an der Seite der ersten Ausnehmung, sowie eine Drainelektorde, die elektrisch mit der zweiten Hauptoberfläche des Drainbereichs verbunden ist.
Betrachtungen über Feldstärkenverhältnisse, die im Verarmungsbetrieb eines Transistors auftreten, gehen darüber hinaus aus IEEE E1. Dev. Lett., Vol. 12, Nr. 3 March 1991, Seiten 108-110 als bekannt hervor.
MOS-Einrichtungen im Bereich der Halbleitertechnologie wurden schon vielfach beschrieben, beispielsweise in "Modern Power Devices" von B. J. Baliga, herausgegeben von J. Wiley & Sons Inc. New York, Seite 236.
Die Fig. 1 zeigt einen Querschnitt durch eine konventionelle DMOS Halbleiterstruktur, die in der obigen Publikation beschrieben worden ist. Bei der in Fig. 1 gezeigten DMOS-Halbleiterstruktur kennzeichnen das Bezugszeichen 1 einen Drainbereich vom n⁻-Typ, das Bezugszeichen 11 eine Drainelektrode, das Bezugszeichen 2 einen Basisbereich von p-Typ, das Bezugszeichen 22 einen Kontaktbereich vom p⁺-Typ für den Basisbereich, das Bezugszeichen 3 einen Sourcebereich vom n⁺-Typ, das Bezugszeichen 33 eine Sourceelektrode, das Bezugszeichen 4 eine Gateelektrode, das Bezugszeichen 5 einen Gateisolationsfilm, das Bezugszeichen 6 einen Zwischenschicht- Isolationsfilm, das Symbol "C" einen Kanal und das Symbol "L" eine Länge dieses Kanals. Es sei darauf hingewiesen, daß der Drainbereich 1 in ohmschem Kontakt mit der Drainelektrode 11 steht.
Die Struktur eines gewöhnlichen MOSFETs ist so ausgebildet, daß mehrere Struktureinheiten, wie sie in Fig. 1 gezeigt sind, parallel zueinander in einer Oberfläche desselben Halbleiterchips liegen.
Nachfolgend wird der Betrieb des konventionellen MOSFETs nach Fig. 1 näher beschrieben.
Hierbei soll die Drainelektrode 11 mit einem positiven Potential vorgespannt sein, während die Sourceelektrode 33 geerdet ist.
Wenn das Potential der Gateelektrode gleich demjenigen der Sourceelektrode 33 ist, also beispielsweise Erdpotential, so fließt kein Strom zwischen dem Sourcebereich 3 und dem Drainbereich 1, da der Weg zwischen diesen Bereichen 1 und 3 elektrisch unterbrochen ist, und zwar infolge der Existenz des Basisbereichs 2 vom p-Typ. Wird ein vorbestimmtes positives Potential an die Gateelektrode 4 gelegt, so bildet sich eine Inversionsschicht an der Oberfläche des Gateisolationsfilm 5 benachbart zum p-Typ Basisbereich 2. Diese Inversionsschicht arbeitet als Kanal "C", so daß durch sie der Hauptstrom hindurchfließen kann, da der Sourcebereich elektrisch mit dem Drainbereich verbunden ist.
Es ist allgemein bekannt, daß ein sogenannter "Einschalt- bzw. Durchlaßwiderstand", also ein Widerstand eines Halbleiterelements per se so niedrig wie möglich sein sollte, wenn sich das Halbleiterelement im Einschaltzustand befindet. Bei der oben beschriebenen Struktur der konventionellen MOS-Einrichtung liefert ein "Kanalwiderstand" einen Hauptbeitrag zum Einschalt- bzw. Durchlaßwiderstand, wobei der Kanalwiderstand dann zutage tritt, wenn ein Strom durch die Inversionsschicht hindurchfließt, die als Kanal arbeitet. Je kürzer die Kanallänge "L" ist, je kleiner wird der Kanalwiderstand. Um so kleiner wird dann auch die Abmessung der Struktureinheit in Fig. 1. Im Ergebnis läßt sich somit die Stromkapazität pro Einheitsbereich erhöhen. Es gibt allerdings eine Grenze. Ist die Kanallänge "L" zu gering, so verringert sich auch die Spannungsfestigkeit bzw. Durchbruchsspannung dieser Einrichtung. Die Kanallänge kann daher nur auf einen erlaubten Wert verkürzt werden, der durch die Durchbruchsspannung und den Schwellenwert bestimmt ist.
Es tritt allerdings noch ein anderes Problem in dieser MOS-Struktur auf. So wird durch den Drainbereich 1, den Basisbereich 2 und den Sourcebereich 3 ein npn Bipolartransistor gebildet, der als Streueinrichtung arbeitet. Wenn eine Drainspannung mit hoher Änderung an diese Einrichtung angelegt wird, so kann der Streutransistor in den Einschaltzustand überführt werden bzw. arbeiten, was dazu führt, daß die MOS-Einrichtung zerstört wird.
Eine andere typische MOS-Struktur, die auch als "UMOS-Struktur" bezeichnet wird, ist beispielsweise in der offengelegten japanischen Patentpublikation Nr. 58-63 130 beschrieben.
Bei dieser bekannten UMOS-Struktur ist der Kanal in Tiefenrichtung (Vertikalrichtung) der Struktur ausgebildet, um auf diese Weise die Dichte der Struktureinheit zu vergrößern. Genauer gesagt liegt das Isolationsgate innerhalb einer Ausnehmung, die ausgehend von der Oberfläche des Halbleitersubstrats vertikal in das Halbleitersubstrat eingebracht worden ist. Die Ausnehmung weist eine U-förmige Gestalt auf. Dabei liegt der Kanal an den Seitenwänden dieser U-förmigen Ausnehmung.
Die Fig. 2 zeigt einen Querschnitt durch die oben beschriebene UMOS- Struktur. Dabei sind dieselben Elemente wie in Fig. 1 mit denselben Bezugszeichen versehen.
Da gemäß der in Fig. 2 gezeigten Struktur der Kanal in Vertikalrichtung der UMOS-Einrichtung ausgebildet ist, läßt sich die Abmessung der UMOS- Struktur beträchtlich reduzieren, auch wenn die Kanallänge dieselbe ist, wie bei der in Fig. 1 gezeigten MOS-Einrichtung. Im Ergebnis kann zwar der Einschalt- bzw. Durchlaßwiderstand der UMOS-Struktur verringert werden, jedoch treten immer noch dieselben Probleme wie bei der zuerst erwähnten MOS-Struktur auf, nämlich die Probleme hinsichtlich der Durchbruchsspannung und des Streutransistors.
Als MOS-Einrichtung mit kurzer Kanallänge ist bereits ein elektrostatischer Induktionstransistor (SIT) allgemein bekannt, wozu auf Seite 182 der obengenannten Publikation "Modern Power Devices" verwiesen wird. Hierbei werden als Gatestruktur sowohl ein Übergangsgate als auch ein Isolationsgate vorgeschlagen.
Bei einem elektrostatischen Induktionstransistor wird kein Dotierungsbereich vom entgegengesetzten Leitungstyp als Kanalstruktur verwendet, so daß keine Streueinrichtung gebildet wird und der Einschaltwiderstand niedrig ist, da der Hauptstrom nicht durch einen schmalen Bereich hindurchfließen muß, der eine Inversionsschicht darstellt. Andererseits kann eine herkömmliche vertikale MOSFET-Struktur, die keine Gatespannung empfängt, den Hauptstrom blockieren, bis die Drainspannung auf die Durchbruchsspannung angestiegen ist. Dagegen muß beim elektrostatischen Induktionstransistor eine Gatespannung an die Gateelektrode angelegt werden, deren Polarität entgegengesetzt zu der an der Drainelektrode ist, um den Majoritäts- bzw. Hauptstromfluß abzuschneiden. Selbst wenn eine derartige Struktur zum Abschneiden des Hauptstromflusses bei geerdeter Gateelektrode realisiert wird, wird der Hauptstromfluß zu fließen beginnen, und zwar in Übereinstimmung mit einem Anstieg der Drainspannung, da der elektrostatische Induktionstransistor an sich eine Triodencharakteristik aufweist, wodurch die Einrichtung schwierig zu steuern ist.
Wie zuvor im einzelnen beschrieben sind den konventionellen DMOS- und UMOS-Einrichtungen bestimmte Nachteile eigen. Zum einen gibt es eine Begrenzung hinsichtlich der Verkürzung der Kanallänge aufgrund der Durchbruchsspannung und des Schwellenwerts. Es ist somit sehr schwierig, den Kanalwiderstand zu verringern, der im wesentlichen den Einschalt- bzw. Durchlaßwiderstand bildet. Andererseits besteht das Risiko, daß diese Einrichtungen per se zerstört bzw. außer Betrieb gesetzt werden, und zwar aufgrund der Existenz inhärenter Stromtransistoren.
Um weiterhin den Hauptstromfluß im elektrostatischen Induktionstransistor unterbrechen zu können, muß eine Spannung an die Gateelektrode angelegt werden, deren Polarität entgegengesetzt zu der an der Drainelektrode ist. Da der elektrostatische Induktionstransistor eine Triodencharakteristik aufweist, kann der Hauptstrom in Antwort auf eine Vergrößerung der Drainspannung zu fließen beginnen. Es ist daher schwierig, den statischen Induktionswandler einwandfrei zu handhaben.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleitereinrichtung der eingangs genannten Art so weiterzubilden, daß sie einen niedrigeren Einschalt- bzw. Durchlaßwiderstand bei derselben Stromabschaltcharakteristik aufweist.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Zeichnung stellt Ausführungsbeispiele der Erfindung dar. Es zeigt
Fig. 1 einen Querschnitt durch einen konventionellen MOSFET,
Fig. 2 einen Querschnitt durch einen konventionellen UMOSFET,
Fig. 3 einen Querschnitt durch eine erste Halbleitereinrichtung nach einem ersten Ausführungsbeispiel der Erfindung,
Fig. 4A bis 4D Banddiagramme des Kanalbereichs der ersten Halbleitereinrichtung gemäß Fig. 3 sowie konventionelle Banddiagramme,
Fig. 5 eine Strom-Spannungs-Charakteristik der ersten Halbleitereinrichtung,
Fig. 6A bis 6C Banddiagramme der Kanalstruktur der ersten Halbleitereinrichtung,
Fig. 7 einen Querschnitt durch eine Modifikation der ersten Halbleitereinrichtung,
Fig. 8A bis 8F verschiedene Schritte zur Herstellung der ersten Halbleitereinrichtung,
Fig. 9 einen Querschnitt durch eine zweite Halbleitereinrichtung nach einem zweiten Ausführungsbeispiel der Erfindung,
Fig. 10A bis 10B Querschnitte durch eine dritte Halbleitereinrichtung nach einem dritten Ausführungsbeispiel der Erfindung,
Fig. 10C und 10D Banddiagramme der dritten Halbleitereinrichtung,
Fig. 11A einen Querschnitt durch eine vierte Halbleitereinrichtung nach einem vierten Ausführungsbeispiel der Erfindung,
Fig. 11B einen Querschnitt durch die vierte Halbleitereinrichtung entlang der Linie A-A in Fig. 11A,
Fig. 11C und 11D einen Querschnitt durch andere Bereiche der vierten Halbleitereinrichtung und
Fig. 12 einen Querschnitt durch eine fünfte Halbleitereinrichtung nach einem fünften Ausführungsbeispiel der Erfindung.
Grundgedanken
Die vorliegende Erfindung ist auf eine neue MOS- Einrichtung gerichtet, bei der als Kanal eine Anreicherungsschicht verwendet wird, deren spezifischer Widerstand niedriger ist als der einer Inversionsschicht, wie sie bei konventionellen MOSFET vorliegt.
In Übereinstimmung mit einer ersten Grundidee der Erfindung zur Schaffung einer Halbleitereinrichtung, beispielsweise mit UMOS-Struktur, wird ein Gateelektrodenmaterial ausgewählt, das eine solche Arbeitsfunktion aufweist, daß ein Drainbereich, dem eine isolierte Gateelektrode benachbart ist, verarmt, auch wenn die isolierte Gateelektrode geerdet ist. Ein Sourcebereich liegt benachbart zum U-förmig ausgebildeten, isolierten Gate, während eine andere U-förmige Ausnehmung benachbart zum Sourcebereich und in der Nähe des U-förmigen, isolierten Gates positioniert ist. Innerhalb dieser Ausnehmung befindet sich ein bestimmtes Metall, so daß eine Sourceelektrode erhalten wird. Das Metall und der Drainbereich benachbart zu diesem Metall bilden einen Schottky-Übergang, so daß der Drainbereich in der Nähe dieses Übergangs verarmt. Der Kanalbereich wird durch denjenigen Teil des Drainbereichs gebildet, der zwischen der isolierten Gateelektrode und dem Sourceelektrodenbereich liegt, also zwischen der isolierten Gateelektrode und dem Sourceelektrodenmetall. Somit verarmt auch der Kanalbereich. Auf diese Weise wird eine Halbleitereinrichtung erhalten, bei der niemals ein Durchgriff bzw. Durchschlag entsteht. Darüber hinaus wird auch das Verhältnis einer Kanallänge "L" zu einer Kanaldicke "H" auf einen solchen Wert eingestellt, daß auch dann der Kanal nicht geöffnet wird, wenn die Drainspannung auf eine gewünschte höhere Durchbruchsspannung vergrößert wird. Eine Leitungsschicht mit einem elektrischen Widerstand niedriger als der einer Inversionsschicht wird um eine isolierte Gateelektrode herum gebildet. Es sei daraufhingewiesen, daß die Länge "L" des Kanalbereichs gleich einer Länge ist, gemessen von einem Endteil des Sourcebereichs an dessen Drainseite bis zu einem Endteil des Sourcemetalls an der Drainseite, während die Dicke "H" des Kanalbereichs (bzw. die Breite) gleich einem Intervall zwischen einer Oberfläche des Gate-Isolationsfilms und einer Oberfläche des Sourcemetalls ist (siehe Fig. 3 bis 7).
In Übereinstimmung mit einer zweiten Grundidee weist eine Halbleitereinrichtung eine solche Struktur auf, daß ein Bereich mit entgegengesetztem Leitfähigkeitstyp bezüglich des Leitfähigkeitstyps des Drainbereichs entweder in einem Teil oder im gesamten Bereich einer Grenzfläche (Oberfläche) zwischen dem Sourceelektrodenmetall und dem Drainbereich vorhanden ist, und zwar zusätzlich zur oben beschriebenen Grundstruktur der ersten Halbleitereinrichtung (siehe Fig. 9), wobei der genannte Bereich vom entgegengesetzten Leitungstyp nicht gegenüber der isolierten Gateelektrode positioniert ist. Dieser Bereich liegt darüber hinaus im Drainbereich. Bei diesem zweiten Ausführungsbeispiel wird ein Leckstrom vom Schottky-Übergang reduziert, wenn der Stromfluß des Hauptstroms unterbrochen wird.
Gemäß einer dritten Grundidee der vorliegenden Erfindung weist eine Halbleitereinrichtung eine solche Struktur auf, daß ein Teil des Sourceelektrodenmetalls in Kontakt mit einer Oberfläche des Isolationsfilms steht, der die Gateelektrode abdeckt. Dieses Merkmal ist zusätzlich bei der erwähnten ersten Basisstruktur vorhanden (siehe Fig. 10). Beim dritten Aufbau läßt sich daher die Verunreinigungs- bzw. Dotierungsdichte des Kanalbereichs auf einen Wert einstellen, der viermal größer ist als der des Kanalbereichs der in Fig. 3 gezeigten Struktur unter der Bedingung, daß die Dicken "H" beider Kanäle (Fig. 3 und 10) einander gleich sind. Der sich ergebende Widerstand bzw. spezifische Widerstand der Anreicherungsschicht läßt sich dadurch weiter herabsetzen.
Entsprechend einer vierten Grundidee der Erfindung weist eine Halbleitereinrichtung zusätzlich bei der zuerst erwähnten Grundstruktur das Merkmal auf (siehe Fig. 11), daß ein Verunreinigungs- bzw. Dotierungsbereich mit entgegengesetztem Leitfähigkeitstyp bezüglich des Leitfähigkeitstyps des Drainbereichs, der elektrisch mit einem Sourceelektrodenmetall verbunden ist, in einem Teil einer Grenzfläche zwischen dem Isolationsfilm zur Abdeckung der Gateelektrode und der Drainelektrode vorhanden ist. Der Verunreinigungsbereich vom entgegengesetzten Leitfähigkeitstyp liegt z. B. zwischen dem Gateisolationsfilm, dem Sourceelektrodenmetall und auf dem Drainbereich. Da sich Löcher, die sich an der Oberfläche des Isolationsgates angesammelt haben, in den oben beschriebenen Verunreinigungsbereich hineingesaugt werden, entsteht keine Inversionsschicht an der Grenzfläche des Gateisolationsfilms, so daß praktisch keine Gefahr besteht, daß sich das Potential dieser Grenzfläche des Gateisolationsfilms vergrößert.
Schließlich weist nach einer fünften Grundidee der Erfindung eine Halbleitereinrichtung eine Struktur auf, bei der zusätzlich zur oben beschriebenen Grundstruktur ein Halbleiterbereich von entgegengesetztem Leitfähigkeitstyp bezüglich des Leitfähigkeitstyps des Drainbereichs wenigstens in einem Teil zwischen der Drainelektrode und dem Drainbereich (siehe Fig. 12) vorhanden ist. Bei der fünften Struktur wird der Vorteil erhalten, daß ein Hochgeschwindigkeits-Schaltbetrieb möglich ist, da sich injizierte Ladungsträger nicht in der Nähe der Elektrode ansammeln.
Struktur der ersten Halbleitereinrichtung
In der Fig. 3 ist ein Querschnitt einer Halbleitereinrichtung (MOS-Einrichtung) 1000 nach einem ersten bevorzugten Ausführungsbeispiel der Erfindung dargestellt. Es sei darauf hingewiesen, daß diese erste Halbleitereinrichtung 1000 aus Silizium hergestellt ist und auf der ersten Grundidee beruht.
Bei der ersten Halbleitereinrichtung nach Fig. 3 bezeichnen das Bezugszeichen 1 einen Drainbereich vom n⁻-Typ, das Bezugszeichen 11 eine Drainelektrode, das Bezugszeichen 3 einen Sourcebereich vom n⁺-Typ, das Bezugszeichen 33 ein Metall, das als Sourceelektrode dient (nachfolgend als "Sourceelektrodenmetall" bezeichnet), das Bezugszeichen 4 eine Polysilizium- Gateelektrode vom p⁺-Typ, das Bezugszeichen 5 einen Gateisolationsfilm, das Bezugszeichen 6 einen Zwischenschicht-Isolationsfilm und das Bezugszeichen 7 eine Seitenwand zur Bildung eines Kanalbereichs. Es sei darauf hingewiesen, daß das Symbol "L" eine "Kanallänge" und das Symbol "H" eine "Kanalbreite" bzw. "Kanaldicke" bezeichnen, die sehr wichtige Größen bei der Halbleitereinrichtung nach der Erfindung darstellen. Aus Gründen der Bequemlichkeit werden sowohl die Gateelektrode 4 als auch der Gateisolationsfilm 5 als "isoliertes Gate" bezeichnet.
Wie anhand der Fig. 3 zu erkennen ist, ist das Sourceelektrodenmetall 33 in Ausnehmungen eingebettet, die vertikal im Substrat der ersten Halbleitereinrichtung 1000 verlaufen, derart, daß dieses Sourcemetall 33 parallel zum Isolationsgate (4 und 5) verläuft. Auf diese Weise wird erreicht, daß der Kanalbereich verarmt, selbst wenn die Gateelektrode 4 unter Erdpotential steht, und zwar sowohl infolge des Schottky-Sperrschichteffekts zwischen dem Kanalbereich und dem Sourcemetall als auch aufgrund der unterschiedlichen Arbeitsfunktion des Materials der Gateelektrode 4 und des Materials des Drainbereichs 1. Eigentlich ist keine klare Unterscheidung vorhanden hinsichtlich der Grenze zwischen dem Drainbereich und dem Kanalbereich, der einem Teil des Drainbereichs entspricht. Der Kanalbereich kann daher so definiert werden, daß er einem Bereich entspricht, der eine Unterbrechung eines Stroms bewirkt, der durch einen Source-zu-Drain-Weg hindurchfließt, welcher zwischen dem Isolationsgate und dem Sourcemetall 33 innerhalb des Drainbereichs liegt.
Wie noch im einzelnen erläutert wird, wird ein Verhältnis der Länge "L" des Kanalbereichs zur Dicke "H" des Kanalbereichs so gewählt, daß beispielsweise wenigstens annähernd die Beziehung L/H<2 gilt, so daß der Kanalbereich niemals öffnet, auch wenn die Drainspannung auf eine gewünschte höhere Durchbruchsspannung ansteigt.
Arbeitsprinzip der ersten Halbleitereinrichtung
Zu Vergleichszwecken sind in den Fig. 4A und 4B Bandstrukturdiagramme des Abschnitts entlang der Linie A-A der in Fig. 1 gezeigten konventionellen Halbleitereinrichtung dargestellt. Die Fig. 4A und 4B repräsentieren somit Bandstrukturen des Kanalbereichs im konventionellen n-Kanal MOSFET. Genauer gesagt, zeigt die Fig. 4A einen sogenannten cut-off-Zustand hinsichtlich der Gatespannung, also einen Unterbrechungszustand, wobei die Gatespannung VG=0 Volt beträgt. Dagegen repräsentiert Fig. 4B den Leitungszustand, bei dem eine vorbestimmte, positive Spannung an das Isolationsgate angelegt wird. Es sei darauf hingewiesen, daß die Gateelektrode aus Polysilizium vom p⁺-Typ hergestellt ist, um die Verhältnisse leichter mit der Erfindung vergleichen zu können.
Beim sogenannten cut-off-Zustand (Unterbrechungszustand) gemäß Fig. 4A ist das Potential an der Grenzfläche zwischen dem p⁺-Typ Basisbereich und dem Isolationsfilm niedrig, so daß keine Elektronen hindurchtreten können. Im Gegensatz dazu wird im Leitungszustand nach Fig. 4B eine vorgewählte, positive Spannung an die Gateelektrode angelegt, so daß sich das Potential an der Grenzfläche erhöht. Es kann sich somit die Inversionsschicht herausbilden.
Die Fig. 4C und 4D illustrieren Bandstrukturdiagramme des Abschnitts entlang der Linie A-A der in Fig. 3 gezeigten ersten Halbleitereinrichtung. Mit anderen Worten repräsentiert Fig. 4C eine Bandstruktur der ersten Halbleitereinrichtung im Ausschaltzustand vergleichbar mit Fig. 4A, während die Fig. 4D eine andere Bandstruktur der ersten Halbleitereinrichtung im Leitungszustand (Einschaltzustand) repräsentiert, vergleichbar mit Fig. 4B. Dabei definiert die Linie A-A einen Bereich, der hinreichend nicht nur vom Sourcebereich sondern auch vom Drainbereich getrennt ist. Dieser Bereich wird daher nur durch das Isolationsgate und den Schottky-Übergang beeinflußt. Darüber hinaus ist auch der Kanalbereich vom n⁻-Typ, was einen Unterschied zum konventionellen MOSFET darstellt, wobei auch die Verunreinigungs- bzw. Dotierungsdichte hinreichend klein ist.
Im Ausschaltzustand gemäß Fig. 4C wird das Potential des Kanalbereichs herabgesetzt, und zwar durch den Schottky-Übergang und durch die Wirkung des p⁺-Polysiliziums. Dabei ist das Gate geerdet, ähnlich wie in Fig. 4A, was zu einer Verarmung des Kanalbereichs führt, so daß keine Elektronen hindurchtreten können. Dagegen wird im Leitungszustand nach Fig. 4D das Potential an der Grenzfläche des Isolationsfilms erhöht, und zwar in Antwort auf das Gatepotential, so daß sich eine Anreicherungsschicht herausbildet, die zum Leitungszustand führt. In diesem Zustand sind nur die Anreicherungsschicht und die Verarmungsschicht innerhalb des Kanalbereichs vorhanden, so daß sich die meisten Leitungselektronen nur in der Grenzfläche des Gateisolationsfilms befinden.
Nachfolgend wird der Betrieb der ersten MOS-Einrichtung näher beschrieben. Die Fig. 5 zeigt eine Strom-Spannungscharakteristik dieser ersten MOS-Einrichtung 1000.
Es sei darauf hingewiesen, daß die Sourceelektrode 33 geerdet ist, während die Drainelektrode 11 durch ein positives Potential vorgespannt ist.
Wird zunächst das Gate geerdet, so fließt kein Strom durch die erste MOS- Einrichtung hindurch. Legt man das Verhältnis von Kanallänge "L" zu Kanalbreite "H" auf einen geeigneten Wert (dieses Verhältnis L/H ist größer als ein vorbestimmter Wert), so wird der Kanal nicht mehr geöffnet, auch wenn die Drainspannung bis auf die Durchbruchspannung von Silizium ansteigt, wie die Kurve 5-C von Fig. 5 erkennen läßt.
Wird anschließend ein hinreichend höheres, positives Potential als Gatespannung angelegt, um die Anreicherungsschicht im Bereich des Isolationsgates zu bilden, so wird der Sourcebereich 3 elektrisch mit dem Drainbereich 1 verbunden, und zwar über die Anreicherungsschicht, so daß ein Strom durch den Kanalbereich hindurchfließt. Da die Anreicherungsschicht im Kanalbereich eine hinreichende Dichte von Leitungselektronen aufweist, zeigt die resultierende Strom-Spannungscharakteristik keine Sättigung, wie anhand der Kurve 5-A von Fig. 5 zu erkennen ist.
Wird ein relativ niedriges, positives Potential an das Gate angelegt, wird lediglich eine dünnere Anreicherungsschicht im Bereich des Isolationsgates erhalten, so daß der Stromfluß begrenzt ist, und zwar durch die Mobilität bzw. Beweglichkeit der Leitungselektronen, die innerhalb dieser dünnen Anreicherungsschicht vorhanden sind. Die entsprechende Strom-Spannungscharakteristik zeigt eine Sättigungseigenschaft, wie die Kurve 5-B in Fig. 5 verdeutlicht. Der Grund, warum der Drainstrom nur langsam größer wird in Übereinstimmung mit einer Erhöhung der Drainspannung gemäß Kurve 5-B liegt darin, daß der Kanalbereich durch das Drainfeld beeinflußt wird, wodurch sich ein Abstand, unter dem die Anreicherungsschicht zu liegen kommt, leicht verkürzt.
Verschiedene Bedingungen zur Realisierung gewünschter Strom-Abschalt- Zustände
Die Fig. 6A bis 6C repräsentieren Banddiagramme für einen Abschnitt der ersten MOS-Einrichtung entlang der Linie A-A in Fig. 3. Dabei sind der Einfachheit halber nur eine untere Linie in einem Leitungsband eines Halbleiterbereichs, eine Schottky-Barriere und ein Isolationsfilm dargestellt.
In Fig. 6 bedeutet das Symbol "ΦG" eine Potentialhöhe an einem unteren Ende eines Leiters aus Polysilizium vom p⁺-Typ, das als Gateelektrode arbeitet, wobei das Potential "ΦG" den Fermi-Pegel angibt, das Symbol "ΦB" eine Barrierenhöhe eines Schottky-Übergangs zwischen einem Kanalbereich und dem Sourcemetall 33, das Symbol "Eg" eine Bandlücke von Silizium und das Symbol "tox" die Dicke eines Isolationsfilms. Dabei liegt die Gateelektrode auf Erdpotential in Fig. 6.
Wie bereits zuvor erwähnt, geben die Fig. 6A bis 6C verschiedene Zustände an, um bessere Stromabschaltzustände der Kanalstrukturen nach der Erfindung zu erzielen.
Die Fig. 6A zeigt einen solchen Zustand, bei dem die Potentialverteilung am Kanalabschnitt weder ein Maximum (hohen Peak) noch ein Minimum (niedrigen Peak) aufweist, was dadurch erreicht wird, daß bestimmte Werte für die Kanaldicke "H" und auch für die Verunreinigungs- bzw. Dotierungsdichte "ND" ausgewählt werden. Es existert ebenfalls kein Bereich, in welchem Majoritätsträger im Kanalbereich konzentriert sind.
Die Fig. 6B illustriert einen Zustand, bei dem ebenfalls keine Majoritätsträger vorhanden sind, obwohl ein Potentialmaximum im Kanalabschnitt erscheint, da ein Maximalwert kleiner ist -Eg/2, wenn der Fermi-Pegel als Referenzpegel ausgewählt wird.
Dagegen repräsentiert die Fig. 6C einen Zustand, bei dem Majoritätsladungsträger in einem Bereich konzentriert sind, wenn ein Maximalwert größer ist als -Eg/2, und zwar bei verarmtem Kanal. In diesem Zustand wird ein großer Stromanteil als Leckstrom fließen.
Da die Halbleitereinrichtungen nach der Erfindung auf solche mit normalem Abschaltverhalten gerichtet sind, müssen die Verunreinigungs- bzw. Dotierungsdichte "ND" des Kanalbereichs und die Kanaldicke "H" so gewählt werden, daß sich der in Fig. 6C gezeigte Zustand nicht herausbildet. Diese Bedingung läßt sich leicht durch Lösung einer Poisson-Gleichung verifizieren. Ist beispielsweise die Verunreinigungs- bzw. Dotierungsdichte "ND" des Kanalbereichs zu 1×10¹⁵ cm⁻³ gewählt, so ist die Kanaldicke "H" kleiner als 1,07 µm oder gleich diesem Wert. Ist dagegen die Verunreinigungs- bzw. Dotierungsdichte "ND" größer gewählt, so ist die Kanaldicke "H" kleiner.
Das Potential am Kanalbereich angrenzend zum Sourcebereich gemäß Fig. 1 wird durch den Einfluß des Sourcebereichs vergrößert. Durch Berechnungen konnte herausgefunden werden, daß dieser beeinflußte Bereich bzw. Teil nur bis zu einem Abstand reicht, der im wesentlichen gleich der Kanaldicke "H" ist und vom Sourcebereich zum Zentrum des Kanalbereichs gerichtet ist, und zwar innerhalb eines Bereichs, in welchem die oben beschriebenen verschiedenen Zustände nach Fig. 6 erfüllt sind, unabhängig von anderen Bedingungen.
Im Falle des ersten bevorzugten Ausführungsbeispiels nach der Erfindung wird der an der Drainseite liegende Teil des Kanals, an welchem der potentialerhöhende Einfluß vorhanden ist, nur bis zu einem Abstand reichen, der im wesentlichen gleich der Kanaldicke ist, auch wenn eine Spannung bis herauf zum Avalanche-Durchbruchszustand des Siliziums an die Drainelektrode angelegt wird.
Um zu erreichen, daß der Kanal der ersten MOS-Einrichtung nicht öffnet bzw. nicht leitend wird, auch wenn die Drainspannung bis herauf zu einer gewünschten höheren Durchbruchsspannung vergrößert wird, muß beim bevorzugten Ausführungsbeispiel der Erfindung die Kanallänge "L" 2,0 bis 2,5mal größer sein als die Kanaldicke "H", vorzugsweise 3 bis 4mal größer als die Kanaldicke "H". In Übereinstimmung mit dem ersten Ausführungsbeispiel wird daher im Falle einer Kanaldicke "H" von 300 Nanometern die Kanallänge "L" zu 1 bis 1,2 µm gewählt, während im Falle einer Kanaldicke "H" von 100 Nanometern die Kanallänge "L" zu 0,3 bis 0,4 µm gewählt wird.
Obwohl bei der ersten MOS-Einrichtung nach Fig. 3 die Tiefe des Isolationsgates gleich derjenigen des Sourceelektrodenmetalls 33 ist, kann nach Fig. 7 die Tiefe des Sourceelektrodenmetalls 33 auch geringer sein im Vergleich zur Tiefe des Sourceelektrodenmetalls 33 nach Fig. 3. Eine derart abgewandelte MOS-Einrichtung 1100 ist in Fig. 7 dargestellt. Da sowohl das elektrische Feld, das am Boden dieses Sourcemetalls 33 anliegt, und auch der Kanal entspannt sind, läßt sich die erlaubte Durchbruchsspannung vergrößern, während andererseits die Kanallänge "L" auf etwa die Hälfte der in Fig. 3 gezeigten Kanallänge verkürzt wird.
Werden darüber hinaus Eckbereiche des Sourcemetalls 33 und der Isolationsgateelektrode 4 nicht spitzwinkelig ausgebildet sondern abgerundet, so läßt sich das daran angreifende elektrische Feld ebenfalls abschwächen.
Bei jedweder Modifikation sollte das Verhältnis von Kanallänge "L" zu Kanaldicke "H" so gewählt werden, daß der Kanal nicht öffnet, auch wenn die Drainspannung auf eine gewünschte höhere Durchbruchsspannung vergrößert wird.
Herstellung der ersten MOS-Einrichtung
Anhand der Fig. 8A bis 8F wird nachfolgend die Herstellung der in Fig. 3 gezeigten ersten MOS-Einrichtung 1000 näher beschrieben.
In einem ersten Schritt gemäß Fig. 8A wird ein Maskierungsmaterial 100 auf einer Oberfläche eines n⁻-Typ Siliziumsubstrats angeordnet. Sodann wird eine Ausnehmung durch das Maskierungsmaterial in das Substrat hineingeätzt, die zur Bildung eines U-förmig ausgebildeten Isolationsgates dient. Der Ätzvorgang wird so ausgeführt, daß die Ausnehmung im wesentlichen senkrecht zur Oberfläche des Substrats verläuft, wobei ein richtungsabhängiger Trockenätzvorgang zur Anwendung kommt.
Im nächsten Schritt gemäß Fig. 8B wird ein Gateoxidfilm 5 an der inneren Wand dieser Ausnehmung gebildet. Sodann wird Polysilizium 4 vom p⁺-Typ in die Ausnehmung eingebracht, wonach eine Oberfläche des niedergeschlagenen Polysiliziums 4 geätzt wird, damit sie eben wird. Die Oberfläche dieses Polysiliziums 4 vom p⁺-Typ, das als Gateelektrode arbeitet, wird schließlich oxidiert, so daß ein isoliertes Gate erhalten wird.
In einem weiteren Schritt nach Fig. 8C wird das Maskierungsmaterial 100 entfernt, während das freigelegte Siliziumsubstrat 1 weggeätzt wird, um einen Teil des isolierten Gates freizulegen.
In einem weiteren Schritt gemäß Fig. 8D wird ein anderes Maskierungsmaterial auf die so erhaltene Oberfläche niedergeschlagen, das beispielsweise ein Phosphorsilikatglas sein kann. Dieses Maskierungsmaterial 7 wird so aufgebracht, daß es überall dieselbe Dicke aufweist, und zwar sowohl oberhalb des isolierten Gates als auch an den Seitenwänden des freigelegten isolierten Gates. Das Maskierungsmaterial 7 weist also dieselbe Dicke auf wie die des flachen Teils, auch an den Seitenwänden des freigelegten isolierten Gates. Wird die resultierende Halbleitereinrichtung anschließend für eine kurze Zeit erhitzt, so bildet sich durch Diffusion von Verunreinigungen aus dem phosphorisierten Glas bzw. Phosphorsilikatglas innerhalb des Substrats 1 ein n⁺-Bereich, der als Sourcebereich 3 dient. Dieser Sourcebereich 3 läßt sich aber auch durch Ioneninjektion oder durch Verwendung von anderem Maskierungsmaterial herstellen.
Im darauffolgenden Schritt gemäß Fig. 8E wird das oben beschriebene Maskierungsmaterial 7 weggeätzt. Dieses genannte Maskierungsmaterial 7 verbleibt dann nur noch an den Seitenwänden des freigelegten isolierten Gates. In Übereinstimmung mit der Erfindung kann die Kanaldicke "H" des Halbleiterelements durch Einstellung der Dicke des Maskierungsmaterials 7 präzise gesteuert werden. Die jetzt genannte Dicke ist hier die Breite des Maskierungsmaterials 7 in Querrichtung, wie die Fig. 8E erkennen läßt, also die Breite parallel zur Substratoberfläche.
Zuletzt wird gemäß Fig. 8F das Maskierungsmaterial 7 an den Seitenwänden des Gates als Maskierungsmaterial verwendet, wenn das Siliziumsubstrat vertikal geätzt wird, und zwar unter Anwendung eines richtungsabhängigen Trockenätzvorgangs. Auf diese Weise wird eine Furche für das Sourceelektrodenmetall gebildet.
Sodann wird Sourcemetall im Vakuum niedergeschlagen, um die in Fig. 3 gezeigte Basisstruktur für die erste MOS-Einrichtung 1000 zu erhalten. Die Ausnehmung läßt sich aber auch in anderer Weise mit dem Sourcemetall füllen, beispielsweise durch einen geeigneten Strukturierungsprozeß.
Das Sourcemetall bildet einen Schottky-Übergang mit dem Siliziumsubstrat, das als Drainbereich 1 arbeitet, wobei das Sourcemetall mit dem Sourcebereich an der Oberfläche in ohmschem Kontakt steht. Darüber hinaus kann eine flache bzw. ebene Struktur des isolierten Gates als eine Streifenstruktur hergestellt werden, wobei die Struktur aber auch maschenartig sein kann.
Bei der ersten Halbleitereinrichtung nach der Erfindung mit dem oben beschriebenen Aufbau läßt sich der Kanalwiderstand etwa 10mal weiter verringern als bei einem konventionellen MOSFET und zwar aus folgenden Gründen:
A) Obwohl die Einrichtung nur eine geringe Kanallänge aufweist, besitzt sie eine hinreichende Kanalunterbrechungscharakteristik, wie dies auch beim konventionellen MOSFET der Fall ist.
B) Der Kanal dieser Einrichtung wird durch die Anreicherungsschicht gebildet deren spezifischer Widerstand geringer ist als derjenige der Inversionsschicht, welche üblicherweise als Kanalsystem im konventionellen MOSFET verwendet wird.
C) Nur ein Photoprozeß ist erforderlich, um die Grundstruktur nach Fig. 3 zu erhalten. Der Kanal wird in Tiefenrichtung des Halbleitersubstrats gebildet, so daß eine kleine Struktureinheit erhalten wird und sich die Kanaldichte vergrößern läßt.
Aufbau der zweiten Halbleitereinrichtung
Die Fig. 9 zeigt einen Querschnitt durch eine Halbleitereinrichtung 2000 nach einem zweiten bevorzugten Ausführungsbeispiel der Erfindung.
Die zweite Halbleitereinrichtung 2000 gemäß Fig. 9 ist ähnlich wie die erste Halbleitereinrichtung 1000 gemäß Fig. 3 aufgebaut, weist aber zusätzlich das Merkmal auf, daß ein Verunreinigungs- bzw. Dotierungsbereich 10 vom p⁺-Typ an der Grenzfläche des Sourceelektrodenmetalls 33 gebildet ist, die dem isolierten Gate nicht gegenüberliegt. Der Bereich 10 liegt vielmehr dem Bereich des Sourceelektrodenmetalls 33 gegenüber, der direkt in Kontakt mit dem Drainbereich 1 steht, also demjenigen Bereich, der die unterste Ebene des Metalls 33 in Fig. 9 bildet. Der Bereich 10 selbst liegt innerhalb des Drainbereichs 1.
Durch die Verwendung des Dotierungsbereichs 10 vom p⁻-Typ läßt sich ein Leckstrom beträchtlich reduzieren, der vom Schottky-Übergang kommt und dann erzeugt wird, wenn der Hauptstrom unterbrochen wird.
Aufbau der dritten Halbleitereinrichtung
Die Fig. 10A bis 10D zeigen den Aufbau einer Halbleitereinrichtung 3000 in Übereinstimmung mit einem dritten Ausführungsbeispiel der Erfindung. Die Fig. 10A zeigt einen Querschnitt der dritten Halbleitereinrichtung 3000, während die Fig. 10B einen Querschnitt durch die dritte Halbleitereinrichtung 3000 entlang der Linie A-A von Fig. 10A zeigt. Dagegen stellt die Fig. 10C ein Bandstrukturdiagramm des Abschnitts entlang der Linie B-B von Fig. 3 dar, während die Fig. 10D ein Bandstrukturdiagramm des Abschnitts entlang der Linie B-B von Fig. 10A darstellt.
Der Aufbau der dritten Halbleitereinrichtung 3000 weist das Merkmal auf, daß im Vergleich zur Grundstruktur der ersten Halbleitereinrichtung 1000 gemäß Fig. 3 ein Teil des Sourceelektrodenmetalls 33 in direktem Kontakt mit dem Gateisolationsfilm 5 steht, insbesondere in Vertikalrichtung, wie die Fig. 10B erkennen läßt.
Im Prinzip betrifft die Halbleitereinrichtung nach der vorliegenden Erfindung eine unipolare Einrichtung. Im Falle der ersten Halbleitereinrichtung 1000 ist der Stromträger ein Elektron. Es besteht jedoch das Risiko, daß sich der Kanal öffnen kann. Werden mit anderen Worten Löcher in der Verarmungsschicht erzeugt, so kann ein Teil dieser Löcher durch das Sourcemetall 33 angesaugt werden, während andere Löcher in der Umgebung des isolierten Gates durch das isolierte Gate angesaugt werden und eine Inversionsschicht bilden. Sie fließen dann in den Kanalbereich hinein. Im Ergebnis wird das Potential an der Oberfläche des Isolationsfilms 5 benachbart zum Kanalbereich vergrößert, so daß sich dadurch der Kanal öffnen kann. Wird das Potential am Isolationsfilm 5 innerhalb des Kanalbereichs größer als die gegenüberliegende Schottky-Barriere, so fließen die Löcher in die Sourceelektrode. Unter diesen Umständen läßt sich die Bedingung, daß sich der Kanal nicht öffnen soll, durch die nachfolgende Formel (1) ausdrücken:
Diese Bedingung wird nachfolgend unter Bezugnahme auf die Fig. 10C und 10D näher erläutert.
Die Fig. 10C zeigt ein Bandstrukturdiagramm des Abschnitts der ersten MOS-Einrichtung 1000 gemäß Fig. 3 entlang der Linie A-A, während die Fig. 10D ein Bandstrukturdiagramm eines Kanalteils gemäß Fig. 10A darstellt, und zwar entlang der Linie B-B von Fig. 10A.
Die Bandstruktur des Kanalbereichs von Fig. 3 ist in Fig. 10C durch die gestrichelte Linie gezeigt. Dies ist derselbe Zustand wie in Fig. 6A. Werden Löcher an der Grenzfläche des Isolationsfilms gesammelt, so erhöht sich das Potential an dieser Isolationsfilm-Grenzfläche. Steigt das Potential herauf bis zu einem Zustand, der durch die durchgezogene Linie In Fig. 10C dargestellt ist, so beginnen die Löcher in die Seite des Schottky-Übergangs zu fließen. Ist auch unter einer solchen Bedingung das Potential an der Grenzfläche in Übereinstimmung mit Teil im Kanal beim Maximumpotential kleiner als -Eg/2, so wird klar, daß der Kanal niemals öffnen kann.
Die Fig. 10A und 10B lassen andererseits erkennen, daß das Potential an der Oberfläche des Isolationsfilms des Kanalbereichs benachbart zu ihm nicht höher wird als die Schottky-Barriere der Sourceelektrode, wenn das Sourcemetall 33 in Kontakt mit dem Isolationsfilm 5 steht. Selbst wenn also, wie in Fig. 10D dargestellt ist, Löcher an der Grenzfläche des Isolationsfilms gesammelt werden, so daß das Potential ansteigt, verbleibt das Potential, unter der durch die durchgezogene Linie in Fig. 10D dargestellten Bedingung, ähnlich zu Fig. 10C. Das Maximumpotential erscheint daher im mittleren Bereich des Kanals. Ist jedoch dieses Potential kleiner als -Eg/2, so öffnet sich der Kanal nicht. Wird dieser Zustand durch eine Formel ausgedrückt, so läßt sich der erlaubte Bereich für das Potential wie folgt definieren:
Wie ein Vergleich beider Formeln (1) und (2) zeigt, ist bei Anwendung dieser Methode eine Dotierungs- bzw. Verunreinigungsdichte des Kanalbereichs erlaubt, die viermal höher sein kann als die bei der ersten Halbleitereinrichtung nach Fig. 3 für den Fall, daß die Kanaldicken "H" beider Halbleitereinrichtungen einander gleich sind. Im Ergebnis läßt sich der elektrische spezifische Widerstand der Anreicherungsschicht weiter herabsetzen.
Aufbau der vierten Halbleitereinrichtung
Eine Halbleitereinrichtung 4000 nach einem vierten Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 11 beschrieben. Dabei zeigen Fig. 11A einen Querschnitt durch die vierte Halbleitereinrichtung 4000, Fig. 11B einen Querschnitt durch die vierte Halbleitereinrichtung 4000 entlang der Linie A-A von Fig. 11A, Fig. 11C einen anderen Querschnitt der Halbleitereinrichtung 4000 und Fig. 11D einen Querschnitt durch einen Endbereich dieses Halbleiterelements.
Die Strukturen nach den Fig. 11A und 11B weisen das Merkmal auf, daß ein Bereich 200 vom p⁻-Typ verwendet wird, der elektrisch mit dem Sourcebereich 3 verbunden ist, und zwar anstelle des Teils des Sourcemetalls 33, welches direkt in Kontakt mit dem Isolationsfilm 5 bei der dritten Halbleitereinrichtung 3000 von Fig. 10A steht. Da in Übereinstimmung mit dem Aufbau der vierten Halbleitereinrichtung 4000 die an der Oberfläche des isolierten Gates angesammelten Löcher zu diesem p⁻-Typbereich 200 gezogen werden, bildet sich keine Inversionsschicht an der Grenzfläche des Gateisolationsfilms, so daß dort auch keine Potentialerhöhung auftritt.
Der oben beschriebene p⁻-Typbereich 200 kann auch am Boden des isolierten Gates gebildet werden und kann mit der Sourceelektrode in einem anderen Bereich verbunden sein, was zu einer Abweichung von der Grundstruktur 1000 in Fig. 3 führt, wie die Fig. 11C erkennen läßt.
Die Fig. 11D zeigt einen Querschnitt durch einen Endbereich eines Elements, entlang der Linie B-B in Fig. 3, wobei das Element eine streifenförmige Gatestruktur aufweist und dieselbe Querschnittstruktur wieder das in Fig. 3 gezeigte Element. Zur Herstellung eines Kontakts wird ein Bereich 202 vom p⁺-Typ verwendet.
Wie aus der vorangegangenen Beschreibung hervorgeht, kann ein mit der Sourceelektrode 33 verbundener pheripherer Schutzring zur Bildung des p⁻-Typbereichs 200 verwendet werden, welcher in Kontakt mit einem Endteil des isolierten Gates steht.
Aufbau der fünften Halbleitereinrichtung
Fig. 12 zeigt einen Querschnitt durch eine Halbleitereinrichtung 5000 in Übereinstimmung mit einem fünften bevorzugten Ausbildungsbeispiel der Erfindung.
Die fünfte Halbleitereinrichtung 5000 weist das Merkmal auf, daß zusätzlich zur Basisstruktur 1000 von Fig. 3 ein p⁺-Typbereich 101 zwischen dem Drainbereich 1 und der Drainelektrode 11 liegt.
Unter Betriebsbedingungen des fünften Elements wird der Drainbereich 1 auf einen höheren Injektionspegel von Minoritäts-Ladungsträgern gebracht, wodurch sich die elektrische Leitfähigkeit des fünften Elements 5000 beträchtlich verringert. Ein Teil der injizierten Löcher verschwindet innerhalb des Drainbereichs 1, während die verbleibenden Löcher in den Sourcebereich 33 hineinfließen, der in Kontakt mit dem Drainbereich 1 steht.
Diese fünfte Halbleitereinrichtung 5000 weist insbesondere den Vorteil auf, daß sich die Stromkapazität beträchtlich vergrößern läßt, und zwar unter Heranziehung des Leitfähigkeits-Modulationseffekts, während andererseits die injizierten Minoritäts-Ladungsträger nicht im Bereich der Elektrode gesammelt werden. Trotzdem tritt auch hier eine sehr kleine Akkumulation von Minoritäts-Ladungsträgern auf. Als Konsequenz hieraus kann das fünfte Element 5000 im Vergleich mit dem normalen Bipolar-Element als Hochgeschwindigkeits-Schaltelement konstruiert sein.

Claims (9)

1. Halbleitereinrichtung mit
  • - einem Drainbereich (1) aus einem halbleitenden Substrat eines ersten Leitfähigkeitstyps, der eine erste und eine zweite Hauptoberfläche aufweist,
  • - einem Sourcebereich (3), der durch einen Dotierungsbereich vom ersten Leitfähigkeitstyp innerhalb des Drainbereichs (1) gebildet ist und in Kontakt mit der ersten Hauptoberfläche des Drainbereichs (1) steht,
  • - einer von einem Isolationsfilm (5) umgebende Gateelektrode (4) innerhalb einer ersten und U-förmig ausgebildeten Ausnehmung, die sich ausgehend von der ersten Hauptoberfläche des Drainbereichs (1) ins Innere des Drainbereichs (1) erstreckt und in Kontakt mit einer Seite des Sourcebereichs (3) steht,
  • - einem vom Sourcebereich (3) ausgehenden Kanalbereich an der Seite der ersten Ausnehmung, und
  • - einer Drainelektrode (11), die elektrisch mit der zweiten Hauptoberfläche des Drainbereichs (1) verbunden ist,
    dadurch gekennzeichnet, daß:
  • - eine zweite Ausnehmung vorhanden ist, die sich ausgehend von der ersten Hauptoberfläche ins Innere des Drainbereichs (1) erstreckt und so positioniert ist, daß sie in Kontakt mit der anderen Seite des Sourcebereichs (3) steht, wobei ein als Sourceelektrode dienendes Metall (33) in die zweite Ausnehmung eingebracht ist, um einen Schottky-Übergang mit dem Drainbereich (1) zu bilden und
  • - der Kanalbereich durch denjenigen Teil des Drainbereichs (1) gebildet ist, der zwischen der Gateelektrode (4) und dem Metall (33) der Sourceelektrode liegt, wobei eine Verarmung des Kanalbereichs sowohl aufgrund des Unterschieds der Arbeitsfunktionen des Materials für die Gateelektrode (4) und desjenigen für den Kanalbereich als auch aufgrund des Schottky-Übergangs zwischen dem Kanalbereich und dem Metall der Sourceelektrode erhalten wird, wenn wenigstens das Potential an der Gateelektrode (4) gleich demjenigen an der Sourceelektrode ist, und wobei ferner ein Verhältnis von Kanalbereichslänge (L) zu Kanalbereichsdicke (H) auf einen solchen Wert eingestellt ist, daß selbst dann, wenn eine Spannung an der Drainelektrode (11) auf eine gewünschte Durchbruchsspannung erhöht wird, der Kanalbereich nicht in den Leitungszustand überführt wird.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Länge des innerhalb des Drainbereichs (1) eingebetteten Sourceelektrodenmetalls (33) im wesentlichen gleich der Länge der innerhalb des Drainbereichs (1) eingebetteten Gateelektrode (4) ist, jeweils senkrecht zu den Hauptoberflächen des Drainbereichs (1) gesehen.
3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Länge des innerhalb des Drainbereichs (1) eingebetteten Sourceelektrodenmetalls (33) kürzer ist als die Länge der innerhalb des Drainbereichs (1) eingebetteten Gateelektrode (4), jeweils senkrecht zu den Hauptoberflächen des Drainbereichs (1) gesehen.
4. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Bereich (10) mit gegenüber dem Leitfähigkeitstyp des Drainbereichs (1) entgegengesetztem Leitfähigkeitstyp wenigstens in einem Teil der Grenzfläche zwischen dem Sourceelektrodenmetall (33) und dem Drainbereich (1) vorhanden ist, wobei dieser Teil der Grenzfläche nicht der Gateelektrode (4) gegenüber liegt.
5. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil des Sourceelektrodenmetalls (33) direkt in Kontakt mit einer Oberfläche des Isolationsfilms (5) steht, der die Gateelektrode (4) abdeckt.
6. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Verunreinigungsbereich (200) mit einem zum Leitfähigkeitstyp des Drainbereichs (1) entgegengesetztem Leitfähigkeitstyp, der elektrisch mit dem Sourceelektrodenmetall (33) verbunden ist, wenigstens in einem Teil der Grenzfläche zwischen dem Drainbereich (1) und dem Isolationsfilm (5) vorhanden ist, wobei diese Grenzfläche dem Sourceelektrodenmetall (33) nicht gegenüberliegt.
7. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterbereich (101) mit einem zum Leitfähigkeitstyp des Drainbereichs (1) entgegengesetzten Leitfähigkeitstyp wenigstens in einem Teilbereich zwischen der zweiten Hauptoberfläche des Drainbereichs (1) und der Drainelektrode (11) vorhanden ist.
8. Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp des Drainbereichs (1) ein n-Leitfähigkeitstyp ist, während der zu ihm entgegengesetzte ein p-Leitfähigkeitstyp ist.
9. Halbleitereinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Verhältnis von Länge (L) des Kanalbereichs zu dessen Breite (H) größer ist als etwa 2.
DE4111046A 1990-04-06 1991-04-05 MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht Expired - Fee Related DE4111046C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2090095A JP2606404B2 (ja) 1990-04-06 1990-04-06 半導体装置

Publications (2)

Publication Number Publication Date
DE4111046A1 DE4111046A1 (de) 1991-10-10
DE4111046C2 true DE4111046C2 (de) 1996-05-30

Family

ID=13988965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4111046A Expired - Fee Related DE4111046C2 (de) 1990-04-06 1991-04-05 MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht

Country Status (3)

Country Link
US (1) US5177572A (de)
JP (1) JP2606404B2 (de)
DE (1) DE4111046C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632077B4 (de) * 1996-01-26 2007-02-15 Fairchild Korea Semiconductor Ltd., Puchon Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
JP2561413B2 (ja) * 1993-02-23 1996-12-11 日産自動車株式会社 半導体装置
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
EP0726603B1 (de) * 1995-02-10 1999-04-21 SILICONIX Incorporated Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
KR0159073B1 (ko) * 1995-10-16 1998-12-01 김광호 트렌치 dmos 트랜지스터와 그의 제조방법
JPH09129868A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
JPH10335649A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6552712B1 (en) * 1997-06-11 2003-04-22 Seiko Epson Corporation Semiconductor device, liquid crystal display, and electronic equipment including the same
GB9808234D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of trench-gate semiconductor devices
GB9808237D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of field-effect semiconductor devices
GB9815021D0 (en) * 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
DE10245249B4 (de) * 2002-09-27 2008-05-08 Infineon Technologies Ag Verfahren zum Herstellen eines Trenchtransistors
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
DE10321222A1 (de) * 2003-05-12 2004-12-23 Infineon Technologies Ag Halbleiterbauelement
JP4565097B2 (ja) * 2004-04-08 2010-10-20 独立行政法人産業技術総合研究所 二重ゲートｍｏｓトランジスタおよび二重ゲートｃｍｏｓトランジスタ、その製造方法
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置
JP2008311573A (ja) * 2007-06-18 2008-12-25 Rohm Co Ltd 半導体装置
WO2008156070A1 (ja) * 2007-06-18 2008-12-24 Rohm Co., Ltd. 半導体装置
JP5230970B2 (ja) * 2007-06-18 2013-07-10 ローム株式会社 半導体装置
US8269263B2 (en) * 2008-05-12 2012-09-18 Vishay-Siliconix High current density power field effect transistor
JP6008377B2 (ja) * 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP6098514B2 (ja) 2011-08-29 2017-03-22 富士電機株式会社 双方向素子、双方向素子回路および電力変換装置
JP5511019B2 (ja) * 2011-11-04 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2015056492A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2103419A (en) * 1981-08-04 1983-02-16 Siliconix Inc Field effect transistor with metal source
JPS5861673A (ja) * 1981-10-09 1983-04-12 Nec Corp 半導体装置の製造方法
JPS6042866A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体装置及びその製造方法
JPS62115775A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
JPS62274775A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体装置
US5040034A (en) * 1989-01-18 1991-08-13 Nissan Motor Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632077B4 (de) * 1996-01-26 2007-02-15 Fairchild Korea Semiconductor Ltd., Puchon Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE4111046A1 (de) 1991-10-10
JPH03289176A (ja) 1991-12-19
US5177572A (en) 1993-01-05
JP2606404B2 (ja) 1997-05-07

Similar Documents

Publication Publication Date Title
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3816002C2 (de)
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE3145230A1 (de) &#34;halbleiteranordnung&#34;
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE2901193A1 (de) Halbleiteranordnung
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE2903534A1 (de) Feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE3737790C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee