DE2724165A1

DE2724165A1 - Oberflaechen-feldeffekttransistorvorrichtung

Info

Publication number: DE2724165A1
Application number: DE19772724165
Authority: DE
Inventors: Masahiro Kashiwagi; Fujio Masuoka; Kenji Natori
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-05-29
Filing date: 1977-05-27
Publication date: 1977-12-01
Also published as: JPS5316581A

Description

Oberflächen-Feldeffekttransistorvorrichtung
Die Erfindung betrifft eine Oberflächen-Feldeffekttransistorvorrichtung.
Es ist ein integrierter MOS-Schaltkreis bekannt, bei dem Oberflächen-Feldeffekttransistoren (im folgenden als MOSFETs bezeichnet) auf einem einzigen Halbleitersubstrat integriert sind. Dabei ist wiederholt versucht worden, die Integrationsdichte bei solchen integrierten MOS-Schaltkreisen zu erhöhen. Eine der günstigsten Möglichkeiten hierfür besteht darin, die einzelnen MOSFETs klein auszubilden.
Die einfache Verkürzung der Kanallänge des MOSFETs führt jedoch zu einer ungünstigen Wirkung, die als sog. "Kurzkanaleffekt" (short channel effect) bekannt ist. Bei Verkürzung der Kanallänge hängt die Schwellenwertspannung weitgehend von der Länge des Kanals ab. Zur Vermeidung des entsprechenden Problems empfiehlt es sich, die Source- und Drain-Bereiche flach bzw. dünn auszulegen, wodurch jedoch das elektrische Feld in der Nähe der Hauptflächen des Substrats an den Übergängen oder Sperrschichten zwischen dem Source-Bereich und dem Substrat sowie zwischen dem Drain-Bereich und dem Substrat intensiviert wird. Hieraus resultiert eine Verringerung der Durchbruchspannung an den pn-0bergängen nahe der Hauptfläche des Substrats.
Die Einzelheiten dieser Bedingungen sind nachstehend anhand der Fig. 1 und 2 näher erläutert. Fig. 1 ist eine schematische Darstellung eines Teils eines bisherigen MOSFETs, dessen Source- und Drain-Bereiche im Substrat tief bzw.
dick ausgebildet sind. Fig. 2 zeigt dagegen schematisch einen Teil eines bisherigen MOSFETs, bei dem die Source- und Drain-Bereiche flach bzw. dünn ausgelegt sind. Diese Figuren veranschaulichen auch die Verteilungen des elektrischen Felds in der Nähe der Source-Bereiche 1o und 11 in den jeweiligen Fällen, wenn eine Gegenvorspannung an die Ubergänge oder Sperrschichten zwischen Source-Bereich und Substrat 12 angelegt ist. Die gestrichelten Linien in den Fig. 1 und 2 geben die Aquipotentiallinien in der Isolierschicht 14 und den Verarmungsschichten 18 an, die zwischen den Source-Bereichen 10 und 11 einerseits und demSubstrat 12 andererseits gebildet sind.
Wie aus einem Vergleich dieser Figuren ersichtlich ist, wird die Verarmungsschicht im Fall der dünnen Source- und Drain-Bereiche bei Annäherung an die Hauptfläche des Substrats schmäler. Das in diesem Bereich herrschende elektrische Feld ist daher im Vergleich zu den anderen Bereichen stark, woraus sich eine Herabsetzung der Durchbruchspannung an den pn-Ubergängen in diesem Bereich ergibt.
Bei den dünnen Source- und Drain-Bereichen werden für Source-und Drain-Bereiche vorgesehene Metallekektroden aus z.B.
Aluminium zusammen mit diesen Bereichen aufgeschmolzen, wobei möglicherweise eine Legierung entsteht, die ihrerseits das Substrat erreicht. Dies bedingt eine Verringerung des Ausbringens an Feldeffekttransistoren.
Selbstverständlich ist es möglich, die Fremdatomkonzentratlon des Substrats zu reduzieren, um dadurch die Durchbruchspannung der pn-Ubergänge des MOSFETs zu erhöhen. Hierdurch wird jedoch die Breite des pn-Ubergangs vergrößert, was wiederum dem Bestreben, die MOSFETs mit geringer Größe auszubilden, zuwiderläuft.
Aufgabe der Erfindung ist damit die Schaffung einer Oberflächen-Feldeffekttransistorvorrichtung, bei welcher die Wirkung eines kurzen Kanals nicht vorhanden ist, die aber dennoch eine geringe Größe besitzt.
Diese Aufgabe wird bei einer Oberflächen-Feldeffekttransistorvorrichtung mit einem Halbleitersubstrat des einen Leit(fähigkeits)typs, im Oberflächenbereich dieses Substrats ausgebildeten Source- und Drain-Bereichen des dem Halbleitersubstrat entgegengesetzten Leit(fähigkeits)typs, einem Gate-Bereich mit einer Gate-Isolierschicht zwischen Source- und Drain-Bereich sowie einer im Halbleitersubstrat um Source-, Drain- und Gate-Bereiche herum ausgebildeten Feldisolier schicht, erfindungsgemäß dadurch gelöst, daß die Hauptgrenzflächen zwischen dem Substrat und dem Source-Bereich sowie zwischen dem Substrat und dem Drain-Bereich, in Richtung der Tiefe des Halbleitersubstrats gesehen, praktisch nicht tiefer liegen als die Hauptgrenzflächen zwischen der Gate-Isolierschicht und dem Substrat sowie zwischen der Feldisolierschicht und dem Substrat.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen: Fig. 1 und 2 schematische Teildarstellungen bisher üblicher MOSFETs zur Veranschaulichung der Verteilungen des elektrischen Felds in der Nähe der Source-Bereiche, wobei Fig. 1 dicke und Fig. 2 dünne Source- und Drain-Bereiche zeigen, Fig. 3 eine Aufsicht auf eine MOSFET-Vorrichtung mit Merkmalen nach der Erfindung, Fig. 4 einen Schnitt längs der Linie IV-IV in Fig. 3, Fig. 5 einen Schnitt längs der Linie V-V in Fig. 3 und Fig. 6 bis 11 schematische Schnittansichten zur Veranschaulichung des Herstellungsverfahrens für den MOSFET gemäß den Fig. 3 bis 5.
In den Fig. 3 bis 5 ist eine bevorzugte Ausführungsform eines MOSFETs gemäß der Erfindung dargestellt, bei dem in einem Oberflächenbereich eines Substrats 20 aus Silizium vom p-Leit<fähigkeits)typ Drain- und Source-Bereiche 22 bzw. 24 ausgebildet sind. Das Substrat 20 weist zwischen Source-und Drain-Bereich 22 bzw. 24 eine Vertiefung auf. Eine Gate-Isolierschicht 26, z.B. aus Siliziumdioxid, bedeckt die Vertiefung und Teile der Source- und Drainbereiche 22 bzw.
24. Weiterhin ist auf der Gate-Isolierschicht 26 eine Gate-Elektrode 28 z.B. aus Aluminium ausgebildet. Im Feldbereich (field region) ist eine Feldoxidschicht 3o ausgebildet, welche Source- und Drain-Bereich, die Gate-Isolierschicht 26 und die GabsElektrode 28 umgibt.
An dieser Stelle ist darauf hinzuweisen, daß die im Substrat ausgebildeten Source- und Drain-Bereiche 22 bzw. 24 weniger weit in das Substrat 20 hineinreichen als die Gate-Isolierschicht 26 und die Feldoxidschicht 30.
Bei dieser Konstruktion nimmt das im Substrat 20 unter der Gate-Isolierschicht 26 erzeugte elektrische Feld praktisch parallel zur Unterseite der Gate-Isolierschicht 26 verlaufende Xquipotentiallinien ein. Selbst bei Verkürzung des Kanals ist es damit möglich, die nachteilige Wirkung, daß der verkürzte Kanalbereich eine ungleichmäßige Potentialverteilung hervorruft und mithin die Schwellenwertspannung weitgehend von der Änderung der Kanallänge abhängt, zu vermeiden. Mit anderen Worten: mit dem MOSFET gemäß den Fig. 3 bis 5 kann der bei den bisherigen Feldeffekttransistoren mit dünnen Source- und Drain-Bereichen in Erscheinung tretende Kurzkanaleffekt ausgeschaltet werden. Weiterhin ist darauf hinzuweisen, daß die Source- und Drain-Bereiche 22 bzw. 24 auf den Plateau- bzw. Mesabereichen des Substrats 20 ausgebildet sind und daher mit beliebiger gewünschter Dicke hergestellt werden können. Hierdurch wird folglich verhindert, daß die Kontaktelektroden durch die Source- und Drainbereiche 22 bzw. 24 in das Substrat 20 hineindringen. Außerdem kann dabei ohne weiteres die bei der Herstellung der dünnen Source-und Drain-Bereiche 22 bzw. 24 nötige Wärmebehandlung durchgerührt werden, während auch der Schlelüwiderstand jedes dieser Bereiche verringert werden kann.
Wie aus den Fig. 4 und 5 hervorgeht, verlaufen die Grenzflächen zwischen dem Substrat 20 und dem Source-Bereich 22 sowie zwischen dem Substrat 20 und dem Drain-Bereich 24, nUmlich die Grenzflächen der pn-Übergänge bzw. -Sperrschichten, senkrecht zu den Seitenwänden der Gate-Isolierschicht 26 und der Feldoxidschicht 30, d.h. zu den Grenzschichten zwischen Source-Bereich, Feldoxidschicht und Gate-Isolierschicht sowie zwischen Drain-Bereich, Feldoxidschicht und Gate-Isolierschicht. Hierdurch wird folglich die Konzentration des elektrischen Felds in der Nähe der Hauptfläche des Substrats 20 gemäß Fig. 2 beseitigt. Als Ergebnis wird eine Verbesserung der Durchbruchspannung zwischen dem Substrat einerseits und den Source- und Drain-Bereichen andererseits erzielt.
Die Fig. 6 bis 11 veranschaulichen das Verfahren zur Herstellung der MOSFET-Vorrichtung gemäß den Fig. 3 bis 5.
Gemäß Fig. 6 wird zunächst eine erste Schicht loo aus Siliziumoxid (silo2) auf der Oberfläche eines Siliziumsubstrats 20 vom p-Typ mit einer Fremdatomkonzentration von etwa 1015 Atome cm3 ausgebildet, worauf auf dieser Schicht eine zweite Schicht 1o2 aus Siliziumnitrid (Si3N4) geformt wird. Sodann werden gemäß Fig. 7 die beiden Schichten loo und 102 auf dem Substrat 20 bis auf die den Source- und Drain-Bereichen entsprechenden Abschnitte weggeätzt. Ein p+-Bereich mit einer Fremdatomkonzentration von etwa lo18 Atome cm3 wird durch Diffusion oder Ioneneinsatz an den Feldbereichen im Substrat ausgebildet, um die Bildung einer Inversionsschicht zu verhindern. Danach werden Oxidschichten 30 und 104 jeweils mit einer Dicke von etwa 2 um in den Feldbereichen und im Gate-Bereich geformt. Durch den Ioneneinsatz wird beispielsweise Phosphor in die Bereiche des Substrats 20 injiziert> auf welche die erste und die zweite Schicht aufgebracht sind, wodurch Source- und Drain-Bereiche 22 bzw. 24 vom n+-Typ gebildet werden, deren Fremdatomkonzentration etwa 1 o19 Atome;cm3 und deren Tiefe etwa o,8 tm beträgt.
Beim nächsten Verfahrensschritt wird die Oxidschicht 104 auf dem Gate-Bereich durch ätzen abgetragen, während die Oxidschichten 30 in den Feldbereichen airückbleiben, wodurch im Gate-Bereich, d.h. zwischen Source- und Drain-Bereich 22 bzw. 24, eine Rille mit einer Breite von etwa 2 /um und einer Tiefe von etwa 1,2 Pm geformt wird. Bei diesem Vorgang werden die beiden Schichten 100 und 1o2 ebenfalls durch litzen abgetragen. Der entsprechende Zustand ist in Fig. 9 dargestellt. Gemäß Fig. 10 wird eine Gate-Oxidschicht 26 mit einer Dicke von etwa o,1 /um auf der Oberfläche des nach dem Verfahrensschritt gemäß Fig. 9 erhaltenen Halbleitergebildes ausgebildet, wofUr die Fertigungstechniken für übliche polykristalline Siliziumgate-MOSFETs angewandt werden. Im letzten Verfahrensschritt gemäß Fig. 11 werden eine pQlykristalline Siliziumelektrode 28 auf der Gate-Isolierschicht 26 und eine polykristalline Siliziumgate-Elektrode 28 auf der Gate-Oxidschicht 26 hergestellt. Danach wird beispielsweise durch chemisches Aufdampfen weiterhin eine Oxidschicht 34 ausgeoildet, die zur Herstellung von Kontaktlöchern mit Bohrungen versehen wird, durch welche hindurch Source- und Drain-Hlektroden auf den betreffenden Bereichen gebildet werden. Die Gate-Elektrode 28 wird mit einer nicht dargestellten Kontaktelektrode im Feldbereich verbunden.
Wie die üblichen MOSFET-Vorrichtungen kann der auf die beschriebene Weise hergestellte MOSFET als Bauteil einer sog.
Bucket-Brigade-Vorrichtung sowie als Schalt- und Verstärkerelement Verwendung finden.
Selbstverständlich ist die Erfindung nicht auf die vorstehend beschriebene Ausführungsform beschränkt. Beispielsweise sind bei der beschriebenen Ausführungsform die Source- und Drain- Bereiche mit ihren Unterseiten auf einer Höhe über den Unterseiten der Gate-Isolierschicht 26 und der Feldoxidschicht 30 angeordnet. Die Unterseiten dieser Source- und Drain-Bereiche können jedoch auch geringfügig unterhalb sowohl der Isolierschicht 26 als auch der Feldoxidschicht 30 liegen. Hierdurch werden die Eigenschaften des Feldeffekttransistors nur wenig verändert.
Weiterhin können die Source- und Drain-Bereiche im Verfahrensschritt gemäß Fig. 9 auch durch Diffusion anstatt durch Ioneneinsatz bzw. -implantation hergestellt werden.
L e e r s e i t e

Claims

PATENTANSPRÜCHE 1. Oberflächen-Feldeffekttransistorvorrichtung mit einem Halbleitersubstrat des einen Leit(fähigkeits)typs, im Oberflächenbereich dieses Substrats ausgebildeten Source- und Drain-Bereichen des dem Halbleitersubstrat entgegengesetzten Leit(fähigkeits)typs, einem Gate-Bereich mit einer Gate-Isolierschicht zwischen Source-und Drain-Bereich sowie einer im Halbleitersubstrat um Source-, Drain- und Gate-Bereiche herum ausgebildeten Feldisolierschicht, dadurch g e k e n n -z e i c h n e t , daß die Hauptgrenzflächen zwischen dem Substrat (20) und dem Source-Bereich (22) sowie zwischen dem Substrat und dem Drain-Bereich (24), in Richtung der Tiere des Halbleitersubstrats gesehen, praktisch nicht tiefer liegen als die Hauptgrenzflächen zwischen der Gate-Isolierschicht (26) und dem Substrat sowie zwischen der Feldisolierschicht (3o) und dem Substrat.
2. Vorrichtung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Hauptgrenzfläche zwischen dem Substrat und dem Source-Bereich senkrecht zu den Grenzflächen oder Sperrschichten zwischen dem Source-Bereich einerseits und der Gate-Isolierschicht sowie der Feldisolierschicht andererseits liegt und daß die Hauptgrenzfläche zwischen dem Substrat und dem Drain-Bereich senkrecht zu den Grenzflächen der Sperrschichten zwischen dem Drain-Bereich einerseits und der Gate-Isolierschicht sowie der Feldisolierschicht andererseits angeordnet ist.