DE19750413A1 - Bipolartransistor mit isolierter Steuerelektrode (IGBT) - Google Patents

Bipolartransistor mit isolierter Steuerelektrode (IGBT)

Info

Publication number
DE19750413A1
DE19750413A1 DE19750413A DE19750413A DE19750413A1 DE 19750413 A1 DE19750413 A1 DE 19750413A1 DE 19750413 A DE19750413 A DE 19750413A DE 19750413 A DE19750413 A DE 19750413A DE 19750413 A1 DE19750413 A1 DE 19750413A1
Authority
DE
Germany
Prior art keywords
base
regions
source regions
region
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19750413A
Other languages
English (en)
Inventor
Friedhelm Dr Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz Holding AG
ABB AB
Original Assignee
Asea Brown Boveri AG Switzerland
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Switzerland, Asea Brown Boveri AB filed Critical Asea Brown Boveri AG Switzerland
Priority to DE19750413A priority Critical patent/DE19750413A1/de
Publication of DE19750413A1 publication Critical patent/DE19750413A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Technisches Gebiet
Die Erfindung bezieht sich auf das Gebiet Leistungshalbleitertechnologie. Sie geht aus von einem Bipolartransistor mit isolierter Gateelektrode (IGBT) gemäß dem Oberbegriff des ersten Anspruchs.
Stand der Technik
Ein solcher IGBT wird beispielsweise in den Europäischen Patentanmeldungen EP 0 690 512 A1 und EP 0 615 293 A1 beschrieben. Ein gattungsgemäßer IGBT umfaßt in einem Halbleiterkörper zwischen einer ersten Hauptfläche und einer zweiten Hauptfläche ein p- Gebiet, eine n-Basis und eine Mehrzahl von IGBT-Einheitszellen mit einer wannenförmigen p- Basis, in welche n-dotierte Sourcegebiete eingelassen sind, wobei die n-Basis zwischen zwei Einheitszellen an die zweite Hauptfläche dringt. Eine Steuerelektrode wird durch eine leitende Schicht gebildet, die isoliert über der zweiten Hauptfläche angeordnet ist und Kanalgebiete, welche durch die zwischen den Sourcegebieten und der n-Basis an die zweite Hauptfläche dringende p-Basis gebildet werden, überdeckt. Eine erste Hauptelektrode, die die p-Basis und die Sourcegebiete kontaktiert, und eine zweite Hauptelektrode, die das p-Gebiet kontaktiert, werden durch entsprechende Metallisierungen gebildet.
Beim Design von solchen IGBTs für Hochspannungsanwendungen besteht ein Hauptproblem darin, daß neben allen anderen Anforderungen wie schnelles Einschalten, niedrige Durchlaßverluste usw. auch noch die Kurzschlußfestigkeit bis zu einer maximalen Spannung erzielt werden soll. In der EP 0 615 293 wird dieses Ziel dadurch zu erreichen versucht, daß Kanalgebiete mit einer hohen Schwellspannung zwischen die konventionellen Gebiete eingeschaltet werden. In der EP 0 690 512 wird Analoges durch Variation der Kanallänge erzielt.
Aus dem US Patent No. 5,173,435 ist außerdem bekannt, die Latch-Up-Festigkeit eines IGBTs dadurch zu erhöhen, daß der Bahnwiderstand der p-Basis verkleinert wird. Dies wird nach der in diesem Patent offenbarten Lehre durch einen geätzten Graben im Bereich der p- Basis erzielt.
Aus der Europäischen Patentanmeldung EP 0 433 825 ist eine andere Art der Beeinflussung von Bahnwiderständen bekannt. In diesem Dokument, im übrigen desselben Erfinder wie die vorliegende Anmeldung, wird ein nichtlinearer, sättigender Emitter-Ballastwiderstand in ein GTO oder einen MCT integriert, um eine erhöhte Festigkeit gegen Stromfilamentierung zu erreichen.
Darstellung der Erfindung
Aufgabe der Erfindung ist es, einen IGBT anzugeben, der eine hohe Kurzschlußfestigkeit und gleichzeitig eine hohe Latch-Up-Festigkeit aufweist, der aber dennoch möglichst einfach herzustellen ist. Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
Kern der Erfindung ist es also, den Emitter-Ballast-Widerstand der Sourcegebiete so groß zu wählen, daß eine Potentialdifferenz Vb-Vs zwischen einem Potential Vb der p-Basis und einem Potential Vs der Sourcegebiete kleiner oder höchstens gleich wie das eingebaute Potential Vbi des durch die p-Basis und die Sourcegebiete gebildeten PN-Überganges ist.
Der Emitter-Ballast-Widerstand kann nach der Erfindung auf verschiedene Arten beeinflußt werden. In einer ersten, planaren Realisierung kommt der hohe Emitter-Ballast-Widerstand durch eine niedrige n-Dotierung der Fortsetzung der n+ Regionen der Sourcegebiete zustande. Außerdem erreicht man einen hohen Emitter-Ballast-Widerstand durch eine vergleichsweise große Länge der Sourcegebiet. In einer zweiten Realisierung erreicht man einen hohen Emitter-Ballast-Widerstand durch eine partielle Anätzung der Sourcegebiete. Auf diese Weise wird die Dicke der Sourcegebiete stellenweise reduziert, wodurch sich der hohe Emitter- Ballast-Widerstand einstellt.
Dasselbe Ziel wird in einem dritten Ausführungsbeispiel dadurch erreicht, daß pro Einheitszelle eine weitere MOSFET-Struktur vorgesehen wird. Diese MOSFET-Struktur ergänzt die Sourcegebiete. Sie umfaßt eine n+ dotierte Insel zwischen den Sourcegebieten und den Bereichen, in denen die p-Basis von der zweiten Hauptelektrode kontaktiert wird. Zwischen den n+ Inseln und den Sourcegebieten tritt die p-Basis an die zweite Hauptfläche und bildet somit ein n-Kanalgebiet. Die Leitfähigkeit dieses n-Kanalgebietes kann durch eine zusätzliche Steuerelektrode, welche isoliert darüber angeordnet ist, beeinflußt werden. Ein spezielle Variante dieser Ausführungsform ist dadurch gekennzeichnet, daß die Steuerelektrode der MOSFET-Struktur und die zweite Hauptelektrode miteinander verbunden sind.
Weitere vorteilhafte Ausführungsformen ergeben sich aus den entsprechenden abhängigen Ansprüchen.
Der Vorteil des erfindungsgemäßen IGBTs besteht insbesondere darin, daß durch das Vorsehen eines hohen Emitter-Ballast-Widerstandes eine hohe Kurzschlußfestigkeit und gleichzeitig eine hohe Latch-Up-Festigkeit des Bauteils erreicht wird. Wird die erfindungsgemäße Maßnahme noch mit der aus dem Stand der Technik bekannten Maßnahme der Reduktion des p-Basis Bahnwiderstandes kombiniert, erreicht man einen IGBT mit optimalen Eigenschaften.
Kurze Beschreibung der Zeichnungen
Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer ersten Ausführungsform;
Fig. 2 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer zweiten Ausführungsform;
Fig. 3 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer dritten Ausführungsform;
Fig. 4 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer vierten Ausführungsform;
Fig. 5 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer fünften Ausführungsform;
Fig. 6 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer sechsten Ausführungsform;
Fig. 7 Eine Einheitszelle eines erfindungsgemäßen IGBTs nach einer siebten Ausführungsform.
Die in den Zeichnungen verwendeten Bezugszeichen und deren Bedeutung sind in der Bezugszeichenliste zusammengefaßt aufgelistet. Grundsätzlich sind in den Figuren gleiche Teile mit gleichen Bezugszeichen versehen.
Wege zur Ausführung der Erfindung
Fig. 1 zeigt einen Ausschnitt eines erfindungsgemäßen IGBTs. Dargestellt ist im Schnitt ein Teil einer Einheitszelle des IGBTs. Solche Einheitszellen sind in einem IGBT in einer Vielzahl in Parallelschaltung vorgesehen. P dotierte Gebiete sind in den Figuren von links oben nach rechts unten einfach schraffiert, n dotierte Gebiete von links unten nach rechts oben. Die Dichte der Schraffur kann als prinzipieller Hinweis über die Dotierungsstärke angesehen werden. Mit kleinen waagrechten Strichen sind Metallisierungen schraffiert. Eine Einheitszelle ist wie folgt aufgebaut: In einem Halbleiterkörper 1 sind zwischen einer ersten Hauptfläche 2 und einer zweiten Hauptfläche 3 eine Mehrzahl von unterschiedlich dotierten Schichten und Regionen ausgebildet. Von der ersten Hauptfläche her folgt zunächst ein p-Gebiet 4. Daran anschließend ist eine n-Basis 5 vorgesehen. In der n-Basis 5 ist eine Vielzahl von wannenförmigen p-Basisgebieten 6 vorgesehen. Die wannenförmigen p-Basisgebiete sind ihrerseits mit n-dotierten Sourcegebieten 7 ausgestattet. Die n-dotierten Sourcegebiete können randseitig eine n+ dotierte Region 12 aufweisen. Zwischen zwei Einheitszellen tritt die n-Basis 5 an die zweite Hauptfläche 3. Die p-Basis 6 tritt erstens in einem Kanalgebiet 9, das zwischen den Sourcegebieten 7 und der n-Basis 5 liegt, an die zweite Hauptfläche und zweitens auf der anderen Seite der Sourcegebiete 7. Im letztgenannten Bereich werden die p-Basis 6 und das Sourcegebiet 7 von einer eine zweite Hauptelektrode 11 bildenden Metallisierung kontaktiert. Im Bereich des Kanalgebietes 9 ist eine isoliert angeordnete Steuerelektrode 8 vorgesehen. Die Isolation von dem Halbleiterkörper wird durch eine Isolation 16 gewährleistet. Mittels Anlegen einer geeigneten Spannung an die Steuerelektrode 8 bildet sich in dem Kanalgebiet 9 ein Inversionskanal aus, und der Stromfluß durch das Bauelement kann in bekannter Weise gesteuert werden.
Emitter-Ballast-Widerstände beeinflussen die Ströme in MOS gesteuerten Bauelementen durch den aus der Theorie bekannten Substrat-Steuereffekt. Hierunter versteht man die Abhängigkeit der Schwellspannung des MOSFETs von der Substratspannung. Beim IGBT beeinflußt die Schwellspannung wiederum maßgeblich die Höhe des Kollektor-Emitter Stroms. Die für MOSFETs und IGBTs gültige Beziehung für die Schwellspannung Vth zeigt den Einfluß der Potentiale der n+ Source (Vs) und des Substrats (Vb). Im allgemeinen erhöht die Substratspannung die Sperrpolung der Sourcegebiete. Die erhöhte Dicke der Raumladungszone sowie die darin enthaltene Raumladung sind die Ursache für den Anstieg der Schwellspannung bei MOSFETs. Beim IGBT stellen sich die Potentiale Vs von n+ Source (oder n+ Emitter) und Vb des Substrates (d. h. der p- Basis 6 im Bereich des MOS Kanals) entsprechend den Elektronen- und Löcherkomponenten des fließenden Gesamtstroms und den Bahnwiderständen (rn+source für die n+ Source, rp-well für die p-Basis unterhalb der Sourcegebiete 6) ein. Die Kathodenmetallisierung bewirkt den Kurzschluß von p-Basis 6 und Sourcegebieten 12 bzw. 7.
Die Sperrpolung von den n+ Sourcegebieten zur p-Basis entspricht dem sogenannten built-in Potential
Typische Werte liegen bei Raumtemperatur bei etwa 600 mV bis 700 mV. Bei hochdotierten n+ Sourcegebieten erzeugt der Elektronenstrom nur einen vernachlässigbar kleinen Anstieg des Potentials Vs. Durch die wesentlich niedrigere Dotierung der p-Basis hebt der Löcherstrom das Potential des Substrates auf positive Werte an. Die Potentialdifferenz Vb-Vs wirkt somit effektiv als Flußpolung des PN-Übergangs zwischen den Sourcegebieten und der p-Basis am sourceseitigen Ende des Kanalgebietes 9. Wird diese Potentialdifferenz ebenso groß wie das built-in Potential Vbi, so setzt Injektion ein und der IGBT verliert bei diesem latch-up die Steuerbarkeit über das Gate. Latch-up ereignet sich im allgemeinen bei hohen Werten der Kollektor-Emitter Spannung oder mit anderen Worten in der Sättigung. Bei kleinen Sättigungsspannungen kann man ausgehend von der Quasineutralitätsbedingung (Elektronendichte = Löcherdichte) das Verhältnis von Elektronen- und Löcherstrom durch die respektiven Beweglichkeiten beschreiben. Weiterhin kann man in grober Näherung annehmen, daß sich die Stromkomponenten auch im Kanalbereich nicht wesentlich ändern. Somit kann folgende Beziehung hergeleitet werden:
Anhand dieser Beziehung ist erkennbar, daß eine Erhöhung des Emitter- Ballast-Widerstandes die Vorwärtspolung verringert und damit die kritische Stromdichte für Latch-up sehr effektiv erhöht. Es zeigt sich ebenfalls, daß der gleiche Effekt durch die Reduktion des p-Basis-Bahnwiderstandes erreicht wird. In der Praxis ist genau dieser Weg in den meisten Fällen befolgt worden (siehe z. B. den eingangs genannten Stand der Technik).
In Abkehr vom Stand der Technik geht die Erfindung einen anderen Weg: Statt den p-Basis-Bahnwiderstand zu reduzieren, wird der Emitter-Ballast- Widerstand erhöht. Dies bewirkt eine Verbesserung der Kurzschlußfähigkeit auf dreifache Weise:
  • - kleinere Sättigungsströme durch reduzierte effektive Drainspannung,
  • - kleinere Sättigungsströme durch erhöhte effektive Schwellspannung und
  • - reduzierte kritische Vorwärtspolung des n+source zu p-Wannen Übergangs.
Im folgenden werden einige Maßnahmen angegeben, wie der erhöhte Emitter- Ballast-Widerstand realisiert werden kann:
Ein erster Punkt zielt darauf, einen Source-zu-p-Basis-Übergang mit hoher n+ Dotierung der Sourcegebiete und auch mit maximaler Barrierenhöhe mit einem integrierten Emitter-Ballast Widerstand zu verbinden. Hierbei ist wesentlich, daß die hohe Barriere nur am sourceseitigen Kanalende benötigt wird, wo sich im Normalfall auch der Latch-up ereignet. Eine erste planare Realisierung ist in Fig. 1 dargestellt. Kanalseitig ist eine höher dotierte n+ Region 12 vorgesehen. Hier kommt der hohe Bahnwiderstand durch eine niedrige n-Dotierung des weiteren Sourcegebietes 7 zustande. Die geforderte Dotierung wird für die n+ Region 12 im Bereich von größer als 1020 cm-3 und für das Sourcegebiet 7 im Bereich von kleiner oder gleich 1018 cm-3 gewählt.
Für möglichst hohe Emitter-Ballast-Widerstände kann die n-Dotierung der Sourcegebiete 7 so niedrig gewählt werden, daß bei der Metallisierung kein ohmscher Kontakt mehr zustande kommt. Mit der Variante nach Fig. 2 wird dieses Problem gelöst: Hier ist auf der Seite des Kathodenkontaktes ebenfalls eine höher dotierte n+ Region 12 vorgesehen, die einen guten ohmschen Kontakt zu der zweiten Hauptelektrode gewährleistet.
Die Forderung nach einem möglichst hohen integrierten Emitter-Ballast- Widerstand kann auch durch eine vergleichsweise große Distanz zwischen den beiden hochdotierten Randgebieten 12 der Sourcegebiete, wie in Fig. 2 dargestellt, erreicht werden. Gute Ergebnisse wurden mit Abständen zwischen den randseitigen n+ Regionen 12 im Bereich von 2 µm bis 5 µm erzielt. Dies erhöht aber auch den Bahnwiderstand der p-Wanne 6 unterhalb der Source 7. Dieser Bahnwiderstand sollte aber für eine hohe latch-up Festigkeit so klein wie möglich sein. Nach Fig. 3 kann der Emitter-Ballast Widerstand durch eine partielle Ätzung des niedrig dotierten Sourcegebiets 7 gesteigert werden, um somit die Erhöhung der Länge zu umgehen. Mit dieser Anätztechnik ist es sogar denkbar, die beiden Ziele Barrierenhöhe und Ballastwiderstand mit nur einer einzigen Dotierung der Sourcegebiet 7 zu erzielen (siehe Fig. 4).
Eine weitere Möglichkeit zur Realisierung des erfindungsgemäßen Zieles besteht darin, den Ballastwiderstand als nichtlinearen Widerstand in Form eines weiteren seriellen MOSFETs zu integrieren. Diese Variante hat insbesondere bezüglich des geforderten Platzbedarfs große Vorteile. Die Idee soll zunächst mit Hilfe von Fig. 5 transparent gemacht werden. Betrachtet wird wieder die p-Wanne 6 eines planaren IGBTs. Das Sourcegebiet wird nun ergänzt durch einen seriellen planaren MOSFET. Die MOSFET-Struktur umfaßt eine n+ dotierte Insel 13, die zwischen der n+ Region 12 des Sourcegebietes und dem Bereich der p-Basis 6, in welchem die p-Basis von der zweiten Hauptelektrode 11 kontaktiert ist, vorgesehen ist. Die Steuerelektrode 17 der zusätzlichen MOSFET-Struktur kann als zweites IGBT-Gate aus der gleichen Polysilizium-Schicht geformt werden wie die Steuerelektrode 8. Die n+ Insel dieses MOSFETs ist mit der Kathodenmetallisierung 11 verbunden. Die Oberfläche der p-Basis, die zwischen den n+ Inseln 13 und den n+ Regionen 12 an die zweite Hauptfläche dringt, wirkt als n-Typ Inversionskanal. Das Draingebiet der MOSFET-Struktur ist nicht kontaktiert und wird durch die n+ Region für den eigentlichen, schaltenden IGBT Kanal 9 gebildet. Nach numerischen Simulationen reichen bereits wenige Zehntel µm als Kanallänge für den seriellen MOSFET. Der durch den MOSFET gebildete steuerbare Ballastwiderstand kann mit der heutigen Technik in extrem kompakter Form integriert werden. Die Steuerbarkeit über das zweite Gate 17 bringt einen prinzipiellen Vorteil: koppelt man die Ansteuerung des zweiten Gates mit einer Strommessung, so kann beim Überschreiten eines kritischen Stroms die Gatespannung an der zweiten Steuerelektrode 17 reduziert und damit der Ballastwiderstand erhöht werden. Dagegen kann beim normalen Einschalten aus einem Blockierzustand mit voller oder sogar erhöhter Gatespannung an der zweiten Steuerelektrode 17 gearbeitet werden. Der Vorteil besteht darin, daß je nach Betriebszustand eine optimale IGBT Charakteristik angeboten werden kann.
Beim hier diskutierten Einschalten hätte dieser IGBT einen kleinen Ballastwiderstand, also entsprechend hohe Sättigungsströme. Diese Eigenschaft, die im Kurzschlußfall katastrophale Folgen hat, wirkt sich aber beim Einschalten vorteilhaft auf kurze Einschaltzeiten und kleine Einschaltverluste aus. Eine auf einfachere Weise realisierbare Variante zeigt Fig. 6: Hier werden die beiden hochdotierten n+ Gebiete 12 und 13 wieder durch ein niedrigdotiertes Verbindungsgebiet 14 verbunden. Die Funktionalität bleibt bis auf eine Verschiebung der Schwellspannung erhalten. Mit Vgate-source2 = Vgs2 = 0 V fließt wegen Vth2 < 0 V noch Strom. Somit kann der IGBT auch bei einem Kurschluß des zweiten Gates 17 mit der Steuerelektrode 8 betrieben werden. Das heißt, daß der Sättigungsstrom schon mit Null Volt am zweiten Gate 17 drastisch reduziert (etwa 20 bis 40%) werden kann.
Demzufolge bietet es sich an, auf die zwar attraktiven, aber doch recht komplexen Steuer- und Kontrollmöglichkeiten der zweiten Steuerelektrode 17 zu verzichten und diese fest zu verdrahten, so daß sich permanent Vgs2 = 0 V einstellt. Das Potential von Null Volt steht durch die Kathodenmetallisierung 11 in unmittelbarer Nähe zur Verfügung. Man kann sogar die Kathode 11 selbst als zweite Steuerelektrode 17 verwenden wie in Fig. 7 geschehen. Das Gateoxid des seriellen MOSFETs kann die gleiche Dicke wie das Oxid 16 des Hauptgates 8 besitzen.
Insgesamt ergibt sich mit den erfindungsgemäßen Maßnahmen ein IGBT, der schnell geschaltet werden kann, niedrige Durchlaßverluste aufweist und unempfindlich gegen Latch-up und sehr kurzschlußfest ist. Im Gegensatz zum Stand der Technik wird dieses Ziel durch die Erhöhung des Emitter-Ballast- Widerstandes erreicht.
Bezugszeichenliste
1
Halbleiterkörper
2
erste Hauptfläche
3
zweite Hauptfläche
4
p-Gebiet
5
n-Basis
6
p-Basis
7
Sourcegebiet
8
Steuerelektrode
9
Kanalgebiet
10
erste Hauptelektrode/Metallisierung
11
zweite Hauptelektrode/Metallisierung
12
n+ Region der Sourcegebiete
13
n+ Insel der MOSFET-Struktur
14
Verbindungsgebiet
15
MOSFET-Steuerelektrode
16
Steuerelektrodeisolation
17
Steuerelektrode der MOSFET-Struktur

Claims (9)

1. Bipolartransistor mit isolierter Steuerelektrode (IGBT) umfassend
  • (a) in einem Halbleiterkörper (1) zwischen einer ersten Hauptfläche (2) und einer zweiten Hauptfläche (3) ein p-Gebiet (4), eine n-Basis (5) und eine Mehrzahl von IGBT-Einheitszellen mit einer wannenförmigen p-Basis (6), in welche n-dotierte Sourcegebiete (7) eingelassen sind, wobei die n-Basis (5) zwischen zwei Einheitszellen an die zweite Hauptfläche (3) dringt;
  • (b) eine Steuerelektrode (8), die isoliert über der zweiten Hauptfläche (3) angeordnet ist und Kanalgebiete (9) überdeckt, wobei die Kanalgebiete (9) durch die zwischen den Sourcegebieten (7) und der n-Basis (5) an die zweite Hauptfläche dringende p-Basis (6) gebildet werden;
  • (c) eine erste Hauptelektrode (10) die das p-Gebiet kontaktiert (4), und eine zweite Hauptelektrode (11), die die p-Basis (6) und die Sourcegebiete (7) kontaktiert;
    dadurch gekennzeichnet, daß
  • (d) die Sourcegebiete (7) einen Emitter-Ballast-Widerstand bilden, der so groß ist, daß eine Potentialdifferenz Vb-Vs zwischen einem Potential Vb der p-Basis (6) und einem Potential Vs der Sourcegebiete (7) kleiner oder höchstens gleich wie das eingebaute Potential Vbi des durch die p-Basis (6) und den Sourcegebieten (7) gebildeten PN-Überganges ist.
2. IGBT nach Anspruch 1, dadurch gekennzeichnet, daß die Sourcegebiete (7) eine stark dotierte, den Kanalgebieten (9) benachbarte n+ Region (12) umfassen und daß die Sourcegebiete (7) gegen die von der zweiten Hauptelektrode kontaktierte Region hin ein geringe Dotierung kleiner oder gleich 1018 cm-3 aufweisen.
3. IGBT nach Anspruch 2, dadurch gekennzeichnet, daß die Sourcegebiete (7) randseitig gegen die zweite Hauptelektrode (11) eine weitere höher dotierte n+ Region (12) aufweisen.
4. IGBT nach Anspruch 3, dadurch gekennzeichnet, daß ein Abstand zwischen den höher dotierten n+ Regionen (12) mindestens 2 µm beträgt.
5. IGBT nach Anspruch 1, dadurch gekennzeichnet, daß die Sourcegebiete (7) und die p-Basis (6) bereichsweise angeätzt sind.
6. IGBT nach Anspruch 1, dadurch gekennzeichnet, daß pro Einheitszelle eine MOSFET-Struktur vorgesehen ist, die zwischen einer stark dotierten, den Kanalgebieten (9) benachbarten n+ Region (12) der Sourcegebiete (7) und dem Bereich, in dem die p-Basis (6) von der zweiten Hauptelektrode (11) kontaktiert wird, angeordnet ist und die eine n+ dotierte Insel (13) umfaßt.
7. IGBT nach Anspruch 6, dadurch gekennzeichnet, daß die n+ Regionen (12) und die n+ dotierten Inseln (13) über ein dazwischen angeordnetes, schwach n-dotiertes Verbindungsgebiet (14) verbunden sind.
8. IGBT nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die MOSFET- Struktur eine eigene Steuerelektrode (17) umfaßt, die über den n+ Inseln (13), der zwischen den n+ Inseln (13) und den n+ Regionen (12) Sourcegebiete an die zweite Oberfläche dringenden p-Basis (6) oder dem Verbindungsgebiet (14) und über den n+ Regionen (12) angeordnet ist.
9. IGBT nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerelektrode (17) der MOSFET-Struktur mit der zweiten Hauptelektrode (11) verbunden ist.
DE19750413A 1997-11-14 1997-11-14 Bipolartransistor mit isolierter Steuerelektrode (IGBT) Withdrawn DE19750413A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19750413A DE19750413A1 (de) 1997-11-14 1997-11-14 Bipolartransistor mit isolierter Steuerelektrode (IGBT)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19750413A DE19750413A1 (de) 1997-11-14 1997-11-14 Bipolartransistor mit isolierter Steuerelektrode (IGBT)

Publications (1)

Publication Number Publication Date
DE19750413A1 true DE19750413A1 (de) 1999-05-20

Family

ID=7848685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19750413A Withdrawn DE19750413A1 (de) 1997-11-14 1997-11-14 Bipolartransistor mit isolierter Steuerelektrode (IGBT)

Country Status (1)

Country Link
DE (1) DE19750413A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209752A1 (de) * 2000-05-22 2002-05-29 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495513A (en) * 1981-06-16 1985-01-22 Thomson-Csf Bipolar transistor controlled by field effect by means of an isolated gate
DE3816667A1 (de) * 1987-05-19 1988-12-01 Gen Electric Monolithisch integriertes halbleiterelement mit leitfaehigkeit in sperrichtung und verfahren zu seiner herstellung
US4860072A (en) * 1986-03-05 1989-08-22 Ixys Corporation Monolithic semiconductor device and method of manufacturing same
EP0433825A1 (de) * 1989-12-21 1991-06-26 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiter-Bauelement
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
EP0526939A1 (de) * 1991-08-07 1993-02-10 Koninklijke Philips Electronics N.V. Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode
EP0570595A1 (de) * 1991-12-09 1993-11-24 Nippondenso Co., Ltd. Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung
EP0581246A2 (de) * 1992-07-28 1994-02-02 Fuji Electric Co., Ltd. Halbleiterbauelement vom MOS-Typ
DE3942490C2 (de) * 1989-12-22 1994-03-24 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
US5304832A (en) * 1992-03-09 1994-04-19 Nec Corporation Vertical power field effect transistor having base region inwardly projecting from corners thereof into source region
EP0657943A2 (de) * 1993-12-10 1995-06-14 Fuji Electric Co., Ltd. Halbleiteranordnung mit einer Thyristorstruktur
DE3824836C2 (de) * 1987-07-21 1996-02-22 Nippon Denso Co Isolierschicht-Bipolartransistor
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
DE19539021A1 (de) * 1995-10-19 1997-04-24 Siemens Ag Feldgesteuerter Bipolartransistor
US5654562A (en) * 1995-03-03 1997-08-05 Motorola, Inc. Latch resistant insulated gate semiconductor device
DE19710731A1 (de) * 1996-03-15 1997-10-30 Samsung Electronics Co Ltd Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0810671A2 (de) * 1996-05-30 1997-12-03 Fuji Electric Co. Ltd. Halbleiterbauelement vom Isolationsgate-Bipolartransistortyp

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495513A (en) * 1981-06-16 1985-01-22 Thomson-Csf Bipolar transistor controlled by field effect by means of an isolated gate
US4860072A (en) * 1986-03-05 1989-08-22 Ixys Corporation Monolithic semiconductor device and method of manufacturing same
DE3816667A1 (de) * 1987-05-19 1988-12-01 Gen Electric Monolithisch integriertes halbleiterelement mit leitfaehigkeit in sperrichtung und verfahren zu seiner herstellung
DE3824836C2 (de) * 1987-07-21 1996-02-22 Nippon Denso Co Isolierschicht-Bipolartransistor
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
EP0433825A1 (de) * 1989-12-21 1991-06-26 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiter-Bauelement
DE3942490C2 (de) * 1989-12-22 1994-03-24 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
EP0526939A1 (de) * 1991-08-07 1993-02-10 Koninklijke Philips Electronics N.V. Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode
EP0570595A1 (de) * 1991-12-09 1993-11-24 Nippondenso Co., Ltd. Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung
US5304832A (en) * 1992-03-09 1994-04-19 Nec Corporation Vertical power field effect transistor having base region inwardly projecting from corners thereof into source region
EP0581246A2 (de) * 1992-07-28 1994-02-02 Fuji Electric Co., Ltd. Halbleiterbauelement vom MOS-Typ
EP0657943A2 (de) * 1993-12-10 1995-06-14 Fuji Electric Co., Ltd. Halbleiteranordnung mit einer Thyristorstruktur
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
US5654562A (en) * 1995-03-03 1997-08-05 Motorola, Inc. Latch resistant insulated gate semiconductor device
DE19539021A1 (de) * 1995-10-19 1997-04-24 Siemens Ag Feldgesteuerter Bipolartransistor
DE19710731A1 (de) * 1996-03-15 1997-10-30 Samsung Electronics Co Ltd Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0810671A2 (de) * 1996-05-30 1997-12-03 Fuji Electric Co. Ltd. Halbleiterbauelement vom Isolationsgate-Bipolartransistortyp

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
BALIGA,B.J., HUANG,Y.S.: Dielectrically Isolated Lateral Emitter Switched Thyristor. In: Electronics Letters, 22nd Oct. 1992, Vol.28, No.22, S.2051,2052 *
BALIGA,Jayant B., HUANG,Yih-Shyan: Lateral Junction-Isolated Emitter Switched Thyristor. In: IEEE Electron Device Letters, Vol.13, No.12, Dec. 1992, S.615-617 *
CHEN,W., et.al.: A CMOS Compatible Lateral *
LEE,Byeong-Hoon, et.al.: Latch-up Suppressed Insu-lated Gate Bipolar Transistor by the Deep p·+·Ion Implantation under the n·+·Source. In: Jpn.J.Appl.Phys., Vol.33, Jan.1994, Part 1, No.1B, S.563-566 *
SHEKAR,M.S., BALIGA,B.J.: Modeling The On-State Characteristics Of The Emitter Switched Thyristor.In: Solid-State Electronics, Vol.37, No.7, 1994, S.1403-1412 *
ZENG,J., et.al.: Design Of IGBTs For Latch-Up Free Operation. In: Solid-State Electronics, Vol.37, No.8, 1994, S.1471-1475 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209752A1 (de) * 2000-05-22 2002-05-29 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement
EP1209752A4 (de) * 2000-05-22 2008-01-16 Mitsubishi Electric Corp Halbleiterbauelement

Similar Documents

Publication Publication Date Title
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE102004014744B4 (de) Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE10250575A1 (de) IGBT mit monolithisch integrierter antiparalleler Diode
EP0929910A1 (de) Vertikaler leistungs-mosfet
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE3631136C2 (de)
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
EP0014435B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE4310606C2 (de) GTO-Thyristoren
DE4022022A1 (de) Hochspannungshalbleitervorrichtung
EP0487869B1 (de) Abschaltbares Leistungshalbleiter-Bauelement
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE10023956A1 (de) Halbleiter-Leistungsbauelement
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement
WO2000033380A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE102005045910A1 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE102005029263A1 (de) Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee