DE2351554C2 - Speicher für direkten Zugriff mit dynamischen Speicherzellen - Google Patents

Speicher für direkten Zugriff mit dynamischen Speicherzellen

Info

Publication number
DE2351554C2
DE2351554C2 DE2351554A DE2351554A DE2351554C2 DE 2351554 C2 DE2351554 C2 DE 2351554C2 DE 2351554 A DE2351554 A DE 2351554A DE 2351554 A DE2351554 A DE 2351554A DE 2351554 C2 DE2351554 C2 DE 2351554C2
Authority
DE
Germany
Prior art keywords
transistor
memory
charge
common point
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2351554A
Other languages
English (en)
Other versions
DE2351554A1 (de
Inventor
Albert Marinus Dayton Ohio Schaffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2351554A1 publication Critical patent/DE2351554A1/de
Application granted granted Critical
Publication of DE2351554C2 publication Critical patent/DE2351554C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

■»>
Die Erfindung betrifft einen Speicher mit direktem Zugriff mit dynamischen Speicherzellen nach dem Hauptpatent 23 ί 3 476.
In dem Aufsatz von D. Frohman-Bentchkowsky in »Proceedings of the IEEE« August 1970, Seiten 1207/ werden MNOS-Transistoren beschrieben, nämlich Feldeffekttransistoren mit einem Schwellenwert, der verändert werden kann. Figur 21 des Aufsatzes zeigt eine Speicheranordnung aus MNOS-Transistoren, die in Reihen und Spalten angeordnet sind. Daten werden in den Transistoren durch selektive Steuerung ihrer Schwellenwert-(Einschalt-)Spannungen gespeichert. Diese Speicheranordnung besitzt den Nachteil, daß ihre Betriebskennwerte sich mit der Zeit verschlechtern, da sich die Schwellenwertspannungen mit steigender Anzahl von Betriebszyklen der Elemente ändern; dies bedeutet, daß die Diskriminationsfähigkeit durch die wiederholten Lese-/Schreibzyklen leidet. Figur 25a des lEEE-Aufsatzes zeigt eine statische Flip-Flop-Zelle, die vier Feldeffekt-Transistoren verwendet, die als kreuzgekoppelte, bistabile MOS-Schaltung angeordnet sind, mit zwei MNOS-Transistoren in Reihe mit den Setz-Rück-
steil-Transistoren, wobei Daten in nichtflüchtiger Form in den MNOS-Transistoreji gespeichert werden können. Bei Verwendung dieser statischen Flip-Flop-Zelle in einem Speicher mit direktem Zugriff würde dieser Speicher einen verhältnismäßig großen Platz beanspruchen, da eine sehr große Anzahl von Transistoren in der Zelle verwendet wird. Figur 25b des IEEE-Aufsatzes zeigt eine Flip-Flop-Zelle, cfie zwei MOS-Transistoren und zwei MNOS-Transistoren verwendet, wobei die vier Transistoren in Kreuzkopplung angeordnet sind, sowie zwei Setz-Rückstell-Transistoren. Leistung wird nur dann an die Zelle dieser Anordnung angelegt, wenn Information weiterbefördert werden soll, das heißt, daß normalerweise die Information in den MNOS-Transistoren gespeichert und die Stromversorgung abgeschaltet ist. Neben dem großen Platzbedarf infolge der großen Anzahl von verwendeten Transistoren leidet diese Zeile auch unter der Beeinträchtigung der Betriebskennwerte, da die Information normalerweise in den MNOS-Transistoren gespeichert ist.
Die Aufgabe der" vorliegenden Erfindung besteht darin, einen Speicher mit direktem Zugriff zu schaffen, der eine hohe Informationspackungsdichte besitzt und bei dem ein Verlust der gespeicherten Daten bei Spannungsausfall bzw. -abfall vermieden wird und die Diskriminierungsfähigkeit während des Normalbetriebs des Speichers nicht verlorengeht. Ferner soll die Qualität des Ausgangssignals gegenüber demjenigen des Speichersystems gemäß dem Hauptpatent verbessert werden.
Gemäß der Erfindung wird diese Aufgabe gelöst durch einen Speicher mit den Merkmalen des Kennzeichens des Patentanspruchs 1.
Die Verwendung einer aus drei Transistoren bestehenden Zelle mit kapazitiver Speicherung mittels der GATE-Kapazität eines ersten Transistors, dessen Source-Drain-Strecke über die Source-Drain-Strecke eines zweiten Transistors gekoppelt ist, der als ein Lesetransistor wirkt, ergibt ein verbessertes Ausgangssignal verglichen mit dem Speicher des Hauptpatents, bei dem das Auslesesignal direkt von einer kapazitiven Ladung abhängt Eine nicht-flüchtige Speicherung wird mittels eines dritten Transistors erreicht, der Informationen nicht-flüchtig speichern kann und als Schreibtransistor dient.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Zeichnungen beschrieben. In diesen zeigt
Fig. 1 ein Blockschaltbild der erfindungsgemäßen Halbleiterspeichervorricf.tung;
F i g. 2 ein Impulsdiagramm zu dem Blockschaltbild nach Fig. i;und
F i g. 3 eine matrixförmige Halbleiterspeichervorrichtung.
Fi g. 1 enthält einen Feldeffekttransistor 36 mit einem festen Schwellwert, der zum Lesen verwendet wird, einen Feldeffekttransistor 44 mit einem festen Schwellwertpegel und einen Feldeffekttransistor 28 mit einem veränderbaren Schwellwertpegel, der zum Schreiben von Daten in Form von Schwellwertpegeländerungen, die bei Spannungsausfall nicht verändert werden, in die Speicherzelle 10 verwendet wird. Der Transistor 28, der einen veränderbaren Schwellwertpegel aufweist, kann beispielsweise ein Metall-Silizium Nitrit-Silizium Dioxid-Silizium (MNOS) Transistor oder ein Metall-Aluminium Oxid-Silizium Oxid-Silizium (MAOS) Transistor sein, der einen p-Kanal iom Anreicherungstyp enthält. Die Transistoren 36 und 44, die feste Schwellwertpegel besitzen, können beispielsweise Metall-Silizium Dioxid-Silizium (MOS) Transistoren sein und jeweils einen p-Kanal vop Anreicherungstyp besitzen. Die Sourceelektrode 32 des Transistors 36 ist nut der Drainelektrode 38 des Transistors 44 verbunden. Wenn der Transistor 44 leitend ist, wird in ihm eine binäre »1« Information gespeichert, die jedoch bei Spannungsausfall verlorengehen würde. Wenn der Transistor 44 nicht leitend ist, bedeutet das, daß eine binäre »0« Information
in in ihm gespeichert ist.
Die Gateelektrode 34 des Transistors 36 ist mit der Gateelektrode 26 des Transistor? 28 verbunden, so daß diese beiden Transistoren leitend werden, wenn eine geeignete Spannung an die Leitung 20 angelegt wird.
π Die Sourceelektrode 24 des Transistors 28 ist mit der Gateelektrode 42 des Transistors 34 verbunden, so daß eine Information in Form einer Ladung an der Gateelektrode 42 gespeichert werden kann.. Diese Ladung wird verwendet, um den Kanalbereich des Transistors- 28 zu schützen, wenn eine Speicherspannung an die Gateelektrode 26 b^n Abfallen der Versorgungsspannung an der SpeicherzeUe 10 angelegt wird. Dadurch wird eine binäre »1« durch den definitiven Schwellwertpegel in ein Transistor 28 gespeichert. Durch den Kondensator 43, der mit der Gateelektrode 42 des Transistors 44 verbunden ist, wird die Gate-Substratkapazität des Transistors 44 symbolisch dargestellt Die Lese-Spannungsspaltenleitung 84 ist mit den beiden Drainelektroden 22 und 30 der
Xi Transistoren 28 und 36 verbunden, wodurch der Lesevorgang ermöglicht wird, um die in kapazitiver Form gespeicherte Information im Transistor 44 abzufragen und um eine Regenerierung dieser Information zu ermöglichen. Die Leitung 20 ist mit der Gateelektrode 26 und mit der Gateelektrode 34 verbunden, so daß ein Lese- und ein Schreibvorgang und der Einschreibvorgang bei Spannungsausfall sowie das Wiedereinschreiben beim Zurückkehr der Versorgungsspannung und ein Löschen der Information im Transistor 28 ermöglicht wird. Die Leitung 20 ist mit eineT) Schalter 72 verbunden, der wahlweise mit dem Schreib- und Lesekreis 50, mit dem Speicherkreis 52, mit dem Zurückstellkreis 54 oder mit dem Löschkreis 56 verbindbar ist, um ein nicht permanentes Lssen und Schreiben oder eine permanente Speicherung oder ein Wiedereinschreiben der permanent gespeicherten Information in dem Transistor 28 nach Spannungsrückkehr zu ermöglichen.
Der Ausgang der Stromversorgungsvorrichtung 58 ist mit dem Schreibkreis 50, mit dem Speicherkreis 52, mit dem ZurücksteKkreis 54 und mit dem Löschkreis 56 über die Leitung 70 verbunden. Dadurch wird an diese Kreise ein entsprechendes Arbeitsspannungspotential ar.gelegt. Durch eine Stromversorgungsabtastvorrichtung 60 wird der Schalter 72 auf einen der vorgenannten Kreise eingestellt Der Schalter 72 wird mit dem Speicherkreis 52 verbunden, wenn die Spannung durch Ausfall der Stromversorgungsvorrichtung 58 abfällt, so daß eine permanente Speicherung der kapazitiv im
t>o Transistor 44 gespeicherten Information in dem Transistor 28 vorgenommen werden kann. Eine »O«-bit Schreibquelle 80 und eine »1 «-bit Schreibquelle 82 können in Abhängigkeit von der einzuspeichernden Information über einen Schalter 86 und eine Leitung 84 mit der Speicherzelle 10 verbunden werden. Der Schalter 86 kann auch mit einer Leitung 94 verbunden werden, die ihrerseits mit einem Differentialverstärker 82 verbunden ist und dadurch kann die kapazitiv in der
Zelle 10 gespeicherte Information abgefragt werden und eine Regenerierung der abgefragten Information, d. h. der gespeicherten Ladung, vorgenommen werden. Dieser Vorgang kann durch Schließen des Schalters 83 durchgeführt werden. Der Ausgang des Differentialverstärkers 92 ist zu der Leitung 84 über eine Leitung 95 und dem Schalter 83 gekoppelt, wodurch die negative Spannung an der Gateelektrode 42 des Transistors 44 regeneriert werden kann. Eine Referenzspannungsquelle 96 ist mit dem Differentialverstärker 92 verbunden, wodurch festgestellt werden kann, ob an der Gateelektrode des Transistors 44 eine Ladung oder keine Ladung vorhanden ist und daß somit der binäre Zustand des Transistors über die Leitung 91 abgefragt werden kann und eine Regenerierung der Ladung an der Gateelek- '5 trode 42 vorgenommen werden kann. Ein Kondensator 100 ist mit der Leitung 94 und mit Masse verbunden, wodurch eine Ladung vor einem Einschalten der Transistoren 28 und 36 für eine bestimmte Zeit festgehalten werden kann.
Der Schreib-Lesekreis 30, der auch zur Regenerierung verwendet wird, bewirkt auch, daß die Transistoren 28 und 36 zu der Zeit geöffnet werden, zu der eine binäre Information in dem Transistor 44 eingeschrieben werden soll.
Mit Hilfe der »O«-bit Schreibquclle und der »!«-bit Schreibquelle 82 wird während einer normalen Schreiboperation eine entsprechende Spannung an die Gateelektrode 42 angelegt, um in dem Transistor 44 eine »0« oder eine »1« zu speichern. Mit Hilfe des M DifferentiaWerstärkers 92 wird die im Transistor 44 gespeicherte Information gelesen oder regeneriert.
Der Speicherkreis 52 wird verwendet zum Anlegen eines Impulses an die Gateelektrode 26 des Transistors 28, durch den die kapazitiv im Transistor 44 gespeicherte Information beim Ausfallen der Stromversorgung in dem Transistor 28 eingespeichert wird. Vor dieser Einspeicheroperation wird der Kondensator 100 auf —12 V aufgeladen. Die Stromversorgungsabtastvorrichtung 60 dient zur Überwachung der Stromver- *° sorgungseinrichtung 58. Sie veranlaßt beim Ausfall der Stromversorgungsvorrichtung ein permanentes Einspeichern der nicht permanent gespeicherten Information. Wenn an der Gateelektrode 42 eine »1« interpretierende Ladung während eines regulären *5 Operationszyklus vorhanden ist, wird der Schwellwertpegel des Transistors 28 nicht verändert, da der Kanal des Transistors 28 durch diese Ladung, die an seiner Sourceelektrode 24 ansteht, geschützt wird. Wenn andererseits ar* der Gateelektrode 42 keine Ladung vorhanden ist, wodurch beispielsweise eine »0« interpretiert wird, wird der Schwellwertpegel des Transistors 28 von - 2 Volt auf —10 Volt während einer normalen nicht permanenten Speicheroperation verändert.
Über den Zurückstellkreis 54 wird eine Zwischenspannung, die zwischen den beiden möglichen Schwellwertpegelspannungen liegt, an die Speicherstelle 10 angelegt, wodurch die permanent im Transistor 28 gespeicherte Information wieder in den Transistor 44 rückübertragen wird. Der Zurückstellkreis 54 wird zusammen mit dem Kondensator 100 dazu verwendet, daß entweder eine Ladung oder keine Ladung, in Abhängigkeit von dem Schwellwertpegel des Transistors 28 während eine Zurückschreiboperation an die Gateelektrode 42 angelegt wird. Der Kondensator 100 wird zuerst geladen und dann wird eine Zwischenrückstellspannung an die Gateelektrode 26 angelegt in Abhängigkeit davon, ob eine Ladung oder keine Ladung in dem Transistor 44 eingespeichert werden soll, was durch den Schwellwertpegel des Transistors 28 bestimmt wird.
Mit Hilfe des Löschkreises 56 wird der Schwellwertpegel des Transistors 28 auf —2 Volt festgelegt, wenn eine Zurückschreiboperation beendet ist. Durch den Löschkreis 56 wird eine große positive Spannung an die Gateelektrode 26 angelegt, wodurch der Schwellwertpegel des Transistors 28 auf seinen normalen Wert zurückgesetzt wird.
Das Impulsdiagramm in F i g. 2 dient zur Erläuterung der Arbeitsweise der Schaltung gemäß Fig. 1. Zu der Zeit I befindet sich der Schwellwertpegel des Transistors 28 bei —2 Volt (Th - — 2 Volt). Der Transistor 28 befindet sich dann in seinem gelöschten Zustand, wobei eine negative Ladung in den Isolationsschichten der Gateelektrode vorhanden ist. Zu der Zeit Il ist eine binäre »!«-Ladung im Kondensator iOG während einer Schreiboperation vorhanden, wenn der Schalter 86 mit der Schreibquelle 83 verbunden ist. Zum Zeitpunkt III wird eine Spannung von -15VoIt an die Leitung 20 angelegt und der Kondensator 100 ist in Folge des leitenden Transistors 28 teilweise entladen. Damit hat sich an der Gateeiektrode 42 eine Ladung angesammelt, die das Spannungspotential der Gateelektrode 42 von OVoIt auf -8VoIt verschiebt. Zur Zeit IV wird die Schrefi&spannung von der Leitung 20 entfernt. Die Schreiboperation dauert etwa 30 Nanosekunden. Zwischen dem Zeitpunkt IV und V wird der Schalter 86 wieder mit der Schreibquelle Si verbunden, wodurch der Kondensator 100 geladen wird. Anschließend wird der Schalter 86 geöffnet. Diese Ladung wird zum Feststellen des Zustandes der Speicherzelle 10 verwendet.
Zum Zeitpunkt V wird eine Leseoperation (R) und eine Regciserienjrsgsopsrat'Qn (F) durchgeführt Der Schalter 72 wird in Kontakt mit dem Schreiblesekreis 50 gebracht wodurch —6 Volt die Gateelektroden 26 und 34 angelegt werden und der Schalter 86 wird mit der Leitung 94 verbunden.
Da der Transistor 44 leitend ist, liegen an der Leitung 94 etwa —3 Volt und der Kondensator 100 wird teilweise entladen. Durch — 12VoIt wird eine »1« dargestellt Diese Spannung erscheint am Ausgang des Differential-Verstärkers 92 auf der Leitung 91, da an einer seiner Eingangsklemmen —8VoIt und an der anderen +3 Volt liegen. Die negative Spannung auf der Leitung 91 wird als »1« bit angesehen. Anschließend wird der Schalter 86 geöffnet und der Schalter 83 geschlossen, wodurch auf der Leitung 84 — 12\olt und auf der Leitung 20—15 Volt vorhanden sind. Dadurch wird die Gateelektrode 42 auf —8 Volt gebracht Die »1« Information an der Speicherzelle 10 wurde somit regeneriert Die Schalter 72, 86 und 83 werden dann geöffnet
Zum Zeitpunkt VII wird eine andere Schreiboperation (W) durchgeführt Der Schalter 86 wird mit der Schreibquelle 80 kurz vor dem Zeitpunkt VlI verbunden, wodurch der Kondensator 100 entladen wird. Dann werden —15 Volt durch Verbinden des Schalters 72 mit dem Schreib-Lesekreis 50 an die Leitung 20 angelegt Dies geschieht zum Zeitpunkt VII. Die Gateeiektrode 42 des Transistors 44 wird auf Massepotential entladen. Zum Zeitpunkt VHI wird die Schreiboperation unterbrochen mit dem Einschreiben einer »0« in die Speicherzelle 10. Zwischen den Zeitpunkten VIII und IX wird der Kondensator 100 entladen bevor eine Lese-
und Regenerieroperation erfolgt. Zu den Zeitpunkten IX und X werden andere Lese- und Schreiboperationen durchgeführt. —G Volt erscheinen auf der Leitung 20, die durch den Schreiblcsekreis zum Zeitpunkt IX angelegt wurden. Der Kondensator 100 bleibt geladen wenn der Schalter 86 mit der Leitung 94 verbunden wird, Sa zum Zeitpunkt IX der Transistor 44 nicht leitend ist. Der Schalter 86 wird geöffnet, aber der Kondensator 92 behält seine Ladung. Der Verstärker 92 erzeugt an seinem Ausgang eine »0«. Wenr der Schalter 83 geschlossen wird, wechselt die Spannung auf der Leitung 94 von -12VoIt auf —OVoIt. da der Differentialverstärker -12VoIt an seinem Eingang über die Leitung 94 erhält. Auf der Leitung 84 erscheint eine »0«. Wenn für einen Regenerationsvorgang auf der Leitung 20—15 Volt erscheinen, bleibt die Gateelektrode 42 ungeladen. Somit wird in der Speicherzelle 10 eine »0« gelesen und anschließend regeneriert.
Zum Zeitpunkt I erscheint eine Speicheroperation (S), da durch den Stromversorgungsabtastkreis 60 ein Abfallen der Versorgungsspannung festgestellt wird. Nun wird eine Abtastoperation in der in der vorangehend beschriebenen Weise durchgeführt, wobei durch den Differentialverstärker 92 der Zustand auf der Leitung 84 aufrechterhalten wird. Eine hohe, negative Spannung wird dann an die Leitung 20 von dem Speicherkreis 52 angelegt, wenn der Schalter 72 mit diesem verbunden ist. Diese Verbindung wird praktisch hergestellt, wenn durch die Stromversurgungsabtastvon'ichtung 60 ein Ausfall der Versorgungsspannung registriert wird. Da keine Ladung an der Gilteelektrode 42 zu diesem Zeitpunkt vorhanden ist, wird der Schwellwertpegel des Transistors 28 von -2 Volt auf — 10 Volt verändert (Th = —10 Volt), da die zwei Isolationsichichten und Kanalbereiche des Transistors 28 nicht geschützt sind und eine negative Ladung aus den Isolationsschichten des Transistors 2(1 abgezogen wird. Eine »0« Information wird permanent in Form eines Schwellwertpegels von —10 Volt im Transistor 28 gespeichen. Zum Zeitpunkt XII wird die iipeicheroperation beendet.
Zum Zeitpunkt XIII wird nach Wiederkehr der Versorgungsspannung die Rückschreiboperation (T) durchgeführt. Dazu werden —7 Volt zwischenzeitlich über die Leitung 20 mit der Gateelektrode 26 verbunden. Zur selben Zeit wird eine »1« Schreibspannung an die Leitung 84 angelegt. Die Gateelektrode 42 bleibt ungeladen, da der Schreibtransistor 28 nicht leitet, denn der eine Schwellwertpegel wurde iiuf —10 Volt geschätzt und die Spannung an der Gateelektrode 26 liegt lediglich bei —7 Volt. Somit wird eine »0« Information in kapazitiver Form in die Speicherzelle 10 zurückgeschrieben. Wenn der Schwellwertpegel des Transistors 28 —2 Volt, während der Rückschreiboperation betragen hätte, würde eine »1« Information in die Speicherzelle 10 zurückgeschrieben werden. Zum Zeitpunkt XlV wird die Rückschreiboperation beendet
Zum Zeitpunkt XV wird eine Löschoperation durchgeführt Eine hohe positive Spannung wird von dem Löschkreis 56 über den Schalter 72 auf die Leitung 20 gegeben. Der Schwellwertpegel des Transistors 28 wird dadurch auf -2VoIt zurückgesetzt, da die negative Ladung in den lsolationsschichien des Transistors 28 abgezogen wird. Zum Zeitpunkt XVI wird die Löschoperation beendet.
In Fig.3 ist eine matrixförmige Speicheranordnung dargestellt, die vier in Fi g. 1 dargestellten Speicherzellen 104, 106, 108 und 110 enthält. Der Aufbau einer jeden Speicherzelle ist identisch mit der im Zusammenhang mit F i g. 1 beschriebenen Speicherzelle 10. Eine Zeilenleitung 112 ist mit den Speicherzellen 104 und 108 und eine Zeilenleitung 114 ist mit den Speicherzellen 106 und 110 verbunden. Die Speicherzellen 104 und 106 sind außerdem mit einer Spaltenleitung 120 und die Speicherzellen 108 und 110 mit einer Spaltenleitung 122 zusammengeschaltet. Eine »O«-bit Schreibquelle 123 und eine »1 «-bit Schreibquelle 124 sind der Spalte A und eine andere »O«-bit Schreibquelle 126 und eine andere »1 «-bit Schreibquelle 128 sind der Spalte S ^geordnet. Mit Differentialverstärkern 129 und 131 sind jeweils eine der Differenzspannungsquellen 125 und 127 verbunden. Lese-, Schreib- und Regenerationskreise 130 werden für Lese-, Schreib- oder Regenerationsoperationen der obersten Zeile, dem die Zeilenleitung 112 zugeordnet ist, zu einer bestimmten Zeit durchgeführt. Ein Datenspeicherkreis 130 wird zum permanenten Einspeichern einer Information an einer bestimmten Zeile der Anordnung 102 verwendet. Ein Rückstellkreis 134 dient zum Rückschreiben einer permanent gespeicherten Information in eine ausgewählte Zeile der Anordnung 102. Mit Hilfe eines Löschkreises 136 erfolgt das Zurücksetzen des Schwellwertpegels des entsprechenden Transistors einer ausgewählten Zeile und Spalte auf —2 Volt, nachdem die permanent gespeicherten Daten in kapazitiver Form nach Rückkehr der Versorgungsspannung wieder in die entsprechenden Transistoren zuriickgcspcichert wurden. Eine Versorgungsvorrichtung 140 liefert für alle Kreise der Anordnung 102 entsprechende Versorgungsspannungen, die durch eine Stromversorgungsabtastvorrichtunr 142 überwacht werden. Bei Ausfall bzw. Rückgang der Versorgungsspannung bewirkt die Stromversorgungsabtastvorrichtung die Durchführung der entsprechenden Operationen zur Sicherstellung der momentan in kapazitiver Form gespeicherten Informationen.
Informationen können eingeschrieben, gelesen, regeneriert, permanent gespeichert oder rückgeschrieben werden, indem eine entsprechende Auswahl der Spaltenleiter 120 oder 122 und der entsprechenden Zeilenleiter 112 oder 114 angesteuert werden. Die Anordnung 102 gemäß F i g. 3 arbeitet in der gleichen Weise wie die im Zusammenhang mit F i g. 1 beschriebene Anordnung.
In Fig.3 dargestellten Speicherzellen können in integrierter Bauweise in einem Halbleitersubstrat, z. B. in einem Siliziumkristall untergebracht sein. Die für jede Speicherzelle notwendigen Transistoren, d. h. die beiden MOS und der MNOS Transistoren, können in dem Siliziumsubstrat mit Hilfe der allgemein bekannten Techniken erzeugt werden.
Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Speicher für direkten Zugriff mit dynamischen Speicherzellen, in denen in kapazitiven Elementen binäre Informationen flüchtig in Form von vornandenen oder abwesenden Ladungen gespeichert, werden, die infolge von Ladungsverlusten periodisch regeneriert werden, wobei mindestens ein Feldeffekttransistor mit einem kapazitiven Element verbunden ist, um Zugriff zum Lesen, Schreiben und Regenerieren zu gewähren, und an die Speicherelemente durch eine Spannungsquelle Betriebsspannungen angelegt werden und wobei die Speicherzellen ein nichtflüchtiges Speicherelement mit Isolationsstruktur enthalten, welche nichtflüchtige Ladungsspeicherfahigkeit besitzt, und eine Spannungsüberwachungsschaltung und eine mit den nichtflüchtigen Speicherelementen verbindbare Speichersteuerschaltung vorgesehen ist, durch die beim Feststellen des Abfalls der Spannung durch die Spannungsüberwachungsschaltung in der fsulationsstruktur der nichtflüchtigen Speicherelemente eine Ladung gespeichert wird, welche der in den zugeordneten kapazitiven Elementen gespeicherten Binärinformation entspricht, nach Hauptpatent 2313476, dadurch gekennzeichnet, daß das kapazitive Element (43) jeweils als Gate-Kapazität eines ersten Transistors (44) gebildet wird, dessen Drain-Source-Strecke über die Drain-Source-Strecke eines zweiten, im Normalbetrieb als Lesetransistor dienenden Transistors (36) mit einer Lese-ZSchreibleitung (84) verbunden ist und ^aB die Gate-Elektroden des zweiten Transistors (36) und eines dritten Transistors (28) mit einer Isolationsstruktur mit nichtflüchtiger Ladungsspeicherfähigkeit mti Schreibe/Leseauswahlschaltungen und Spannungsüberwachungsschaltungen verbindbar sind und das kapazitive Element (43) über die Source-Drain-Strecke des dritten Transistors (28) mit einer Isolationsstruktur mit nichtflüchtiger Ladungsspeicherfähigkeit über die Leitung (84) aufladbar ist.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektroden (34, 26) der genannten zweiten und dritten Transistoren (36,28) an einem ersten gemeinsamen Punkt miteinander verbunden sind, daß die Drain-Elektroden (30, 22) dieser Transistoren an einem zweiten gemeinsamen Punkt miteinander verbunden sind und daß eine erste Schaltvorrichtung (72) vorgesehen ist, durch die eine Schaltspannung an den ersten gemeinsamen Punkt angelegt werden kann und daß durch eine zweite Schaltvorrichtung (86) selektiv ein erstes oder zweites Schreibpotential an den zweiten gemeinsamen Punkt angelegt werden kann, wobei die Gate-Elektrode (42) des ersten Transistors (44) selektiv aufgeladen werden kann.
3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß der zweite gemeinsame Punkt mit einer Kapazität (100) verbunden ist, die zeitweise ein erstes oder zweites Schreibpotential speichert.
4. Speicher nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß durch die erste Schaltvorrichtung (72) ein Lesepotential an den ersten gemeinsamen Punkt angelegt werden kann und daß die zweite Schaltvorrichtung (86) den zweiten gemeinsamen Punkt mit der Eingangsklemme eines Verstärkers (92) verbinden kann, der während einer Operation an seiner Ausgangsklemme ein Signal erzeugt, das
die Ladung der Gate-Elektrode (42) des ersten Transistors (44) interpretiert
5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß der Verstärker aus einem Differential-Verstärker (92) besteht und daß dieser zwei Eingangsklemmen aufweist, daß die erste Eingangsklemme mit der zweiten Schaltvorrichtung (86) und mit dem Kondensator (93) verbunden ist, und daß die zweite Eingangsklemme mit einer Refer^nzspannungsquelle (96) verbunden ist.
6. Speicher nach Anspruch 5, dadurch gekennzeichnet, daß die Ausgangsklemme des Differential-Verstärkers (92) über eine dritte Schaltvorrichtung (83) mit dem zweiten gemeinsamen Punkt verbunden ist, wobei eine in der Gate-Elektrode (42) des ersten Transistors (44) gespeicherte Ladung regeneriert wird.
7. Speicher nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die erste Schaltvorrichtung (72) an den ersten gemeinsamen Punkt ein Zurückschreibpotential anlegt, dessen Wert zwischen dem ersten und dem zweiten Schweliwertpegel liegt, wobei der Ladungszustand der Gate-Elektrode (42) des ersten Transistors (44) auf einen Wert gesetzt werden kann, der abhängt von dem Schwellwertpegel des dritten Transistors (28).
8. Speicher .rech einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß die erste Schaltvorrichtung (72) an den ersten gemeinsamen Punkt eine Löschspannung liefert, wobei der Schwellwertpegel des dritten Transistors (28) auf einen vorbestimmten Wert gesetzt werden kann.
9. Speicher nach einem der Ansprüche 2 bis 8, aus einer Vielzahl von Speicherzellen, die spalten- und zellenförmig angeordnet sind, dadurch gekennzeichnet, daß die ersten gemeinsamen Punkte der Datenspeichervorrichtung in jeder Zeile mit einer entsprechenden Zeilenleitung (112, 114) verbunden sind und daß die zweiten gemeinsamen Punkte der Datenspeichervorrichtungen in jeder Spalte mit einer entsprechenden Spaltenteitung verbunden sind (120,122) (F ig. 3).
DE2351554A 1972-10-16 1973-10-13 Speicher für direkten Zugriff mit dynamischen Speicherzellen Expired DE2351554C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29796272A 1972-10-16 1972-10-16

Publications (2)

Publication Number Publication Date
DE2351554A1 DE2351554A1 (de) 1974-04-18
DE2351554C2 true DE2351554C2 (de) 1983-12-15

Family

ID=23148434

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2351554A Expired DE2351554C2 (de) 1972-10-16 1973-10-13 Speicher für direkten Zugriff mit dynamischen Speicherzellen

Country Status (6)

Country Link
US (1) US3774177A (de)
JP (1) JPS5644517B2 (de)
CA (1) CA1003963A (de)
DE (1) DE2351554C2 (de)
FR (1) FR2203139B1 (de)
GB (1) GB1401101A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352607B2 (de) * 1972-10-20 1976-10-28 Hitachi, Ltd., Tokio Halbleiterspeicher
US3876991A (en) * 1973-07-11 1975-04-08 Bell Telephone Labor Inc Dual threshold, three transistor dynamic memory cell
US3922650A (en) * 1974-11-11 1975-11-25 Ncr Co Switched capacitor non-volatile mnos random access memory cell
US4675841A (en) * 1974-12-23 1987-06-23 Pitney Bowes Inc. Micro computerized electronic postage meter system
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
JPS6057158B2 (ja) * 1976-08-16 1985-12-13 エヌ・シ−・ア−ル・コ−ポレ−シヨン 不揮発性ランダム・アクセス・メモリ−・セル
US4104734A (en) * 1977-06-30 1978-08-01 Fairchild Camera And Instrument Corporation Low voltage data retention bias circuitry for volatile memories
US4375086A (en) * 1980-05-15 1983-02-22 Ncr Corporation Volatile/non-volatile dynamic RAM system
JPS6044420U (ja) * 1983-08-31 1985-03-28 三菱重工業株式会社 電線布設装置
GB2310939B (en) * 1993-03-19 1997-10-29 Sven E Wahlstrom Operating a dynamic memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508211A (en) * 1967-06-23 1970-04-21 Sperry Rand Corp Electrically alterable non-destructive readout field effect transistor memory
US3636530A (en) * 1969-09-10 1972-01-18 Litton Systems Inc Nonvolatile direct storage bistable circuit
US3718915A (en) * 1971-06-07 1973-02-27 Motorola Inc Opposite conductivity gating circuit for refreshing information in semiconductor memory cells
BE788583A (fr) * 1971-09-16 1973-01-02 Intel Corp Cellule a trois lignes pour memoire a circuit integre a acces aleatoir
US3781570A (en) * 1971-11-22 1973-12-25 Rca Corp Storage circuit using multiple condition storage elements

Also Published As

Publication number Publication date
CA1003963A (en) 1977-01-18
GB1401101A (en) 1975-07-16
JPS4974849A (de) 1974-07-19
DE2351554A1 (de) 1974-04-18
JPS5644517B2 (de) 1981-10-20
FR2203139A1 (de) 1974-05-10
US3774177A (en) 1973-11-20
FR2203139B1 (de) 1978-03-10

Similar Documents

Publication Publication Date Title
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE2313476C2 (de) Speicher mit direktem Zugriff
DE3424765C2 (de) Mikrocomputer
DE10207312A1 (de) Ferroelektrische nichtflüchtige Logikelemente
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2332643C2 (de) Datenspeichervorrichtung
DE2727147C2 (de) Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit
DE3141555C2 (de) Halbleiterspeicher
DE2628383A1 (de) Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
EP1119004B1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE3038641C2 (de) Halbleiter-Speicherschaltung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE4119248A1 (de) Integrierter halbleiterschaltkreis
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2223734A1 (de) Monolithische Speicherzelle
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE2550276A1 (de) Kapazitiver datenspeicher
DE1950695C3 (de) Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen
DE2935121C2 (de)
DE2251640A1 (de) Elektronisches speicherelement und dieses verwendendes speicherwerk
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher
DE3202028A1 (de) Integrieter dynamischer schreib-lese-speicher

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8125 Change of the main classification

Ipc: G11C 11/24

AF Is addition to no.

Ref country code: DE

Ref document number: 2313476

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8340 Patent of addition ceased/non-payment of fee of main patent