DE1764241A1 - Monolithische elektrische Schaltung - Google Patents
Monolithische elektrische SchaltungInfo
- Publication number
- DE1764241A1 DE1764241A1 DE19681764241 DE1764241A DE1764241A1 DE 1764241 A1 DE1764241 A1 DE 1764241A1 DE 19681764241 DE19681764241 DE 19681764241 DE 1764241 A DE1764241 A DE 1764241A DE 1764241 A1 DE1764241 A1 DE 1764241A1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- emitter
- memory cell
- transistor
- electrical circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims 4
- 210000000352 storage cell Anatomy 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft eine monolithische elektrische Schaltung enthaltend ein Paar von emittereeitig verbundenen Transistoren,
vorzugsweise Speicherzelle mit einem inneren bistabilen direkt kreuzgekoppelten Transistormultivibrator und einem äusseren
Differentialverstärker, der durch die unterschiedlichen Kollektorpotentiale des Multivibrators gesteuert wird.
Derartige Schaltungen werden häufig in der Elektrotechnik verwandt,
z. B. als Differentialverstärker, als Stromübernahmeschalter (current switch) oder als Transistor-Flip-Flop. Die Ausführung in
monolithischer Technik geht bisher beim Aufbau eines Transistors
von der Planartechnik aus. Unabhängig von ihrer Zusammenschaltung werden Transistoren im allgemeinen so dargestellt, dass der Kollektor
-2-
209818/0825
in der epitaxialenSchicht auf dem Substrat, die Basis in einer
darauf folgenden Diffusion und der Emitter in einer weiteren Diffus ionsschicht oberhalb der Basis zu liegen kommt. Zwei Transistoren
müssen im allgemeinen voneinander isoliert werden durch eine p+ Diffusion, die die η-Epitaxie (Kollektoren) unterbricht. Nur im Falle
von gemeinsamem Kollektorpotential oder bei "Verbindung der beiden
nicht notwendig.
Solche p+Isolationen, durch die getrennte Isolationsinseln gebildet
werden, benötigen relativ viel Platz, da beim Diffusionsvorgang ein seitliches Auswandern erfolgt.
Aufgabe der vorliegenden Erfindung ist es, solche Platzverluste
durch Isolationsschichten bei zwei emitterseitig verbundenen Transistoren zu vermeiden und die Metallisierungen tür die galvanischen
Verbindungen einzusparen. Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass das in Planartechnik ausgeführte Paar von
Transistoren mit gleichem Emitterpotential invers betrieben wird, d.h. in einer gemeinsamen Isolationsinsel die Emitter in der n-Epitaxieschicht und die Kollektoren als getrennte Diffusionen innerhalb der Basisdiffusionen dargestellt sind.
Ein weiteres Merkmal dir Erfindung sieht vor, dass zwei in Serie
geschaltete Transistoren, die mit ihrem Emitter bzw. ihrem Kollektor auf gleichem Potential liegen, in Planartechnik so ausgeführt werden,
209818/0825
Docket GE 968 032 -3-
dass ein Traneistor normal, der andere emitterseitig verbundene aber
invers betrieben wird.
Schwierigkeiten bei der erfindungsgemäseen Ausführung können
in Bezug auf die Stromverstärkung H der einzelnen Transistoren
entstehen. Bis jetzt lässt sich bei invers betriebenen Transistoren
ein Η f^s* 10 erreichen. Benutzt man allerdings eine Golddotierung,
so sinkt dieser Wert auf /J < 1. Für viele Anwendungen genügt
jedoch eine Stromverstärkung dieser Grössenordnung und dieser Nachteil lässt sich in Kauf nehmen.
Ein Ausführungsbeispiel der Erfindung, in dem zwei Paare von emitterseitig verbundenen Transistoren auftreten, ist in der Zeichnung
dargestellt und wird im folgenden näher beschrieben.
Es zeigen:
Fig. 1 die elektrische Schaltung einer vorgeschlagenen Speicherzelle,
Fig. 2 eine monolithische Matrix von Speicherzellen entsprechend einer elektrischen Schaltung nach Fig. 1,
Fig. 3 einen Querschnitt durch einen Teil der in Fig. 2 gezeigten monolithischen Speicherzelle.
Vor der Beschreibung des erfindungsgemässen topologischen Entwurfs
soll kurz auf die Wirkungsweise der in Fig. 1 dargestellten Speicherzelle eingegangen werden.
Docket GE 968 032 2 0 98 18/0825 .4-
Diese an anderer Stelle vorgeschlagene Speicherzelle besteht einerseits
aus einem speichernden Element, nämlich einem direkt kreuzgekoppelten Transißtor-Flip-Flop 10. Dieser enthält zwei Transistoren
T, und T. mit gemeinsamem Emitterpotential V . über zwei
Kollektorwiderstände R und R, (etwa 1 k Ohm) sind die Kollektoren
1 w
der beiden Traneistoren mit dem Betriebspotential V verbunden.
Es ist jeweils einer der beiden Zweige stromführend, wodurch zwei verschiedene gespeicherte Informationen dargestellt werden können.
Zum Lesen und Schreiben dieser Informationen dienen die drei weiteren Transistoren T , T- und T-. Zum Lesen und Schreiben muss die
Zelle adressiert werden durch einen positiven Impuls auf der X-Leitung und einem negativen Impuls auf der Y-Leitung, wodurch
der Transistor T_ leitend wird. Ausgelesen wird folgendermassen:
Das Potential der beiden Emitter der Transistoren T. und T_ wird abgesenkt bei Adressierung des Transistors T_; damit wird ein in Fig.
nicht dargestellter, einer Vielzahl von Speicherzellen gemeinsamer Emitterwiderstand mit den Emittern der bevden Transistoren T und T_
verbunden, über diesen Emitterwiderstand werden sie mit einer
Spannungsquelle negativen Potentials verbunden, und die ganze Anordnung
ausserhalb des Flip-Flop 10 arbeitet als Differentialverstärker, d.h.
es flieset ein Lesestrom beim B- oder B in Abhängigkeit von den
Potentialen an den Kollektoren des Flip-Flop-
Das Einschreiben von Informationen in diese Zelle erfolgt dadurch,
dass da« Potential an einer der Klemmen B. (oder B.) so weit abgo-
209818/0825
Docket GE 968 032 - 5-
senkt wird, dass über die Basis zum Kollektor des Transietore T
(T2) ein Basisstrom flieset, der eino Absenkung des Basiepotentials
am Transistor T4 (T-) und damit.dessen Sperrung zur Folge hat.
Ein topologischer Entwurf einer solchen Speicherzelle wie sie oben
beschrieben ist, in der erfindungsgemäss der inverse Betrieb einiger
Transistoren ausgenützt wird, wird in einer Matrix in Fig. 2 ' innerhalb der punktierten Linie 11 und Fig. 3 dargestellt Die
Transistoren T« und T., die den Multivibrator bilden, sind invers
3 4
dargestellt, d.h. es sind die beiden Kollektoren C. und C ^ in den
Basis diffusionen B- und B. innerhalb einer gemeinsamen Emitter-n-Epitaxieschicht
gezeigt. Die beiden Kollektorwiderstände finden sich als Bahnwiderstände R1 und R_ in einer getrennten Isolationsinsel.
In einer dritten Isolationsinsel befinden sich die restlichen drei Transistoren T , T-, Tn, von denen T und T_ ebenfalls invers dar-
ί & 0
lc.
gestellt sind, so dass sie eine gemeinsame Emitterdiffusion (n-Epitaxie)
und getrennte Basis- (B., B_) bzw, Kollektordiffusionen (C., C)
aufweisen. Die gemeinsame Emitterdiffusion wird ausserdem noch gleichzeitig
als Kollektordiffusion des normal betriebenen Transistors T-ausgenutzt, von dem die Basis B und der Emitter E zu sehen sind.
In Fig. 3 ist ein Schnitt durch die monolithische Schaltung der Fig.
gezeigt. Hier sind die Diffusionen unterschiedlicher Leitfähigkeit
klar zu erkennen. Auf einem p-Substrat befinden sich in durch p+
Diffusionen isolierten n-Epitaxieinseln zum ersten die Bahnwiderstände
R1, R_, zum zweiten der invers betriebene Transistor T., dessen
209818/0825
Docket GE 968 032 -6-
• ο -
Kollektor C . ein Fenster zur Kontaktierung aufweist, der invere
betriebene Transistor T2 mit seiner Basis B- und dem Kollektor C_,
die beide durch ein Oxydfenster kontaktiert werden können, und der
normal betriebene Transistor T- mit der Basis Be und dem Emitter E-
5 5 5
und den zugehörigen Oxydfenstern.
Docket GE 968 032 -7-
209818/0825
Claims (5)
1. Monolithische elektrische Schaltung enthaltend ein Paar von
emitterseitig verbundenen Transistoren (T , T und/oder T3, T4),
vorzugsweise Speicherzelle mit einem inneren bistabilen direkt kreuzgekoppelten Transistormultivibrator (10) und einem äusseren
Differentialverstärker, der durch die unterschiedlichen Kollektorpotentiale des Multivibrators gesteuert wird, dadurch gekennzeichnet,
dass das in Planartechnik ausgeführte Paar von Transistoren mit gleichem Emitterpotential invers betrieben wird, d. h. in
einer gemeinsamen Isolationsinsel die Emitter in der n-Epitaxieschicht
und die Kollektoren als getrennte Diffusionen innerhalb der Basisdiffusionen dargestellt sind.
2. Monolithische elektrische Schaltung, vorzugsweise Speicherzelle,
enthaltend zwei in Serie geschaltete Transistoren (T , T_ und/oder
T2, Tj.), so dass der eine Emitter mit dem anderen Kollektor
gleiches Potential besitzt, dadurch gekennzeichnet, dass in Planartechnik ein Transistor (T_) normal der andere emitterseitig
verbundene (T1 und/oder T_) aber invers betrieben wird.
209818/0825 "8"
3. Speicherzelle nach den Ansprüchen 1 und 2, dadurch gekennzeichnet
dass die Transistoren (T3, T4) des Multivibrators in einer und
die beiden Transistoren (T., T5) des Differentialverstärkers
zusammen mit einem adressierbaren Tortransistor (T.) in einer zweiten Isolationewanne ausgeführt sind.
4. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, dass die zweite Isolationewanne in Form eine "L" ausgebildet ist.
5. Matrix aus Speicherzelle^nach Anspruch 4, dadurch gekennzeichnet, dass die "L'^förmige^Ieolationswannen so ineinandergreifen,
dass je zwei ein Rechteck bilden.
Docket GE 968 032
209818/0825
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1764241A DE1764241C3 (de) | 1968-04-30 | 1968-04-30 | Monolithisch integrierte Halbleiterschaltung |
GB06392/69A GB1245368A (en) | 1968-04-30 | 1969-03-28 | Monolithic electric circuit |
BE731533D BE731533A (de) | 1968-04-30 | 1969-04-15 | |
FR6911364A FR2007263A1 (de) | 1968-04-30 | 1969-04-17 | |
CH579769A CH486779A (de) | 1968-04-30 | 1969-04-17 | Monolithische elektrische Schaltung |
SE5876/69A SE345537B (de) | 1968-04-30 | 1969-04-25 | |
ES366505A ES366505A1 (es) | 1968-04-30 | 1969-04-26 | Disposicion de circuito electrico monolitico. |
US820178A US3628069A (en) | 1968-04-30 | 1969-04-29 | Integrated circuit having monolithic inversely operated transistors |
NLAANVRAGE6906651,A NL169249C (nl) | 1968-04-30 | 1969-04-29 | Geintegreerde halfgeleiderschakeling met ten minste twee transistors welke zijn voorzien van afzonderlijke basisgebieden in een gemeenschappelijk geisoleerd eilanddeel van een epitaxiale laag op een halfgeleidersubstraat, waarbij de transistors onderling zijn gekoppeld door het geisoleerde eilanddeel van de epitaxiale laag. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1764241A DE1764241C3 (de) | 1968-04-30 | 1968-04-30 | Monolithisch integrierte Halbleiterschaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1764241A1 true DE1764241A1 (de) | 1972-04-27 |
DE1764241B2 DE1764241B2 (de) | 1974-12-19 |
DE1764241C3 DE1764241C3 (de) | 1978-09-07 |
Family
ID=5697910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1764241A Expired DE1764241C3 (de) | 1968-04-30 | 1968-04-30 | Monolithisch integrierte Halbleiterschaltung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3628069A (de) |
BE (1) | BE731533A (de) |
CH (1) | CH486779A (de) |
DE (1) | DE1764241C3 (de) |
ES (1) | ES366505A1 (de) |
FR (1) | FR2007263A1 (de) |
GB (1) | GB1245368A (de) |
NL (1) | NL169249C (de) |
SE (1) | SE345537B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL175560C (nl) * | 1968-12-30 | 1984-06-18 | Ibm | Monolithisch geintegreerde geheugencel. |
US3801836A (en) * | 1969-06-30 | 1974-04-02 | Ibm | Common emitter transistor integrated circuit structure |
DE2021824C3 (de) * | 1970-05-05 | 1980-08-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithische Halbleiterschaltung |
US3655999A (en) * | 1971-04-05 | 1972-04-11 | Ibm | Shift register |
US3884732A (en) * | 1971-07-29 | 1975-05-20 | Ibm | Monolithic storage array and method of making |
US3865648A (en) * | 1972-01-07 | 1975-02-11 | Ibm | Method of making a common emitter transistor integrated circuit structure |
JPS5630754A (en) * | 1979-08-23 | 1981-03-27 | Fujitsu Ltd | Semiconductor memory device |
FR2677171B1 (fr) * | 1991-05-31 | 1994-01-28 | Sgs Thomson Microelectronics Sa | Transistor de gain en courant predetermine dans un circuit integre bipolaire. |
US7902608B2 (en) * | 2009-05-28 | 2011-03-08 | International Business Machines Corporation | Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2936384A (en) * | 1957-04-12 | 1960-05-10 | Hazeltine Research Inc | Six junction transistor signaltranslating system |
NL297821A (de) * | 1962-10-08 | |||
US3393349A (en) * | 1964-04-30 | 1968-07-16 | Motorola Inc | Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island |
US3508209A (en) * | 1966-03-31 | 1970-04-21 | Ibm | Monolithic integrated memory array structure including fabrication and package therefor |
-
1968
- 1968-04-30 DE DE1764241A patent/DE1764241C3/de not_active Expired
-
1969
- 1969-03-28 GB GB06392/69A patent/GB1245368A/en not_active Expired
- 1969-04-15 BE BE731533D patent/BE731533A/xx unknown
- 1969-04-17 FR FR6911364A patent/FR2007263A1/fr not_active Withdrawn
- 1969-04-17 CH CH579769A patent/CH486779A/de not_active IP Right Cessation
- 1969-04-25 SE SE5876/69A patent/SE345537B/xx unknown
- 1969-04-26 ES ES366505A patent/ES366505A1/es not_active Expired
- 1969-04-29 NL NLAANVRAGE6906651,A patent/NL169249C/xx not_active IP Right Cessation
- 1969-04-29 US US820178A patent/US3628069A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ES366505A1 (es) | 1971-02-16 |
DE1764241B2 (de) | 1974-12-19 |
GB1245368A (en) | 1971-09-08 |
CH486779A (de) | 1970-02-28 |
NL6906651A (de) | 1969-11-03 |
NL169249B (nl) | 1982-01-18 |
SE345537B (de) | 1972-05-29 |
FR2007263A1 (de) | 1970-01-02 |
DE1764241C3 (de) | 1978-09-07 |
BE731533A (de) | 1969-09-15 |
US3628069A (en) | 1971-12-14 |
NL169249C (nl) | 1982-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE2745290A1 (de) | Integriertes speicherfeld | |
DE2235801A1 (de) | Monolithischer festwertspeicher und verfahren zur herstellung | |
DE1537992B2 (de) | Bistabile Kippschaltung | |
DE2156805C3 (de) | Monolithischer Halbleiterspeicher | |
DE1934278A1 (de) | Speicheranordnung mit zugehoerigen Decodierschaltungen | |
DE1942559A1 (de) | Dioden-gekoppelter Halbleiterspeicher | |
DE1764241A1 (de) | Monolithische elektrische Schaltung | |
DE1574651C3 (de) | Monolithisch integrierte Flip-Flop-Speicherzelle | |
DE2055232C3 (de) | Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl | |
DE2612666C2 (de) | Integrierte, invertierende logische Schaltung | |
DE2760086C2 (de) | ||
DE2816949A1 (de) | Monolithisch integrierte halbleiteranordnung und deren verwendung zum aufbau einer speicheranordnung | |
DE2152706B2 (de) | Monolithischer integrierter halbleiterspeicher fuer binaere daten | |
DE1934956A1 (de) | Monolithische Speicherzelle | |
DE1774201C (de) | Monolithisch integrierte Speicher zelle | |
DE2230875C3 (de) | Mit großer Dichte integrierbarer Binärinformationsspeicher | |
DE1912176C2 (de) | Monolithische Speicherzelle | |
DE2125451A1 (de) | Integrierte Halbleiterschaltung zur Speicherung von Daten | |
DE2106579A1 (de) | Halbleiterspeicher | |
DE2360897C3 (de) | ||
DE1537992C (de) | Bistabile Kippschaltung | |
DE2204562A1 (de) | Speicherzelle | |
DE1474462C (de) | Kryoelektnscher Speicher | |
DE1817498B2 (de) | Monolithisch integrierte speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |