DE2152706B2 - Monolithischer integrierter halbleiterspeicher fuer binaere daten - Google Patents

Monolithischer integrierter halbleiterspeicher fuer binaere daten

Info

Publication number
DE2152706B2
DE2152706B2 DE19712152706 DE2152706A DE2152706B2 DE 2152706 B2 DE2152706 B2 DE 2152706B2 DE 19712152706 DE19712152706 DE 19712152706 DE 2152706 A DE2152706 A DE 2152706A DE 2152706 B2 DE2152706 B2 DE 2152706B2
Authority
DE
Germany
Prior art keywords
transistor
emitter
base
line
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712152706
Other languages
English (en)
Other versions
DE2152706A1 (de
DE2152706C3 (de
Inventor
Andrew Robert Sunnyvale Calif. Berding (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2152706A1 publication Critical patent/DE2152706A1/de
Publication of DE2152706B2 publication Critical patent/DE2152706B2/de
Application granted granted Critical
Publication of DE2152706C3 publication Critical patent/DE2152706C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft einen monolithischen integrierten Halbleiterspeicher für binäre Daten mit Speicherzellen, die ein Paar kreuzgekoppelte Doppelemittertransistoren enthalten, und mit den Spalten der Speichermatrix zugeordneten Leseverstärkern.
Durch das USA.-Patent 3 423 737 ist beispielsweise eine Speicherzelle bekanntgeworden, welche ein Paar kreuzgekoppelte Transistoren enthält. Weiter ist durch das USA.-Patent 2 964 652 der sogenannte »Stromschalter« bekanntgeworden, eine Schaltung mit mindestens zwei emittergekoppelten Transistoren an gemeinsamer Konstantstromquelle. Der Stromfluß wird praktisch insgesamt von demjenigen Transistor übernommen, dessen Steuerelektrode einen höheren Spannungspegel aufweist. Dieser emittergekoppelte Stromschalter zeichnet sich durch kurze Umschaltzeiten aus.
Die bekannten Speicheranordnungen aus Multiemittertransistoren weisen den Nachteil auf, daß die erreichbaren Zugriffszeiten auf Grund der erforderlichen Ansteuerkreise keine optimalen Werte erreichen.
Es ist daher die Aufgabe der Erfindung, einen Halbleiterspeicher der eingangs genannten Art zu schaffen, der ähnlich kurze Zugriffszeiten erlaubt, wie es die Schaltzeilen des für logische Verknüpfungsschaltungen bekannten Stromschalters sind.
Weiterhin ist es im Hinblick auf die angestrebte Integrierbarkeit Aufgabe der Erfindung, einen Halbleiterspeicher möglichst geringen Energiebedarfes anzugeben.
Diese Aufgabe wird dadurch gelöst, daß die Leseverstärker pro Spalte zwei Teilverstärker enthalten, die je mit einer Bitleitung verbunden sind, daß je ein Emitter der Doppelemitter des Transistorpaares einer jeden Speicherzelle über einen Widerstand zeitweise an eine Stromquelle angeschlossen ist, und daß die anderen Emitter der Doppelemitter der Transistorpaare der Speicherzellen jeder Spalte der Matrix gruppenweise an die Emitter der in den genannten Teüverstärkern enthaltenen Transistoren angeschlossen sind, derart, daß die Transistoren der Speicherzellen mit den Transistoren der Teil verstärker emittergekoppelte Stromschalter bilden.
Damit ergibt sich der Vorteil, daß die Zugriffszeit des erfindungsgemäßen Halbleiterspeichers im wesentlichen lediglich durch die bekannt optimale Schaltzeit eines Stromschalters bestimmt wird. Gleichzeitig läßt sich der erfindungsgemäße Halbleiterspeicher leicht integrieren und weist niedrigen Energiebedarf auf.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 ein Schaltbild von Speicherzellen und von Leseverstärkern, die nach dem Prinzip des emittergekoppelten Stromschalters arbeiten und sowohl zum Auslesen als auch zum Einlesen binärer Daten verwendet werden,
F i g. 2 ein Schaltbild der Zeilenansteuerung,
F i g. 3 ein Schaltbild der Spaltenansteuerung,
F i g. 4 ein Schaltbild der Dateneingabe und der Lese-Schreibschaltung.
In Fig. 1 sind vier Speicherzellen 11, 12, 13 und 14 als Beispiel für eine Speichermatrix aus zwei Zeilen und zwei Spalten dargestellt. Selbstverständlich kann jede beliebige Anzahl von Speicherzellen verwendet werden, und die Darstellung zeigt nur vier Zellen der Einfacheit halber.
Die Speicherzelle 11 in der ersten Zeile und der ersten Spalte enthält einen linken Transistor 78 mit Doppelemitter, welche mit £8L und ESR bezeichnet sind, und einen rechten Transistor 79 mit den Doppelemittern E9L und E9R. Über eine Leitung vom Kollektor des Transistors 7 8 zur Basis des Transistors 79 und eine Leitung vom Kollektor des Transistors 79 zur Basis des Transistors 78 sind die beiden Transistoren kreuzgekoppelt. Die Lastwiderstände R 6 und R 7 sind an die entsprechenden Kollektoren angeschlossen, und die inneren Emitter mit den Bezeichnungen ESR und E9L sind gemeinsam mit dem Emitterwiderstand R S verbunden. So wird eine bistabile Schaltung gebildet, durch welche der Strom in der Weise fließt, daß immer einer der Transistoren 78 oder 79 im leitenden Zustand ist, während der andere nicht leitet. Der jeweils eingeschaltete Transistor wird außerhalb seines Sättigungsbereiches betrieben. Die anderen drei Speicherzellen sind in F i g. 1 mit 12, 13 und 14 bezeichnet und in gleicher Weise aufgebaut wie die oben beschriebene Speicherzelle 11. Die Speicherzelle 12 enthält die Transistoren 710, 711, die Speicherzelle 13, die Transistoren 715, 716 und die Speicherzelle 14, die Transistoren 717 und 718. In der Speicherzelle 12 befinden sich die Widerstände R 9, R10 und R11, in der Speicherzelle 13 die Widerstände R S 6 und R17 sowie R18 und in der Speicherzelle 14 die Widerslände Λ19, /?20 und R 21.
Die den Emittern abgewandten Enden der Widerstände R 8 und R11 sind miteinander verbunden und dann an eine — 4V-Stromquelle gemeinsam über den Widerstand R 48 angeschlossen. Der Vorteil dieser Anordnung gegenüber dem direkten Anschluß eines
jeden Emitterwiderstandes an eir*e Spannungsquelle besteht darin, daß die Emitterwiderstände mit einem relativ geringen Widerstandswert ausgelegt werden können, der einen beträchtlich kleineren Halbleiterbereich in einer integrierten Struktur erfordert. Die Widerstände R18, Λ 21 und R 22 sind in ähnlicher Weise für die Speicherzellen 13 und 14 vorgesehen.
Wenn der Transistor Γ 9 in der Speicherzelle 11 leitet, befinden sich sein Kollektor und somit die Basis des Transistors T 8 auf ihrem unteren Spannungs- oder Signalpegel, und damit wird der Transistor T 8 ausgeschaltet gehalten. Da der Transistor 78 nichtleitend ist, tritt an dem Widerstand/?6 auch kein Spannungsabfall auf. Daher befindet sich der Kollektor des Transistors 78 auf seinem oberen Pegel und somit auch die Basis des Transistors T9, wodurch der Transistor T 9 eingeschaltet gehalten wird. Die Werte der Speisespannungen und Widerstände sind so gewählt, daß im leitenden Zustand des Transistors Γ 9 der Spannungsabfall über seinem Kollektorwiderstand R 7 kleiner als 650 mV ist, so daß die Basis-Kollektor-Vorspannung in rückwärtiger Richtung nicht ausreicht, um den Transistor 79 zu sättigen.
Jede der vier Speicherzellen 11, 12, 13 und 14 kann für eine Lese- oder Schreiboperation durch eine unten beschriebene Schaltung zur Zeilen- und Spaltenansteusrung angewählt werden. Wenn z. B. die Speicherzelle 12 gewählt werden soll, dann muß die Zeilenansteuerung die erste Zeile wählen und die Spaltenansteuerung die zweite Spalte, weil der Schnittpunkt dieser beiden Koordinaten diese Speicherzelle der Matrix definiert. Der Rest der in Fig. 1 gezeigten Schaltung, die aus Leseverstärker und Datcnausgangsschaltung besteht, wird nach der genaueren Beschreibung der Zeilenansteuerung, der Spaltenansteuerung und der Lese-ZSchreib-Decodierschaltung beschrieben.
Zeilenansteuerung
Die in F i g. 2 gezeigte Schaltung für die Zeilenansteuerung empfängt ihr Eingangssignal an der Basis von Transistor Tl. Die Transistoren 7Ί und T2 bilden einen emittergekoppelten Stromschalter, bei welchem der Widerstand R 3 als gemeinsamer Emitterwiderstand dient. Die Basis des Transistors T 2 ist an eine feste Bezugspannung VlUi gelegt.
Wenn die Basis des Transistors 71 »oben«, d.h. auf einem Niveau oberhalb dieser Bezugspannung ist, dann führt dieser Transistor praktisch den gesamten von der Stromquelle gelieferten Strom, und der Transistor Γ2 ist abgeschaltet. Wenn die Basis des Transistors 71 sinngemäß »unten« ist, führt der Transistor T 2 den Strom, und der Transistor Tl ist dann abgeschaltet.
Zuerst wird angenommen, daß ein hoher Signalpegel an der Basis des Transistors Tl anliegt. Das führt zu einem Stromnuß durch den Widerstand Rl, den Transistor T1 und den Widerstand R 3. Infolge des Spannungsabfalls bewirkt der Stromfluß durch den Widerstand R1 eine relativ niedrige Spannung als Eingangssignal an der Basis des Transistors 74. Der Transistor Γ 4 ist mit dem Widerstand R13 als Lastwiderstand in Emitterfolgeschaltung angelegt. Daher bewirkt ein niedriger Pegel an der Basis des Transistors Γ4 auch einen niedrigen Pegel an der Basis des Transistors Γ 5. Die Transistoren /5 und T 6 bilden wiederum einen emittergekoppelten Stromschalter mit dem Widerstand Λ 5 als gemeinsamen Emitterwiderstand, wobei die Basis des Transistors T 6 an eine feste Bezugsspannungsquelle VBB gelegt ist. Daher bewirkt der niedrige Pegel an der Basis des Transistors TS die Übernahme nahezu des gesamten Stromflusses durch den Transistor T 6 und die Abschaltung des Transistors Γ 5. Dementsprechend führt der Widerstand R 4 praktisch keinen oder nur einen sehr kleinen Strom, und die Basis des Transistors Tl
ίο wird deshalb auf ihrem oberen Pegel gehalten. Der Transistor T 7 ist in Emitterfolgeschaltung angelegt und daher ist der Emitter des Transistors Tl, der an die Leitung 15 angeschlossen ist, ebenfalls auf seinem oberen Pegel, was zur Ansteuerung der ersten Zeile
der Speichermatrix führt und dementsprechend zur Halbsektion der Speicherzellen 11 und 12.
Der Transistor T 2 ist abgeschaltet, weil der Transistor T1 leitend ist, und daher fließt nur ein zu vernachlässigender Strom durch den Widerstand Rl.
ao Die Basis des Transistors T3 befindet sich deshalb auf ihrem oberen Pegel. Der 1 ansistor T3 ist in Emitter-Folgeschaltung mit dem Widerstand R12 als Lastwiderstand geschaltet. Der obere Pegel an der Basis des Transistors 73 bewirkt infolgedessen einen
oberen Pegel an der Basis des Transistors 712. Die Transistoren 712 und 713 bilden einen emittergekoppelten Stromschalter mit dem Widerstand R 14 als gemeinsamen Emitterwiderstand, wobei die Basis des Transistors 713 an eine Bezugsspannungsquelle V111) angeschlossen ist. Daher führt der obere Pc^l an der Basis des Transistors 712 dazu, daß dieser Transistor nahezu den gesamten Strom leitet und der Transistor 713 im nichtleitenden Zustand gehalten wird. Der Widerstand R 15 ist der Kollektor-Lastwiderstand für den Transistor 712 und dementsprechend fließt der gesamte durch den Transistor 712 fließende Strom auch durch den Widerstand R15. Das führt zu einem niedrigen Pegel an der Basis des Transistors 714, der in Emitter-Folgeschaltung geschaltet ist. Ein niedriger Pegel an seiner Basis führt zu einem niedrigen Pegel an seinem Emitter, der an die Leitung 16 angeschlossen ist. Dieser niedrige Pegel zeigt an, daß die zweite Zeile der Speichermatrix nicht angesteuert ist, und dementsprechend
sind auch die Zellen 13 und 14 nicht in Halbselektion gewählt.
Wenn jetzt angenommen wird, daß an der Basis des Transistors 71 ein niedriger Signalpegel anliegt, dann ist der Transistor 71 ausgeschaltet, und der Transistor 72 führt praktisch den ganzen Strom. An Stelle der ersten Zeile wird daher jetzt die zweite Zeile angesteuert. Ein niedriger Pegel an der Basis des Transistors 71 führt zu einem hohen Pegel an der Basis des Transistors 74. Ein hoher Pegel an der Basis des Transistors 75 resultiert in einem niedrigen Pegel an der Basis des Transistors T 7 und somit auch an seinem Emitter, der an die Leitung 15 angeschlossen ist. Der niedrige Signalpegel an der Basis des Transistors 71 macht den Transistor 72 leitend und liefert dementsprechend einen niedrigen Signalpegel an die Basis von 73 und von 712, was zu einem Signalpegel an der Basis des Transistors 714 führt und dementsprechend auch am Emitter des Transistors 714, der an die Leitung 16 angeschlossen ist.
Spaltenansteuerung
Das Eingangssigna! für die in F i g. 3 gezeigte Schaltung zur Spaltenansteuerung wird an die Basis
S-
des Transistors 719 angelegt. Wenn das Spaltenwahl-Eingangssigna] auf seinem oberen Pegel liegt, wird die erste Spalte angesteuert. Wenn es auf seinem unteren Pegel liegt, wird die zweite Spalte der Speichermatrix angesteuert. Die Spaltenwahl-Ausgangssignale auf den Leitungen 17 und 18 bleiben jedoch gesperrt, falls nicht ein unterer Signalpegel als Eingangssignal für die Ebenenansteuerung an dem Plättchenwahleingang anliegt, der mit der Basis des Transistors 723 verbunden ist.
Zuerst wird die Einrichtung beschrieben, durch welche die Ebenenansteuerung des ausgewählten Halbleiterplättchens der integrierten Speicherschaltung das Spaltenwahl-Ausgangssignal sperren kann. Die Transistoren 7 23 und T 24 bilden einen emittergekoppelten Stromschalter mit dem Widerstand R 35 als gemeinsamen Emitterwiderstand, wobei die Basis von 7 24 an eine feste Bezugsspannungsquelle VBB angeschlossen ist. Widerstand R 34 ist der Kollektor-Lastwiderstand für den Transistor Γ 24. Wenn der Plättchenwahleingang und dementsprechend die Basis des Transistors Γ 23 auf ihrem oberen Signalpegel stehen, führt praktisch der Transistor 7 23 den gesamten Strom und der Transistor Γ 24 ist abgeschaltet. Daher fließt nur sehr wenig Strom durch den Widerstand R 34, und die Basis des Transistors Γ25 steht auf ihrem oberen Signalpegel. Der Transistor Γ 25 ist in Emitter-Folgeschaltung geschaltet, und der Widerstand R 47 bzw. R 36 bildet den Emitterwiderstand für den Emitter E 25 L bzw. den Emitter E25R. Daher befinden sich diese beiden Emitter jetzt auf ihrem oberen Pegel. Da die Emitter £25 L und E25 R direkt mit den gemeinsamen Wahl-Ausgangsleitungen 17 und 18 verbunden sind, befinden sich die beiden Leischlossen ist, auf seinem unteren Pegel und der Emitter des Transistors Γ 22, der an die Leitung 18 angeschlossen ist, auf seinem oberen Pegel. Entsprechend wird die durch die Leitung 17 angezeigte erste Spalte der Speichermatrix angesteuert und die durch die Leitung 18 angezeigte zweite Spalte nicht selektiert. Es wird natürlich angenommen, daß diese Spaltenansteuerung nicht gerade durch die Ebenenansteuerung gesperrt wird.
Um die zweite Spalte und nicht die erste Spalte zu wählen, muß das Spahenwahl-Eingangssignal an der Basis des Transistors Π 9 auf seinem unleren Pegel sein. Dieser niedrige Signalpegel an der Basis des Transistors 719 bewirkt einen hohen Signalpegel an der Basis des Transistors 7 21 und einen niedrigen Pegel an der Basis des Transistors Γ 22. Dementsprechend führt die an den Emitter des Transistors Γ 21 angeschlossene Leitung 17 ein hohes Signal und die an den Emitter des Transistors 722 angeschlossene Leitung 18 ein niedriges. Das niedrige Signal auf der Leitung 18 besagt, daß die zweite Spalte der Speichermatrix jetzt angesteuert ist.
Lese- und Schreib-Decodierschaltungen
Ein Eingangssignal, mit welchem bestimmt wird, ob eine Lese- oder eine Schreiboperation auszuführen ist, wird parallel an die Basen der in F i g. 4 gezeigten Transistoren 7 42 und Γ47 angelegt. Das Daten-EinSignal wird an die Basis des Transistors Γ 43 angelegt und ist nur wirksam, wenn das Lese-'Schreibsignal auf Schreibbetrieb deutet. Die Leitung 21 wird auf ihren unleren Signalpegel durch ein Schreibsignal und auf ihren oberen Signalpegel durch ein Lesesignal gesetzt. Die Leitungen 19 und 20 werden durch
tungen auf ihrem oberen Sienalpegel, ungeachtet eines 35 das Daten-Ein-Signal auf eine Schreiboperation (einv Signals vom Spaltenwahleingang. Eine gewählte Spalte Leitung auf einen oberen Signalpcgel und eine aut wird nämlich durch ein niedriges Signal auf einer der
beiden Leitungen 17 bzw. 18 angezeigt, und daher
wurde durch die Ebenenansteuerung das Spaltenwahl-Ausgangssignal gesperrt. 40
Wenn der Plättchenwahleingang an der Basis des Transistors Γ 23 auf seinem unteren Pegel steht, führt der Transistor Γ 24 den Strom, und der Transistor Γ23 wird abgeschaltet, was zu einem niedrigen Signalpegel an der Basis des Transistors Γ 25 führt. Der niedrige Signalpegel an der Basis des Transistors Γ 25 trennt effektiv die Emitter E 25 L und E 25 R von den Leitungen 17 und 18, so daß diese nun durch die Spaltenwahlschaltung gesteuert werden können.
Bei der in F i g. 3 gezeigten Schaltung zur Spaltenansteuerung sind die Transistoren 719 und 720 als emittergekoppelter Stromschaltcr geschaltet, und der Widerstand R 33 ist der gemeinsame Emitterwiderstand, und die Basis des Transistors 720 ist an eine Bezugsspannun^squelle Vm angeschlossen. Die Widerstände R 31" und R 32 sind die Kollektor-Lastwiderstände für die Transistoren 719 bzw. 720. Wenn der Spaltenwahleingang an der Basis des Transistors 719 auf seinem oberen Pegel steht, leitet der
Transistor 719, und der Transistor 720 ist abgeschal- 60 gnal mit niedrigem Pegel. Die Information auf der tet. Dementsprechend befindet sich die Basis des Leitung 21 wird an den Leseverstärker (Fig. 1)
einen unteren Signalpegel) nur gesetzt, wenn das Lese-Schreib-Signal auf Schreibbetrieb steht.
Wenn eine Schreiboperation auszuführen ist. befindet sich das Lese-Schreib-Signal (Fig. 4) au1" seinem unteren Pegel. Die Transistoren 747 und 748 sind als emittergekoppelter Stromschalter mit dem Widerstand R 42 als gemeinsamen Emitterwiderstand angeordnet, und die Basis des Transistors 748 ist an eine Bezugsspannungsquelle VBB angeschlossen. Da das Schreibsignal einen niedrigen Signalpegcl an die Basis des Transistors 747 anlegt, wird dieser abgeschaltet und der Transistor 748 leitet. Der Kollektorstrom für den Transistor 748 fließt über die Widerstände Ä46 und /?45, den Transistor und den Widerstand R 42. Dementsprechend wirken die Widerstände R 46 und R 45 als Kollektor-Last widerstand für den Transistor 748 und somit befindet sich die an den Kollektor des Transistors 748 angeschlossene Basis des Transistors 749 auf ihrem nied rigen Signalpegel. Der Transistor 749 ist in Emittcr-Folgeschaltung mit dem Widerstand R 43 als Emitter-Widerstand angelegt. Daher führt die an den Emitter-Widerstand R 43 angeschlossene Leitung 21 ein Si-
Transistors T 21, die an den Kollektor des Transistors 719 angeschlossen ist, auf ihrem unteren Pegel und die an den Kollektor des Transistors 720 angeschlossene Basis des Transistors 722 auf ihrem oberen Pegel. Beide Transistoren 721 und 722 sind m Emitter-Folgcschaltung angelegt, und daher ist der Emitter des Transistors 721. der an die Leitung 17 angeübertragen, um diesen auf eine Schreibop oration einzustellen.
Das an den Transistor 747 (Fig. 4) angelegte Schreibsignal wird gleichzeitig auch an die Basis des Transistors 742 angelegt. Die Transistoren 742, und 744 sind emittergekoppelt an der gleichen Stromquelle und somit als Stromschalter angeordnet.
wobei der Widerstand R29 als gemeinsamer Emitterwiderstand dient und die Basis des Transistors 744 an eine Bezugsspannungsquelle Vm angeschlossen ist. Der Widerstand R 37 ist der gemeinsame Kollektorwiderstand für die Transistoren 7 42 und Γ 43 und der Widerstand R 38 ist der Kollektorwiderstand für den Transistor Γ 44. Ein Daten-Ein-Signal mit niedrigem Pegel für die Basis des Transistors T 43 bereitet die Speicherung einer binären Null vor (hoher Pegel auf der Leitung 19 und niedriger Pegel auf der Leitung 20). Ein Daten-Ein-Signal mit einem hohen Pegel für die Basis des Transistors Γ 43 bereitet die Speicherung einer binären Eins vor (niedriger Pegel auf der Leitung 19 und hoher Pegel auf der Leitung 20).
Wenn immer noch das Vorliegen eines Schreibsignals für die Basis der Transistoren 742 und 747 angenommen wird, soll jetzt das Anliegen eines Daten-Ein-Signah für die Basis von Γ 43 auf niedrigem Pegel betrachtet werden. Diese Bedingung führt zum Abschalten der Transistoren Γ42 und Γ43 und zur Übernahme praktisch des gesamten Stromes durch den Transistor T 44. Dementsprechend befindet sich die an den Kollektor des Transistors Γ 42 angeschlossene Basis des Transistors Γ45 auf ihrem oberen Signalpegel und die an den Kollektor des Transistors Γ44 angeschlossene Basis des Transistors 746 auf ihrem unteren Pegel. Die Transistoren 745 und 746 sind in Hmitter-Folgeschaltung mit den Widerständen R 40 bzw. .R 41 als entsprechenden Emitterwiderständen angelegt. Daher führt die an den Emitter des Transistors Γ45 angeschlossene Leitung 19 ein Signal mit hohem Pegel und die an den Emitter des Transistors Γ46 angeschlossene Leitung 20 ein Signal mit niedrigem Pegel. Das führt zum Einschreiben einer binären Null in den Speicher entsprechend obiger Definition, und das Signal auf den Leitungen 19 und 20 wird an den Leseverstärker und dann an die entsprechende Speicherzelle übertragen. Wenn das Daten-Ein-Signal auf seinem oberen Pegel steht, leitet der Transistor 743 und der Transistor 744 wird abgeschaltet, was in einem niedrigen Signalpegei an der Basis des Transistors 745 und in einem hohen Signalpegel an der Basis des Transistors 746 resultiert. Dementsprechend führt die Leitung 19 ein niedriges Signal und die Leitung 20 ein hohes.
Für eine Leseoperation muß das Lese-Schreib-Signal auf seinem oberen Signalpegel stehen. Infolgedessen sind auch die Spannungen an den Basen der Transistoren 742 und 747 aiii ihrem oberen Pegel und beide Transistoren sind im leitenden Zustand. Der Widerstand R 37 ist die Kollektorlast für den leitenden Transistor 742 und folglich befindet sich die Basis des Transistors 745 auf ihrem unteren Pegel und demzufolge auch die Leitung 19. Der Widerstand R 38 wirkt jetzt als Kollektor-Lastwiderstand für den Transistor 7" 47 und wegen des Spannungsabfalles befindet sich die Basis des Transistors 746 und folglich auch die Leitung 20 auf ihrem unteren Pegel. Wie aus dem obigen ersichtlich, werden für eine Leseoperation beide Leitungen 19 und 20 auf ihren unteren Pegel gebracht. Da der Transistor Γ47 leitet, ist der Transistor 748 abgeschaltet und somit die Basis des Transistors 749 effektiv vom Kollektor des Transistors 748 getrennt. Die Transistoren 749 und 750 und die zugehörigen Widerstände R 43. R 44, R 45 und R 46 bilden jetzt einen stabilisierten Vorspannungstreiber, der an seinem Ausgang auf der Leitung 21 einen Spannungspegel liefert, der in der Mitte zwischen den Spannungen an den Kollektoren der Speicherzellen liegt. Diese Vorspannung wird über die Leitung 21 an die Leseverstärker geliefert, um diese auf das Lesen einer Speicherzelle einzustellen. Der Transistor 749 ist in Emitterfolgeschaltung mit dem Widerstand R 43 als Emitter-Lastwiderstand angelegt, und seine Basis-Vorspannung wird durch die Widerstände R 45 und
ίο R 46 geliefert. Der Transistor 750, der den Emitter-Widerstand R 44 benutzt, liegt in einer Rückkopplungsschleife zur Abfühlung der Spannung auf der Leitung 21 und Regulierung der Basis-Vorspannung für den Transistor 749 über seinen Kollektorwiderstand R 46.
Leseverstärker
In Fig. 1 ist ein Leseverstärker für jede Spalte der Speichermatrix vorgesehen. Die Leseverstärker sind nach dem Prinzip des Stromschalters aufgebaut. Das Spaltenwahlsignal steuert den gewünschten Leseverstärker an, und das Schreibsignal sowie das Lesesignal werden über die Verstärkerschaltung übertragen. Die Transistoren 726 bis 731 und die Widerstände R 27 und R 28 bilden einen Leseverstärker für die erste Spalte. Die Transistoren 732 bis 737 und die Widerstände R 29 und R 30 bilden einen Leseverstärker für die zweite Spalte. Der Widerstand R 23 ist der Kollektor-Lastwiderstand, der den Transistoren 729 und 735 gemeinsam ist, und die Daten aus einer Leseoperation stehen auf der Leitung 22 zur Verfugung, die an die Kollektoren dieser Transistoren 729 und 735 angeschlossen ist.
Anschließend wird die Arbeitsweise des Lese-Verstärkers für die erste Spalte der Speichermatrix im einzelnen beschrieben. Die Emitter der Transistoren 726, 727 und 728 und die linksliegcnden Emitter F.8L und /:15L der Transistoren 78 und 715 sind zum Aufbau eines cmitlcrgekoppellen
Stromschaltcrs mit dem Widerstand R 27 als gemeinsamen Emitterwiderstand verbunden. Die Basis des Tiansistors 728 ist an eine einstellbare stabilisierte Bezugsspannungsqueiie über die Leitung 21 angeschlossen. Die Emitter der Transistoren 729, 730 und 731 und die rechten Emitter E9R und E16R der Transistoren 79 und 716 sind zum Aufbau eines Stromschalters mit dem Widerstand R 28 als gemeinsamen Emitterwiderstand verbunden. Die Basis des Transistors 729 ist an eine einstellbare stabilisierte Bezugsspannungsqueiie über die Leitung 21 angeschlossen. Die an die Basen der Transistoren 727 und 730 angeschlossene Leitung 17 führt das Spaltenwahlsignal. und die erste Spalte wird gewählt, wenn die Leitung 17 auf ihrem unteren Signalpegei steht
und wird nicht gewählt, wenn die Leitung 17 auf ihrem oberen Signalpegel steht.
Im praktischen Betrieb wird nur eine Zeile angesteuert und für diese Erläuterung wird angenommen, daß die erste Zeile gewählt wurde, indem man einen hohen Signalpegel auf die Leitung 15 und einen niedrigen Pegel auf die Leitung 16 ^ab.
Schreiboperation
Nach der Beschreibung der Schaltungen und der
Arbeitsweise in Verbindung mit der Speicherzelle 11
wird zunächst eine Schreilxiperation in diese Zelle
beschrieben. Die Leitung 21 von der einstellbaren
stabilisierten Bezugsspannungsquelle muß auf ihrem
309515/471
unteren Pegel stehen, um die Leseverstärker für eine Schreiboperation einzustellen. Um eine binäre Eins in die Speicherzelle 11 einzuschreiben, muß der linke Emitter E8L der Speicherzelle 11 veranlaßt werden, einen Strom zu leiten. Dementsprechend führt die zur Basis des Transistors Γ26 gelegte Leitung 19 ein niedriges Signal und die Leitung 20 zur Basis des Transistors 731 ein hohes Signal, um eine binäre Eins in die Speicherzelle zu schreiben. Diese Bedingung zwingt die Leitung 23 auf ihren niedrigen Signalpegel und die Leitung 24 auf den hohen Signalpegel und daher fließt der Strom im Transistor 7 8 durch den Emitter £8L und zwingt so den Kollektor des Transistors Γ 8 auf einen niedrigen Pegel und die Basis des Transistors T 9, die ja an den Kollektor des Transistors Γ 8 direkt gekoppelt ist, ebenfalls auf den niedrigen Pegel. Der Transistor 79 wird infolgedessen abgeschaltet. Der Transistor 78 ist jetzt im leitenden Zustand und zeigt so die Speicherung einer binären Eins in der Speicherzelle 11 an.
Um eine binäre Null in die Speicherzelle 11 einzuschreiben, muß die Leitung 19 ein Signal mit einem hohen Pegel und die Leitung 20 ein solches mit einem niedrigen Pegel führen. Diese Bedingung veranlaßt die I eitung 23 zur Führung eines hohen Signals und die Leitung 24 zur Führung eines niedrigen Signals. Der Transistor 79 leitet daher durch den Emitter E 9 R und zwingt den Transistor Γ 9 in den leitenden Zustand. Dieser wiederum zwingt durch die KreuzkoppluriL' den Transistor 78 zum Abschalten und zeigt somit an, daß jetzt eine binäre Null in der Zelle gespeichert ist.
Leseoperation
Die Speicherzelle 11 wird wieder angesteuert, indem man r,n hohes Signal auf die Leitung 15 gibt und ein niedriges Signal auf die Leitung 16. Die Leitungen 19 und 20 werden beide auf ihren niedrigen Signalpcgel gesetzt und die einstellbare stabilisierte Bezugsspannungsquelle über die Leitung 21 auf eine Spannung, die in der Mitte zwischen den Spannungen an den Kollektoren der Speicherzelle liegt.
Wenn in der Speicherzelle 11 eine binäre Eins gespeichert ist, ist der Transistor 78 leitend und 79 ist abgeschaltet. Daher befindet sich die Basis des Transistors 78 auf einem hohen Pegel und die Basis des Transistors T9 auf einem niedrigen. Die Basis des Transistors T 8 ist von den Basen der Transistoren T 8, Γ 26, Γ 27 und 728 die positivste und daher 5«> fließt Strom im Emitter £8L. Die Basis des Transistors 729 ist die positivste der Basen der Transistoren 79, 729, 730 und 731, und daher leitet der Transistor 7 29. Der Strom fließt durch den Emitter ESL und bringt die Leitung 23 auf einen hohen Signalpegel und die Leitung 24 auf einen niedrigen. Folglich leitet der Transistor 729 und veranlaßt die Leitung 22, ein niedriges Signal zu führen. Da die Leitung 22 mit der Basis des Transistors 738 und dieser Transistor mit dem Widerstand R 24 als Emitterwiderstand verbunden ist. befindet sich der Emitter d.s Transistors 738 auf einem niedrigen Signalpegc! Die Transistoren 739 und 740 sind als Stromsduilter mit dem Widerstand R 26 als gemeinsamen Emittcrwiderstand und dem Widerstand R 25 als Kollektor]astwiderstand für den Transistor 739 angeordnet. Die Basis des Transistors 739 ist an den Emitter ö^ Transistors 738 angeschlossen und daher ist die Basis des Transistors 739 ebenfalls auf einen niedrigen Signalpegel geschaltet, was zum Leitendwerden des Transistors 740 und zum Abschalten des Transistors 739 führt. Entsprechend befindet sich die an den Kollektor des Transistors 739 angeschlossene Basis des Transistors 741 auf ihrem oberen Signalpegel, und da der Transistor 741 in gemeinsamer Kollektoranordnung geschaltet ist, befindet sich die an den Emitter von 741 angeschlossene Datenausgabeleitung auf ihrem oberen Pegel. Der obere Pegel auf der Datenausgabeleitung bezeichnet eine in der Speicherzelle 11 gespeicherte binäre Eins. Wenn eine binäre Null in der Speicherzelle 11 gespeichert ist, dann ist der Transistor 7 8 nichtleitend und der Transistor 79 leitend und die Basis des Transistors 79 befindet sich dann auf ihrem oberen Signalpegel. Dieser Pegel veranlaßt einen Stromfluß durch den Emitter £9 R und einen hohen Signalpegel auf der Leitung 24. Dadurch wird der Transistor 729 abgeschaltet, und die Leitung 22 führt ein Signal mit hohem Pegel. Die Basis des Transistors 739 befindet sich ebenfalls auf ihrem oberen Pegel, und die Basis und der Emitter des Transistors 741 gehen daher auf einen niedrigen Signalpegel, was bedeutet, daß die Datenausgabeleitung ebenfalls auf dem niedrigen Signalpegel steht und dadurch anzeigt, daß eine binäre Null in der Speicherzelle 11 gespeichert ist.
Im Schreibbetrieb befindet sich die einstellbare stabilisierte Bezugsspannungsquelle für die Leitung 21, welche an die Basen der Transistoren 728 und 729 angeschlossen ist, auf ihrem unteren Pegel, und der Transistor 7 29 leitet deshalb im Schreibbetrieb nie. Dementsprechend befindet sich die Leitung 22 auf ihrem oberen Pegel, was wie ein gelesenes Nullsignal aussieht. Die Datenausgabeleitung befindet sich somit immer auf ihrem unteren Pegel, wenn eine Schreiboperation abläuft.
Obwohl hier die Arbeitsweise nur eines Leseverstärkers erläutert wurde, arbeiten die anderen Leseverstärker in gleicher Weise, und der Lese- oder Schreibbetrieb mit irgendeiner anderen Speicherzelle läßt sich aus den Schaltbildern leicht ermitteln.
Aus der obigen Beschreibung geht die intensive Ausnutzung des Prinzips der emittergekoppelten Stromschalter hervor. Insbesondere enthält jeder Leseverstärker mindestens eine solche Schaltung, die zum Lesen und Schreiben der binären Daten in die bzw. aus den Speicherzellen benutzt wird. Der emittergekoppelte Stromschalter arbeitet sehr schnell, und durch seine Verwendung in den Leseverstärkern wird so eine integrierte Speicheranordnung mit extrem schnellen Lese- und Schreibzyklen geschaffen. Beispielsweise wird eine solche Stromschalteranordnung gebildet aus der linken Hälfte der Transistoren 726, 727 und 728 der Leseverstärker zusammen mit den linken Emittern £8 L und £15 L der Doppelemittertransistoren 78 und 715 der linken Hälfte einer jeden Speicherzelle in der für diesen Leseverstärker zugehörigen Spalte der Speichermatrix sowie aus den rechten Transistoren 729, 730 und 731 desselben Leseverstärkers zusammen mit den Emittern E9R, £16R dei rechten Hälfte einer jeden Zelle in dieser Spalte. Zur Ausführung einer Schreiboperation wird über einen dieser Stromschalter Strom von einer Seite der angesteuerten Speicherzelle gezogen, während der andere Stromschalter kernen Strom von der Gegenseite der
gewählten Zelle zieht. Man erreicht durch diese Stromschaltertechnik eine außerordentlich kurze Schreibzeit von weniger als zwei Nanosekunden.
Derselbe Stromschalter wird auch zum zerstörungsfreien Lesen der Information in der Zelle benutzt. Für eine Leseoperation muß nur die Bezugsspannung auf der Leitung 21 für die Stromschalter im Leseverstärker auf einen Wert in der Mitte zwischen den Kollektorspannungen der Speicherzelle erhöht wer-
den, und die zum Leseverstärker führenden Schreibleitungen 19 und 20 müssen abgeschaltet werden. Eine Leseoperation erfolgt dann in einer Zykluszeit unterhalb einer Nanosekunde. Diese beiden außerordentlichen Verbesserungen eines monolithischen binären Datenspeichers ergeben sich durch die Verwendung des emittergekoppelten Stromschalterverstärkers sowohl zum Lesen als auch zum Schreiben der binären Daten einer Speicherzelle.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Monolithischer integrierter Halbleiterspeicher für binäre Daten, mit Speicherzellen, die ein Paar kreuzgekoppelte Doppelemittertranristoren enthalten, und mit den Spalten der Speichermatrix zugeordneten Leseverstärkern, dadurch gekennzeichnet, daß die Leseverstärker pro Spalte zwei Teilverstärker (R27, 726, 727, Γ28 und Ä28, 729, T30, 731) enthalten, die je mit einer Bitleitung (23, 24) verbunden sind, daß je ein Emitter (£8 R, E 9 L) tier Doppelemitter des Transistorpaares (Γ8, 79) einer jeden Speicherzelle (11) über einen Widerstand (R 8) zeilenweise an eine Stromquelle (R 48, —4V) angeschlossen ist und daß die anderen Emitter (ESL, ElSL bzw. E9R, E16R) der Doppelemitter der Transistorpaare (78, 79 und 715, T16) der Speicherzellen (11 und 13) jeder Spalte der Matrix gruppenweise (23 bzw. 24) an die Emitter der in den genannten Teilverstärkern enthaltenen Transistoren (T 26, 7 27, Γ 28 bzw. Γ 29, 7 30, Γ 31) angeschlossen sind, derart, daß die Transistoren (78, T 9 und Γ15, Γ16) der Speicherzellen (11 und 13) mit den Transistoren der Teilverstärker (726, 727, 728 bzw. 729, 730, Γ31) emittergekoppelte Stromschalter bilden.
DE2152706A 1970-10-30 1971-10-22 Monolithischer integrierter Halbleiterspeicher für binäre Daten Expired DE2152706C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8553670A 1970-10-30 1970-10-30

Publications (3)

Publication Number Publication Date
DE2152706A1 DE2152706A1 (de) 1972-05-18
DE2152706B2 true DE2152706B2 (de) 1973-04-12
DE2152706C3 DE2152706C3 (de) 1973-10-31

Family

ID=22192263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2152706A Expired DE2152706C3 (de) 1970-10-30 1971-10-22 Monolithischer integrierter Halbleiterspeicher für binäre Daten

Country Status (10)

Country Link
US (1) US3725878A (de)
JP (1) JPS5246462B1 (de)
AU (1) AU3425671A (de)
BE (1) BE774701A (de)
CA (1) CA983167A (de)
CH (1) CH529420A (de)
DE (1) DE2152706C3 (de)
FR (1) FR2112364B1 (de)
GB (1) GB1348327A (de)
NL (1) NL7114913A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916394A (en) * 1974-12-09 1975-10-28 Honeywell Inf Systems High-speed random access memory
JPS5375828A (en) * 1976-12-17 1978-07-05 Hitachi Ltd Semiconductor circuit
JPS5478166U (de) * 1977-11-12 1979-06-02
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
US4311925A (en) * 1979-09-17 1982-01-19 International Business Machines Corporation Current switch emitter follower latch having output signals with reduced noise
US4272811A (en) * 1979-10-15 1981-06-09 Advanced Micro Devices, Inc. Write and read control circuit for semiconductor memories
JPS6028076B2 (ja) * 1980-12-25 1985-07-02 富士通株式会社 半導体メモリの書込み回路
JPH0655940U (ja) * 1993-01-14 1994-08-02 三島工業株式会社 スノーボブスレー

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3492661A (en) * 1965-12-17 1970-01-27 Ibm Monolithic associative memory cell
US3636377A (en) * 1970-07-21 1972-01-18 Semi Conductor Electronic Memo Bipolar semiconductor random access memory

Also Published As

Publication number Publication date
GB1348327A (en) 1974-03-13
FR2112364B1 (de) 1974-05-31
NL7114913A (de) 1972-05-03
CH529420A (de) 1972-10-15
CA983167A (en) 1976-02-03
AU3425671A (en) 1973-04-12
JPS5246462B1 (de) 1977-11-25
DE2152706A1 (de) 1972-05-18
US3725878A (en) 1973-04-03
FR2112364A1 (de) 1972-06-16
DE2152706C3 (de) 1973-10-31
BE774701A (fr) 1972-02-14

Similar Documents

Publication Publication Date Title
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
EP0012796B1 (de) Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2458848C2 (de) Speicheranordnung
DE3032620A1 (de) Bipolare speicherschaltung
DE2925925C2 (de) Informationsspeicher
DE2460225C3 (de) Schreib-Lese-Verstärker
EP1174882A1 (de) MRAM-Anordnung
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2740565B1 (de) Schreib-Lese-Ansteueranordnung fuer einen Bipolarhalbleiterspeicher
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2246756C3 (de) Elektronischer Datenspeicher
DE2223245B2 (de) Informationsspeicher
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
DE1499744C (de) Elektronisches Speicherelement mit zwei Transistoren
DE1499843C (de) Anordnung mit mindestens einer Spei cherzelle mit mehreren Transistoren
DE69019585T2 (de) Sehr schnelle Speicherzelle mit Multiport-Zugriffsmöglichkeit.
DE1574759C (de) Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung
DE1499857C (de) Lese Treiber Schaltung für einen Datenspeicher
DE1524774C (de) Elektronisches Speicherelement
DE2002708C3 (de) Speicheranordnung mit bistabilen Kippschaltungen
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee