DE1934278A1 - Speicheranordnung mit zugehoerigen Decodierschaltungen - Google Patents
Speicheranordnung mit zugehoerigen DecodierschaltungenInfo
- Publication number
- DE1934278A1 DE1934278A1 DE19691934278 DE1934278A DE1934278A1 DE 1934278 A1 DE1934278 A1 DE 1934278A1 DE 19691934278 DE19691934278 DE 19691934278 DE 1934278 A DE1934278 A DE 1934278A DE 1934278 A1 DE1934278 A1 DE 1934278A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- memory
- memory cell
- josephson
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/831—Static information storage system or device
- Y10S505/832—Josephson junction type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
BÖblIngen, 3, JuIl 1969
ru-rz
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket YO 967 122
Die Erfindung betrifft einer) Speicher mit zugehörigen Decodlerschaitungen, die von Adressregistern so betätigt werden, daß durch
Ströme die gewünschten Speicherze I I en ausgewählt warden, mit
Schaltungen, die nach dem Josephson1sehen Tunnel-Effekt arbeiten.
Die grundlegenden theoretischen Erklärungen des Josephson-Tunnel-Effekts sind In dem Artikel "Possible New Effect In Superconductive Tunneling» veröffentlicht Im JuII 1962 In "Physics Letters",
Selten 251 bis 252, von B.D, Josephson beschrieben worden. Eine
Anwendung dieses Josephson·sehen Tunnel-Effekts Ist für" Schaltkreise und logische Schaltungen In der USA-Patentschrift 3 281
609 angegeben. Des weiteren Ist durch die USA-Patentanmeldung
(Serial No, 685 700), angemeldet Im November 1967, eine Torschaltung bekannt geworden, die auch den Josephsonfsehen Tunnel-Effekt benützt.
Obwohl durch diese Veröffentlichungen die prinzipielle Anwendung des Josephson'sehen Tunnel-Effekts auf logische Schaltkreise,
0G9S3G/1562
Torschaltungen und andere Schalter bekanntgeworden Ist, 1st es
nicht möglich, mit diesen angegebenen logischen Schaltungen und Schalternetzwerken sehr schnelle Speicher aufzubauen, die einen
wahlfreien Zugriff und ein ηlchtzerstörendes Auslesen ermöglichen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Speicheranordnung mit zugehörigen DecodlerschaItungen zu schaffen, die
unter Anwendung des Josephson'sehen TunneI-Effekts ein wahlfreies
und zerstörungsfreies Auslesen ermöglicht.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß eine
Speicherzelle aus zwei TorschaItungen, die nach dem Josephson-Tunne!-Effekt arbeiten, besteht, indem die eine der beiden Torschaltungen In einem von zwei Schenkeln der Speicherzelle liegt und
die andere in dem anderen Schenkel.
Der wesentliche Vorteil der Erfindung gegenüber den Kryotronspelchern besteht darin, daß die Zugriffszelt und Schaltzelt mindestens
um eine Zehnerpotenz erhöht werden kann und daß beim Auslesen
einer Information die im Speicher gespeicherte Information nicht
zerstört wird.
Die Erfindung wird Im folgenden anhand von AusführungsbeIsp1eI en
und zugehörigen Zeichnungen näher erklärt.
Es ze I gen: ^ " ; ; ''"-3
Flg. 1 eine perspektivische DarsteI Iung eInes erfindungsgemäßen Josephson-Tunnelspeichers;
Docket YO 967 122 0-09830/1662
gezeigten Speicher verwendeten Josephson-TunneI-Speleher·
: zelle;
Flg. 3' schematisch die In FIg, 2 gezeigt© Speicherzelle mit
einer vergrößerten Darstellung von Anordnung und Lage der Josephson-TunneI-TorschaItungen der Speicherzelle
In Beziehung zur BItieltung und Abfrage IeItung.
FIg, 4 eine Darstellung der Schreiboperationen für eine "1"
oder "0" In die Speicherzelle der Flg. 2;
FIg, 5 eine Darstellung von Leseoperationen für die In Fig. 2
gezeigte Speicherzelle;
Flg. 6 den mit Josephson-TunneI-TorschaItungen arbeitenden
erfindungsgemäßen Decodierer und
FIg, 7 den In Fig. 1 gezeigten Speicher mit zugehörigen Decodlerern, welche durch eine Adresse betätigt werden und
dadurch einen Hochgeschwindigkeitsspeicher bilden.
Gemäß der DarsteI Iung I η Flg. 1 sind Josephson-TunneI-Speicherzellen In drei Spalten und zwei Reihen zusammengefaßt und untereinander verbunden und bilden einen Speicher aus m Spalten und n'
Re Inen oder Ze Ilen.
Gemäß der Darstellung in den FIgn. 1, 2 und 3 umfaßt jede Spei-Docket YO 967 122 009830/1562
cherzelle 10 einen Schaftteil oder Eingangsteil 12, der sich In
zwei Schenkeltelle U'und 16-tellt, bevor er sich wieder zu einem
Schaftteil 12 für die nächste Speicherzelle 10 vereinigt. Zwei
Josephson-TunneI-Torschaltungen 18 und 20 gehören zu den beiden '
Schenkel te ilen 14 bzw. 16. Diese Josephson-TunneI-Torschaltungen
arbeiten nach dem bekannten Josephson-TunneI effekt. Isolierfilme
19 und 21 sind zwischen supraleitenden Metallelektroden 1 2A und
14A und zwischen supraleitenden Metallelektroden 12B und 16B
angeordnet. Dadurch kann der supraleitende Tunnelstrom durch die
Verbindungen fließen', die von den Isolierfilmen gebildet werden.
Der Tunneleffekt findet mit oder ohne Spannungsabfall über Jeder
Verbindung statt, was von der Größe des durch die Torschaltung fließenden Stromes abhängt. In einem Zustand fließt in der Josephson-VerbIndung oder -Torschaltung ein supraleitender Strom über
die Isolierschicht, der von einem Spannungsabfall begleitet Ist.
Dieser Spannungsabfall ist auf die Tatsache zurückzuführen, daß
ein externes magnetisches Feld, welches durch die strombeaufschlagte
gemeinsame Bitleitung 22 ge Iiefert w1rd, den Strom-SchwelI-Wert
über der TunneI verbindung so beeinflußt, daß der in der Schleife
einschl. der Schenke I tei Ie 14 und 16 fließende Strom den kritischen Strom der Josephson-TunneI verb 1ndung überschreitet. Der
zweite Zustand der Josephson-TunneI-Verb 1ndung oder -Torschaltung
liegt vor, wenn ein supraleitender Strom durch die Verbindung
oder über den Isolator fließt und nicht von einem Spannungsabfall
über der Verbindung begleitet wird. Die Theorie der Arbeltswelse
der oben beschriebenen Zustände besagt, daß bei dem zweiten ei—
wähnten Zustand Paare von dem Tunneleffekt unterliegenden Elektronen durch.die Sperr- oder Isolierschicht fließen, wogegen im -Docket
YO 967 122 009830/ 1 S β 2
1934270
ersten Zustand nur einzelne Elektronen durch den I sol ierbere1ch
oder Sperrbereich fließen und einen Spannungsabfall über der Sperre
erzeugen. Jede gemeinsame Bitleitung 22 für die Speicherzellen in
derselben Zeile wird während der Schreiboperation mit einem Strom
In der einen oder der entgegengesetzten Richtung gespeist. Die
Richtung des Stromflusses in der Bitleitung 22 unterstützt das Schreiben einer "1" oder einer "0" In die Speicherzelle 10, Jede
Bitleitung 22 wird direkt über den Teil einer jeden Speicherzelle
gelegt, der die Zellenzeile bildet, welche durch die zwei Josephson-Tunne
l-To-rschal tungen 18 und 20 definiert 1st. Somit induziert
die gemeinsame Bitleitung 22 bei Erregung durch einen Strom ein magnetisches Feld in den TorschaItungen 18 bzw. 20, welches
durch die supraleitenden Meta I I teiIe Ί2A, 14A und 12B, 16B (siehe
Flg. 3) begrenzt ist.
Eine Jeder Zeile von Speicherzellen gemeinsame Abfrage IeItung 24
wird genauso über die und unter den Speicherzellen 10 in derselben
Zeile geführt wie die gemeinsame Bitleitung 22. Jede Abfrageleltung
24 weist jedoch eine Josephson-Tunnel-Verb 1ndung oder -Torschaltung
26 auf, die Induktiv mit dem Teil 16B des Schenkels 16
einer Jeden Speicherzelle verbunden 1st. Somit wird jede gemeinsame
Abfrage I eitung 24 unter dem Teil einer Jeden Speicherzelle
10 hindurchgeführt, der durch die Teile 14B und 16B definiert ist.
Die Abfrage Ie1tung 24 wird nur bei der Leseoperation mit einem
Stromstoß erregt. Die Erläuterung einer Schre 1 boperatlon für die
erfindungsgemäße Speicherzelle 10 erfolgt anhand der Flgn. 1 In
den Flgn, 4A und 4B gibt der Im Uhrzeigersinn verlaufende Pfeil
Im'Kästchen 40 die Richtung des In der supraleitenden Schleife mit
Docket YO 967 122 0.0 9 8 3 07 1 6 ί 2 ORIGINAL INSPSCTED
1934270
den Schenkeln 14 und 16 jeder Speicherzelle fließenden Stromes an.
In Flg. 4A wird eine "1" in die Speicherzelle geschrieben, wozu
StromimpuI se gleichzeitig auf die Leitung 12 und die gemeinsame
Bitleitung 22 gegeben werden müssen.
Ein positiver Stromimpuls in der durch den Pfeil 42 angegebenen
Richtung wird auf die Leitung 12 der gewählten Spalte gegeben und
ein Stromimpuls in negativer Richtung, dargestellt durch den
Pfeil 44, auf die gemeinsame Bitleitung 22. Da die Richtung des Stromes auf der gemeinsamen Bitleitung 22 gegenläufig parallel zu
dem in der Schleife im Uhrzeigersinn umlaufenden Strom ist, ist
der Strom in der Torschaltung 20, die aufgrund des in der supraleitenden Schleife im Uhrzeigersinn fließenden Stromes und aufgrund des Stromes vom Eingangsteil -12 der Sättigung oder dem
Maximalpunkt am nächsten ist, bei welchem die Umschaltung erfolgt,
gegenläufig parallel zur Richtung des Stromes in der gemeinsamen Bitleitung 22 und folgedessen erfolgt keine Umschaltung. Der
Pfeil 46 zeigt an, daß der Strom in der Torschaltung 20 größer ist als der Strom in der Torschaltung 18, der durch den kleineren
Pfeil 48 dargestellt wird, welcher die entgegengesetzte Richtung
des Pfeiles 46 hat. Dementsprechend beeinflußt das Magnetfeld vom Strom in der Bitleitung 22 das NIcht-UmschaI ten der Torschaltung 18 in bezug auf ihren Spannungszustand, da der Strom in der'
Torschaltung 18 weit von dem zur Umschaltung dieser Torschaltung
erforderlichen Sättigungsstrom entfernt 1st, well entgegengesetzte
Ströme, nämlich der In der supraleitenden Schleife Im Uhrzeigersinn umlaufende Strom und der vom Eingangsteil 12 eingeführte
ORSGlHM. INSPSCTED Docket YO 967 122 009830/1SS2
193427Ö
Strom, vorhanden sind. Somit erfolgt keinerlei Umschaltung In einer der beiden TorschaItungen 18 oder 20 und die Speicherzelle 10
behält gemäß der Darstellung in FIg, 4A ihre Stellung mit dem im
Uhrzeigersinn umlaufenden Strom bei.
In der Darstellung der Fig. 4B wird eine "0" In einer Speicher- .
zelle 10 geschrieben, In welcher ein eine "1" darstellender Strom
Im Uhrzeigersinn gemäß der Darstellung durch den Pfeil Im Kasten
40 umläuft, indem gleichzeitig ein positiver Strom in Richtung
des Pfeiles 42 auf die El ngangs Ie i.tung 12 und ein Strom in Richtung
des Pfeiles 43 auf die gemeinsame Bitleitung 22 gegeben- werden.
Der Strom in der gemeinsamen Bitleitung 22 fließt gemäß der Darstellung In Flg. 4B von links nach rechts, also entgegengesetzt
wie beim Schreiben einer "1", in die Speicherzelle, dargestellt
In Fig. 4A. Da die Stromrichtung in der gemeinsamen Bitleltung 22
parallel zu dem nahezu größten Strom In der Torschaltung 20 verläuft, wodurch sie jetzt einen maximalen Strom erreicht, schaltet
diese Torschaltung In den Spannungszustand um, woraus eine Neuverteilung des Stromes resultiert. Infolge der Umschaltung wird
der gemäß der Darstellung Im Kästchen 40 im'UhrzeigersInn umlaufende Strom in einen entgegen de-n Uhrzeigersinn umlaufenden Strom
umgekehrt. Wenn der Strom jetzt entgegen dem Uhrzeigersinn umläuft, befindet sich die Speicherzelle 10 in Fig. 4B in der "0"-Stellung.
1n Fig. 4C ist gezeigt, wfe eine "1" In eine Speicherzelle 10
geschrieben wird, die sich in einer "O"-Stellung befindet, in
welcher der Strom entgegen dem Uhrzeigersinn umläuft, wie es
durch den Pfeil im Kästchen 40 angegeben ist. Dieser Schreibvorgang
erfordert das gleichzeitige Anlegen eines Stromes an den
Eingangsteil 12 und an die gemeinsame Bitleitung 22 in der durch den Pfeil 44 angegebenen Richtung einer "1". Eine "1" wird dadurch
in die Speicherzelle 10 geschrieben, daß die Torschaltung 18, durch
welche ein größerer Strom fließt, dargestellt durch den größeren Pfeil 47, als durch die Torschaltung 20, dargestellt durch den
kleineren Pfeil 49, aufgrund der Anfangsrichtung des entgegen dem
Uhrzeigersinn in der Zelle 10 umlaufenden Stromes übersättigt wird,
weil der den Strom in der Torschaltung 18 beeinflussende Strom in
der gemeinsamen Bitleitung 22 parallel fließt. Die Torschaltung
18 schaltet um, wodurch der Strom in der in Fig. 4C gezeigten Speicherzelle 10 aus der ursprünglich entgegen dem Uhrzeigersinn
verlaufenden Richtung umgekehrt wird. Wenn der Strom jetzt im Uhrzeigersinn fließt, steht die Speicherzelle 10 In der Stellung
In Fig. 4D -ist gezeigt, wie das Schreiben einer "0" in eine
Speicherzelle 10, die bereits auf'O" steht, deren Zustand nicht
beeinflußt. Wie in Fig. 4A gezeigt, schaltet das gleichzeitige
Anlegen von StromimpuI sen an den Eingangsteil 12 und die gemein-
same Bitleitung 22 in "O"-Richtung keine der beiden TorschaItungen
um, so daß der entgegen dem Uhrzeigersinn in der Speicherzelle
umlaufende Strom unverändert bleibt und somit die "O"-Stelfung
der Speicherzelle beibehalten wird.
ORIGINAL "%!SFiCTED
Docket YO 967 122 00 9830/ 1562 -; _
Das Schreiben einer "1" In die Speicherzelle 10 Ist also In den
Fign. 4A und 4C gezeigt, das Schreiben einer "0" in den Flgn. 4B und 4D. Nur wenn die Speicherzelle 10 In der in den Flgn. 4B und
4C gezeigten Stellung steht, erfolgt ein Umschalten der Torschaltung mit einer daraus resultierenden Umkehrung des In der Speicherzelle 10 umlaufenden Stromes in die entgegengesetzte Richtung,
Durch den Pfeil im Kasten 50 in Fig. 5A wird gezeigt, daß sich
die Speicherzelle 10 entsprechend der Stromumlauf richtung In
der Stellung "1" befindet, Bei einer Leseoperation muß gleichzeitig ein Strom an den Eingangsteil 12 der Speicherzelle 10 und
an die gemeinsame Abfrage le Itung 24 gelegt werden, und zwar in
der durch die Pfeile 52 bzw. 54 angegebenen Richtung. Der durch den Schenkelteil 16 in Flg. 5A fließende Strom Ist gemäß der Darstellung durch den größeren Pfeil 56 größer als der durch den
Schenkelteil 14 fließende Strom, dargestellt durch den kleineren
Pfeil 58, um den Strom In der Speicherzelle 10 gemäß der Pfetlrlchtung Im Kästchen 50 Im Uhrzeigersinn umlaufen zu lassen. Beim
Anlegen eines Stromimpulses Jn Richtung des von rechts nach links
verlaufenden Pfeils 54 an die Abfrage Ie1tung 24, schaltet die Abfrage-Torschaltung 26 In den Spannungszustand um, da der Strom
In dem über der Abfrage-Torschaltung 26 liegenden Schenkelteil 16
der Speicherzelle im Uhrzeigersinn verläuft und der Strom in der
gemeinsamen Abfrage le I tung 24 parallel dazu fließt. Da der Strom
durch die Abfrage-Torschaltung 26 etwas unterhalb des Pegels
Docket YO 967 122 009 8 3 0/1582 ORIGINAL INSPECTED
- ίο -
liegt, der zum Umschalten der Torschaltung In den Spannungszustand
benötigt wird, führt der von dem Im Uhrzeigersinn in der Speicherzelle 10 umlaufenden Strom beeinflußte Strom in der Torschaltung
26 dazu, daß ein überschüssiger Strom oberhalb des Umschaltpegels
durch die JosephsonrTunneI verbindung 26 fließt und die Verbindung
in den Spannungszustand umschaltett Diese Spannungsumschaltung
wird am Ende der Abfrage Ieitung abgefühlt oder ausgelesen, weil
in der Abfrage Ieitung 24 durch das Umschalten der Torschaltung
ein Spannungssprung auftritt.
In Fig. 5B ist die Speicherzelle 10 in der "O"-Stellung gezeigt,
da der in der Speicherzelle umlaufende Strom entsprechend dem
Pfeil im Kästchen 50 entgegen dem Uhrzeigersinn oder in 11O"-Richtung fließt. Wie In Fig. 5A, wird gleichzeitig ein Stromimpuls auf den Eingangsteil 12 in der durch den Pfeil 52 angegebenen Richtung und auf die gemeinsame Abfrage IeItung 24 in der
durch den Pfetl 54 angegebenen Richtung gegeben. Beim Auslesen
der Speicherzelle 10 wird also gleichzeitig derselbe Stromimpuls für Speicherzellen abgegeben, die sich in der "1"-SteI Iung oder
der "0"-Stellung gemäß der Darstellung in den Fign. 5A bzw. 5B
befinden. Da der Strom in der In Fig. 5B gezeigten Zelle 10 entgegen dem Uhrzeigersinn umläuft, ist der Strom im Schenkelteil
14 größer, wenn der Strom an den Eingangstell 12 gelegt wird,
wie es durch den großen Pfeil 57 gezeigt ist, als der durch den
kleinen Pfeil 59 dargestellte Strom im SchenkelteM 16. Daher Ist
in dieser Situation der Strom in dem über der Abfrage-Torschaltung 26 liegenden Schenkelteil 16 in der durch den Pfeil 59 an-
Docket YO 967 122 ■ Q0I830/15I2 ORIGINAL !MSPSCTED
gegebenen Richtung sehr klein, nämlich genauso groß wie die Differenz zwischen dem halben auf den Eingangstell 12 gegebenen Strom
und dem entgegen dem Uhrzeigersinn in der Speicherzelle 10 umlaufenden Strom. Dieser kleine Strom im Schenkelteil 16 der Fig. 5B
reicht also im Gegensatz zu dem großen Strom I-m Schenkel teil 16
der Fig. 5A nicht aus, um die Abfragetorschaltung 26 umzuschalten·.
Da also kein Spannungssprung auf der Abfrage IeItung 24 erscheint,
steht die Speicherzelle 10 in ihrer "O"-SteI Iung.
Bei Lese- und bei Schreiboperation«n wird ein Stromimpuls auf
die Wortleitung oder den Eingangsteil 12 der gewählten Speicherzelle In der gewählten Spalte gegeben. Dieser Stromimpuls I hat
bei beiden Operationen immer dieselbe p-os I ti ve. Richtung, da die
Induktivität L1. des SehenkeI te I I es 14 α I eich der Induktivität L1-14 ~
des Schenkel tei I es 16 Ist, so daß der in derr Eingangsteil 12 der
Speicherzelle 10 hereinkommende Strom I sich halbiert und ein
2" I
Diese Ströme W in jedem Schenke IteiI 14 und 16 werden von dem
in der Zelle 10 umlaufenden Strom überlagert, der in der "i"-Steltung der Spe i cherze I I e 10 im Uhrzeigersinn und in der "O11-Stellung entgegen dem Uhrzeigersinn fließt, Sorrrit ist der in den
Schenkelteilen 14 und 16 der Speicherzelle 10 fließende Strom
abhängig von der Stellung "1" oder "0" der SpeicherzelIe 10 entweder groß oder klein, ein Schenkelteil 14 oder 16 der Speicher-
zelle 10 führt jedoch immer einen größeren Strom als der andere
Schenkelteil 16 oder 14.
Docket YO 967 122 00 9830/156 2
ORIGINAL ^Si4IGT
1934270
In Fig» 6 ist eine DecodiererschaItung gezeigt, die Josephson-Tunne
I-Torscha I tungen oder -schalter verwendet. Diese Schaltung
dient besonders dazu, In einer oder mehreren Operationen Strom
auf die Spalten des Speichers unter Verwendung des EingangsteIles
12 einer jeden Speicherzelle in der Spalte zu leiten, Strom in
einer Richtung oder in der Gegenrichtung für jede gerne Insame- Bitleitung
22 für eine Zelle der Speicherzelle und/oder in eine ausgewählte
gemeinsame Ab frage Ieitung für eine Zellenzelle Im Speleher
zu leiten. Die Decodierschaltung besteht aus supraleitenden
Josephson-TunneI-Scha Itungen und paßt somit in Geschwindigkeit
und Leistung zu dem in Fig. 1 gezeigten Speicher. ' "
Durch Anlegen eines InstruktfonssignaI es an den Eingang der in
Fig. 6 gezeigten DecodiererschaItung und durch entsprechende Adressierung
der AdreßIeitungen 60, 62, 64, 66, 68 und 70 wird eine gewünschte
Verzweigung betätigt. Um z.B. einen Instruktionsstrom
auf die mit dem Pfeil 72 gekennzeichnete Verzweigung der Decodiererschal
tung zu leiten, wird über die beiden Adreßleitungen
und 62 die gewünschte Verzweigung der Decodierschaltung gewählt,
indem ein Strom auf die Adreßleitung 60 gegeben wird, der die
Torschaltung 74 in den Spannungszustand umschaltet und dadurch
ermöglicht, daß der Instruktionsstrom durch die DecodiererverzweI-gung
und die Torschaltung 76 fließt, die nicht umgeschaltet wurde,
da kein Strom auf die Adreßleitung 62 gegeben wurde.
Demzufolge wird die Josephson-TunneI-TorschaItung 74, die
rechtwinklig zur Adreßleitung 60 liegt und genauso arbeitet, wie
eine der im Speicher nach Fig. 1 beschriebenen TorschaItungen, in
den Spannunaszustand umgeschaltet. Der Knotenpunkt 77 direkt
009830/1562
Docket YO 967 122
' ■■'· : r '■ ' ■■■-" ORIGINAL IH3PSCTED
1934270
hinter der Torschaltung 76 dient demnach als Eingang für die
zwei angeschlossenen Zweige. Durch Anlegen eines Stromes an die
Adreßleltung 64 wird die Torschaltung 78 In den Spannungszustand
gesetzt, wodurch ein Strom In die Verzweigung fließen kann, die
den Pfeil 72 enthält» Wie oben Im Zusammenhang mit der Torschaltung
76 beschrieben, steht auch die Torschaltung 80 im nlchtspannungsfÜhrenden
Zustand, da kein Strom auf die Adreßleltung gegeben wurde, so daß ein Strom durch diese Torschaltung in die
zwei Zweige der DecodierschaItung fließen kann, die am Knotenpunkt
81 verbunden sind. Durch Anlegen eines Stromes an die Adreßleitung 68 schaltet die Torschaltung 82 in den Spannungszustand
um und läßt dadurch den Strom durch die Torschaltung 84 fließen, die ebenfalls Im Spannungszustand steht, da kein Strom an die
Adreßleitung 70 angelegt wurde. Auf diese Weise wird die in die In Fig. 6 gezeigte DecodIerschaItung hereinkommende Instruktion
an den Knotenpunkt 86 geleitet, der entweder mit einer gemeinsamen Bitleitung 22,. einer gemeinsamen Abfrage I e 1 tung 24 oder mit etner
mit einer Speicherspalte verbundenen Wortleitung 12 verbunden Ist.
In Flg. 7 1st ein System gezeigt, welches die In FIg, 6 gezeigte
Adressier- und Decodiereinheit In Verbindung mit dem In Flg. 1
gezeigten Speicher verwendet. Der Decodierer 92 ist an die Wortleitungen
12 des Speichers 90 angeschlossen. Das Adreßregister
1st gemäß der Darstellung In Fig. 6 mit dem Decodierer 92 verbunden,
der die Wahl eines bestimmten DecodiererzweIges über die
Adreßleitungen vornimmt, die damit zusammenarbeiten. Das Adressregister
94 ist in ähnlicher Weise mit dem Decodierer 96 verbunden
Docket YO 967 122 009830/1S62 ORlGiMAL INSPECTED
■ wie mit dem Decodierer 92. Der Decodierer 98 empfängt Eingänge
vom Decodierer 96 für die gemeinsamen Bitleitung 92 und die gemeinsamen
Abfrage IeItungen 94, die an den Decodierer 98 angeschlossen
sind. Der Decodierer 98 leitet Ströme In den Bitleitungen 22
in den in der Fig, 4 angegebenen Richtungen für Schreiboperationen
und Ströme in den Ab frage Ieitungen 24 in der In Fig. 5 angegebenen
Richtung für Leseoperationen, Der beim Umschalten einer Abfrage-Torschaltung 26 einer Abfrageleitung 24 In den Spannungs-
ψ zustand auftretende Spannungssprung wird durch den Abfrageausgang
100 abgefühlt und identifiziert, der aus irgendeinem umschaltbaren
Spannungssprung-Anzeiger besteht und an den Decodierer 98 angeschlossen ist. Alle Wort Ieitungen, alle Bitleitungen und
alle Abfrage Ieitungen sind gemeinsam mit Erdpotential verbunden.
Um den in Fig. 1 gezeigten Speicher oder den in FIg. 6 gezeigten Decodierer herzustellen, wird auf einem isolierenden Substrat
eine supraleitende Grundebene ausgebildet, z.B. durch Verdampfen.
Bei Bedarf kann das Isolierende Substrat weggelassen werden, und
die supraleitende Grundebene dient als Grundträger. Die supraleitende
Ebene kann aus einem der supraleitenden Materialien wie
Blei, Zinn, Niobium oder Tantal oder deren Legierungen hergestellt werden. Nach dem Niederschlag der supraleitenden Grundschicht
wird in einem weiteren Schritt eine kontinuierliche Isolierschicht
von etwa 5000 6 Dicke niedergeschlagen. Diese Schicht
kann entweder durch Verdampfen oder auch durch Aufsprühen nieder-
Docket YO 967 122 0 0 9 8 30/1562 ORfGIMÄL !MSPSCTED
193-4270
geschlagen werden. Anschließend wird auf diese Isolierschicht über
eine Maske ein supraleitendes Muster aufgetragen, das das Unterteil
der Abfrage Ieitungen 24, der Schenke I teiIe 15 und 16, der
Speicherzelle 10 und der Decod1 er Ieitungen bildet. Nach der Ausbildung
dieser supraleitenden Leitungen erfolgt in einem weiteren
Schritt eine gesteuerte Oxydation oder Isolation mit einer Dicke-
ο
von etwa 40 A oder weniger. Diese Schicht wird für die Ausbildung der Verbindungssperren für die Tunnel-Torschaltungen 26 der Abfrageleitungen 24, die TorschaItungen 18 und 20 der Speicherzelle 10 und die Torschaltungen des Deccdlerers benötigt. Zur Vervollständigung der Ab frage Ie1tungen 24, der Speicherzelle VO und des Decodierers wird dann in einem weiteren Schritt durch eine Maske wieder supraleitendes Material niedergeschlagen. Zur Vervollständigung der Bitleitungen 22 und der Adreßleitungen werden weiter Isolierende und supraleitende Meta I I schlchten niedergeschlagen. Der Betrieb des ganzen supraleitenden Systems aus Speicher und Decodiereinheiten muß bei einer Temperatur zwischen 1-6 K erfolgen. Falls Blei oder Niobium oder deren Legierungen für die Supraleitung verwendet werden, wird eine Temperatur von etwa 3,6 K benötigt. Bei der Verwendung von Zinn als Supraleiter braucht man eine Temperatur von etwa 1,7 K. Die Abmessungen der Speicherzellen und Decodiereinheiten sind In einem Ausführungsbeisptel so gewählt, daß sich eine Gesamtdichte von etwa 300 Bits
von etwa 40 A oder weniger. Diese Schicht wird für die Ausbildung der Verbindungssperren für die Tunnel-Torschaltungen 26 der Abfrageleitungen 24, die TorschaItungen 18 und 20 der Speicherzelle 10 und die Torschaltungen des Deccdlerers benötigt. Zur Vervollständigung der Ab frage Ie1tungen 24, der Speicherzelle VO und des Decodierers wird dann in einem weiteren Schritt durch eine Maske wieder supraleitendes Material niedergeschlagen. Zur Vervollständigung der Bitleitungen 22 und der Adreßleitungen werden weiter Isolierende und supraleitende Meta I I schlchten niedergeschlagen. Der Betrieb des ganzen supraleitenden Systems aus Speicher und Decodiereinheiten muß bei einer Temperatur zwischen 1-6 K erfolgen. Falls Blei oder Niobium oder deren Legierungen für die Supraleitung verwendet werden, wird eine Temperatur von etwa 3,6 K benötigt. Bei der Verwendung von Zinn als Supraleiter braucht man eine Temperatur von etwa 1,7 K. Die Abmessungen der Speicherzellen und Decodiereinheiten sind In einem Ausführungsbeisptel so gewählt, daß sich eine Gesamtdichte von etwa 300 Bits
pro cm ergibt. Durch weitere Reduzierung der Größe e1ner Speicherzelle
und kleinerer Abmessungen für Leitungen kann die Bitdichte um mindestens das Vierfache des angegebenen Wertes erhöht werden.
)ccket YC 967 122 009830/-1 S 6 2 . ORIGINAL IftSPSCTED
1934270
Mit der Speicherzelle lassen sich Schaltgeschwindigkeiten von
-12
weniger als 800 Sek. erreichen. Als Beispiel sei angegeben, daß ein auf die Leitungen 12 der Speicherzelle gelieferter Wortstrom etwa 40 Mi 11 iamppare, die Bit- und Abfrageströme etwa 27 Milliamp§re, der Instruktionsstrom für den Decodierer etwa 140 Milliampäre und die Addiererströme etwa 15 Milliampere stark sind. Die Charakter!stika der Josephson-TorschaItung sind ein maximaler Torschaltstrom von 50 MilliampSre zum Umschalten in den Spannungszustand und ein Mindest-Torstrom von 10 MilliampSre vor dem Zurückschalten in den spannungslosen Zustand.
weniger als 800 Sek. erreichen. Als Beispiel sei angegeben, daß ein auf die Leitungen 12 der Speicherzelle gelieferter Wortstrom etwa 40 Mi 11 iamppare, die Bit- und Abfrageströme etwa 27 Milliamp§re, der Instruktionsstrom für den Decodierer etwa 140 Milliampäre und die Addiererströme etwa 15 Milliampere stark sind. Die Charakter!stika der Josephson-TorschaItung sind ein maximaler Torschaltstrom von 50 MilliampSre zum Umschalten in den Spannungszustand und ein Mindest-Torstrom von 10 MilliampSre vor dem Zurückschalten in den spannungslosen Zustand.
Mit dieser Anordnung ist eine Lesezykluszelt und eine Schreibzykluszeit
von 40 nanosec sowie eine Lesezugriffszeit im Nanosek-Bereich
erreichbar. Das abgefühlte Auslesesignal hat eine
Spannung von etwa 6 Millivolt und eine Stromstärke von 20 MiIIi-.emp§re.
ORSGScAL INSPECTED
YO 967 t22
Claims (10)
1. Speicher mit zugehörigen Decodierschaltungen, die von Adressregistern
so gesteuert werden, daß durch Ströme die gewünschten Speicherzellen ausgewählt werden, mit Schaltungen, die
nach dem Josephson'schen-TunneI-Effekt arbeiten, dadurch gekennzeichnet,
daß eine Speicherzelle (10) aus zwei Torschaltungen
(18 und 20), die nach dem Josephson-TunneI-Effekt arbeiten,
besteht, indem die eine der beiden Torschaltungen
(18 oder 20) in einem von zwei Schenkeln (14 und 16) der Speicherzelle (1o) liegt und die andere in dem anderen Schenkel
(16 oder 14). ·
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß sowohl
die Speicherzellen (10) als auch die Decodierschaltungen (96
oder 98) aus gleichartig aufgebauten TorschaItungen bestehen,
die nach dem Josephson'schen-TunneI-Effekt arbeiten.
3. Speicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Richtung des in der Speicherzelle Uo) umla-ufenden
Stromes den gespeicherten Binärwert (L oder 0) anzeigt.
4. Speicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,
daß zum zerstörungsfreien Auslesen von Informationen gleichzeitig
mit einer ausgewählten Wortleitung (12) eine gemeinsame
Abfrage leitung (24) erregt wird.
5. Speicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,
Docket YO 967 122 009830/1562-
ORIGINAL !MSPSCTED:
193427G
daß das Einschreiben von informationen in eine Speicherzelle
(10) durch gleichzeitiges Erregen einer ausgewählten
Wortleitung (12) und einer gemeinsamen Bitfeftung (22) In
Abhängigkeit von der Stellung der Speicherzelle (10) die
durch die Richtung des in der Speicherzelle (10) umlaufenden
Stromes angezeigt wird, und durch die Richtung des Stromes auf der gemeinsamen Bitleitung (22) erfolgt.
6. Speicher nach den Anspen 1 bis 5, dadurch gekennzeichnet,
daß die gemeinsame Abfrage Ieitung (24) für jede in einer
Speicherebene enthaltene Speicherzelle (10) eine Abfrage-Torschaltung
(26) enthält.
7. Speicher nach Anspruch 6, dadurch gekennzeichnet, daß eine
Spannungsumschaltung in der Abfrage-Torschaltung (26) am
Ende der gemeinsamen Abfrage Ieitung (24) abgefohlt oder ausgelesen
wird, indem der bei der Spannungsumschaltung auf-
) tretende Spannungssprung abgefühlt wird.
8. Speicher nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet,
daß der bei einer Lese- oder Schreiboperation auf die Wortieitunc,
oder den E1 ngangste i I (12) der ausgewählten Speicherzelle
(10) gegebene Impuls sich auf die beiden Schenkeiteile
(14 und 16) der Speicherzelle (10) gleichmäßig verzweigt und
daß dem in jedem Schenkelteil (14 und 16) fiieSenden Zweigstrom
(I /2) der In der Speicherzelle (10) umlaufende Strom
überlagert wird, der in der Eins-Stellung öer Speicherzelle
ORIGINAL ίNSPSCTED
Docket YO 967 122 009830/ 15S2
1934270
(10) im Uhrzeigersinn und in der Nu I I-SteI Iung entgegen dem
Uhrzeigersinn fließt.
9. Speicher nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet,
daß die DecodίerschaItung (92, 96 oder 98) aus Josephson-TunneI-Effekt-TorschaItungen
besteht, die den Strom in der entsprechenden Richtung auf jede gemeinsame Bitleitung (22)
für eine Zeiie des Speichers und/oder auf eine ausgewählte gemeinsame Ab frage Ie1tung (24) leitet.
10. Speicher nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet,
daß eine verwendete Josephson-TunneI-Effekt-TorschaItung aus
einem mit der Wortleitung verbundenen Schaftteil (12), zwei Schenkel teilon (14 und 16) und dazwischenliegenden Isolierfilmen
(19 und 21) besteht.
009830/1562 0RiaifiAL ^
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74494968A | 1968-07-15 | 1968-07-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1934278A1 true DE1934278A1 (de) | 1970-07-23 |
| DE1934278B2 DE1934278B2 (de) | 1974-03-07 |
| DE1934278C3 DE1934278C3 (de) | 1974-10-03 |
Family
ID=24994591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1934278A Expired DE1934278C3 (de) | 1968-07-15 | 1969-07-05 | Speicheranordnung mit zugehörigen Decodierschaltungen |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US3626391A (de) |
| JP (1) | JPS5548399B1 (de) |
| BE (1) | BE736102A (de) |
| CH (1) | CH486095A (de) |
| DE (1) | DE1934278C3 (de) |
| ES (1) | ES369486A1 (de) |
| FR (1) | FR2014602A1 (de) |
| GB (1) | GB1244518A (de) |
| NL (1) | NL170993C (de) |
| SE (1) | SE360201B (de) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2071706A5 (de) * | 1969-11-12 | 1971-09-17 | Ibm | |
| GB1427549A (en) * | 1972-06-30 | 1976-03-10 | Ibm | Parametron |
| US3758795A (en) * | 1972-06-30 | 1973-09-11 | Ibm | Superconductive circuitry using josephson tunneling devices |
| US3904889A (en) * | 1973-06-29 | 1975-09-09 | Ibm | Superconductive logic circuit utilizing Josephson tunnelling devices |
| US3825906A (en) * | 1973-06-29 | 1974-07-23 | Ibm | Superconductive shift register utilizing josephson tunnelling devices |
| USRE28853E (en) * | 1973-06-29 | 1976-06-08 | International Business Machines Corporation | Superconductive shift register utilizing Josephson tunnelling devices |
| US3843895A (en) * | 1973-06-29 | 1974-10-22 | Ibm | Two-way or circuit using josephson tunnelling technology |
| CH559481A5 (de) * | 1973-12-13 | 1975-02-28 | Ibm | |
| US3886382A (en) * | 1973-12-27 | 1975-05-27 | Ibm | Balanced superconductive transmission line using Josephson tunnelling devices |
| US3987309A (en) * | 1974-12-23 | 1976-10-19 | International Business Machines Corporation | Superconductive sensing circuit for providing improved signal-to-noise |
| US4198577A (en) * | 1977-06-20 | 1980-04-15 | International Business Machines Corporation | Loop decoder for Josephson memory arrays |
| JPS547830A (en) * | 1977-06-20 | 1979-01-20 | Ibm | Nnstage decoder |
| US4151605A (en) * | 1977-11-22 | 1979-04-24 | International Business Machines Corporation | Superconducting memory array configurations which avoid spurious half-select condition in unselected cells of the array |
| US4633439A (en) * | 1982-07-21 | 1986-12-30 | Hitachi, Ltd. | Superconducting read-only memories or programable logic arrays having the same |
| JPS61180515U (de) * | 1985-04-30 | 1986-11-11 | ||
| US5011817A (en) * | 1988-01-29 | 1991-04-30 | Nec Corporation | Magnetic memory using superconductor ring |
| US5039656A (en) * | 1988-02-29 | 1991-08-13 | Yasuharu Hidaka | Superconductor magnetic memory using magnetic films |
| JPH02306672A (ja) * | 1989-05-22 | 1990-12-20 | Hitachi Ltd | 記憶装置 |
| JPH041990A (ja) * | 1990-04-18 | 1992-01-07 | Nec Corp | 磁気記憶素子とそのアクセス方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3047744A (en) * | 1959-11-10 | 1962-07-31 | Rca Corp | Cryoelectric circuits employing superconductive contact between two superconductive elements |
| US3116427A (en) * | 1960-07-05 | 1963-12-31 | Gen Electric | Electron tunnel emission device utilizing an insulator between two conductors eitheror both of which may be superconductive |
| US3209160A (en) * | 1960-11-28 | 1965-09-28 | Westinghouse Electric Corp | Information-directional logic element |
| US3281609A (en) * | 1964-01-17 | 1966-10-25 | Bell Telephone Labor Inc | Cryogenic supercurrent tunneling devices |
-
1968
- 1968-07-15 US US744949A patent/US3626391A/en not_active Expired - Lifetime
-
1969
- 1969-06-25 FR FR6921605A patent/FR2014602A1/fr not_active Withdrawn
- 1969-06-27 GB GB32500/69A patent/GB1244518A/en not_active Expired
- 1969-07-05 DE DE1934278A patent/DE1934278C3/de not_active Expired
- 1969-07-09 CH CH1046369A patent/CH486095A/de not_active IP Right Cessation
- 1969-07-11 SE SE09853/69A patent/SE360201B/xx unknown
- 1969-07-14 ES ES369486A patent/ES369486A1/es not_active Expired
- 1969-07-14 NL NLAANVRAGE6910825,A patent/NL170993C/xx not_active IP Right Cessation
- 1969-07-15 BE BE736102D patent/BE736102A/xx not_active IP Right Cessation
- 1969-07-15 JP JP5550769A patent/JPS5548399B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5548399B1 (de) | 1980-12-05 |
| BE736102A (de) | 1969-12-16 |
| GB1244518A (en) | 1971-09-02 |
| DE1934278B2 (de) | 1974-03-07 |
| US3626391A (en) | 1971-12-07 |
| NL170993B (nl) | 1982-08-16 |
| NL6910825A (de) | 1970-01-19 |
| ES369486A1 (es) | 1971-06-01 |
| DE1934278C3 (de) | 1974-10-03 |
| NL170993C (nl) | 1983-01-17 |
| FR2014602A1 (de) | 1970-04-17 |
| SE360201B (de) | 1973-09-17 |
| CH486095A (de) | 1970-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1934278A1 (de) | Speicheranordnung mit zugehoerigen Decodierschaltungen | |
| DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
| DE2503318A1 (de) | Speicheranordnung zum speichern eines eingangssignals mit einer mehrzahl bits | |
| DE2154024A1 (de) | Binäres Speicherelement aus einer Flip-Flop Schaltung | |
| DE1239731B (de) | Magnetisches Speicherelement | |
| DE1817510A1 (de) | Monolythischer Halbleiterspeicher | |
| DE2164794A1 (de) | Decodierer | |
| DE4014228A1 (de) | Schreib-lese-speicher | |
| DE2706807A1 (de) | Einrichtung und verfahren zum verarbeiten von information in form digitaler signale | |
| DE1280935B (de) | Verfahren zum Einspeichern von Daten in Magnetspeicher und Anordnung zur Durchfuehrung des Verfahrens | |
| DE2810610C3 (de) | ||
| DE2154025C3 (de) | Speicherschaltung aus Feldeffekttransistoren | |
| DE2620749A1 (de) | Matrixspeicher aus halbleiterelementen | |
| DE2000683A1 (de) | Festwertspeicher | |
| DE2424858A1 (de) | Integrierte treiberschaltung | |
| DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
| DE2031038B2 (de) | ||
| EP0012841A2 (de) | Spalten- und zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration | |
| DE1764241A1 (de) | Monolithische elektrische Schaltung | |
| DE1295656B (de) | Assoziativer Speicher | |
| DE2103276C3 (de) | Dynamisches Schieberegister | |
| DE3850048T2 (de) | Speicherzellenzugriff. | |
| DE2457551A1 (de) | Josephson-schaltkreis mit symmetrisierter uebertragungsleitung | |
| DE3530088A1 (de) | Speichervorrichtung | |
| DE1918667A1 (de) | Datenspeicher mit Dioden |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |