DE1268677B - Einrichtung zur Abfuehlung eines Festwertspeichers - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES 4i07¥W PATENTAMT

AUSLEGESCHRIFT

Int. CL:

GlIc

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

Deutsche Kl.: 21 al - 37/60

1268 677
P 12 68 677.0-53
26. November 1964
22. Mai 1968

Die Erfindung betrifft eine Einrichtung zur Abfühlung eines Festwertspeichers mit zwei Gruppen von Koppelelementen, aus denen in einem Abfühlzyklus wahlweise entweder nur der Festwert einer der beiden Gruppen oder zeitlich nacheinander die Festwerte beider Gruppen abfühlbar sind.

Festwertspeicher bekannter Art sind so ausgebildet, daß die informationstragenden Speicherplätze in Zeilen und Spalten in Form einer Matrix angeordnet sind. Die Speicherung eines gleichbleibenden, nicht löschbaren Informationswertes ergibt sich dadurch, daß an den Kreuzungspunkten der Matrix, die den binären Informationswert »1« darstellen sollen, Koppelelemente angeordnet sind.

Diejenigen Kreuzungspunkte der Matrix, an denen der Informationswert »0« gespeichert ist, enthalten eine Leerstelle, d. h., an diesen Kreuzungspunkten sind keine Koppelelemente angeordnet. In jeder Zeile des Matrizenspeichers kann ein vollständiges Informationswort gespeichert werden. Da in jeder Spalte des Matrizenspeichers die Koppelelemente mit einem gemeinsamen zugeordneten Leseverstärker verbunden sind, besteht die Möglichkeit, bei Ansteuerung einer Zeile des Speichers die einzelnen Binärwerte eines Informationswortes über die zugeordneten Leseverstärker den bistabilen Kippschaltungen eines Ausgangsspeichers zuzuleiten.

Es ist bekannt, den Aufwand für die Schaltmittel, die zur Ansteuerung eines Speichers notwendig sind, dadurch herabzusetzen, daß mehrere Festwertspeicher einem Adressenspeicher gemeinsam zugeordnet sind. Durch diese Maßnahme besteht die Möglichkeit, durch gleichartige Adressen in mehreren verschiedenen Informationsspeichern die Informationsworte zeitlich nacheinander wahlweise abzufühlen. Bei diesen bekannten Einrichtungen ist es jedoch nicht möglich, die Abfühlung von zwei Speichern innerhalb eines vorgegebenen Abfühlzyklus so durchzuführen, daß wahlweise entweder nur ein Informationswort aus einem der Speicher oder nacheinander zwei Informationsworte aus zwei Speichern abgefühlt werden.

Bei Einrichtungen der genannten Art wird gemäß der Erfindung die genannte Art der Abfühlung dadurch erreicht, daß den gleichwertigen Spalten der zwei Gruppen jeweils ein gemeinsamer Leseverstärker zugeordnet ist und daß eine Festwertadresse während eines Abfühlzyklus durch eine Signalfolge abgeführt wird, deren Einzelsignale den Koppelelementen der Festwertadresse in verschiedener Zeitlage polaritätsselektiv zugeführt werden, und daß zur Auswahl einer der Speichergruppen Einrichtung zur Abfühlung eines
Festwertspeichers

Anmelder:

International Business Machines Corporation,

Armonk, N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49

Als Erfinder benannt:
Mitchell Paul Marcus,
Binghamton, N.Y. (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 27. November 1963
(326 592)

as wahlweise ein Adressensignal einschaltbar ist, aus dem während eines Abfühlzyklus Steuersignale einer bestimmten Zeitlage abgeleitet sind, welche den Zugang der Lesesignale aus den Speichergruppen zu den Leseverstärkern steuern.

Durch die genannte Maßnahme besteht die Möglichkeit, durch ein einziges Adressensignal innerhalb eines Informationszyklus wahlweise entweder ein Informationswort aus einem der Speicher oder zwei Informationsworte aus zwei Speichern zeitlich nacheinander abzufühlen.

Ein Ausführungsbeispiel wird an Hand der Zeichnungen näher erläutert.

Gemäß der Darstellung nach F i g. 1 besteht jede der Matrizen 10,10' aus einer Gruppe von Koppelelementen 15, die in den Zeilen R1, R 2, R 3 bis RX und in den Spalten 51,52,53 bis SY angeordnet sind. Diese Koppelelemente 15 bestehen z. B. aus Kondensatoren. Die Anordnung eines jeden der Kondensatoren bezeichnet eine Stelle innerhalb des Speichers, an der die Speicherung einer binären »1« vorgesehen ist. An bestimmten Stellen der Matrizen sind keine Kondensatoren vorgesehen. Diese Fehlstellen bezeichnen die Punkte der Speicher, an denen die Speicherung einer binären »0« vorgesehen ist.

Die in Fig. 1 dargestellten UND-SchaltungenD1, D2,D3 bis DX sind den beiden Gruppen 10,10' des Festwertspeichers gemeinsam zugeordnet.

809 550/337

3 4

Diese UND-Schaltungen dienen der Weiterleitung Adresseninformation »1« eingegeben wird, so ergibt

der Adressensignale, die durch die Kondensatoren 16 sich eine Umschaltung der Kippschaltung 32', so daß

zu den Steuerleitungen 17 übertragen werden. Die an der Leitung L ein positives Signal besteht. Dieses

Leitungen 17 sind mit den Zeilenleitungen der Spei- positive Signal wird erst dann wieder an der Lei-

chergruppen durch die Widerstände 18 verbunden. 5 tung-E auftreten, wenn die Kippschaltung 32' durch

Jede der Zeilenleitungen Rl bis RX der beiden ein Rückstellsignal an der Leitung34 zurückgeschal-

Speichergruppen ist durch eine Diode 19 bzw. 20 mit tet wird.

Erde verbunden. Die in der Gruppe 10 angeordneten Die in dem Adressenspeicher 33 enthaltene Adres-Dioden 19 haben eine Durchlaßrichtung, die der seninformation wird durch ein Steuersignal an der Durchlaßrichtung der Dioden 20, welche in der io Leitung 38 über die UND-Schaltungen D1, D 2, D 3 Gruppe 10' angeordnet sind, entgegengesetzt gerichtet bis DX den Zeilen Rl bis RX der beiden Speicherist. Die Dioden 19 bewirken, daß in den Zeilenleitun- gruppen 10 und 10' zugeleitet. Das Steuersignal wird gen der Gruppe 10 alle negativen Signale nach Erde ferner der Verzögerungsleitung 39 zugeführt. Diese abgeleitet werden. Diese Dioden bewirken, daß nur bewirkt eine Verzögerung von etwa der halben Dauer die positiven Steuersignale den Kondensatoren 15 der 15 des Abtastzyklus. Das verzögerte Signal wird der InGruppe 10 zugänglich sind. In entsprechender Weise verterschaltung 40 und einer UND-Schaltung 41 zubewirken die Dioden 20, daß alle positiven Signale geführt. Der Ausgang des Inverters liefert ein posider Steuerleitungen nach Erde abgeleitet werden, so tives Signal zu der UND-Schaltung 42 während der daß nur die negativen Signale den Kondensatoren 15 ersten Hälfte der Dauer des Abtastzyklus, während der Gruppe 10' zugänglich sind. 20 die Verzögerungsleitung 39 während der zweiten

Die Spalten 51, 52, 53 bis SY der Speichergruppe Hälfte der Dauer des Abtastzyklus ein positives Signal 10 und die Spalten 51', 52', 53' bis SY' der Spei- an die UND-Schaltung 41 liefert,
chergrappe 10' sind mit einer jeweils einem Spalten- Es sei zunächst angenommen, daß aus der Adrespaar 51/51', 52/52' usw. gemeinsamen Einrichtung seneingabe die Information »0« der Kippschaltung 21 verbunden. Jede dieser Einrichtungen enthält 25 32' zugeführt wird. Diese bleibt daher in der Ruheeinen Leseverstärker, eine UND-Schaltung und eine lage, so daß gemäß der Darstellung nach F i g. 2 an bistabile Kippschaltung zur Speicherung eines abge- der Leitung E ein positives Signal abgeleitet wird. Die fühlten Wertes. Der Leseverstärker besteht aus einem Inverterschaltung 40 liefert ein positives Ausgangs-Transistor T des NPN-Typs. Der Emitter 22 des signal an der Leitung Q, das zusammen mit dem posi-Transistors ist über den Widerstand 23 mit dem nega- 30 tiven Signal an der Leitung E an der Ausgangsleitiven Potentials— verbunden. Der Kollektor 24 des rung22 der UND-Schaltung42 ein Signal zustande Transistors T ist über den Widerstand 25 mit dem bringt. Dieses positive Signal wird zur Zeit t₀ über die positiven Potential B+ verbunden. ODER-Schaltung 43 zur Leitung 31 übertragen.

Die Basis 26 des Transistors T ist mit einer vor- Wenn zur Zeit ^₁ ein Steuersignal über die Leitung gegebenen Spalte der Koppelelemente der Speicher- 35 38 den UND-Schaltungen D Ibis D X zugeführt wird, gruppe 10' verbunden. In dieser Weise sind alle Aus- erfolgt eine Übertragung der Adresseninformation, gänge der Speichergruppe 10', d. h. die Spalten 51', die in den Kippschaltungen 32 gespeichert ist. Die 52' usw. jeweils mit der Basis des Transistors eines Informationssignale erscheinen an den Kondensatoder Leseverstärker verbunden. Die entsprechenden ren 16, an denen die Vorder- und Rückflanken der Spalten51, 52, 53 bis SY der Speichergruppe 10 40 rechteckförmigen Signale differenziert werden. An sind dagegen mit dem Emitter 22 des Transistors T den Punkten N erscheinen daher Signale, wie sie verbunden. Die Basis 26 des Transistors erhält über durch die Fig. 2 näher dargestellt sind. Diese Signale den Widerstand 28 eine positive Vorspannung durch haben verschiedene Phasenlage und entgegengesetzte das Potential^+. Die Ausgangsleitung27 des Tran- Polarität. Sie bewirken selektiv eine Abfühlung der sistors T führt zu der UND-Schaltung 29. Über diese 45 Speicherelemente 15, die in den beiden Speicher-UND-Schaltung wird die bistabile Kippstufe 30 um- gruppen 10 und 10' des Festwertspeichers angeordnet geschaltet, wenn in den Leitungen 27 und 31 Steuer- sind,
signale auftreten. Es sei angenommen, daß durch die Adresseninfor-

Der Zeitpunkt des in der Leitung 31 auftretenden mation des Speichers 33 über die UND-Schaltung D1

Steuersignals bestimmt, ob eine Information aus einer 50 die beiden Zeilen Rl der beiden Speichergrappen 10

Speicherstelle der Speichergruppe 10 oder der Spei- und 10' angesteuert werden. Das am Punkt N bezüg-

chergruppe 10' über die UND-Schaltung 29 an die lieh der zeitlichen Reihenfolge zuerst auftretende

Kippstufe 30 weitergeleitet wird. positive Steuersignal wird an der Zeile R1 der Spei-

Der Adressenspeicher 33 besteht aus den Kipp- chergrappe 10' durch die Diode 20 nach Erde abgeschaltungen 32, die durch ein Rückstellsignal an der 55 leitet. Dagegen wird dieses positive Signal in der Zeile Leitung 34 in die Ruhelage steuerbar sind. Eine be- Rl der Speichergruppe 10 durch die Diode 19 gesondere Adresseninformation wird von der Adressen- sperrt, so daß die beiden Kondensatoren 15, die in eingabe 35 über UND-Schaltungen 36 den Kippschal- dieser Zeile angeordnet sind, ihre Informationswerte tungen32 zugeführt. Die Kippschaltungen 32 sind »1« über die beiden Leitungen 51 und 52 der Speialle gleich ausgebildet, ausgenommen die Kippschal- 60 chergrappe 10 an die Emitter 22 der Transistoren T tung32', deren gespeicherte Information angibt, ob weiterleiten. Die positive Amplitude dieses Signals aus der Speichergrappe 10 oder der Speicheigrappe muß mindestens die Große des Potentials haben, das 10' Informationswerte abgefühlt werden sollen. An der Basis 26 des Transistors zugeführt wird. Das Sider Ausgangsleitung E der Kippschaltung 32' besteht gnal bewirkt daher eine Sperrung des Emitter-Basisständig ein positives Signal, wenn der Kippschaltung 65 Stromes im Transistor T, so daß an der Ausgangsdie Adresseninformation »0« zugeführt wird. Wenn leitung 27 des Verstärkers ein positiver Impuls zur dagegen durch das Einstellsignal der Leitung 37 aus Zeit t_± entsteht. Da an der Leitung 31 der UND-der Adresseneingabe 35 der Kippschaltung 32' die Schaltung 29 bereits ein positives Signal angelegt

wurde, entsteht am Ausgang der UND-Schaltung 29 ein Signal, das von der Kippstufe 30 aufgenommen wird. Diese Speicherung von Informationswerten erfolgt in den beiden Kippstufen 30, die den beiden Ausgangsleitungen 51 und 52 der Gruppe 10 des Festwertspeichers zugeordnet sind. Bei diesem Abtastzyklus wurden an den übrigen Leitungen 53 bis SY keine Informationswerte abgefühlt, weil an den entsprechenden Speicherstellen keine Kondensatoren angeordnet sind, wodurch diese Stellen die Speicherung einer Information »0« darstellen. Alle Speicherstellen der Zeile R1 bilden ein Informationswort, das durch den beschriebenen Abtastzyklus zu entsprechenden Kippstufen 30 der Einrichtungen 21 übertragen wurde. Diese bilden einen Ausgabespeicher, der durch ein Rückstellsignal an der Leitung 44 in die Ruhelage steuerbar ist.

Nunmehr sei angenommen, daß aus der Adresseneingabe35 der Kippschaltung 32' des Adressenspeichers 33 der Informationswert »1« zugeführt wird, so daß an der Leitung L zur Zeit t₀ ein Ausgangssignal erscheint. An der Leitung 31 kann daher kein Signal erscheinen, bis zur Zeit i₂ die Verzögerungsleitung 39 ein positives Signal an die Leitung P liefert, wodurch über die Leitung 5 und die ODER-Schaltung 43 an der Leitung 31 ein Signal erscheint.

Zur Zeit t_s wird über den PunktN der ZeileRl ein Steuersignal negativer Amplitude zugeführt, das in der Speichergruppe 10' durch die an Hand der Elemente 15 markierten Speicherstellen an den Leitungen 51, 53 Informationssignale mit den Binärwerten »1« auftreten läßt. Das Steuersignal negativer Amplitude, das auch der ZeileRl der Speichergruppe 10 zugeführt wird, kann dort nicht wirksam werden, weil die Diode 19 den negativen Impuls ableitet. Die an den Leitungen 5 Γ und 53' der Speichergruppe 10' erscheinenden negativen Impulse werden in den entsprechenden Einrichtungen 21 den Basiselektroden 26 der Transistoren T zugeleitet. Diese bewirken eine Unterbrechung des Basis-Emitter-Stromes, wodurch an einer entsprechenden Ausgangsleitung 27 ein positiver Impuls erscheint. Weil über die Leitung 31 an der UND-Schaltung 29 bereits ein Signal anliegt, wird von der Ausgangsleitung 27 des Verstärkers durch die UND-Schaltung 29 ein positives Signal zur Kippschaltung 30 übertragen. Die an den Leitungen 51' und 53' der Speichergruppe 10' erscheinenden Binärinformationen »1« werden daher in den entsprechenden Kippschaltungen der Einrichtungen 21 gespeichert, so daß am Ausgabespeicher das aus der Zeile R1 der Speichergruppe 10' abgefühlte Informationswort entnommen werden kann.

Zur Zeit i₄ wird der Leitung 34 ein Rückstellsignal zugeführt, das die Kippschaltung 32, die der UND-Schaltung Dl zugeordnet ist, zurückstellt. Ferner wird durch das Rückstellsignal die Kippschaltung 32' zurückgestellt, wodurch an der Leitung L das Ausgangssignal verschwindet und die Leitung E das positiove Dauersignal erhält. Damit hat die Einrichtung den Ruhezustand wieder erreicht. Ein neuer Abtastzyklus kann eingeleitet werden bei der Zeit t_Q'.

Gemäß der Darstellung nach F i g. 3 kann die Einrichtung auch so benutzt werden, daß die beiden Speichergruppen 10 und 10' innerhalb eines Abtastzyklus zeitlich nacheinander abgefühlt werden. In diesem Fall ist eine Selektion der beiden Speichergruppen durch die Signale an den Leitungen L und E der Kippschaltung 32' nicht erforderlich. Bei diesem Ausführungsbeispiel kann daher auf die Elemente 32', 36, 39, 40, 41, 42, 43 und 29 verzichtet werden. Die Ausgangsleitung 27 eines jeden Transistors T wird daher direkt mit dem Eingang der zugeordneten Kippschaltung 30 verbunden. Es besteht daher die Möglichkeit, in der ersten Hälfte des Abtastzyklus ein Informationswort aus einer Zeile der Speichergruppe und in der zweiten Hälfte des Abtastzyklus ein Informationswort aus der entsprechenden Zeile der Speichergruppe 10' zu dem Ausgabespeicher der Elemente 21 zu übertragen. Es ist jedoch bei dieser Ausführung notwendig, daß nach der ersten Übertragung eines Informationswortes die belegten Kippschaltungen 30 des Ausgabespeichers wieder in die Ausgangslage zurückgeführt werden durch ein Rückstellsignal an der Leitung 44. Der Ausgabespeicher kann daher in der nächsten Hälfte des Abtastzyklus wieder belegt werden.

Claims (3)

Patentansprüche:

1. Einrichtung zur Abfühlung eines Festwertspeichers mit zwei Speichergruppen, die an gleichen Adressen Festwerte enthalten, von denen in einem Abfühlzyklus wahlweise entweder nur der Festwert einer von beiden Speichergruppen oder die Festwerte beider Speichergruppen zeitlich nacheinander abgefühlt werden, dadurch gekennzeichnet, daß den gleichwertigen Spalten der zwei Gruppen jeweils ein gemeinsamer Leseverstärker zugeordnet ist und daß eine Festwertadresse während eines Abfühlzyklus durch eine Signalfolge abgefühlt wird, deren Einzelsignale den Koppelelementen (15) der Festwertadresse in verschiedener Zeitlage polaritätsselektiv zugeführt werden, und daß zur Auswahl einer der Speichergruppen (10, 10') wahlweise ein Adressensignal (L, E) einschaltbar ist, aus dem während eines Abfühlzyklus Steuersignale einer bestimmten Zeitlage (R, S) abgeleitet sind, welche den Zugang der Lesesignale aus den Speichergruppen (10, 10') zu den Leseverstärkern steuern.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einzelsignale aus der aus zwei Einzelsignalen entgegengesetzter Polarität bestehenden Signalfolge hinsichtlich ihres Stromweges in die eine oder andere Speichergruppe (10, 10') vermittels Richtleiter (19, 20) vorgegebener Durchlaßrichtung getrennt werden.

3. Einrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Koppelelemente (15) des Festwertspeichers als Kondensatoren ausgebildet sind.

In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 973 506.

Hierzu 1 Blatt Zeichnungen

809 550/337 5.68 © Bundesdruckerei Berlin