DE1499698B2 - Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen - Google Patents

Description

Die Erfindung betrifft ein elektronisches Speicherelement mit zwei über gegenseitige direkte Basis-Kollektor-Verbindungen gekoppelten Transistoren mit je einem Arbeitswiderstand in den Kollektorkreisen der beiden Transistoren und einem gemeinsamen Emitterwiderstand, an den eine Betriebs- und Signalspannungsquelle angeschlossen ist, und das zwischen zwei stabilen Zuständen mit leitendem ersten und gesperrtem zweiten oder mit gesperrtem ersten und leitendem zweiten Transistor umschaltbar ίο ist, und eine Speichervorrichtung mit mehreren Speicherelementen dieser Art.

Bei einem bekannten Speicherelement dieser Art sind die Kollektorwiderstände geteilt, und die Mittelabgriffe führen zu Kollektoranschlüssen von je zwei weiteren Transistoren, deren Basisanschlüsse paarweise mit den erstgenannten Transistoren zusammengeschaltet sind. Dieses bekannte bistabile Speicherelement weist insgesamt vier Transistoren und vier Widerstände auf.

Aufgabe der Erfindung ist es, ein Speicherelement der eingangs genannten Art so auszugestalten, daß die Anzahl der Bauelemente und die der Außenanschlüsse klein gehalten und gleichzeitig die Anzahl der Betriebsmöglichkeiten vergrößert wird.

Die Erfindung ist dadurch gekennzeichnet, daß eine zweite Betriebs- und Signalspannungsquelle an den Arbeitswiderstand des ersten Transistors und eine dritte Betriebs- und Signalspannungsquelle an den Arbeitswiderstand des zweiten Transistors angeschlossen ist und daß das Einschreiben und Auslesen durch Impulse der Betriebs- und Signalspannungsquellen erfolgt.

Die geringe Zahl der erforderlichen Außenanschlüsse und die Vielzahl der Betriebsmöglichkeiten gestattet es auch, Speicherelemente nach der Erfindung in Matrizenschaltungen zu verwenden.

Die Erfindung wird nun an Hand der Zeichnung näher erläutert. In der Zeichnung zeigt

F i g. 1 eine Speicherzelle nach der Erfindung mit den zugehörigen Lesevorrichtungen,

F i g. 2 eine abgeänderte Ausgestaltung einer Speicherzelle nach Fig. 1 und den Anschluß mehrerer solcher Speicherzellen an eine gemeinsame Lesevorrichtung und

Fig. 3 Speicherzellen aus Fig. 2 in matrizenartiger Anordnung.

Gemäß Fig. 1 sind mit 10 und 12 zwei Transistoren vom n-p-n-Typ bezeichnet. Die Kollektoren sind mit 18 bzw. 24, die Basen mit 16 bzw. 22 und die Emitter mit 14 bzw. 20 bezeichnet. Die Basen sind an den Kollektor des jeweils anderen Transistors direkt angeschlossen, und zwar über die Leitungen 26 bzw. 28. Die Kollektoren 18, 24 liegen über ladungsbegrenzende Widerstände 30 bzw. 32 an An-Schlüssen 34 bzw. 36. An die Anschlüsse 34 bzw. 36 sind Signalquellen 38 bzw. 42 direkt und unter Zwischenschaltung eines Schalters Lesevorrichtungen 40 bzw. 44 angeschlossen. Die vom Kollektor 18 ausgehende Leitung 2 wird im folgenden als »Bit-Test O«-Leitung und die vom Kollektor 24 ausgehende Leitung 4 als »Bit-Test 1 «-Leitung bezeichnet.

Die Emitter 14 und 20 der Transistoren 10 und 12 sind miteinander verbunden und über einen gemeinsamen Emitter-Widerstand 48 an den Anschluß 46 gelegt. An den Anschluß 46 ist direkt eine Signalquelle 50 und unter Zwischenschaltung eines Schalters eine Lesevorrichtung 52 angeschlossen.

Es sei darauf hingewiesen, daß der Teil der Schaltung, der gemäß F i g. 1 zwischen den Anschlüssen 34, 36 und 46 liegt, in monolitische Form gebracht werden kann. Die beiden Transistoren können also in einem monolitischen Block aus halbleitendem Material gezüchtet werden, indem die zugehörigen Emitter-Basis- und Kollektor-Bezirke durch getrennte Diffusion aufgebaut werden. Auch die Widerstände und die Verbindungen können mit bekannten Verfahren in dem monolitischen Block erzeugt werden. Um diesen monolitischen Block zu verwirklichen, ist es lediglich nötig, an der Oberfläche des Blockes die erforderlichen Anschlüsse für die eingebetteten Elemente anzubringen.

Die Signalquellen 38, 42 und 50 dienen auch als Betriebsspannungsquellen, so daß es sich bei den fraglichen Kästen um kombinierte Betriebs- und Signalspannungsquellen handelt. Dies ist nur, um die Darstellung zu erleichtern, so gezeichnet, es können natürlich auch getrennte Quellen für Gleichspannung und Wechselspannung vorgesehen sein. Die für ein Anwendungsbeispiel in Frage stehenden Spannungen sind in der Zeichnung neben den zugehörigen Leitungen eingezeichnet.

Es sei nun zur Beschreibung der Betriebsweise davon ausgegangen, daß sich die Schaltung in ihrem Ruhezustand befindet, d. h. also, daß keine Impulse von den Signalquellen eingespeist werden. Der Transistor 10 oder der Transistor 12 befindet sich dann in seinem leitenden Zustand. Wenn der Transistor 10 leitend ist, dann soll dies eine »0« bedeuten, und wenn der Transistor 12 leitend ist, soll dies eine »1« bedeuten. Über die kreuzweise Kopplung durch die Leitungen 26 und 28 hält der jeweils leitende Transistor den nichtleitenden Transistor in nichtleitendem Zustand. Der Spannungsabfall über den Widerstand 30 bzw. 32 ist zu diesem Zweck so groß, daß damit in der genannten Weise der Leitungszustand des jeweils anderen Transistors gesteuert werden kann. Die Schaltelemente sind so bemessen, daß keiner der Transistoren im Sättigungszustand betrieben wird.

Es sei nun angenommen, daß die Schaltung eine »0« gespeichert hat, daß also der Transistor 10 leitend ist. In diesem Fall liegt bei den angegebenen Spannungsverhältnissen das Kollektorpotential des Transistors 10 auf etwa —400 Millivolt, und dieses Potential gelangt auch an die Basis 22 des Transistors 12 und hält den Transistor 12 in seinem nichtleitenden Zustand. In entsprechender Weise gelangt das auf »0« befindliche Kollektorpotential des nichtleitenden Transistors 12 über die Leitung 26 an die Basis 16 des leitenden Transistors 10 und hält diesen leitend.

Wenn man eine Information in die Speicherzelle gemäß Fig. 1 einspeisen will, wird die Wortleitung mit einem positiven Impuls beaufschlagt. Es gelangt also ein Signal von der Signalquelle 50 an die Emitter 14 und 20. Wenn eine »0« in die Speicherzelle eingeschrieben werden soll, wird die »Bit-Test !«-Leitung 4 positiv getastet. Zu diesem Zweck gelangt ein Impuls von der Signalquelle 42 an die Basis 16 des Transistors 10, und zwar gleichzeitig mit dem Impuls auf der Wortleitung 3. Der Impuls aus der Signalquelle 50 ist zur Hälfte ausreichend für den Strom, der in dem leitenden Transistor fließt. Durch einen solchen Impuls wird die Speicherzelle also vorbereitet, ihren Schaltzustand zu ändern. Wenn nun der Impuls aus der Signalquelle 42 an der Basis 16

3 4

des Transistors 10 auftritt, dann wird die Basis 16 Widerstand auf die Wortleitung 3 wirkt. Die an der

positiver und der Transistor 10 leitend. Das Potential Lesevorrichtung 52 unter diesen Umständen ange-

am Kollektor 18, das an die Basis 22 des Transistors schlossene Verriegelungsschaltung 54 ist ursprünglich

12 gelangt, hält den Transistor 12 dagegen in seinem auf eine »1« geschaltet. Wenn die Stromspitze auf

nichtleitenden Zustand, auch dann, wenn die Im- 5 der Wortleitung 3 auftaucht und in der Lesevorrich-

pulse von den Signalquellen 50 und 42 beendet sind. tung 52 aufgenommen ist, schaltet sich die Verriege-

Wenn eine »1« eingeschrieben werden soll, wird !umschaltung 54 zurück und disqualifiziert damit

auf der Wortleitung 3 erneut ein positiver Impuls die betreffende Bit-Position und kennzeichnet damit

ausgelöst. Es wird dann jedoch gleichzeitig über die die Fehlübereinstimmung, die gefunden wurde, hier

Signalquelle 38 auf der »Bit-Test O«-Leitung 2 ein io das Auffinden einer gespeicherten »1«, während nach

positiver Impuls ausgelöst. Diese -beiden Impulse einer »0« gefragt wurde. Wenn jedoch Übereinstim-

öffnen den Transistor 12 und sperren den Tran- mung gefunden worden wäre, wäre die Verriege-

sistorlO. lungsschaltung nicht zurückgeschaltet worden und

Ein ansteigendes Potential auf der Wortleitung hätte damit angezeigt, daß die Übereinstimmung geläßt den Strom in dem jeweils leitenden Transistor 15 funden ist, daß also die abgefragte »0« gespeiabnehmen, und das höhere Basispotential bestimmt chert ist.

dann den Übergang des Leitungszustandes von einem Es sei hier darauf hingewiesen, daß dieser Leseauf den anderen Transistor. Vorgang die Speicherung ungelöscht läßt, also nicht

Bei Speicherzellen der hier in Frage stehenden Art beeinträchtigt.

ist es wünschenswert, daß der Speicherzustand aus- 20 Bei dem in Fig. 2 dargestellten Ausführungs-

gelesen werden kann, ohne daß dabei der Speicher- beispiel ist die gleiche Speicherzelle wie in F i g. 1

zustand geändert wird. Der Speicherzustand soll also vorgesehen; es ist lediglich ein zusätzlicher Tran-

nichtlöschend ausgelesen werden können. sistor 100 an die Emitterseite der Transistoren 10

Bei einer Speicherzelle gemäß F i g. 1 kann der und 12 angeschlossen. Dieser zusätzliche Transistor Speicherzustand, wie im folgenden beschrieben, 25 100 dient als Ausgangsstufe, um den Ausgang der nichtlöschend ausgelesen werden. Das Potential auf Speicherzelle zu verbessern. Die Basis des Trander Wortleitung 3 wird zu diesem Zweck durch einen sistors 100 ist zu diesem Zweck an die Emitter der positiven Impuls aus der Signalquelle 50 angehoben, Transistoren 10 und 12 angeschlossen, und der KoI- und zwar auf die gleiche Amplitude, wie zuvor be- lektor liegt über dem Anschluß 160 an einer Vorschrieben. Durch einen solchen Impuls wird der in 30 spannungsquelle. Der Emitter des Transistors 100 ist dem leitenden Transistor fließende Strom verringert, entsprechend der F i g. 1 an eine Lesevorrichtung 161 und zwar ungefähr auf die Hälfte. Es sei nun an- angeschlossen, die der Lesevorrichtung 52 aus F i g. 1 genommen, daß der Transistor 10 leitend ist, so daß entspricht. Die gestrichelt eingezeichneten Tranalso eine »0« gespeichert ist. Wenn nun ein Impuls sistoren 110 und 120 entsprechen dem Transistor 100 nur auf der Wortleitung 3 vorliegt, kann die daraus 35 und gehören zu anderen Speicherzellen, die im einresultierende Stromflußänderung über die Lese- zelnen nicht dargestellt sind. Diese Speicherzellen vorrichtung, die an der »Bit-Test 0«-Leitung 2 an- sind genauso ausgebildet wie die ausgezogen darschließbar ist, abgetastet werden. In entsprechender gestellte mit den Transistoren 10 und 12. Die Emitter Weise kann eine gespeicherte »1« über eine entspre- der Transistoren 110, 100 und 120 liegen an einer chende Stromänderung auf Grund eines allein vor- 40 gemeinsamen Wortleitung 103, so daß jede Fehlliegenden Impulses auf der Wortleitung 3 über die Übereinstimmung in einer abgefragten Bit-Position Lesevorrichtung 44 abgefragt werden. in der Lesevorrichtung 161 aufgedeckt wird, die einen

Wie bereits bemerkt, kann eine Speicherzelle nach Transistor 130 enthalten kann. Es sei hier darauf der Erfindung in Speichersystemen Verwendung hingewiesen, daß der dritte Transistor, der für eine finden. Um dies zu erläutern, wird zunächst von einer 45 Speicherzelle vorgesehen ist, hier dazu dient, Quereinzigen Speicherzelle gemäß F i g. 1 ausgegangen. Wirkungen der Lesebits zu vermeiden. Die getroffene

Wenn eine Abfrage durchgeführt werden soll, dann Anordnung hat auch noch den Vorteil, daß ein

werden jeweils nur die zugehörigen Testleitungen mit Signal, das eine Nichtübereinstimmung anzeigt, in

Impulsen beaufschlagt. Um die Speicherzelle nach einer einheitlichen Form an die Lesevorrichtung 161

F i g. 1 nach einer »0« abzufragen, wird ein Impuls 50 gelangt, unabhängig davon, ob für ein Bit oder für

von ungefähr 200 Millivolt über die Signalquelle 38 mehrere des abgefragten Feldes eine Nichtüberein-

auf die »Bit-Test 0«-Leitung 2 gegeben. Wenn die Stimmung festgestellt wurde.

Speicherzelle eine »0« gespeichert hat, ist der Tran- In Fig. 3 ist eine 2-2-Matrix mit einer Vielzahl

sistor dann leitend, aber der genannte Impuls aus von Speicherzellen 200, 210, 220, 230 dargestellt,

der Signalquelle 38 ändert diesen Leitungszustand 55 Diese Speicherzellen sind vorzugsweise nach F i g. 2

nicht und beeinflußt auch nicht wesentlich den Strom- ausgebildet, also jeweils mit dem zusätzlichen dritten

fluß durch den Transistor 10. Dieser Impuls von der Transistor entsprechend dem Transistor 100 ver-

Signalquelle 38 ist in seiner Amplitude auch unzu- sehen. Der Einfachheit halber sind in F i g. 3 sepa-

reichend, um den Transistor 12 in seinem leitenden rate Worttreibleitungen 240 und 247 und Worttest-

Zustand zu schalten. Wenn jedoch statt einer »0« 60 leitungen 241 und 243 eingezeichnet, die an die

eine »1« gespeichert ist, dann ist der Transistor 12 Speicherzellen einerseits und an die Signalquellen

leitend, und ein Potential auf der »Bit-Test 0«-Lei- 250, 251 bzw. an die Lesevorrichtungen 260, 261,

tung 2 verursacht eine Stromspitze auf der Wort- entsprechend wie im Text zu F i g. 1 und 2 erläutert, leitung 3, und diese kann über die Lesevorrichtung angeschlossen sind. Mit 270 bis 273 sind vier Signal-

52, die zu diesem Zweck an die Wortleitung 3 an- 65 quellen bezeichnet, die den Signalquellen 38 bzw. 42 geschlossen wird, abgefragt werden. Diese Strom- entsprechen und auch als Betriebsspannungsquellen spitze ergibt sich, weil der leitende Transistor 12 dienen und über die Bit-Testleitungen 280, 281, 282, nach Emitter-Folge-Schaltung über den Emitter- 283 an die zugehörigen Speicherzellen angeschlossen

sind. Die Leitungen 280, 282 sind »Bit-Test O«-Leitungen, während die Leitungen 281 und 283 »Bit-Test !«-Leitungen sind. An diese Bit-Testleitungen 280 bis 283 sind unter Zwischenschaltung von Schaltern Lesevorrichtungen 290 bis 293 angeschlossen, die den Lesevorrichtungen 52 bzw. 161 aus F i g. 1 und 2 entsprechen.

Es sei nun angenommen, daß über die 2 · 2-Matrix nach F i g. 3 eine Abfrage durchgeführt werden soll. Es sei weiter angenommen, daß die Speicherzellen 200 und 230 eine »1« gespeichert haben, während die Speicherzellen 220 und 210 eine »0« gespeichert haben. Wenn nun das zu testende Wort 10 ist, dann wird über die »Bit-Test 1«-Leitung 281 aus der Signalquelle 271 ein Impuls gegeben, und gleichzeitig wird aus der Signalquelle 272 auf die »Bit-Test 0«- Leitung 282 ein Impuls gegeben. Da die Speicherzelle 200 eine »1« gespeichert hat und die Speicherzelle 210 eine »0« gespeichert hat, wird in beiden Fällen Übereinstimmung gefunden. Es entsteht also keine Spannungsspitze auf der Worttestleitung 241, und es wird auch in der Lesevorrichtung 260 kein Signal aufgenommen. Für die Speicherzellen 220 und 230 besteht jedoch Nichtübereinstimmung, da die Speicherzelle 220 eine »0« und die Speicherzelle 230 eine »1« gespeichert hat.

Dieser Zustand wird in der Lesevorrichtung 261 aufgedeckt. Ein entsprechendes Signal wäre auch ausgelöst worden, wenn nur für eine der Speicherzellen 220 oder 230 eine Fehlübereinstimmung bestanden hätte, also wenn in beiden Speicherzellen 220, 230 zweimal »0« oder zweimal »1« gespeichert worden wäre.

Im Gegensatz zu vielen Speichersystemen erlaubt die Erfindung das gleichzeitige Abfragen aller Bit-Positionen eines Wortes, unabhängig von der Information jeder Position. Es ist also nicht nötig, einzeln die »0« und »1« abzufragen, mit anderen Worten, das gesamte Testwort kann in einem einzigen Schritt abgefragt werden.

In entsprechender Weise, wie dies im Text zu F i g. 1 und 2 beschrieben wurde, kann auch eine Information in die Matrix eingeschrieben werden. In diesem Zusammenhang sei darauf hingewiesen, daß die Informationen in bestimmte ausgewählte Bitstellen eingeschrieben werden können, ohne daß dabei die anderen Bitstellen des gleichen Wortes gestört werden. Wenn man eine bestimmte Speicherzelle aus Fig. 1 mit einer Aufzeichnung beaufschlagen will, genügt es, einen Impuls von der zugehörigen Signalquelle über die zugehörige Leitung 240 oder 247 einzuspeisen und im Falle, daß eine »1« in eine der Speicherzellen 200 oder 220 eingespeist werden soll, gleichzeitig einen Impuls in der Signalquelle 270 auszulösen. Die Möglichkeit, nichtlöschend auszulesen, die im einzelnen im Text zu F i g. 1 und 2 bereits erläutert wurde, ist auch für die Matrixschaltung nach F i g. 3 gegeben.

Die Speichermatrix nach F i g. 3 gestattet es in vorteilhafter Weise, verschiedene Speicherzellen, die verschiedenen Bit-Positionen zugeordnet sind, gleichzeitig zu beschriften und auszulesen. Wenn man z. B. die Speicherzelle 200 auslesen will und gleichzeitig in die Speicherzelle 210 eine neue Information einschreiben will, dann liegt auf der Worttreibleitung 240 ein Impuls aus der Signalquelle 250 vor. Der gegenwärtige Schaltzustand der Speicherzelle 200 wird dann über die Lesevorrichtung 290 oder die Lesevorrichtung 291 abgefragt, je nachdem, ob die Speicherzelle 200 eine »0« oder eine »1« gespeichert hat.

Ein Impuls gelangt auch von der Worttreibleitung 240 an die Emitterseite der Speicherzelle 210, und wenn gleichzeitig damit über die »Bit-Test 0«-Leitung ein Impuls aus der Signalquelle 272 an die Speicherzelle 210 gelangt, wird in diese Speicherzelle eine »1« eingeschrieben.

ίο Die in der Matrix verwendeten Speicherzellen können, auch wenn mehr als die dargestellten Speicherzellen vorgesehen sind, in einem einzigen monolitischen Block aus semileitendem Material hergestellt sein.

Die Vorteile der erfinderischen Ausgestaltung der Speicherzellen liegen in erster Linie darin, daß selektiv eingeschrieben werden kann, nichtlöschend ausgelesen werden kann und daß die einzelnen Speicherzellen sehr einfach aufgebaut sind, z. B. aus zwei Transistoren und drei Widerständen. Eine Speicherzellenanordnung nach der Erfindung erfordert nur geringe Spannungen und kann mit hohen Schaltgeschwindigkeiten betrieben werden.

Mit der erfinderischen Speicheranordnung können auch viele in einer Matrix gespeicherte Wörter nebeneinander abgefragt werden, und es können aus diesen Wörtern einzelne umgestellt werden, ohne daß die anderen beeinträchtigt werden.

Claims (6)

Patentansprüche:

1. Elektronisches Speicherelement mit zwei über gegenseitige direkte Basis-Kollektor-Verbindungen gekoppelten Transistoren mit je einem Arbeitswiderstand in den Kollektorkreisen der beiden Transistoren und einem gemeinsamen Emitterwiderstand, an den eine Betriebs- und Signalspannungsquelle angeschlossen ist, und das zwischen zwei stabilen Zuständen mit leitendem ersten und gesperrtem zweiten oder mit gesperrtem ersten und leitendem zweiten Transistor umschaltbar ist, dadurch gekennzeichnet, daß eine zweite Betriebs- und Signalspannungsquelle (42) an den Arbeitswiderstand (32) des ersten Transistors (12) und eine dritte Betriebs- und Signalspannungsquelle (38) an den Arbeitswiderstand (30) des zweiten Transistors (10) angeschlossen ist und daß das Einschreiben und Auslesen durch Impulse der Betriebs- und Signalspannungsquellen erfolgt.

2. Elektronisches Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß zum Einschreiben eines Informationswertes, d. h. zum Erzeugen des einen Schaltzustandes, die erste Betriebs- und Signalspannungsquelle (50) und gleichzeitig eine der beiden Betriebs- und Signalspannungsquellen (38, 42) je nach dem Vorzeichen des zu erzeugenden Sclialtzustandes einen für sich unzureichenden, aber gemeinsam zum Leitendmachen des betreffenden Transistors zureichenden Impuls abgibt.

3. Elektronisches Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an den gemeinsamen Emitterwiderstand (48) eine Lesevorrichtung (52) anschließbar ist und daß zum Auslesen des ersten Informationswertes (Digitale 0) die dritte Betriebs- und Signalspannungsquelle (38) und zum Abfühlen des zweiten Informationswertes (Digitale 1) die zweite Be-

triebs- und Signalspannungsquelle (42) jeweils als Abführvorrichtung einen zur Umschaltung unzureichenden Abfühlimpuls erzeugt und daß das daraus resultierende Lesesignal der Lesevorrichtung (52) zugeführt wird.

4. Elektronisches Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Arbeitswiderstände (30, 32) je eine Lesevorrichtung (40, 44) anschließbar ist und daß zum Auslesen des Informationszustandes in der ersten Betriebs- und Signalspannungsquelle (50) ein zur Umschaltung unzureichender Abfühlimpuls erzeugt wird und daß das daraus resultierende Lesesignal der dem betreffenden Informationszustand zugeordneten Lesevorrichtung (40 oder 44) zugeführt wird.

5. Speichervorrichtung mit mehreren Speicher-

elementen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherelemente unter Zwischenschaltung je einer transistorbestückten Ausgangsstufe (Transistoren 100, 110, 120) an eine gemeinsame Lesevorrichtung (161) angeschlossen sind.

6. Speichervorrichtung mit mehreren Speicherelementen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherelemente (200, 210, 220, 230) in einer Matrix zusammengefaßt sind und zeilenweise gemeinsam an erste Betriebs- und Signalspannungsquellen (250, 251) sowie erste Lesevorrichtungen (260, 261) und spaltenweise gemeinsam an zweite und dritte Betriebs- und Signalspannungsquellen (270, 271) und Lesevorrichtungen (290, 291) angeschlossen bzw. anschließbar sind.

Hierzu 1 Blatt Zeichnungen

109 543/286