DE1918667A1 - Datenspeicher mit Dioden - Google Patents

Description

IBM Deutschland internationale Büro-Matchinen GeielUehaft mbH

Böblingen, 26. März 1969 ru-kr

Anmelderin: International Business Machines

Corporation, Armonk, N. Y. 10

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket FI 9-67-075

Datenspeicher mit Dioden

Die Erfindung betrifft einen monolithischen Datenspeicher, bei dem Dioden als Speicherelemente dienen.

Es sind bereits Speicherschaltungen bekannt, bei denen zur Speicherung von Informationen die Fähigkeit einer Tunneldiode, eine von zwei stabilen Zuständen einnehmen zu können, ausgenutzt wird. So ist z. B. durch die deutsche Auslege schrift 1 276 711 eine bistabile Speicherschaltung mit zwei Tunneldioden bekannt geworden, die dadurch charakterisiert ist, daß die beiden Tunneldioden parallel zwischen zwei Leitungen angeordnet sind, die mit einer Potentialquelle in Verbindung stehen, deren Potential beide Tunneldioden in der gleichen Weise beeinflußt, daß zwischen die Tunneldioden ein Signaleingangskreis zur Zuführung eines Eingangs signals geschaltet ist, das die beiden Tunneldioden in entgegengesetzter .Weise beeinflußt und daß die Anode der einen Tunneldiode mit der Kdhode der anderen Tunneldiode sowie die Kathode der einen Tunneldiode mit der Anode der anderen Tunneldiode rückgekoppelt Ut, wodurch beim Übergang von einem stabilen Zustand in den anderen stabilen Zustand einer Tunneldiode die andere im stabilen Zustand gehalten wird.

909846/09S·

Mit Tunneldioden aufgebaute Speicher haben jedoch den Nachteil, daß sie durch die besondere Kennlinie der Tunneldiode in integrierter Technik sehr schwer herzustellen sind und daß das Ausgangs signal im Verhältnis zum Störsignal sehr klein ist, so daß in den Le sever star kern ein sehr großer Aufwand getrieben werden muß.

Außerdem ist es bekannt, Kondensatoren zur vorübergehenden Speicherung von Informationen zu verwenden, weil ein Kondensator eine die Information darstellende Ladung für eine gewisse Zeit halten kann. Derartige Speicher sind mit nichtlinearen Kondensatoren mit schleifenförmiger Umladungskennlinie aufgebaut. Falls keine äußeren Spannungen an die Kondensatoren angelegt werden, befinden sich die Speicherelemente in den Zuständen Eins oder Null. Sie haben dann eine positive oder negative Ladung, wobei das Vorzeichen davon abhängt, ob vorher eine Eins oder eine Null eingeschrieben wurde. Ausgelesen wird eine Information, indem an alle Kondensatoren einer Spalte ein gemeinsamer negativer Spannungsimpuls angelegt wird. Die positiv geladenen Kondensatoren werden dabei umgeladen und erhalten eins negative Ladung. Auf diejenigen Kondensatoren, die sowieso schon eine negative Ladung hatten, hat der negative Impuls keinen Einfluß und an ihnen tritt deshalb keine elektrische Veränderung auf. Ein derartiger kapazitver Arbeitespeicher ist in dem Buch von Gutenmacher "Information!- logische Automaten", Seiten 70 big 73 beschrieben. Das Einschreiben einer Information in die Speicherelemente wird bewirkt, in dem man die Summe zweier Spannungs ■ impulse an eine bestimmte, adressiert« Speicherzelle legt. Das Aufladen der Kondensatoren, d. h. das Einschreiben einer Information geschieht dadurch, daß sich die Spannung auf der Zeilenleitung zur Spannung auf der Spaltenleitung addiert. Beim Einschreiben einer Null muß der Schreibimpuls aui der Zeilenleitung sowohl im Vorzeichen als auch in der Phase mit dem Impuls auf der Spaltenleitung übereinstimmen. Wird dagegen eine Null eingeschrieben, so muß der Impuls auf der Zeilenleitung dem Impuls auf der Spaltenleitung entgegenwirken. In diesem Buch ist auch angegeben, jeweils zwei Speicherele-

Docket FI 9-67-075 909846/0959

mente (Kondensatoren) pro Bit zu verwenden, um den Einfluß von Störungen zu verringern. Beim Einschreiben wird in diesem Falle immer nur einer der beiden Kondensatoren aufgeladen. Während des Auslesens entlädt ein Impuls auf einer Spaltenleitung immer einen der beiden Kondensatoren, wodurch an der zugehörigen Ausgangsleitung in jedem Fall ein Impuls entsteht, dessen Polarität aussagt, ob eine Null oder eine Eine gespeichert war. Jeweils zwei zusammengehörige Ausgangsleitungen sind mit einem Differential verstärker abgeschlossen, dessen Aus gangs signal den eigentlichen Leseverstärker ansteuert.

Obwohl derartig aufgebaute kapazitive Speicher eine relativ hohe Lesegesschwindigkeit aufweisen, ist der praktische Einsatz in Datenverarbeitungsanlagen bisher nur sehr wenig erfolgt, da das Nutz- Stör verhältnis des Ausgangseignales sehr klein ist und die Bitdichte pro cm ebenfalls für moderne Datenverarbeitungsanlagen nicht brauchbar ist. Um die Bitdichte wesentlich zu erhöhen, sind in letzter Zeit monolithische Speicher eingesetzt worden» Derartige monolithische Speicher sind aus bistabilen Transistorenschaltungen oder Vierschichtdioden hergestellt, die zumeist mit Hilfe der Planar-Technologie hergestellt werden. Jedoch ist der Integrationsgrad dieser Speicher ebenfalls sehr beschränkt, weil die Verlustleitung der einzelnen Speicherzellen relativ hoch liegt, so daß ein einwandfreies Funktionieren des Speichers nicht mehr gegeben ist.

Des weiteren wurde ein Festwertspeicher vorgeschlagen, der in jedem Kreuzungspunkt von Wortleitung und Bitleitungen mindestens zwei Halbleiterzonenpaare mit entgegengesetzter Polarität aufweist, wobei die eine Zone als Koppeldiode und die andere Zone als Sperrdiode wirkt und das Einschreiben einer binären Größe in eine Speicherzelle durch geheuertes Durchschlagen der Sperrdioden erfolgt. Obwohl hier eine Speicher struktur gezeigt ist, die sich in einem monolithischen Prozeß leicht herstellen läßt, hat dieser

909846/0951

Docke« FI 9-67-075

ORIGINAL INSPECTED

Speicher den Nachteil, daß er nicht zum Schreiben und zum Lesen und Löschen von Informationen geeignet ist, sondern daß er die durch Durchschlagen einer Halbleiter ζ one hergestellte Verbindung als eine Eins interpretiert, die nur dadurch beseitigt werden kann, daß die Zuleitung zu dieser Diode bzw. die Diode selbst völlig zerstört wird.

Der Erfindung liegt die Aufgabe zu Grunde, einen Speicher zu schaffen, der sowohl zum Schreiben als auch zum Lesen und Löschen von Informationen geeignet ist, der sich zur Herstellung in monolithischer Technik besonders eignet, der eine gespeicherte Information sehr lange ohne Leistungszufuhr halten kann, damit die Gesamtverlustleistung sehr klein gehalten werden kann und somit die Bitdichte pro Flächeneinheit gegenüber bekannten Speichern wesentlich erhöht werden kann.

Die· erfindungsgemäße Lösung besteht darin, daß in jedem Kreuzungspunkt von Wortleitungen und Bitleitungen mindestens zwei Halbleiterzorienpaare mit entgegengesetzter Polarität als Speicherzelle angeordnet sind, die unterschiedliche Charakteristika aufweisen und daß zur Speicherung der Informationen die Kapazität einer der beiden als Dioden ausgebildeten Halbleiterzonenpaare dient.

Der Vorteil des erfindungs gemäß en Speichers besteht darin, daß die durch die Dioden realisierten Kondensatoren eine Ladung sehr lange halten können und einen äußerst kleinen Platzbedarf aufweisen. Durch die Verwendung der Kapazitäten der einzelnen Dioden ist es möglich, eine Speicherzelle mit einfachsten Schaltelementen nämlich mit zwei Dioden zu bilden. Bedingt durch die einfache Struktur der Speicherzellen kann bei der Lei tungsführung auf eine Mehrschichten-Ausführung verzichtet werden, so daß ein Speicher nach der Erfindung äußerst preisgünstig hergestellt werden kann. Außerdem sind extrem kurze Schreib - und Lesezyklen möglich.

Docket FI 9-67-075 909846/09 58

Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles und der zugehörigen Zeichnungen näher erklärt. Es zeigen:

Figur 1 ein Schaltbild eines Ausführungsbeispieles der Erfindung mit

zwei Speicherelementen pro Bit;

Figur 2 eine Zeittabelle für die Arbeitsweise der in Figur 1 gezeigten

Schaltungen;

Figur 3 ein Speicherelement und die entsprechende Schaltung;

Figur 4 eine Zeittabelle für den Regenerationszyklus;

Figur 5 schematisch eine Einrichtung zur blockweisen Rückstellung;

Figur 6 ein anderes Ausführungsbeispiel mit einem Speicherelement

pro gespeichertem Bit;

Figur 7 eine Impulsform für die Arbeitsweise der in Figur 6 gezeigten

Schaltung;

Figur 8 - ein anderes Ausführungsbeispiel eines Speicher elemente s und der zugehörigen Schaltungen und

Figur 9 ein weiteres Ausführungsbeispiel einer Speichermatrix.

Der in Figur 1 im Schaltbild gezeigte erfindungsgemäße Speicher arbeitet mit zwei Speicherelementen 10. Die Wortleitung 12 ist an jedes dieser Speicherelemente und an eine bipolare Treiberschaltung angeschlossen, die aus einem Worttreiber 14 und einem Rücksetztreiber 16 besteht. Die beiden Schaltungen 14 und 16 empfangen Eingangsimpulse von den Impulsquellen 18 und 20 nach dem Zeit- und Adressierschema des gesamten Systems. Für die

Docket FI 9-67-075 909846/09

• - 6 -

Beschreibung der Erfindung genügt die Betrachtung der Impulsquellen 18 und 20 als Mittel, zur Betätigung der Schaltungen 14 oder 16, die wiederum Impulse auf die Wortleitung 12 geben und dadurch die Ladung in den Speicherelementen 10 beeinflussen.

Die Impulsquellen 22 und 24 geben in ähnlicher Weise Impuls» auf die Bit-Treiberschaltungen 26 bzw. 27, wenn eine der Bitleitungen 28 oder 29 zum Laden eines der Speicherelemente 10 erregt werden soll. Ein Differ ential-Abfr age verstärker 30 ist an beide Speicherelemente 10 angeschlossen. Wie später genauer erklärt wird, fühlt der Abfrageverstärker 30 ab, welche der beiden Bitleitungen 28 oder 29 aufgrund eines Leseimpulses auf der Wortleitung 12 den größeren Impuls führt.

Die spezifische Verbindung der einzelnen Teile in den Schaltungen 14, 16, 26, 27 und 30 ist im einzelnen in Figur 1 gezeigt. Änderungen der Werte für die Widerstände, die Kapazitäten und die Vorspannung werden durch die Charakteristik der Transistoren und der verwendeten Speicherelemente 10 bestimmt. Die in Figur 1 angegebenen Werte gelten für Speicherelemente, in denen die Zener-Durchbruchsspannung der kleineren von je zwei Dioden ungefähr 6 Volt beträgt. In der größeren der beiden Dioden erfolgt kein Durchbruch.

In Figur 3 ist ein Speicherelement 10 mit der entsprechenden Schaltung gezeigt. Die größere der beiden Dioden wirkt im wesentlichen als Kondensator. In der Praaris können mehrere Dioden (z, B. 3) parallelgeschaltet werden, um so das Äquivalent der Diode mit einer größeren Kapazität zu bilden. Daraus würde sich in diesem Fall ein Kapazitätsverhältnis von 3:1 ergeben. Die kleinere von zwei Dioden wirkt in der oben erwähnten äquivalenten Schaltung als eine Diode, die parallel zu einer kleinen Kapazität liegt, welche keine Rolle spielt. Demzufolge führt ein positiver Eingangsimpuls auf die linke Seite des Speicherelementes 10 zur Speicherung einer Ladung an der Verbindung des Diodenpaares. Die so gespeicherten Ladung muß periodisch regeneriert

909846/095·

Docket FI 9-67-075

werden, wie es in der Impulsform der Figur 4 gezeigt ist. Wenn angenommen wird, daß die beiden Dioden einen Verlustwiderstand von 10 Ohm und eine Gesamtkapazität von 5 χ 10 F haben, dann muß die Ladung ungefähr lOOmal pro Sekunde erneuert werden. Demzufolge beträgt die Taktzeit T in Figur 4 etwa 10 msec und entsprechend dem Ausführungsbeispiel werden weniger als 1 % der Speicherzeit zur Regeneration benötigt. Diese Regenerationszeit setzt die Systemleistung nicht notwendigerweise herab. Sie kann sehr oft eingeschoben werden, wenn der Speicher sich im Leerlauf befindet.

Der Speicher kann sowohl elektronisch als auch durch Licht zurückgesetzt werden. In Figur 5 ist eine Einrichtung zur blockartigen Rücksetzung des Speichers mittels Licht gezeigt. Die Geschwindigkeit des Ladungsabfalles der Speicherelemente 10 wird dadurch drastisch erhöht, daß die Verbindungsstellen belichtet werden. Die in Figur 4 gezeigte Ausführung gestattet das blockweise Rücksetzen beliebig vieler Speicherelemente. So kann z. B. die ganze Matrix zurückgesetzt oder auch die Kathodenstrahlröhre 50 dazu benutzt werden, nur eine oder einzelne Leitungen wahlweise abzutasten. Die Kathodenstrahlröhre 50 kann -verschiedene Muster wiedergeben, die genau dem Muster der zurückgesetzten Bits entsprechen. Die Speicherelemente 10 können aber auch in die Kathodenstrahlröhre 50 so eingesetzt werden, daß ausgewählte Blocks direkt von Elektronen getroffen werden.

In Figur 6 ist ein anderes Ausführungsbeispiel der Erfindung gezeigt. Die Speicher wurden auf zwei Wörter und zwei Bits pro Wort ausgedehnt. Gleichzeitig wird für jedes Bit nur ein Speicherelement 10 verwendet. Die Speicherelemente 10 bestehen dar Stellung β gemäß aus zwei zu einem Paar zusammengefaßten identischen Dioden. Das in Figur 3 gezeigte Element kann jedoch auch verwendet werden. Im Aueführungebeispiel der Figur 6 sind zwei Wortleitungen 12 und zwei Bitleitungen 32 dargestellt. Dieser Speicher wird durch eine Lichtquelle auf 0 zurückgesetzt. Einsen können dann in die

909846/0958

Docket FI 9-67-075

Speicherelemente 10 geschrieben werden, indem man gleichzeitig eine gewünschte Wortleitung 12 durch einen der Treiber 14 und eine gewünschte Bitleitung 32 durch einen der Treiber 27 erregt. Die nachfolgende Erregung eigner Wortleitung 12 führt zu einem Ausgangs signal vom Abfrageverstärker

In Figur 8a ist ein Speicherelement mit den entsprechenden Schaltungen in den Figuren 8b und 8c gezeigt. Das Speicherelement der Figur 8 kann als Alternative beim erfindungsgemäßen Aufbau einer Speichermatrix verwendet werden. Dieses Speicherelement kann direkt an die Stelle der Speicherelemente 10 in Figur 1 gesetzt werden, wenn die T reib er spannungen wie nachfolgend beschrieben geändert werden.

Die T reiber leitungen 28, 29 und 12 werden im Ruhezustand auf + 1 Volt gehalten. Bei der Rücksetzung wird die Wortleitung 12 auf Erdpotential gehalten. Beim Schreiben wird die Wortleitung 12 auf +1, 5 Volt und eine der beiden Bitleitungen 28 oder 29 auf + l/2 Volt gesetzt. Das Lesen erfolgt destruktiv durch Überwachen der Signale auf der Bitleitung während der Rückstellung.

Um das Ausführungsbeispiel der Figur 6 so zu verändern, daß zwei nebeneinanderliegende Speicherelemente durch einen Differentialverstärker abgefühlt werden können, damit ein Datenbit abgefühlt werden kann, kann eine Speichermatrix nach dem in Figur 9 gezeigten Ausführungsbeispiel aufgebaut

9
werden. In Figur sind die nebeneinanderliegenden Bit-Abfrageleitungen 34 an benachbarte Abfrage verstärker 30 angeschlossen. Eine Eins wird durch unterschiedliche Signale für nebeneinanderliegende Speicherelemente 10 in einem gegebenen Wort gespeichert. Nullen sind in den Elementen mit derselben Ladung gespeichert. Zur Darstellung ist in Figur 9 das Wort "1" gezeigt. Wenn das aus fünf Bits bestehende Wort 10011 gespeichert werden soll, werden die Speicherelemente im Wort "1" gemäß der Darstellung in Figur 9 geladen. Auf diese Weise können fünf Bits durch Differential verstärker abge- ■ fühlt werden, und es werden nur sechs Speicherelemente benötigt. Das heißt mit anderen Worten, anstelle von zwei Speicherelementen pro Bit, wie in Fi-

9 0 9846/0958

Docket FI 9-67-075

gur 1, ist hier nur ein Speicherelement mehr erforderlich als Bits in einem Wort enthalten sind. Bei allen vorhergehenden Ausführungsbeispielen kann die Anzahl der in einer Matrix gespeicherten Wörter sowie die Anzahl der Bits pro Wort natürlich nach Bedarf erweitert werden.

Die in jedem Speicherelement eines erfindungs gemäß aufgebauten Speichers enthaltend Ladung wird im Betrieb wahlweise geändert und zur Speicherung und Wieder gewinnung digitaler Informationen abgefühlt. Der Abfrage verstärker 30 in Figur 1 spielt auf eine Kapazitätsänderung in den Speicherelementen als umgekehrte Funktion der durch sie gehaltenen Ladung an. Wenn ein Impuls auf die Figur 1 gezeigte Wortleitung 12 gegeben wird, erscheinen zwei Signale unterschiedlicher Amplitude auf den Abfrageleitungen, wo sich die Kapazität der Speicherelemente 10 unterscheidet. Die entsprechenden Ströme sind durch die folgende Formel gegeben:

¹I = ^c:

Ein Differenzverstärker mit einer allgemeinen Rückweisungsrate von 10:1 reicht aus, um den Unterschied zwischen einer Eins und einer Null zu erkennen, solange sich C₁ von C um ungefähr 30 % unterscheidet.

X Lt

Wie bereits gesagt, können die Speicherelemente 10 durch eine Lichtquelle oder auch durch einen Rücksetzimpuls von Rücksetztreiber 16 zurückgesetzt werden. Wenn weder der "0^M-Bittreiber 26 noch der "1"-Bittreiber 27 eingeschaltet sind, führen die Bitleitungen 28 und 29 eine Spannung von ungefähr +3 Volt. Die Einschaltung der Rücksetztreiber 16 durch einen Impuls von der Impulsquelle 20 macht der Transistor in dem erwähnten Treiber momentan leitend, wodurch eine Spannung von ungefähr -3 Volt auf die Wortleitung 12 gegeben wird. Auf dieses Weise liegt über dem Speicherelement 10 ein Potential von 6 Volt, wodurch die kleinere der beiden Dioden in jedem Diodenpaar in der Sperrichtung durchbricht. Am Ende des Rücksetzimpulses

909846/Q958

Docket FI 9-67-075

■ - 10 -

kehrt die Wortleitung 12 sowie die Bitleitungen. 28 und 29 führen jetzt eine Spannung von +3 Volt, wodurch die nichtadressierbare Verbindung der Elemente 10 dieselbe Spannung führt.

Nach dem Ende einer Rückstelloperation durch Licht oder einen elektrischen Impuls soll jetzt eine "0" in den Speicher geschrieben werden. Dazu muß eine Ladung auf die an die Null-Bitleitung 28 angeschlossen Speicherelemente gegeben werden, es darf jedoch keine Ladung auf die an die Einsbitleitung 29 angeschlossenen Speicherelemente 10 gelangen. Ein Impuls von der Im-

pulsquelle 22 macht den Transistor in der Bittreiberechaltung 22 leitend, wodurch, eine Spannung von ungefähr 0 Volt auf die Leitung 28 gegeben wird. Gleichzeitig macht ein Impuls von der Impulsquelle 18 den Transistor in der Treiberschaltung leitend, wodurch die Spannung auf der Wortleitung 12 auf ungefähr 6 Volt ansteigt. Auf diese Weise liegt eine Spannung von +6 Volt über dem Speicherelement 10 entsprechend einer "0", wodurch die Spannung am mittleren Knotenpunkt auf etwa 8 Volt angehoben wird, nachdem die Treiber auf 3 Volt zurückkehren. Zur gleichen Zeit wird eine Spannungsdifferenz von nur 3 Volt über dem Speicherelement entsprechend einem Einerbit aufgebaut, wodurch die Spannung am mittleren Knotenpunkt auf ungefähr 5 Volt angehoben wird. Da die Spannung der Bitleitung 28 und der Wortleitung 12 auf 3 Volt zurückkehrt, bleiben die Speicherelemente 10 bei einer Ladung von ungefähr +8 Volt bzw. +5 Volt.

Um die in den Speicherelementen enthaltene Information ("0") zu lesen, braucht nur ein Impuls vond der Impulsquelle 18 abgegeben zu werden, wodurch der Transistor in der Treiberschaltung 14 leitend wird und dadurch einen Impuls von + 3 Volt bis + 6 Volt auf die Wortleitung 12 gibt. Diese Spannungsänderung reicht nicht aus, um die durch eines der beiden Speicherelemente 10 gehaltene Spannung zu ändern. Jedes der beiden Speicherelemente 10 wirkt jedoch als Kondensator, welcher Stromstöße auf die Bitleitungen 28 und 29 gibt aufgrund eines positiven und negativen Abfallens des Impulses

909846/Q958

Docket FI 9-67-075

auf der Wortleitung 12. Die Größe dieser Stromstöße ist umgekehrt proportional dem Kapazitätswert jedes Speicherelementes 10. Wie bereits gesagt, ändert sich die Kapazität des Speicherelementes umgekehrt zur Größe gespeicherten Ladung. Aus diesem Grund hat das Speicherelement 10 bei ungefähr 8 Volt einen niedrigere Kapazitätswert der Wortleitung zur Bitleitung als das mit der Bitleitung 29 verbundene Speicherelement, welches ungefähr 5 Volt hat. Aus diesem Grunde sind die Stromstöße auf der Nullbitleitung 28 kleiner als die Stromstöße auf der Einsbitleitung 29. Bei Subtraktion der Spannung auf der Einsbitleitung 29 von der Spannung auf der Nullbitleitung ergibt sich ein Ausgangsignal des Abfrageverstärkers entsprechend der Darstellung in Figur 2, welches eine "0" darstellt.

Als nächstes ist im Zeitdiagramm eine elektronische Rücksetzoperation dargestellt, bei welcher die Spannung auf der Wortleitung 12 von + 3 auf - 3 Volt abfällt und dadurch die Speicherelemente 10 durch eine ZenerdurchBruch in der kleineren der beiden Dioden gemäß obiger Erklärung zurücksetzt. Wenn jetzt eine ¹¹I" geschrieben werden soll, wird die Spannung auf der E^nsbitleitung 29 auf Erdpotential gesenkt und gleichzeitig die Spannung auf der Wortleitung 12 auf + 6 Volt angehoben. Dadurch werden die Speicherelemente 10 genau umgekehrt wie bei der Speicherung eines "0"-Bit geladen. Auf diese Weise erzeugt ein Leseimpuls auf der Wortleitung 12 die in Figur 2 gezeigten Impulsformen auf den Bitleitungen 28 und 29, die zu einem Ausgangssignal des Differenz-Abfrageverstärkers führen, welches eine "1" darstellt. Die Wahl der Impulsformen zur Darstellung des Unterschiedes zwischen einer Null und einer Eins ist freigestellt. Ebenso können die Speicherelemente 10 so ausgelegt werden, daß sie nicht an ihren Kathoden, sondern an den Anoden verbunden sind. In diesem Fall braucht nur die Polarität der Impulse auf den Leitungen 12, 28 und 29 umgekehrt zu werden.

Bei dem erfindungsgemäßen Speicher handelt es sich, wie gesagt, um einen Energiespeicher, in welchem die digitale Information periodisch neu einge-

909846/0958

Docket FI 9-67-075

setzt werden muß, indem die Speicherelemente nachgeladen werden. Die die digitale Information in die Speicherelemente 10 setzende Treiberschaltung 14 setzt die Information auch neu ein aufgrund von Signalen von der Impulsquelle 18. In Figur 13 ist ein Speicherelement mit der gleichwertigen Schaltung gezeigt, pie größere der beiden Dioden wirkt primär als Kondensator und beide Dioden haben einen hohen Widerstand in der Gegenrichtung. Aufgrund eines dargestellten Eingangsimpulses wird am mittleren Knotenpunkt des Diodenpaares eine Ladung entsprechend der in Fig. 14 gezeigten Impulsform gespeichert. Gemäß der Darstellung in Figur 4 beginnt die La-. dung in der Speicherzelle abzufallen, sobald die Eingangs spannung entfernt wird. Die Abfall geschwindigkeit für die Ladung des Speicherelementes ist bestimmt durch die Werte für Kapazität und Widerstand im*Speicherelement« Bei verbesserten Geräten wird die Abfallgeschwindigkeit offensichtlich Über immer längere Perioden ausgedehnt. Die in der Speicherzelle gespeicherte Ladung kann solange abfallen, wie die Spannung hoch ausreicht, um die Kapazität der Speicherzelle um einen gewünschten Mindestbetrag zu ändern. Sobald eine kritische Spannung unterschritten oder erreicht ist, muß die Speicherzelle nachgeladen werden, um die gespeicherte Information zu haiten. Die Nachlade geschwindigkeit der Speicherzelle muß daher größer sein als die Geschwindigkeit, mit der die Ladung in dem erwähnten Speicherelement auf die kritische Spannung abfällt. '

Wie in Figur S geze igt ist, kann der Speicher durch Licht zurückgesetzt * werden. Die Speicherelemente 10 sind auf der Vorderseite einer Kathodenstrahlröhre 50 verteilt. Das auf alle Speicherelemente fallende Licht von der Kathodenstrahlröhre 50 setzt die ganze Speichermatrix zurück. Nur auf bestimmte Speicherelemente (oder ausgewählte Elementenpaare für den , Fall, daß zwei Elemente pro Bit benutzt werden, wie in Figur 1) fallendes ' Licht entlädt die Elemente in der Speichermatrix wahlweise und setzt dadurch den erwähnten Speicher wahlweise zurück.

909 846/09 58

Docket FI 9-67-075

Das in Figur 16 gezeigte Ausführungsbeispiel arbeitet ähnlich wie das in Figur 1 gezeigte mit der Ausnahme, daß nur ein Speicherelement 10 pro Bit erforderlich ist. Anstelle von zwei Bitleitungen für jedes Bit ist nur eine Bitleitung 32 für jedes Bit erforderlich. Ebenso ist nur ein Bittreiber 27 pro Bit erforderlich. Jedes Bit erfordert noch einen Abfrageverstärker 30. Jeder der Abfrageverstärker ist über einen Widerstand 31 wie dargestellt angeschlossen, um die Stromgröße auf der Bitleitung abzufühlen.

Die Arbeitsweise des in Figur 6 gezeigten Ausführungsbeispieles wird genauer in Zusammenhang mit Figur 7 beschrieben. Dioden gleicher Größe wurden nur als Alternative für die Diodenpaare 10 verwendet. Die Speicherelemente 10 können, wie in Figur 3 gezeigt, benutzt werden. Die dargestellte Speichermatrix kann durch Licht zurückgesetzt werden, indem die Spannungen an den Verbindungspunkten auf Erdpotential gebracht werden, solange die Wortleitungen 12 und die Bitleitungen 32 ebenfalls Erdpotential führen. Um eine Eins in den Speicher zu schreiben, wird die Wortleitung 12 positiv gemacht, während die entsprechende Bitleitung 32 negativ gemacht wird. In der Praxis wird auf die Bitleitung 32 eine negative Spannung etwas früher gegeben, als eine positive Spannung auf die Wortleitung 12.

Wenn die Wortleitung 12 eine positive Spannung erhält, wird ein Strom über den Widerstand 31 gezogen, der das Speicherelement 10 lädt. Da« Lesen des SpeicherelementeB 10 erfolgt destruktiv durch Anlegen derselben Impulse, die zum Schreiben einer "1" benötigt werden. Da das Speicherelement 10 bereits auf eine positive Spannung aufgeladen ist, wird durch die Bitleitung eine relativ kleiner Strom gezogen, wodurch ein unbedeutendes Ausgangs signal vom Abfrage verstärker erscheint, wenn die Wortleitung positiv gemacht wird. Für dieses Ausführungsbeispiel sollte der Abfrageverstärker 30 nichtlinear so ausgelegt sein, daß er nur auf negative Signale anspricht, die größer sind, als ein bestimmter Schwellwert und dadurch ein Ausgangssignal liefern, wie es in Figur 7 dargestellt ist.

909846/0958

Docket FI 9-67-075

Eine Null wird eingeschrieben, indem an den Speicherstellen, in die keine Eins eingeschrieben werden soll, die entsprechende Bitleitung 32 auf Erdpotential gehalten wird. Auf diese Weise ist eine im Speicherelement 10* gespeicherte Ladung unbedeutend. Der Abfrage verstärker 30 liefert daher ein relativ großes Ausgangs signal, wenn eine Leseoperation gemäß obiger Beschriebung durchgeführt wird.

Bei dem in Figur 9 gezeigten Ausführungsbeispiel wird ein Speicherele-P ment mehr benötigt, als Bits pro Wort zu speichern sind. Dieses Ausführungsbeispiel stellt einen Kompromiß zwischen dem Ausführungsbeispiel der Figur 1 und dem der Figur 6 dar. Somit ist ein Wort von fünf Bits in sechs Speicherelementen enthalten. Wenn angenommen wird, daß das Wort Eins aus den fünf Bits: 1 00 11 besteht, müßen entsprechende Speicherelemente gemäß der Darstellung in Figur 9 geladen werden mit 011101. Lesen, Schreiben und Abfragen des Ausführungsbeispieles der Figur 9 erfolgt ebenso durch eine Kombination von Impulsen wie bei den Ausführungsbeispielen der Figuren 1 und 6. Für dieses Auaführun gsbeispiel ist der Abfrageverstärker 30 so in drei Stufen ausgelegt, daß die erste Stufe ein linearer Differentialverstärker, die zweite Stufe ein Zwei-' weg-Gleichrichter und die dritte Stufe eine Schwellwertschaltung ist.

909846/0958

Claims (13)

1. - 15 -PATENTANSPRÜCHE

   1« Monolithischer Datenspeicher mit in den Kreuzungspunkten zwischen Spaltenleitungen und .Zeilenleitungen als Speicherzelle angeordneten Dioden, dadurch gekennzeichnet, daß in jedem Kreuzungspunkt von Wortleitungen und Bitleitungen mindestens 2 Halbleiterzonenpaare mit entgegengesetzter Polarität als Speicherzelle (10) angeordnet sind, die unterschiedliche Charakteristika aufweisen und daß zur Speicherung der Informationen die Kapazität einer der beiden als Dioden ausgebildeten Halbleiterzonenpaare dient.
2. 2. Monolithischer Datenspeicher nach dem Anspruch 1, dadurch gekennzeichnet, daß die größere der beiden Dioden in einer Speicherzelle (10) primär als Kondensator wirkt und daß die beiden Dioden einer Speicherzelle (10) einen hohen Sperrwiderstand haben.
3. 3. Monolithischer Datenspeicher nach Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Erhöhung der Kapazität der Speicher-Diode mehrere Dioden parallel geschaltet sind.
4. 4. Monolithischer Datenspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet» daß zur Speicherung eines Bits zwei Speicherzellen (10), die jeweils aus mindestens zwei Dioden bestehen, zwischen Wort- und Bitleiturfgen 12, 28 und 29 angeordnet sind und daß die Ausgänge der beiden Speicherzellen (10) mit einem Differential verstärker (30) abgeschlossen sind.
5. 5. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Wort- und/oder Bitleitungen (12, 28 und 29) bzw. gesonderte Speisespannungsleitungen mit Impulsquellen (18, 20, 22 und 24) verbunden sind, die periodisch Impulse zur Regenerierung des Speicher zu stände β der Speicherzellen (10) abgeben.

   Docket FI 9-67-075 9Q98A6/0958

   ORIGINAL INSPECTED
6. 6. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 5, dadurch gekennz eichnet^ daß zur Speicherung von η Bits η + 1 Speicherzelr len (10) vorhanden sind, die mit η Le sever stärkern (30) abgeschlossen sind.
7. 7. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Speicherzellen (10) aus zwei kathodengekoppelten Dioden bestehen,
8. 8. Monolithischer Datenspeicher, nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Speicherzellen (10) aus zwei anodengekoppelten Dioden bestehen.
9. 9. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 8, dadurch· •gekennzeichnet, daß die Rückstellung des Datenspeichers durch Löschimpulse auf die Wortleitungen (12) erfolgt.
10. 10. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß die Rückstellung des Datenspeichers mit Hilfe eines Licht- oder Elektronenstrahls erfolgt,
11. 11. Monolithischer Datenspeicher nach Anspruch 10, dadurch gekennzeichnet, daß als Elektronenstrahlquelle eine Kathodenstrahlröhre (50) angeordnet ist, die verschiedene Muster erzeugen kann, so daß steuerbar nur bestimmte Bits im Speicher zurückgestellt werden können.
12. 12. Monolithischer Datenspeicher nach Anspruch 11, dadurch gekennzeichnet, daß die Speicherzellen (10) direkt auf der Vorderseite der Kathodenstrahlröhre (50) angeordnet sind.
13. 13. Monolithischer Datenspeicher nach den Ansprüchen 1 bis 12, dadurch

    gekennzeichnet, daß zum Schreiben einer Eins auf die Wortleitungen

    Docket FI 9-77-075 909846/0958

    ein positiver Impuls gegeben wird und auf die Bitleitungen (28, 29) ein negativer, und daß das Lesen des Informationsinhalts einerSpeicherzelle (10) dusch Anliegen der Impulse, die zum Schreiben einer Eins an die Wort- bzw. Bitleitungen gelegt werden, erfolgt.

    Docket FI 9-77-075 9098A6/0958

    Le

    erseite