DE112011100533T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112011100533T5
DE112011100533T5 DE112011100533T DE112011100533T DE112011100533T5 DE 112011100533 T5 DE112011100533 T5 DE 112011100533T5 DE 112011100533 T DE112011100533 T DE 112011100533T DE 112011100533 T DE112011100533 T DE 112011100533T DE 112011100533 T5 DE112011100533 T5 DE 112011100533T5
Authority
DE
Germany
Prior art keywords
region
trench
gate
igbt
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011100533T
Other languages
English (en)
Inventor
Koh Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112011100533T5 publication Critical patent/DE112011100533T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Mehrere Gate-Gräben (13a, 13b) sind in der Oberfläche einer n-Driftregion (11) gebildet. Eine Gate-Elektrode (15) ist über einen Gate-Oxidfilm (14) an den Innenwänden der Gate-Gräben (13a, 13b) gebildet. P-Basisregionen (12a, 12b) sind selektiv so gebildet, dass sie in der Längsrichtung des Gate-Grabens zwischen benachbarten Gate-Gräben (13a, 13b) einander benachbart sind. Eine n-Emitterregion (16a) ist in Kontakt mit dem Gate-Graben (13a) in einer Oberflächenschicht der p-Basisregionen (12a, 12b) gebildet. Ferner ist eine p-Kontaktregion (17) mit einer höheren Konzentration als die p-Basisregion (12a) in der Oberflächenschicht der p-Basisregion (12a) so gebildet, dass sie mit der Seite des Gate-Grabens (13b) der n-Emitterregion (16a) in Kontakt ist. Ein Randabschnitt auf der Seite des Gate-Grabens (13b) der n-Emitterregion (16a) endet innerhalb der p-Kontaktregion (17).

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft den Aufbau einer Halbleitervorrichtung, insbesondere einer Isolierschicht-Halbleitervorrichtung (IGBT), die in einer Leistungswandlervorrichtung oder dergleichen verwendet wird.
  • Stand der Technik
  • Hervorgerufen durch einen Bedarf für Miniaturisierung und gesteigerte Leistungsfähigkeit von Stromversorgungsgeräten auf dem Gebiet der Leistungselektronik wurden in den letzten Jahren die Bemühungen auf die Erhöhung der Durchbruchspannung und die Erhöhung des Stroms in Leistungshalbleitervorrichtungen konzentriert, sowie auf die Verbesserung der Leistungsfähigkeit im Hinblick auf die Reduzierung von Verlusten, die Steigerung der Beschädigungstoleranz und die Erhöhung der Geschwindigkeit. Hierbei wird eine MOS-(Metall/Oxidfilm/Halbleiter)-Gate-Leistungsvorrichtung als eine Leistungshalbleitervorrichtung verwendet, mit der ein erhöhter Strom und ein reduzierter Verlust möglich sind.
  • Eine MOS-Leistungsvorrichtung, insbesondere ein IGBT, wird von einem MOS-Gate angesteuert und zwei Arten einer Struktur sind weit verbreitet – eine planare Struktur, bei welcher eine plattenartige Gate-Elektrode über einen Isolierfilm auf einem Halbleitersubstrat vorgesehen ist, und eine Grabenstruktur, bei welcher eine Gate-Elektrode über einen Isolierfilm innerhalb eines Halbleitersubstrats eingebettet ist. Unter den jüngeren vertikalen Vorrichtungen zieht eine Struktur, bei welcher eine Gate-Elektrode innerhalb eines Grabens eingebettet ist – ein so genannter Graben-Gate-Typ – die Aufmerksamkeit auf sich. Bei einer vertikalen Graben-Gate-Vorrichtung ist es von der Struktur her einfach, eine niedrige Durchlasswiderstandscharakteristik zu erreichen.
  • Eine typische Struktur dieser Art eines Graben-Gate-IGBT ist eine Struktur, in welcher eine p-Basisregion und eine n-Driftregion mit einer niedrigeren Konzentration als die Basisregion abwechselnd in Längsrichtung eines Gate-Grabens auftreten, in welchem eine Gate-Elektrode über einen Isolierfilm eingebettet ist (siehe beispielsweise nachstehendes Patentdokument 1). Ein IGBT mit vertikalem Graben-Gate ist allgemein als ein IGBT bekannt, bei welchem ein niedriger Durchlasswiderstand und eine hohe Durchbruchspannung gleichzeitig verwirklicht werden können. In der folgenden Beschreibung ist mit Vorrichtung ein vertikaler Typ gemeint, sofern nicht speziell anders angegeben.
  • Unter Bezugnahme auf 33 bis 35 wird eine Struktur eines Graben-Gate-IGBT und dessen Betriebsablauf beschrieben. 33 ist eine Draufsicht, die schematisch die Hauptabschnitte einer bisher bekannten Halbleitervorrichtung zeigt. Ebenso ist 34 eine erläuternde Darstellung, die schematisch die Hauptabschnitte der bisher bekannten Halbleitervorrichtung zeigt. 35 ist eine Schnittansicht, die schematisch die Hauptabschnitte der bisher bekannten Halbleitervorrichtung zeigt. 33(a) zeigt eine planare Struktur des bisher bekannten Graben-Gate-IGBT, der in 34(a) gezeigt ist. 34(a) ist eine perspektivische Ansicht, die die Struktur des bisher bekannten Graben-Gate-IGBT zeigt. 33(b), 34(b), 35(a) und 35(b) zeigen Strompfade des in 34(b) gezeigten bisher bekannten Graben-Gate-IGBT.
  • Wie 34(a) zeigt, ist eine p-Basisregion 12 auf einer Hauptoberfläche (nachfolgend als Vorderfläche bezeichnet) eines Halbleitersubstrats selektiv vorgesehen, welches eine n-Driftregion 11 ist. Die p-Basisregion 12 und die n-Driftregion 11 liegen auf der Vorderfläche des Halbleitersubstrats abwechselnd frei. Ferner sind eine große Anzahl von Gate-Gräben 13 vorgesehen, die die p-Basisregion 12 auf der Vorderfläche des Halbleitersubstrats schneiden. Der Gate-Graben 13 ist die p-Basisregion 12 bis zu einer die n-Driftregion 11 erreichenden Tiefe durchdringend gebildet. Ein Gate-Oxidfilm 14 ist an der Innenwand des Gate-Grabens 13 gebildet und ferner ist eine Gate-Elektrode 15 aus polykristallinem Silizium (Si) oder dergleichen im Inneren des Gate-Oxidfilms 14 eingegraben gebildet.
  • Des Weiteren ist eine p-Kontaktregion 17 zwischen benachbarten Gate-Gräben 13 von den Gate-Gräben 13 beabstandet in einer Oberflächenschicht der p-Basisregion 12 vorgesehen. Ferner ist eine n-Emitterregion 16 jeweils der p-Kontaktregion 17 und dem Gate-Graben 13 benachbart in der Oberflächenschicht der p-Basisregion 12 vorgesehen. Eine n-Feldstoppregion 50 und eine p-Kollektorregion 51 sind auf der anderen Hauptoberfläche (nachfolgend als Rückfläche bezeichnet) des Halbleitersubstrats vorgesehen. Die n-Feldstoppregion 50 ist zwischen der n-Driftregion 11 und der p-Kollektorregion 51 vorgesehen. Eine Kollektorelektrode 22 ist mit der p-Kollektorregion 51 in Kontakt.
  • 34(b) ist eine Schnittansicht entlang einem Querschnitt A des in 34(a) gezeigten Graben-Gate-IGBT. 34(b) zeigt schematisch die Strompfade in dem Querschnitt A. Der Querschnitt A ist ein Querschnitt, der die seitliche Richtung des Gate-Grabens 13 schneidet. Wie in 34(b) gezeigt, ist auf der vorderen Oberfläche (nachfolgend als obere Oberfläche bezeichnet) ein Isolierfilm 18 der Gate-Elektrode 15 vorgesehen. Eine Emitterelektrode 19, die beispielsweise aus Aluminium (Al) oder dergleichen gebildet ist, ist über die gesamte aktive Region auf der vorderen Oberfläche des Halbleitersubstrats gebildet. Die Emitterelektrode 19 ist in ohmschen Kontakt mit der n-Emitterregion 16 und der p-Kontaktregion 17. Ferner sind die Emitterelektrode 19 und die Gate-Elektrode 15 durch den Isolierfilm 18 dielektrisch isoliert.
  • In dem bisher bekannten Graben-Gate-IGBT ist eine n-Inversionsschicht in einem Bereich der p-Basisregion 12 entlang dem Graben gebildet, indem eine Spannung mit einem vorbestimmten Schwellenwert oder darüber an die Gate-Elektrode 15 angelegt wird, und ein durch die n-Inversionsschicht verlaufender Strompfad wird gebildet, wie in 34(b) gezeigt. Aus diesem Grund besteht ein Durchlasszustand zwischen dem Emitter und dem Kollektor des Graben-Gate-IGBT. Durch Reduzierung der Spannung der Gate-Elektrode 15 auf den Schwellenwert oder darunter verschwindet die n-Inversionsschicht der p-Basisregion 12 und es herrscht ein Sperrzustand zwischen dem Emitter und dem Kollektor des Graben-Gate-IGBT.
  • 35(a) ist eine Schnittansicht entlang einem Querschnitt B des in 34(a) gezeigten Graben-Gate-IGBT. Ebenso ist 35(b) eine Schnittansicht entlang einem Querschnitt C des in 34(a) gezeigten Graben-Gate-IGBT. 35(a) und 35(b) zeigen schematisch Strompfade in den Querschnitten B bzw. C. Der Querschnitt B ist ein Querschnitt entlang einer Seitenwand in der Längsrichtung des Gate-Grabens 13. Der Querschnitt C ist ein Querschnitt, der die p-Basisregion 12 zwischen benachbarten Gate-Gräben 13 parallel zu der Längsrichtung des Gate-Grabens schneidet.
  • Wie in 35(a) und 35(b) gezeigt, sind gemäß dem bisher bekannten Graben-Gate-IGBT des Graben-Typs (35(a)) und des planaren Typs (35(b)) Strompfade in Längsrichtung des Gate-Grabens 13 gebildet. Aus diesem Grund nimmt die Fläche der Strompfade im Vergleich zu dem bisher bekannten vertikalen IGBT des planaren Typs oder des Graben-Typs dramatisch zu. Ferner tritt in einer Region, in welcher das n-Halbleitersubstrat zwischen Gate-Gräben 13 auf der Seite der Oberfläche des Halbleitersubstrats freiliegt, eine Ansammlung von Minoritätsträgern auf, und es entsteht der Vorteil, dass es möglich ist, den Durchlasswiderstand zu reduzieren.
  • Eine planare Struktur eines Abschnitts des bisher bekannten, in 34(a) gezeigten Graben-Gate-IGBT ist in 33(a) dargestellt. Wie 33(a) zeigt, ist die p-Basisregion 12 in einer Mesa-Region 47 zwischen benachbarten Gate-Gräben 13 so angeordnet, dass sie mit jedem Gate-Graben 13 in Kontakt ist. Die eine H-Form bildende n-Emitterregion 16 ist in der p-Basisregion 12 so angeordnet, dass sie in Kontakt mit jedem der benachbarten Gate-Gräben ist. Auch ist die p-Kontaktregion 17 in einem annähernd zentralen Abschnitt der p-Basisregion 12 angeordnet, um einen Latch-up eines parasitären Thyristorabschnitts zu verhindern. Dabei ist die n-Emitterregion 16 so geformt, dass sie die obere Oberfläche der p-Kontaktregion 17 überspannt. Das heißt, dass ein Randabschnitt der n-Emitterregion 16 nicht im Inneren der p-Kontaktregion 17 endet.
  • Bei diesem Typ des bisher bekannten Graben-Gate-IGBT fließt ein Lochstrom in folgender Weise. 33(b) ist eine Draufsicht, in welcher ein Loch- (auch als positives Loch bezeichnet) Stromfluss 40, wenn ein Strom durch den IGBT fließt, wenn das Gate des IGBT in einem Durchlasszustand ist, und eine Region 41, in welcher Lochströme sich sammeln, in der Draufsicht des bisher bekannten, in 33(a) gezeigten IGBT schematisch dargestellt sind. Wenn das Gate des IGBT in einem Durchlasszustand ist, wie vorstehend beschrieben, werden Elektronen von dem MOS-Gate in die n-Driftregion 11 implantiert. Die in die n-Driftregion 11 implantierten Elektronen erreichen eine p-Kollektorregion des IGBT, die in der Zeichnung weggelassen ist. Dann werden Löcher von der p-Kollektorregion in die n-Driftregion 11 implantiert und fließen zu der p-Basisregion 12 der vorderen Oberfläche des IGBT, wobei sie einer elektrostatischen Potenzialverteilung folgen.
  • Dabei werden die Löcher durch Coulomb-Kräfte zu den Elektronen hin gezogen und fließen zu einer Elektronen-Inversionsschicht (auch als Kanal oder Inversionsschichtkanal bezeichnet), die in einer Region der p-Basisregion 12 gebildet ist, die in Kontakt mit der Seitenwand des Gate-Grabens 13 ist. Das heißt, dass, wie durch die Pfeile in 33(b) angezeigt, sich die Lochstromströme 40 hauptsächlich in der Region der p-Basisregion 12 konzentrieren, die in Kontakt mit einer Seitenwand des Gate-Grabens 13 ist. Aufgrund dessen ist der Lochstrom dergestalt, dass ausreichend wenige Komponenten des Lochstroms vorhanden sind, die von der n-Driftregion 11 durch die p-Kontaktregion 17 treten, nachdem sie direkt durch die p-Basisregion 12 getreten sind.
  • Ferner wird als weiteres Beispiel des Graben-Gate-IGBT ein IGBT offenbart, bei welchem die Anordnung eines Kontaktöffnungsabschnitts in einem IGBT erneuert wird, der eine ähnliche Struktur wie derjenige des nachstehenden Patentdokuments 1 hat (für ein Beispiel siehe nachstehendes Patentdokument 2). Unter Bezugnahme auf 36 bis 38 wird der IGBT beschrieben, bei welchem die Anordnung des Kontaktöffnungsabschnitts erneuert ist. 36 bis 38 sind Draufsichten, die schematisch Hauptabschnitte eines weiteren Beispiel der bisher bekannten Halbleitervorrichtung zeigen. 37 zeigt den Lochstromfluss und die Region 41, in welcher sich die Lochströme in dem bisher bekannten, in 36 gezeigten Graben-Gate-IGBT sammeln.
  • 38 zeigt eine planare Struktur einer kleinsten Einheit in einem Oberflächenabschnitt in dem in 36 gezeigten bisher bekannten Graben-Gate-IGBT. Wie 38 zeigt, ist eine Kontaktöffnung 46, die in der Längsrichtung (in der Zeichnungsebene senkrecht) des Gate-Grabens 13 länger ist als die n-Emitterregion 16, gebildet, um die Latch-up-Fähigkeit des IGBT zu verbessern. Ferner sind, wie in den 36 und 37 gezeigt, mehrere zwischen den beiden Gate-Gräben 13 gebildete p-Basisregionen 12 schachbrettmusterartig angeordnet.
  • Als ein weiteres Beispiel des Graben-Gate-IGBT ist ein IGBT aufgezeigt, bei welchem die Anordnung der n-Emitterregion 16 erneuert ist (siehe beispielsweise nachstehendes Patentdokument 3). Unter Bezug auf 39 wird der IGBT beschrieben, bei welchem die Anordnung der n-Emitterregion 16 erneuert ist. 39 ist eine perspektivische Ansicht, die Hauptabschnitte eines weiteren Beispiels einer bisher bekannten Halbleitervorrichtung schematisch darstellt. Wie 39 zeigt, ist die n-Emitterregion 16, die in einer Region zwischen zwei benachbarten Gate-Gräben 13 mit nur einem Gate-Graben 13 in Kontakt ist, so angeordnet, dass sie abwechselnd mit den beiden Gate-Gräben 13 in Kontakt ist. Indem die n-Emitterregion 16 auf diese Weise angeordnet wird, wird die Latch-up-Fähigkeit verbessert.
  • Ferner ist als ein weiteres Beispiel des Graben-Gate-IGBT eine Struktur offenbart, bei welcher ein Kontaktgraben mit dem Ziel des Kontakts mit der Emitterelektrode in einer Mesa-Region zwischen zwei Gate-Gräben gebildet ist, und eine gewünschte Region (n-Emitterregion, p-Kontaktregion, Kontaktabschnitt oder dergleichen) in Übereinstimmung mit der Form des Kontaktgrabens gebildet ist (siehe beispielsweise nachstehendes Patentdokument 4). Dadurch, dass ein Kontaktgraben dieser Art gebildet wird, wird die Breite einer Kontaktregion, die zwischen zwei Gate-Gräben gebildet ist, eine Region kleiner, was eine Miniaturisierung des Oberflächenmusters erlaubt.
  • Dokumente zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: JP-A-2000-228519 (6 und 7)
    • Patentdokument 2: JP-A-2008-27945
    • Patentdokument 3: JP-A-2008-205500
    • Patentdokument 4: JP-A-2005-183547 (1)
  • Überblick über die Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Die folgenden Arten von Problemen treten jedoch bei den in den Patentdokumenten 1 bis 4 gezeigten Techniken auf. Zunächst wird das Ausmaß des Sammelns von Lochströmen und eine planare Verteilung derselben beschrieben sowie Probleme im Hinblick darauf und einen IE-(Injektion Enhancement-)Effekt. Der IE-Effekt bezieht sich bekanntlich auf einen Effekt, der eine Injektion von Elektronen von einem MOS-Gate fördert und eine resultierende Injektion von Löchern, die von der p-Kollektorregion injiziert werden, indem die Struktur des Graben-Gates erneuert wird. 37 ist eine Draufsicht, die schematisch in der Draufsicht des bisher bekannten, in 36 gezeigten IGBT dieselbe Art von Lochstromfluss 40 wie in 33(b), die Region 41, in welcher sich die Lochströme sammeln, und eine Region 43 zeigt, in welcher der Lochstrom geringfügig ist.
  • Zunächst sei die Aufmerksamkeit auf eine bestimmte p-Basisregion 12 und ihre Umgebung konzentriert. Hierin bezieht sich die Umgebung der p-Basisregion 12 beispielsweise auf eine kreisförmige Region, die einen Radius mit einer Länge im Bereich derjenigen der p-Basisregion 12 hat. Wenn Löcher zu dem Inversionsschichtkanal der Grabenseitenwand fließen, wird die Region 43, in welcher der Lochstrom vergleichsweise geringfügig ist, in der Mesa-Region 47 zwischen in der Längsrichtung des Gate-Grabens 13 einander benachbarten p-Basisregionen 12 gebildet
  • Wenn die obere Oberfläche der Region 43, in der der Lochstrom geringfügig ist, durch den nicht gezeigten Isolierfilm 18 bedeckt ist, werden Löcher selbst angesammelt. Da jedoch die Ansammlung des Lochstroms geringfügig ist, ist es nicht immer der Fall, dass die Verstärkung des IE-Effekts ausreichend ist. Ferner gilt das gleiche für den zentralen Abschnitt der p-Basisregion 12. Das heißt, dass zwischen der p-Basisregion 12 und der n-Driftregion 11 ein in der Zeichnung nicht dargestellter p-n-Übergang im zentralen Abschnitt der p-Basisregion 12 gebildet wird, und der p-n-Übergang ist konstant in einem Sperrbetriebszustand. Aus diesem Grund sammeln sich keine Träger in der Nähe des p-n-Übergangs zwischen der p-Basisregion 12 und der n-Driftregion 11 an.
  • Nachfolgend wird die Aufmerksamkeit auf eine Region gerichtet, die größer ist als die Umgebung der p-Basisregion 12, wie in 36 gezeigt. Zuerst werden der Gate-Graben 13 und die p-Basisregion 12 als Struktureinheit genommen (die durch die unterbrochenen Linien in 36 begrenzte Region). Die Struktureinheit ist periodisch wiederholt in seitlicher Richtung des Gate-Grabens 13 (einer horizontalen Richtung in der Zeichnungsebene) angeordnet und bildet die aktive Region des IGBT. Diese periodisch aufgebaute Struktureinheit wird als Zelleneinheit 42 bezeichnet. Als schematische Darstellung des Fließens des Lochstroms mit dem Gate im Durchlasszustand fließt der Lochstromfluss 40 in die Region der p-Basisregion 12, die mit dem Gate-Graben 13 in Kontakt ist, wie durch Pfeile in 37 angezeigt. Wie aus 37 ersichtlich ist, sind die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, ist in Streifenform mit der gleichen Teilung (Periode) wie in seitlicher Richtung des Gate-Grabens 13 verteilt.
  • Da der Lochstrom wie der Lochstromfluss 40 fließt, konzentriert sich die Region 41, in welcher die Lochströme sich sammeln, in dem Gate-Graben 13 und ist kontinuierlich in Längsrichtung des Gate-Grabens 13 gebildet. Da die Region 41, in welcher sich die Lochströme sammeln, nicht durchgehend in seitlicher Richtung des Gate-Grabens 13 verteilt ist, werden die p-Basisregion 12 und der Lochstromfluss durch die Region 43 geteilt, in welcher der Lochstromfluss geringfügig ist. Der Grund dafür liegt darin, dass, da der zentrale Abschnitt der p-Basisregion 12 von jedem der Gate-Gräben 13 auf beiden Seiten durch eine Strecke getrennt ist, die der n-Emitterregion 16 entspricht, dies ein Ort ist, an dem sich Lochströme nur schwer sammeln können.
  • Da ferner ein zentraler Abschnitt der n-Driftregion 11 zwischen einander in seitlicher Richtung des Gate-Grabens 13 benachbarten p-Basisregionen 12 von dem Lochstromfluss 40 beabstandet ist, ist dies auch ein Ort, an an welchem sich Lochströme nur schwer sammeln können. Folglich ist, da die Region 41, in welcher sich die Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 nicht kontinuierlich gebildet ist, diese geteilt. Da die Region 41, in welcher sich Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 auf diese Weise geteilt ist, ist der IE-Effekt selbst bei dem bisher bekannten IGBT des Graben-Gate-Typs stark, aber die Stärke ist beschränkt.
  • Um den IE-Effekt in dem in 36 gezeigten Graben-Gate-IGBT zu steigern und die Durchlassspannung weiter zu reduzieren, gibt es ein Verfahren, durch welches die Teilung (die Längeneinheit der Wiederholungsperiode, die Distanz zwischen benachbarten Gate-Gräben 13) in seitlicher Richtung des Gate-Grabens 13 verkürzt wird. Um die Teilung in seitlicher Richtung des Gate-Grabens 13 zu verkürzen, ist es erforderlich, die Breite der Mesa-Region 47 im Hinblick auf die Breite in seitlicher Richtung des Gate-Grabens 13 zu kürzen. Die kleinste lineare Breite (Konstruktionsregel), die bearbeitet werden kann, ist durch die Herstellungsvorrichtung des Herstellungsverfahrens gegeben.
  • Aus diesem Grund sind die Breiten der n-Emitterregion 16, der p-Kontaktregion 17 und des in der Oberfläche der p-Basisregion 12 gebildeten Kontaktöffnungsabschnitts ebenfalls unvermeidlich durch die Herstellungsvorrichtung des Herstellungsverfahrens bestimmt. Dann wird auch dann, wenn angenommen wird, dass die Maskenbreite des Gate-Grabens 13 praktisch die kleinste lineare Breite ist, die Breite der p-Basisregion 12 durch die Breiten der anderen in der Oberfläche der p-Basisregion 12 gebildeten Regionen bestimmt. Folglich ist im Fall des in 36 gezeigten Graben-Gate-IGBT die Breite der p-Basisregion 12 annähernd das Dreifache bis Mehrfache der Breite des Gate-Grabens 13. Das heißt, dass, da es nicht möglich ist, das Breitenverhältnis der Breite der p-Basisregion 12 in Bezug auf den Gate-Graben 13 weiter zu reduzieren, auch eine Beschränkung hinsichtlich der Reduzierung der Teilung des Gate-Grabens 13 besteht.
  • Ferner gibt es auch eine Struktur, bei welcher die n-Emitterregion 16 so vorgesehen ist, dass sie in der Oberflächenschicht der p-Basisregion 12, die gleichmäßig in Längsrichtung des Gate-Grabens 13 gebildet ist, mit nur einem Gate-Graben 13 von zwei Gate-Gräben 13 in Kontakt ist, die mit der Mesa-Region 47 in Kontakt sind, wie bei dem in 39 gezeigten Graben-Gate-IGBT. Bei einem Graben-Gate-IGBT mit dieser Art von Struktur ist es möglich, die Breite der Mesa-Region 47 stärker zu reduzieren als bei dem in 33 oder 36 gezeigten Graben-Gate-IGBT.
  • Wenn man jedoch eine Struktur wählt, bei welcher die n-Emitterregion 16 nur in einem Gate-Graben 13 gebildet ist, wie bei dem in 39 gezeigten Graben-Gate-IGBT, nimmt die Dichte eines in der Seitenwand des Gate-Grabens 13 gebildeten Elektronenkanals ab und die Elektroneninjektionseffizienz nimmt ebenfalls entsprechend ab. Aus diesem Grund wird auch unter der Annahme, dass die Teilung des Gate-Grabens 13 reduziert wird, die Verstärkung des IE-Effekts begrenzt.
  • Ferner ist auch ein Verfahren vorstellbar, durch welches die Breite der Mesa-Region reduziert wird, indem ein Kontaktgraben gebildet wird, wie etwa in dem in Patentdokument 4 gezeigten Graben-Gate-IGBT, aber die Bildung des Kontaktgrabens bringt ein hohes Ausmaß an technischen Schwierigkeiten mit sich und ferner nimmt die Anzahl der für das Grabenätzen erforderlichen Schritte zu. Aus diesem Grund steigen die Verarbeitungskosten, was zu einer Steigerung der Chipkosten führt.
  • Nachfolgend wird unter Bezug auf 38 eine Beschreibung von Problemen mit dem Lochpfad und Latch-up gegeben. In einem Graben-Gate-IGBT mit der in 38 gezeigten Struktur ist ein Kontaktöffnungsabschnitt 46 mit einer Länge, die größer ist als die Länge der n-Emitterregion 16, in der Längsrichtung des Gate-Grabens 13 vorgesehen, um die Latch-up-Fähigkeit zu verbessern. Mit dieser Art von Struktur ist es möglich, in einem bestimmten Ausmaß Löcher, die dazu neigen, sich in einem zwischen der p-Basisregion 12 und der Seitenwand des Gate-Grabens 13 gebildeten Elektronenkanal (Inversionsschicht) zu sammeln, zu dem Kontaktöffnungsabschnitt 46 zu streuen.
  • Löcher sammeln sich jedoch auch in einem Kanal, der in der p-Basisregion über den Gate-Graben 13 benachbart gebildet ist. Das heißt, da Löcher dazu neigen, sich in dem Gate-Graben 13 anzusammeln, der sandwichartig zwischen benachbarten p-Basisregionen 12 liegt, treten die angesammelten Löcher schließlich unter der n-Emitterregion 16 durch und treten aus der p-Basisregion 12 in die p-Kontaktregion 17 aus. Als Folge davon verbleibt auch in dem in 38 gezeigten Graben-Gate-IGBT die Möglichkeit eines parasitären Thyristor-Latch-up. Folglich ist es erforderlich, die in der Nähe der n-Emitterregion 16 angesammelten Lochströme weiter zu reduzieren.
  • Nachfolgend wird ein Ort beschrieben, an welchem sich Lochströme sammeln, sowie das Problem einer Erhöhung der elektrischen Feldstärke in der Nähe desselben. Im Fall eines Graben-Gate-IGBT mit der in Patentdokument 2 beschriebenen Struktur sammeln sich von der p-Kollektorregion, die in der Zeichnung weggelassen ist, auf der Rückfläche des Substrats zur Vorderfläche des Substrats hin fließende Löcher in einem unteren Abschnitt des Gate-Grabens 13 in Übereinstimmung mit dem Lochstromfluss 40, und eine Region 41, in der sich die Lochströme sammeln, wird wie in 37 gezeigt gebildet. Das heißt, dass sich die Löcher in dem Gate-Graben 13 konzentrieren. Diese Art einer Lochkonzentration tritt auch in Patentdokument 1 auf, in welchem die p-Basisregion 12 in einer Streifenform verteilt ist.
  • Der Gate-Graben 13 ist so gebildet, dass er die p-Basisregion 12 durchdringt und in die n-Driftregion 11 vorspringt, wie auch in 34(a) gezeigt ist. Aus diesem Grund nimmt in einem Zustand, in welchem eine hohe Spannung beim Ausschalten angelegt wird, die elektrische Feldstärke in der Nähe des Bodenabschnitts des in die n-Driftregion 11 vorspringenden Gate-Grabens 13 deutlich zu. Löcher, die sich angesammelt haben, wenn das Gate im Durchlasszustand ist, sammeln sich in dem Abschnitt, in welchem die elektrische Feldstärke zunimmt. Aus diesem Grund nimmt der räumliche Gradient des elektrischen Feldes beim Ausschalten zu und die elektrische Feldstärke steigt weiter an.
  • Wenn dann die elektrische Feldstärke eine kritische elektrische Feldstärke erreicht, werden aufgrund eines Lawinendurchbruchs Löcher erzeugt, und die Lochströme konzentrieren sich im Bodenabschnitt des Gate-Grabens 13. Die durch den Lawinendurchbruch verursachten Lochströme verursachen eine weitere Verstärkung der elektrischen Feldstärke im Bodenabschnitt des Gate-Grabens 13 und eine positive Rückkopplung der Lochkonzentration und der elektrischen Feldstärke tritt auf. Als Resultat besteht in einem Zustand, in welchem beispielsweise ein Strom, der ein Mehrfaches größer ist als der Nennstrom, bei einer Hochspannung nahe der Nennspannung abgeschaltet wird, eine erhöhte Möglichkeit der Zerstörung, die in dem Bodenabschnitt des Gate-Grabens 13 auftritt.
  • Nachfolgend wird die Millerkapazität des IGBT beschrieben sowie Probleme mit der Auswirkung auf einen Ausschaltvorgang. In den in den Patentdokumenten 1 und 2 gezeigten Graben-Gate-IGBTs liegt eine Reduzierung der Millerkapazität (Gate-Kollektor-Kapazität) vor. Auch in den in den Patentdokumenten 1 und 2 aufgezeigten Graben-Gate-IGBTs verbleibt jedoch Raum zur Reduzierung der Millerkapazität. In den in den Patentdokumenten 1 und 2 gezeigten Graben-Gate-IGBTs nimmt die Millerkapazität insbesondere beim Einschalten, beim Übergang von einem Aus-Zustand zu einem Ein-Zustand zu, und es wurde vom Erfinder bestätigt, dass eine Reduzierung des Einschaltverlusts behindert wird.
  • Genauer ausgedrückt steigt der Einschaltverlust an, da die in den Patentdokumenten 1 und 2 aufgezeigten Graben-Gate-IGBTs auf folgende Weise arbeiten. In einem Schutzzustand vor dem Einschalten hat die Millerkapazität einen ausreichend niedrigen Wert, da eine ausreichend hohe Spannung zwischen Kollektor und Emitter angelegt wird und im Bodenabschnitt des Gate-Grabens 13 keine Träger vorhanden sind. Wenn jedoch das Einschalten gestartet wird, nimmt die Breite der Verarmungsregion zu und Träger werden injiziert. Insbesondere da die Fläche eines Endabschnitts der Verarmungsregion ebenfalls zunimmt und die Breite der Verarmungsregion ebenfalls abnimmt, wenn die Kollektor-Emitter-Spannung ausreichend niedriger wird, nimmt die Millerkapazität zu. Als Resultat davon wird der Abfall (der Punkt, an welchem eine Zunahme beginnt) der Kollektor-Emitter-Spannung geringfügig verzögert, was zu einer Erhöhung des Einschaltverlusts führt.
  • Wenn darüber hinaus in den in den Patentdokumenten 1 und 2 gezeigten Graben-Gate-IGBTs die gesamte Kanallänge (oder Kanaldichte) konstant ist (ein Maß zum Erreichen eines konstanten Sättigungsstromwerts, wenn ein Kurzschluss vorliegt), nimmt das Verhältnis zwischen der Fläche des Gate-Grabens 13, die in Kontakt mit der p-Basisregion 12 ist, und der Fläche des Elektronenkanals zu. Aufgrund dessen ist es ebenfalls klar, dass ein Problem insofern auftritt, als die Einschaltzeit ansteigt. Ferner wird als Resultat davon ein Problem festgestellt, dass der Spitzenstrom ansteigt (eine harte Erholung einer Diode auf der Seite des entgegengesetzten Arms tritt an einer Inverter-Brückenverbindung auf).
  • Um die vorstehend beschriebenen Probleme bei der bisher bekannten Technik zu beseitigen, hat die Erfindung die Aufgabe, eine Halbleitervorrichtung zu schaffen, bei welcher die Durchlassspannung niedrig ist, ein Latch-up nur schwer auftritt und es möglich ist, eine Zunahme der elektrischen Feldstärke beim Ausschalten zu unterdrücken. Ferner hat die Erfindung zur Beseitigung der vorstehend beschriebenen Probleme bei der bisher bekannten Technik die Aufgabe, eine Halbleitervorrichtung zu schaffen, in welcher es möglich ist, die Millerkapazität zu reduzieren.
  • Mittel zur Lösung der Probleme
  • Zur Lösung der vorstehend beschriebenen Probleme und um somit die Aufgaben der Erfindung zu erzielen, hat eine Halbleitervorrichtung gemäß der Erfindung die folgenden Merkmale. Die Halbleitervorrichtung enthält eine erste Halbleiterschicht, die aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildet ist, mindestens zwei Gräben, die in einer Oberfläche der ersten Halbleiterschicht gebildet sind und parallel zueinander in Streifenform angeordnet sind, eine Gate-Elektrode, die über einen Isolierfilm in den Gräben gebildet ist, mehrere zweite Halbleiterschichten eines zweiten Leitfähigkeitstyps, die selektiv in der Längsrichtung des Grabens der Oberflächenschicht der ersten Halbleiterschicht gebildet sind, die zwischen den Gräben sandwichartig liegt, eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Oberflächenschicht der zweiten Halbleiterschicht gebildet ist, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer Störstellenkonzentration, die höher ist als diejenige der zweiten Halbleiterschicht, selektiv in Oberflächenschicht der zweiten Halbleiterschicht gebildet, eine Emitterelektrode, die auf der Hauptoberfläche des ersten Halbleitersubstrats in Kontakt mit der dritten Halbleiterschicht gebildet ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptoberfläche des ersten Halbleitersubstrats vorgesehen ist, und eine Kollektorelektrode in Kontakt mit der fünften Halbleiterschicht. Die dritte Halbleiterschicht ist in Kontakt mit einem Graben von benachbarten Gräben und von dem anderen Graben beabstandet. Mindestens ein Abschnitt des Randabschnitts der dritten Halbleiterschicht auf der Seite des anderen Grabens endet innerhalb der vierten Halbleiterschicht. Die Länge der vierten Halbleiterschicht in der Längsrichtung des Grabens ist größer als die Länge der dritten Halbleiterschicht in der Längsrichtung des Grabens.
  • Die Merkmale der Halbleitervorrichtung gemäß der Erfindung sind in den folgenden Punkten (1) bis (3) dargelegt. (1) Die dritte Halbleiterregion des ersten Leitfähigkeitstyps (dritte Halbleiterschicht) ist in der Oberfläche der zweiten Halbleiterregion (zweiten Halbleiterschicht) so gebildet, dass sie in Kontakt mit einem ersten Graben ist und von einem zweiten Graben beabstandet ist. Das heißt, dass die dritte Halbleiterregion mit nur einem der Gräben in Kontakt ist, die mit der zweiten Halbleiterregion in Kontakt sind. (2) Der gesamte oder ein Teil des Randabschnitts der dritten Halbleiterregion auf der Seite des zweiten Grabens endet innerhalb der vierten Halbleiterregion (vierte Halbleiterschicht). (3) Die Länge der vierten Halbleiterregion in der Längsrichtung des ersten Grabens ist größer als die Länge der dritten Halbleiterregion in der Längsrichtung des ersten Grabens. Gemäß den vorstehend beschriebenen Merkmalen (1) bis (3) hat die Halbleitervorrichtung gemäß der Erfindung die folgenden Funktionen.
  • Die erste Funktion ist eine Erhöhung des Injektions-Verstärkungs-Effekts (IE-Effekt) von Minoritätsträgern. Es wird veranlasst, dass die dritte Halbleiterregion mit nur einem Graben von zwei Gräben in Kontakt ist, die mit der zweiten Halbleiterregion in Kontakt sind, und der Rand der dritten Halbleiterregion auf der Seite des anderen Grabens innerhalb der vierten Halbleiterregion (Patentdokumente (1) und (2)) endet. Aus diesem Grund treten von den von der fünften Halbleiterregion, die auf der anderen Hauptoberfläche des Halbleitersubstrats gebildet ist, injizierten Minoritätsträgern zu dem anderen Graben hin gerichtete Minoritätsträger durch die zweite Halbleiterregion, ohne durch einen unteren Abschnitt der dritten Halbleiterregion zu treten, und fließen in die vierte Halbleiterregion.
  • Ferner ist, wie nachfolgend beschrieben wird, die Breite der sandwichartig zwischen den beiden Gräben liegenden ersten Halbleiterregion im Vergleich zu der der bisher bekannten Technik, die in den vorstehend beschriebenen Patentdokumenten dargelegt ist, klein. Aus diesem Grund wird die Art von Abschnitt, die in den bisher bekannten, in den vorstehend beschriebenen Patentdokumenten dargelegten Strukturen zu sehen ist, in dem zentralen Abschnitt der zweiten Halbleiterregion, in welchem die Sammlung von Minoritätsträgern geringfügig ist, beseitigt. Da es als Resultat hiervon möglich ist, dass die planare Verteilung der Minoritätsträger gleichmäßig ist, ist es möglich, die Region mit dem geringen Strom zu beseitigen. Als Folge davon wird der IE-Effekt insgesamt verstärkt und die Durchlassspannung nimmt ab.
  • Insbesondere wenn die Struktur verwendet wird, bei welcher die dritte Halbleiterregion in Kontakt mit nur einem der beiden Gräben ist, die an die zweite Halbleiterregion angrenzen, wie bei Merkmal (1), nimmt die Fläche des Träger-Inversionsschichtkanals, der durch das MOS-Gate gebildet ist, ab. Aus diesem Grund nimmt die Durchlassspannung in den bisher bekannten, in den Patentdokumenten aufgezeigten Halbleitervorrichtungen normalerweise zu. Im Gegensatz dazu ist es bei der Halbleitervorrichtung gemäß der Erfindung gegen die Tendenz, die sich bei dem bisher bekannten Graben-Gate-IGBT zeigt, anstelle dessen möglich, den IE-Effekt bedingt durch die Angleichung der planaren Verteilung des Minoritätsträgerstroms zu verstärken.
  • Die zweite Funktion ist die Unterdrückung des Latch-up des parasitären Thyristorabschnitts. Gemäß den Merkmalen (1) bis (3) treten Minoritätsträger durch die zweite Halbleiterregion, ohne dass sie durch den unteren Abschnitt der dritten Halbleiterregion treten, und fließen in die vierte Halbleiterregion in derselben Weise wie bei der ersten Funktion. Aus diesem Grund nimmt der Anteil des Minoritätsträgerstroms, der durch den unteren Abschnitt der dritten Halbleiterregion fließt, ab, und ein Spannungsabfall in der zweiten Halbleiterregion ist kleiner. Damit wird das Auftreten eines Latch-up in dem aus der dritten Halbleiterregion, zweiten Halbleiterregion, ersten Halbleiterregion und fünften Halbleiterregion gebildeten parasitären Thyristor erschwert.
  • Insbesondere ist ein nur bei der Erfindung zu findendes Merkmal, dass die in eine andere zweite Halbleiterregion, die an die zweite Halbleiterregion über einen der beiden Gräben sehr eng angrenzt, fließenden Minoritätsträger auch in der zweiten Halbleiterregion selbst gesammelt werden können. Von der fünften Halbleiterregion injizierte Minoritätsträger sammeln sich auf dem Weg zu dem in einem der Gräben gebildeten MOS-Gate-Inversionsschichtkanal.
  • Das heißt, dass die Minoritätsträger sich auf den Graben zusteuernd sammeln. Da in der Halbleitervorrichtung gemäß der Erfindung in der zweiten Halbleiterregion ein von der dritten Halbleiterregion beabstandeter Graben vorliegt, kann ein Teil der Minoritätsträger, die auf die andere benachbarte zweite Halbleiterregion zusteuern, auch in die davon verschiedene zweite Halbleiterregion fließen. Als Resultat werden in der Nähe des Grabens gesammelte Minoritätsträger verteilt und der parasitäre Thyristor-Latch-up kann nur schwer auftreten.
  • Die dritte Funktion ist eine Reduzierung der Stärke eines elektrischen Feldes, das in der zweiten Halbleiterregion und einem Bodenabschnitt des ersten Grabens oder zweiten Grabens konzentriert ist, wenn der IGBT abgeschaltet wird. Wenn allgemein ein IGBT abgeschaltet wird, breitet sich in Übereinstimmung mit einer angelegten Spannung eine Raumladungsregion von dem p-n-Übergang zwischen der ersten Halbleiterregion und der zweiten Halbleiterregion in das Innere der ersten Halbleiterregion aus. Da das elektrische Feld proportional zu dem räumlichen Gradienten der Raumladungsdichte ist, nimmt dabei die Stärke des elektrischen Feldes in der Nähe des p-n-Übergangs der zweiten Halbleiterregion und in der Nähe des Bodenabschnitt des Grabens an der Innenseite des Halbleitersubstrats zu.
  • Ferner fließen beim Ausschalten innerhalb der ersten Halbleiterregion angesammelte Minoritätsträger durch die Raumladungsregion dem elektrostatischen Potenzialgradienten folgend rasch abwärts und konzentrieren sich auf die zweite Halbleiterregion zusteuernd. Die Minoritätsträger (beispielsweise Löcher) verursachen eine Zunahme des Wertes des räumlichen Gradienten der elektrischen Feldstärke. Aus diesem Grund wird die Stärke des elektrischen Feldes in der Nähe des p-n-Übergangs der zweiten Halbleiterregion und des Bodenabschnitts des Grabens in der Nachbarschaft der zweiten Halbleiterregion durch das Vorhandensein der Minoritätsträger gesteigert.
  • In der Halbleitervorrichtung gemäß der Erfindung wird jedoch die planare Verteilung des Minoritätsträgerstroms durch die vorstehend beschriebene erste Funktion ausgeglichen und die in der Nähe des Grabens angesammelten Minoritätsträger werden durch die zweite Funktion verteilt. Aufgrund dessen ist es möglich, die durch die Minoritätsträger verursachte Zunahme der Stärke des elektrischen Feldes beim Ausschalten zu unterdrücken. Als Resultat wird die zuvor beschriebene Art der positiven Rückkopplung der elektrischen Feldstärke ebenfalls unterdrückt und es ist möglich, die Gefahr der Zerstörung zu unterdrücken, die in dem Bodenabschnitt des Grabens aufgrund eines Stromes, der höher ist als ein Nennwert, und bedingt durch das Ausschalten bei einer hohen Spannung auftritt.
  • Ferner ist es als Ergänzung zur dritten Funktion erforderlich, dass ein Teil oder der gesamte Randabschnitt der dritten Halbleiterregion auf der Seite, die nicht mit dem in der Oberfläche der zweiten Halbleiterregion gebildeten Graben in Kontakt ist, innerhalb der benachbarten vierten Halbleiterregion endet. Für den Fall, dass die dritte Halbleiterregion und die vierte Halbleiterregion voneinander beabstandet sind, wird provisorisch der Teil, durch welchen die dritte Halbleiterregion und die vierte Halbleiterregion voneinander beabstandet sind, das heißt zwischen der dritten Halbleiterregion und der vierten Halbleiterregion, zu der zweiten Halbleiterregion. Da die Störstellenkonzentration der zweiten Halbleiterregion niedriger ist als die der vierten Halbleiterregion, wird der Teil, durch welchen die dritte Halbleiterregion und die vierte Halbleiterregion voneinander beabstandet sind, eine Region mit hohem Widerstand. Aufgrund dessen ist es schwierig, dass sich Löcher beim Ausschalten in der vierten Halbleiterregion sammeln. Das hat zur Folge, dass der vorher beschriebene Vorteil der Streuung der Löcher (Minoritätsträger) abgeschwächt wird. Aus diesem Grund ist es erforderlich, dass die dritte Halbleiterregion innerhalb der vierten Halbleiterregion endet.
  • Des Weiteren werden die hauptsächlichen Mittel unter den bevorzugteren Mitteln der Erfindung beschrieben. Weitere Mittel werden unter einer Ausführungsweise der Erfindung beschrieben. Der Halbleiter gemäß der Erfindung ist dadurch gekennzeichnet, dass in der vorstehend beschriebenen Erfindung jede der dritten Halbleiterregionen, die in jeder der zweiten Halbleiterregionen gebildet ist, die in Längsrichtung des Grabens zwischen den benachbarten Gräben aneinander angrenzen, mit einem unterschiedlichen der benachbarten Gräben in Kontakt ist.
  • Die Erfindung ist dadurch gekennzeichnet, dass jede der dritten Halbleiterregionen (dritten Halbleiterschichten), die in der Oberfläche der zweiten Halbleiterregionen (zweiten Halbleiterschichten) gebildet sind, die in Längsrichtung des Grabens einander benachbart sind, mit einem anderen der benachbarten Gräben in Kontakt ist. Das heißt, dass in der Erfindung in mehreren zweiten Halbleiterregionen, die in Längsrichtung des Grabens einander benachbart sind, die dritte Halbleiterregion mit zwei Gräben, die in Streifenform parallel zueinander angeordnet sind, abwechselnd in Kontakt ist.
  • Gemäß der Erfindung ist ein MOS-Gate-Inversionsschichtkanal in den Seitenwänden der Gräben gebildet, die auf beiden Seiten in Kontakt mit der zweiten Halbleiterregion sind. In dem Fall, dass die dritte Halbleiterregion in allen benachbarten zweiten Halbleiterregionen mit nur einem der beiden Gräben in Kontakt ist, die mit der zweiten Halbleiterregion in Kontakt sind, wird kein Inversionsschichtkanal in der Seitenwand des anderen Grabens gebildet. Wenn man annimmt, dass die Minoritätsträger beispielsweise Löcher sind, werden die Löcher durch Coulomb-Kraft zu den Elektronen hin angezogen. Aufgrund dessen ist die Verteilung der Lochkonzentration zwischen den beiden Gräben dergestalt, dass eine große Anzahl von Löchern zu dem einen Graben verteilt wird, mit dem die dritte Halbleiterregion in Kontakt ist, während die Lochkonzentration in dem anderen Graben relativ klein ist. Folglich wird, wie vorstehend beschrieben, dadurch, dass die dritte Halbleiterregion in Bezug auf die beiden Gräben abwechselnd gebildet wird, ein Inversionsschichtkanal in der Seitenwand beider Gräben gebildet. Das hat zur Folge, dass es möglich ist, dass die Löcher gleichmäßig zwischen den beiden Gräben verteilt werden, und es möglich ist, die Konzentration der Löcher zu erhöhen.
  • Ferner ist es durch die mehreren zweiten Halbleiterregionen, die periodisch über praktisch eine gesamte Region (nachfolgend eine aktive Region) in der Halbleitervorrichtung angeordnet sind, durch welche es möglich ist, einen Stromfluss zu verursachen, möglich, dass die Trägerkonzentration in der aktiven Region und die planare Verteilung des Stroms gleichmäßig sind. Da die Löcher und Elektronen durch Coulomb-Kräfte zueinander angezogen werden, ist es möglich, die Konzentration stärker zu erhöhen, wenn die Trägerkonzentration in der aktiven Region und die planare Verteilung des Stroms gleichmäßig sind, als in dem Fall, wenn sie ungleichmäßig sind. Als Folge davon ist es beispielsweise möglich, den IE-Effekt auf das Maximum zu steigern, und ferner ist es möglich, die vorstehend beschriebene Art der positiven Rückkopplung der elektrischen Feldstärke beim Ausschalten zu unterdrücken.
  • Ferner ist es bevorzugt, dass die wie vorstehend beschrieben periodisch über praktisch die Gesamtheit der aktiven Region angeordnete zweite Halbleiterregion schachbrettmusterartig angeordnet ist, ohne dass sie über einen Graben benachbart ist. Das heißt, dass in Bezug auf einen Mittelpunkt zwischen zwei zweiten Halbleiterregionen, die einander in Längsrichtung des Grabens benachbart sind und zwischen zwei Gräben gebildet sind, eine andere zweite Halbleiterregion in einer dem Mittelpunkt über den Graben benachbarten Region angeordnet ist. Dadurch ist es möglich, dass die Minoritätsträgerkonzentration und die planare Verteilung des Stroms innerhalb der aktiven Region gleichmäßig sind.
  • Vorteil der Erfindung
  • Gemäß der erfindungsgemäßen Halbleitervorrichtung werden die Vorteile erzielt, dass die Durchlassspannung niedrig ist, das Auftreten von Latch-up erschwert wird und es möglich ist, eine Zunahme der elektrischen Feldstärke beim Ausschalten zu unterdrücken. Ferner wird bei der Halbleitervorrichtung gemäß der Erfindung insofern ein Vorteil erzielt, als es möglich ist, die Millerkapazität beim Ausschalten zu reduzieren.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die einen Grundstrukturabschnitt einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigt.
  • 2 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt.
  • 3 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt.
  • 4 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt.
  • 5 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 1 der Erfindung zeigt.
  • 6 ist eine Draufsicht, die schematisch Strompfade der in 5 gezeigten Halbleitervorrichtung zeigt.
  • 7 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 2 der Erfindung zeigt.
  • 8 ist eine Draufsicht, die schematisch Strompfade der in 7 gezeigten Halbleitervorrichtung zeigt.
  • 9 ist eine Draufsicht, die Hauptteile eines weiteren Beispiels der Halbleitervorrichtung gemäß Arbeitsbeispiel 2 der Erfindung zeigt.
  • 10 ist eine Draufsicht, die schematisch Strompfade der in 9 gezeigten Halbleitervorrichtung zeigt.
  • 11 ist eine erläuternde Darstellung, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 12 ist eine Draufsicht, die Hauptteile der planaren Struktur der in 11 gezeigten Halbleitervorrichtung zeigt.
  • 13 ist eine Draufsicht, die schematisch Strompfade der in 12 gezeigten Halbleitervorrichtung zeigt.
  • 14 sind Schnittansichten, die Hauptteile einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen.
  • 15 ist eine erläuternde Darstellung, die Hauptteile einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 16 ist eine erläuternde Darstellung, die Hauptteile einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 17 ist eine erläuternde Darstellung, die Hauptteile einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 18 ist eine erläuternde Darstellung, die Hauptteile einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 19 ist eine erläuternde Darstellung, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt.
  • 20 ist ein Diagramm von Kennlinien, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen.
  • 21 ist ein Diagramm von Kennlinien, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen
  • 22 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 4 der Erfindung zeigt.
  • 23 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 5 der Erfindung zeigt.
  • 24 ist eine Draufsicht, die schematisch Strompfade der in 23 gezeigten Halbleitervorrichtung zeigt.
  • 25 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 6 der Erfindung zeigt.
  • 26 ist eine Draufsicht, die schematisch Strompfade der in 26 gezeigten Halbleitervorrichtung zeigt.
  • 27 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 7 der Erfindung zeigt.
  • 28 ist eine Draufsicht, die schematisch Strompfade der in 27 gezeigten Halbleitervorrichtung zeigt.
  • 29 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 8 der Erfindung zeigt.
  • 30 ist eine Draufsicht, die schematisch Strompfade der in 29 gezeigten Halbleitervorrichtung zeigt.
  • 31 ist ein Diagramm von Kennlinien, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispielen 1, 7 und 8 der Erfindung zeigen.
  • 32 ist eine Draufsicht, die Hauptteile der Halbleitervorrichtung gemäß Arbeitsbeispiel 9 der Erfindung zeigt.
  • 33 ist eine Draufsicht, die Hauptteile einer bisher bekannten Halbleitervorrichtung zeigt.
  • 34 ist eine erläuternde Darstellung, die schematisch Hauptteile der bisher bekannten Halbleitervorrichtung zeigt.
  • 35 ist eine Schnittansicht, die schematisch Hauptteile der bisher bekannten Halbleitervorrichtung zeigt.
  • 36 ist eine Draufsicht, die schematisch Hauptteile eines weiteren Beispiels der bisher bekannten Halbleitervorrichtung zeigt.
  • 37 ist eine Draufsicht, die schematisch Hauptteile eines weiteren Beispiels der bisher bekannten Halbleitervorrichtung zeigt.
  • 38 ist eine Draufsicht, die schematisch Hauptteile eines weiteren Beispiels der bisher bekannten Halbleitervorrichtung zeigt.
  • 39 ist eine perspektivische Ansicht, die schematisch Hauptteile eines weiteren Beispiels der bisher bekannten Halbleitervorrichtung zeigt.
  • 40 ist ein Diagramm von Kennlinien, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen.
  • Beste Ausführungsweise der Erfindung
  • Nachfolgend wird unter Bezugnahme auf die beigefügten Zeichnungen eine detaillierte Beschreibung einer bevorzugten Ausführungsform einer Halbleitervorrichtung gemäß der Erfindung gegeben. In der Beschreibung und den beigefügten Zeichnungen bedeutet eine Schicht oder Region, der ein n oder p vorangestellt ist, dass Elektronen bzw. Löcher Majoritätsträger sind. Ebenso bedeutet ein an n oder p angefügtes + oder –, dass eine höhere Störstellenkonzentration bzw. niedrigere Störstellenkonzentration als in einer Schicht oder Region vorliegt, bei welcher kein + oder – hinzugefügt ist. In der folgenden Beschreibung der Ausführungsform und den beigefügten Zeichnungen sind identische Konfigurationen mit denselben Bezugszeichen und Zeichen versehen und eine redundante Beschreibung wird weggelassen.
  • (Ausführungsform)
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung wird beschrieben, wobei ein Isolierschicht-Bipolartransistor (IGBT) als Beispiel dient. Die Halbleitervorrichtung gemäß der Ausführungsform, die nicht auf einen IGBT beschränkt ist, kann auch an einem Transistor mit isoliertem Gate (MOSFET) angewandt werden, bei dem es sich um eine bisher bekannte unipolare Vorrichtung handelt. Ferner erfolgt in der Ausführungsform die Beschreibung unter der Annahme, dass ein erster Leitfähigkeitstyp ein n-Typ ist und ein zweiter Leitfähigkeitstyp ein p-Typ ist, aber eine Funktion in derselben Weise ist möglich, auch wenn n-Typ und p-Typ ausgetauscht werden. Ferner werden in der Ausführungsform und den Arbeitsbeispielen der Erfindung die Ausdrücke Vorrichtung, Element, Chip oder Halbleiterchip ebenfalls für die Halbleitervorrichtung verwendet, wobei jedoch alle denselben Gegenstand bezeichnen.
  • Ferner ist ein Wafer in der Ausführungsform und im Ausführungsbeispiel in der Erfindung ein Siliziumsubstrat (Halbleitersubstrat) vor dem Schneiden in Chips. Eine ”aktive Region” in einem Halbleiterchip ist eine Region, in welcher beispielsweise eine IGBT-Emitterelektrode gebildet ist und durch welche es möglich ist, einen Stromfluss zu verursachen. Eine ”Terminierungsstrukturregion”, welche eine Region von einem Endabschnitt der aktiven Region bis zu einem Endabschnitt auf der Seite der äußeren Peripherie des Chips ist, ist ein Strukturabschnitt, der die Stärke eines elektrischen Feldes an der Chipoberfläche verringert, das erzeugt wird, wenn an das Element Spannung angelegt wird. Zuerst wird eine Grundstruktur der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung beschrieben.
  • (Grundstruktur)
  • 1 ist eine Draufsicht, die einen Hauptabschnitt (nachfolgend als Grundstrukturabschnitt bezeichnet) einer planaren Struktur der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt. Die Grundstruktur der Erfindung ist wie folgt. Wie 1 gezeigt, ist ein Gate-Graben 13 in Streifenform auf einer Hauptoberfläche (der Zeichnungsebene entsprechend und nachfolgend als vordere Oberfläche bezeichnet) eines Wafers gebildet, der eine n-Driftregion 11 bildet. In 1 sind zwei benachbarte Gate-Gräben 13 der Vielzahl von Gate-Gräben 13, die in Streifenform angeordnet sind, als ein Gate-Graben 13a und ein Gate-Graben 13b gezeigt.
  • Ein Gate-Oxidfilm 14 ist an einer Innenwand des Gate-Grabens 13a und des Gate-Grabens 13b gebildet und ferner ist eine leitfähige Gate-Elektrode 15 an der Innenseite des Gate-Oxidfilms 14 gebildet. Eine p-Basisregion 12a ist zwischen den benachbarten Gate-Gräben 13 gebildet. Die p-Basisregion 12a ist so angeordnet, dass sie mit dem Gate-Oxidfilm 14 in Kontakt kommt, der jeweils an einer Seitenwand des Gate-Grabens 13a und einer Seitenwand des Gate-Grabens 13b gebildet ist.
  • Eine n-Emitterregion 16a ist in einer Oberflächenschicht der p-Basisregion 12a so gebildet, dass sie mit dem Gate-Graben 13a in Kontakt kommt. Endabschnitte der n-Emitterregion 16a in der Längsrichtung des Gate-Grabens 13a sind so angeordnet, dass sie an der Innenseite der p-Basisregion 12a untergebracht sind. Ferner ist eine p-Kontaktregion 17a mit einer Konzentration, die höher ist als diejenige der p-Basisregion 12a, so gebildet, dass sie von dem Gate-Graben 13a in der Oberflächenschicht der p-Basisregion 12a beabstandet ist. Die n-Emitterregion 16a ist so angeordnet, dass ein Randabschnitt auf der einem Randabschnitt in Kontakt mit dem Gate-Graben 13a entgegengesetzten Seite innerhalb der p-Kontaktregion 17a endet.
  • Nachfolgend wird eine Konfiguration beschrieben, die erforderlich ist, um die Halbleitervorrichtung gemäß der Ausführungsform der Erfindung (nachfolgend wird angenommen, dass sich um den IGBT gemäß der Erfindung handelt) zu konfigurieren. Ein Isolierfilm wird auf einer Oberfläche der p-Basisregion 12a und der n-Driftregion 11 gebildet. Die n-Emitterregion 16a und die p-Kontaktregion 17a werden durch den Isolierfilm von der Gate-Elektrode 15 isoliert. Anschließend wird ein Kontaktöffnungsabschnitt in dem Isolierfilm gebildet, um die n-Emitterregion 16a und die p-Kontaktregion 17a in Kontakt mit einer Emitterelektrode zu bringen.
  • Eine p-Kollektorregion wird in der anderen Hauptoberfläche (der Rückseite der Zeichnungsebene entsprechend und nachfolgend als Rückfläche bezeichnet) des Wafers gebildet, der die n-Driftregion 11 bildet. Eine n-Feldstoppregion, die mit der n-Driftregion 11 und einer p-Kollektorregion in Kontakt ist, wird zwischen der n-Driftregion 11 und der p-Kollektorregion gebildet. Anschließend wird eine Kollektorelektrode, die in Kontakt mit der p-Kollektorregion ist, auf der Rückfläche des Wafers gebildet. Der Isolierfilm, die Emitterelektrode, die p-Kollektorregion, die n-Feldstoppregion und die Kollektorelektrode sind in 1 weggelassen.
  • (Funktionsvorteile der Grundstruktur der Erfindung)
  • Nachfolgend werden die Eigenschaften der Grundstruktur der Erfindung und die daraus resultierenden Funktionsvorteile beschrieben. Die Merkmale der Grundstruktur der Erfindung, die in 1 gezeigt ist, sind in den nachfolgenden Punkten (1) bis (3) dargelegt. (1) Die n-Emitterregion 16a ist nur mit dem einen Gate-Graben 13a der beiden Gate-Gräben 13a und 13b in Kontakt, die mit der p-Basisregion 12a in Kontakt stehen. (2) Die Gesamtheit oder einen Teil des Randabschnitts der n-Emitterregion 16a auf der Seite des anderen Gate-Grabens 13b endet innerhalb der p-Kontaktregion 17a. (3) Die Länge der p-Kontaktregion 17a in Längsrichtung des Gate-Grabens 13a ist größer als die Länge der n-Emitterregion 16a. Bedingt durch die vorstehend beschriebenen drei Merkmale (1) bis (3) ergeben sich die vier folgenden Funktionsvorteile.
  • Der erste Funktionsvorteil ist eine Erhöhung des Injektions-Verstärkungs-Effekts (IE-Effekts) von Minoritätsträgern. Erstens ist wie in dem vorstehend beschriebenen Merkmal (1) die n-Emitterregion 16a so angeordnet, dass sie nur mit dem einen Gate-Graben 13a in Kontakt ist. Des weiteren ist gemäß dem vorstehend beschriebenen Merkmal (2) vorgesehen, dass der Randabschnitt der n-Emitterregion 16a auf der Seite des anderen Gate-Grabens 13b innerhalb der p-Kontaktregion 17a endet. Ein Betriebsablauf, wenn die Gate-Elektrode des IGBT mit diesen Arten von Merkmalen (1) bis (3) in einem Durchlasszustand ist und ein Stromfluss verursacht wird, wird beschrieben und demjenigen eines bisher bekannten IGBT (nachfolgend als bisher bekannter IGBT bezeichnet) gegenübergestellt, der in jedem der vorstehend beschriebenen Patentdokumentd aufgezeigt ist.
  • Von der p-Kollektorregion injizierte Löcher fließen zu dem Gate-Graben 13a und dem Gate-Graben 13b. Dabei treten bei dem bisher bekannten IGBT die zu dem Gate-Graben 13b fließenden Löcher von der p-Basisregion 12a durch einen unteren Abschnitt der n-Emitterregion 16a. Bei dem IGBT gemäß der Erfindung fließen die Löcher jedoch nicht nur durch den unteren Abschnitt der n-Emitterregion 16a, sondern fließen auch von der p-Basisregion 12a direkt zu der p-Kontaktregion 17a.
  • Wie nachfolgend beschrieben wird, ist ferner die Breite der n-Driftregion 11 in seitlicher Richtung des Gate-Grabens 13a im Vergleich zu der Breite einer n-Driftregion in dem bisher bekannten IGBT klein. Aus diesem Grund wird einen Abschnitt, in welchem eine geringe Ansammlung von Lochstrom vorliegt (eine Region, in welcher der Lochstrom geringfügig ist) von dem zentralen Abschnitt der p-Basisregion 12a beseitigt. Da es als Resultat davon möglich ist, dass die planare Verteilung des Lochstroms gleichmäßig ist und der IE-Effekt insgesamt verstärkt wird, nimmt die Durchlassspannung ab.
  • Wichtige Punkte bei dem vorstehend beschriebenen Betriebsablauf sind, dass es möglich ist, dass die Fläche eines MOS-Gate-Inversionsschichtkanals kleiner ist als bei dem bisher bekannten IGBT, und dass es möglich ist, den IE-Effekt zu verstärken. Wenn die n-Emitterregion 16a nur mit dem einen Gate-Graben 13a der beiden Gate-Gräben 13a und 13b in Kontakt ist, wie bei dem vorstehend beschriebenen Merkmal (1) des IGBT gemäß der Erfindung, nimmt die Fläche des Träger-Inversionsschichtkanals, der von dem MOS-Gate gebildet wird, in dem bisher bekannten IGBT ab, wie bei den vorstehend beschriebenen Problemen erläutert.
  • Aus diesem Grund ist es bei dem bisher bekannten IGBT normal, dass die gesamte Kanallänge (oder Kanaldichte) in der gesamten Oberfläche der aktiven Region abnimmt und die Durchlassspannung ansteigt. Im Gegensatz dazu nimmt in dem IGBT gemäß der Erfindung als Folge davon, dass bedingt durch den Ausgleich der planaren Verteilung des Minoritätsträgerstroms die gesamte Kanallänge abnimmt, die gesamte Kanallänge ab und es ist möglich, den IE-Effekt zu verstärken. Durch die Reduzierung der gesamten Kanallänge wird insofern ein Vorteil erzielt, als es möglich wird, eine Reduzierung des Sättigungsstroms und eine daraus resultierende Verbesserung der Kurzschlussfähigkeit zu realisieren, wie weiter unten beschrieben wird.
  • Der zweite Funktionsvorteil ist die Unterdrückung eines Latch-up eines parasitären Thyristorabschnitts. Der parasitäre Thyristor des IGBT ist aus der n-Emitterregion 16a, der p-Basisregion 12a, der n-Driftregion 11 und der p-Kollektorregion gebildet. Wie vorstehend beschrieben fließen in die n-Driftregion 11 injizierte Löcher mehr durch die p-Basisregion 12a zu der p-Kontaktregion 17a als durch den unteren Abschnitt der n-Emitterregion 16a. Aus diesem Grund nimmt der durch den unteren Abschnitt der n-Emitterregion 16a fließende Lochstrom ab und ein Spannungsabfall in der p-Basisregion 12a ist geringer. Aus diesem Grund wird der parasitäre Thyristor nicht eingeschaltet und der Latch-up wird im Wesentlichen unterdrückt.
  • Der dritte Funktionsvorteil ist eine Reduzierung der Stärke eines elektrischen Feldes, das in der p-Basisregion und einem Bodenabschnitt des Gate-Grabens konzentriert ist, wenn der IGBT ausgeschaltet wird. Zunächst erfolgt eine einfache Beschreibung einer Veränderung des Zustands innerhalb des Elements, wenn ein herkömmlicher IGBT ausgeschaltet wird. Anschließend wird beschrieben, wie die Veränderung mit der Struktur des IGBT gemäß der Erfindung verbessert wird. Allgemein breitet sich beim Ausschalten eines IGBT eine Raumladungsregion von einem p-n-Übergang zwischen der n-Driftregion und der p-Basisregion in das Innere der n-Driftregion aus. Da dabei die Stärke des elektrischen Feldes proportional zum räumlichen Gradienten der Raumladungsdichte ist, nimmt die Stärke des elektrischen Feldes in der Nähe des p-n-Übergangs der p-Basisregion und in der Nähe des Bodenabschnitts des Gate-Grabens auf der Seite der n-Driftregion zu.
  • Ferner fließen beim Ausschalten eines herkömmlichen IGBT in der n-Driftregion angesammelte Löcher rasch abwärts durch die Raumladungsregion einem elektrostatischen Potenzialgradienten folgend zu der p-Basisregion. Dabei nimmt in Übereinstimmung mit einem im Elektromagnetismus bekannten Poisson-Ausdruck der räumliche Gradient der elektrischen Feldstärke in einer Region, in welcher die Lochdichte hoch ist, zu. Das heißt, dass die Löcher die Stärke des elektrischen Feldes in der Nähe des p-n-Übergangs der p-Basisregion und des Bodenabschnitts des Gate-Grabens, der der p-Basisregion benachbart ist, verstärken.
  • Bei dem IGBT gemäß der Erfindung wird jedoch die planare Verteilung des Lochstromflusses durch die vorstehend beschriebene erste Funktion ausgeglichen und die in der Nähe des Inversionsschichtkanals der Seitenwand des Gate-Grabens gesammelten Minoritätsträger werden durch die zweite Funktion zu der p-Kontaktregion hin verteilt. Das heißt, dass es möglich ist, die Lochstromdichte in der Nähe des p-n-Übergangs der p-Basisregion und des Bodenabschnitts des Gate-Grabens, der der p-Basisregion benachbart ist, zu reduzieren. Als Folge davon ist es möglich, die Verstärkung der Stärke des elektrischen Feldes durch die Löcher zu unterdrücken. Da ferner die positive Rückkopplung der elektrischen Feldstärke, die sich beispielsweise bei dem bisher bekannten IGBT als Problem erwiesen hat, ebenfalls unterdrückt wird, ist es möglich, die Möglichkeit vermindern, dass in dem Grabenbodenabschnitt aufgrund eines Stromes, der höher ist als der Nennwert, eine Zerstörung auftritt, und bei einer höheren Spannung auszuschalten.
  • Der vierte Funktionsvorteil ist eine Reduzierung der Millerkapazität. Es besteht eine enge Beziehung zwischen der Reduzierung der Millerkapazität und dem Sättigungsstrom. Da der IGBT gemäß der Erfindung eine Struktur hat, bei welcher die n-Emitterregion 16a nur mit dem Seitenwandabschnitt des einen Gate-Grabens 13a der benachbarten Gate-Gräben 13a und 13b in Kontakt ist, ist die Länge des Seitenwandabschnitts des Gate-Grabens 13, mit dem die n-Emitterregion 16a in Kontakt ist, im Vergleich zu der bei den bisher bekannten IGBTs die Hälfte.
  • Um die Kurzschlussfähigkeit des IGBT aufrechtzuerhalten, ist es erforderlich, dass die Emittergesamtlänge, die in einem bestimmten Bereich (dem Bereich der gesamten aktiven Region) untergebracht ist, gleich derjenigen des bisher bekannten IGBT ist, und dass die Sättigungsstromwerte gleich sind. Da die Teilung (Länge der Wiederholungsperiode) in seitlicher Richtung des Gate-Grabens 13 im Fall des IGBT gemäß der Erfindung annähernd die Hälfte ist, beträgt die Fläche der n-Emitterregion 16a (annähernd gleich der Fläche des Inversionsschichtkanals) in der gesamten aktiven Region das Zweifache des bisher bekannten IGBT.
  • Dadurch, dass die Länge der n-Emitterregion 16a auf diese Weise um das Zweifache zunimmt, ist das Verhältnis zwischen der Kontaktfläche zwischen der p-Basisregion 12a und dem Seitenwandabschnitt des Gate-Grabens 13 und der Kontaktfläche zwischen der p-Basisregion 12a und der Seitenwand des Gate-Grabens 13 annähernd das Zweifache des bisher bekannten IGBT. Als Folge davon ist das Verhältnis (Cies/Cres) zwischen Eingangskapazität (Cies) und Rückkopplungskapazität (Cres) annähernd das Doppelte wie bei dem bisher bekannten IGBT und es ist effektiv möglich, einen Vorteil zu erzielen, der der Reduzierung von Cres um die Hälfte entspricht. Als Folge der Reduzierung der Millerkapazität werden eine Einschaltwellenform und ein Ausschalt-Leistungsverlust verbessert.
  • Während einer anfänglichen Einschaltphase erzeugt das Cres-Element des IGBT einen Verschiebestrom in Bezug auf die Gate-Elektrode in eine Richtung, dass die Gate-Spannung ansteigt. Wenn das Cies/Cres-Verhältnis klein ist, steigt die Gate-Spannung aufgrund des Verschiebestroms beträchtlich an, während dann, wenn das Cies/Cres-Verhältnis groß ist, der Anstieg der Gate-Spannung kleiner ist. Da der Anstieg der Gate-Spannung in der anfänglichen Einschaltphase eine Erhöhung des Einschaltspitzenstroms induziert, ist es im Hinblick auf weiche Schaltvorgänge wünschenswert, dass das Cies/Cres-Verhältnis eher größer ist.
  • Somit ist es in dem IGBT gemäß der Erfindung möglich, das Cies/Cres-Verhältnis in Bezug auf den bisher bekannten IGBT annähernd zu verdoppeln, was es ermöglicht, einen weichen Schaltvorgang während des Einschaltens zu verwirklichen. Ferner wird bedingt durch den Vorteil der Reduzierung von Cres eine so genannte Millerperiode beim Einschalten kürzer und ist es möglich, das Einschalten rasch zu beenden.
  • Hier seien unter Verwendung von 1 zwei Punkte zu den Merkmalen (2) und (3) des IGBT gemäß der Erfindung hinzugefügt. Die erste Hinzufügung zu den Merkmalen (2) und (3) des IGBT gemäß der Erfindung ist die Positionsbeziehung zwischen der n-Emitterregion 16a und der p-Kontaktregion 17a. Bei der in der Oberfläche der p-Basisregion 12a gebildeten n-Emitterregion 16a ist es erforderlich, dass ein Teil oder der gesamte Randabschnitt, der nicht mit dem Gate-Graben 13b in Kontakt ist, innerhalb der benachbarten p-Kontaktregion 17a endet.
  • In dem Fall, dass die n-Emitterregion 16a und die p-Kontaktregion 17a voneinander beabstandet sind, liegt die p-Basisregion 12a auf der Waferoberfläche in einem Abschnitt frei, durch den die n-Emitterregion 16a und die p-Kontaktregion 17a voneinander beabstandet sind (zwischen der n-Emitterregion 16a und der p-Kontaktregion 17a). Da die Störstellenkonzentration der p-Basisregion 12 niedriger ist als die der p-Kontaktregion 17a, ist der Abschnitt, durch den die n-Emitterregion 16a und die p-Kontaktregion 17a voneinander beabstandet sind, eine Region mit hohem Widerstand. Aufgrund dessen können sich Löcher während des Ausschaltvorgangs nur schwer in der p-Kontaktregion 17a sammeln. Da der vorstehend beschriebene Vorteil der Verteilung der Löcher als Folge davon abgeschwächt wird, ist es erforderlich, dass die n-Emitterregion 16a innerhalb der p-Kontaktregion 17a endet.
  • Die zweite Hinzufügung zu den Merkmalen (2) und (3) des IGBT gemäß der Erfindung ist die Wechselbeziehung zwischen der Länge der n-Emitterregion 16a und der Länge der p-Kontaktregion 17a in Längsrichtung des Gate-Grabens 13. Genauer ausgedrückt ist bevorzugt, dass die Länge der n-Emitterregion 16a in Längsrichtung des Gate-Grabens 13 geringer ist als die Länge der p-Kontaktregion 17a. Der Grund dafür ist wie folgt. In dem IGBT gemäß der Erfindung fließen Löcher entlang zwei Pfaden (nachfolgend als ein erster Pfad und ein zweiter Pfad bezeichnet). Der Grund dafür liegt darin, dass es dadurch, dass die Länge der n-Emitterregion 16a geringer ist als die eine Länge der p-Kontaktregion 17a, möglich ist, die Löcher unter Verwendung der zwei Pfade noch effizienter abzuziehen.
  • Der erste Pfad der Löcher ist ein Pfad von dem unteren Abschnitt der p-Basisregion 12a und ein Pfad von der n-Driftregion 11 und dem unteren Abschnitt des Gate-Grabens 13a, der der p-Basisregion 12a benachbart ist, der zu dem MOS-Gate-Inversionsschichtkanal gerichtet sammelt. Nachfolgend wird die p-Basisregion 12a, in deren unterem Abschnitt der erste Pfad gebildet ist, als Haupt-p-Basisregion 12a bezeichnet. Der zweite Pfad ist ein Pfad, der von der p-Kontaktregion 17a, die in der p-Basisregion in der Nähe der Haupt-p-Basisregion 12a gebildet ist, zu der Emitterelektrode (nicht dargestellt) ausgeht. Um die Löcher unter Verwendung des zweiten Pfades der Löcher noch effizienter abzuziehen, ist es nützlich, die entlang dem ersten Pfad der Haupt-p-Basisregion 12a fließenden Löcher so zu verschieben, dass sie durch die p-Kontaktregion 17a fließen.
  • Um dies zu vollziehen, ist es ausreichend, eine Anordnung zu treffen, dass Löcher, die sich dem Inversionsschichtkanal annähern, durch die p-Basisregion 12a treten, ohne dass sie unter die n-Emitterregion 16a treten und in die p-Kontaktregion 17a austreten. Dabei können in dem Fall, dass die Länge der n-Emitterregion 16a in der Längsrichtung des Gate-Grabens 13 größer ist als die Länge der p-Kontaktregion 17a, sich dem Inversionsschichtkanal nähernde Löcher niemals in die p-Kontaktregion 17a austreten, ohne dass sie unter der n-Emitterregion 16a durchtreten.
  • Wenn jedoch die Länge der n-Emitterregion 16a in der Längsrichtung des Gate-Grabens 13 geringer ist als die Länge der p-Kontaktregion 17a, nimmt das Verhältnis von Löchern zu, die nicht durch den unteren Abschnitt der n-Emitterregion 16a treten. Das hat zur Folge, dass es möglich ist, noch mehr Löcher unter Verwendung des zweiten Pfades der Löcher abzuziehen, und somit möglich ist, den Vorteil der Verteilung der Löcher zu steigern. Folglich ist es dadurch, dass die Länge der n-Emitterregion 16a geringer ist als die Länge der p-Kontaktregion 17a, möglich, Löcher unter Verwendung des zweiten Pfades noch effizienter abzuziehen.
  • Nachfolgend wird ein IGBT mit einer Struktur beschrieben, in der zwei Grundstrukturen der Erfindung parallel zueinander in Längsrichtung des Gate-Grabens angeordnet sind. Wenn die p-Basisregionen, die die Grundstruktur der Erfindung bilden, beispielsweise so angeordnet sind, dass sie einander in Längsrichtung des Gate-Grabens benachbart sind, können die n-Emitterregionen, die die Grundstruktur der Erfindung bilden, relativ zu den beiden Gate-Gräben dergestalt angeordnet werden, dass jede mit einem anderen Gate-Graben in Kontakt ist, oder die n-Emitterregionen, die die Grundstruktur der Erfindung bilden, können dergestalt angeordnet werden, dass sie nur mit einem Gate-Graben der beiden Gate-Gräben in Kontakt sind.
  • (Struktur mit abwechselnder Anordnung der n-Emitterregion)
  • Zunächst wird eine Struktur beschrieben, bei welcher jede n-Emitterregion, welche die Grundstruktur der Erfindung konfiguriert, dergestalt angeordnet ist, dass sie mit einem unterschiedlichen Gate-Graben in Kontakt ist (nachfolgend als Struktur mit abwechselnder Anordnung der n-Emitterregion bezeichnet). 2 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt. 2(a) ist eine Draufsicht von in 1 gezeigten Grundstrukturen der Erfindung, die in Längsrichtung des Gate-Grabens 13 ausgerichtet angeordnet sind, und ist die Struktur des IGBT gemäß Arbeitsbeispiel 1, die weiter unten beschrieben wird. Die folgenden Punkte wurden zu der Grundstruktur der Erfindung, wie in 1 gezeigten ist, hinzugefügt.
  • Zunächst ist eine p-Basisregion 12b so angeordnet, dass sie der p-Basisregion 12a über die n-Driftregion 11 hinweg in Längsrichtung des Gate-Grabens 13 benachbart ist. Die p-Basisregion 12b konfiguriert eine weitere Grundstruktur der Erfindung, die in Längsrichtung des Gate-Grabens 13 der einen Grundstruktur der Erfindung benachbart ist, welche die in 1 gezeigte Art der p-Basisregion 12a als Komponente hat. Eine n-Emitterregion 16b und eine p-Kontaktregion 17b sind in der p-Basisregion 12b in derselben Weise wie in der p-Basisregion 12a gebildet.
  • In der Halbleitervorrichtung gemäß Arbeitsbeispiel 1 der Erfindung (nachfolgend als IGBT gemäß Arbeitsbeispiel 1 bezeichnet; die Halbleitervorrichtungen gemäß anderen Arbeitsbeispielen der Erfindung werden ebenfalls in derselben Weise als IGBT gemäß dem Arbeitsbeispiel bezeichnet), die nachfolgend beschrieben wird, wird die n-Emitterregion 16b mit dem an einer Seitenwand des Gate-Grabens 13b vorgesehenen Gate-Oxidfilm 14 in Kontakt gebracht. Das heißt, dass die n-Emitterregion 16b in Bezug auf den Gate-Graben 13a und den Gate-Graben 13b der p-Basisregion 12a und der p-Basisregion 12b benachbart so angeordnet ist, dass sie mit dem Gate-Graben auf der entgegengesetzten Seite des Gate-Grabens in Kontakt ist, mit der die n-Emitterregion 16a in Kontakt ist.
  • Diese Art der Anordnung der n-Emitterregionen 16a und 16b kann als eine Struktur bezeichnet werden, bei welcher die n-Emitterregionen so angeordnet sind, dass sie ”abwechselnd” mit entgegengesetzten Seitenwänden der benachbarten Gate-Gräben 13a und 13b in Kontakt sind. Nachfolgend wird die Struktur des in 2(a) gezeigten IGBT als ”Struktur mit abwechselnder Anordnung” bezeichnet. Indem die n-Emitterregionen auf diese Weise abwechselnd angeordnet werden, wird ein Inversionsschichtkanal in jeder der Seitenwände des Gate-Grabens 13a und des Gate-Grabens 13b gebildet, die in Kontakt mit den p-Basisregionen 12a und 12b sind.
  • 2(b) ist eine Draufsicht, in welcher ein Lochstromfluss 40 und eine Region 41, in der sich Lochströme sammeln, in der Draufsicht des IGBT mit der Struktur mit abwechselnder Anordnung gemäß der Erfindung, der in 2(a) gezeigt ist, schematisch dargestellt sind. In dem IGBT, der die Struktur mit abwechselnder Anordnung hat, fließen Löcher, die von der p-Kollektorregion der Rückfläche beim Ausschalten in die n-Driftregion 11 fließen und beispielsweise auf eine bestimmte p-Basisregion 12a zusteuern, normalerweise zu der Haupt-p-Basisregion 12a dieser p-Basisregion 12a und werden in die p-Basisregion 12a abgezogen, wie in 2(b) gezeigt. Dieser Abzugsmechanismus ist offensichtlich auch in der anderen p-Basisregion 12b eingerichtet.
  • (Struktur mit auf einer Seite angeordneter n-Emitterregion)
  • Nachfolgend wird eine Struktur beschrieben, bei welcher die n-Emitterregionen so angeordnet sind, dass sie nur mit einem Gate-Graben (auf einer Seite) der benachbarten Gate-Gräben in Kontakt sind (Struktur mit einseitiger Anordnung). 3 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt. 3(a) ist eine Draufsicht, die eine Grundstruktur des IGBT gemäß Arbeitsbeispiel 5 zeigt, das weiter unten beschrieben wird. Die n-Emitterregion 16a und die n-Emitterregion 16b sind nur mit dem einen gleichen Gate-Graben 13a in Kontakt. Das heißt, dass in einer Mesa-Region 47 die n-Emitterregion 16a nur in dem Gate-Graben 13a auf einer Seite der benachbarten Gate-Gräben 13a und 13b angeordnet ist. Nachfolgend wird die Struktur des in 3(a) gezeigten IGBT als ”Struktur mit einseitiger Anordnung” bezeichnet.
  • Dadurch, dass die n-Emitterregionen so angeordnet werden, dass sie nur mit einem Gate-Graben in Kontakt sind, wird ein Inversionsschichtkanal nur in einer Region der p-Basisregion 12a gebildet, die in Kontakt mit der Seitenwand des einen Gate-Grabens 13a ist. 3(b) ist eine Draufsicht, in welcher der Fluss 40 eines Lochstroms, der in einem Zustand fließt, in welchem die Gate-Elektrode durchlässt, und die Region 41, in welcher sich die Lochströme sammeln, in der Draufsicht des IGBT schematisch dargestellt sind, der die Struktur mit einseitiger Anordnung gemäß der Erfindung aufweist, die in 3(a) gezeigt ist. Wie 3(b) zeigt, ist der IGBT, der die Struktur mit einseitiger Anordnung hat, dergestalt, dass anders als bei dem vorstehend beschriebenen IGBT, der die Struktur mit abwechselnder Anordnung hat, die Region 41, in welcher sich die Lochströme sammeln, nur in dem einen Gate-Graben 13a gebildet wird.
  • (Wechselwirkung mit der nächstliegenden Grundstruktur)
  • Mit der Struktur gemäß der Erfindung sind nicht nur die vorstehend beschriebenen Funktionsvorteile, sondern auch ein neuer Vorteil, der nur bei der Erfindung zu finden ist, unter Verwendung der Grundstruktur aus 1, 2 oder 3 oder durch die regelmäßige Anordnung der Vielzahl der Grundanordnungsstrukturen zu erzielen. 4 ist eine Draufsicht, die den Grundstrukturabschnitt und Strompfade der Halbleitervorrichtung gemäß der Ausführungsform der Erfindung zeigt. 4(a) ist eine Draufsicht, die den in 2(a) gezeigten IGBT mit der Struktur mit abwechselnder Anordnung zeigt, die sich bis zu der Mesa-Region 47 erstreckt, die der p-Basisregion 12a über den Gate-Graben 13b benachbart ist. Die p-Basisregion 12c, die in einer bestimmten Mesa-Region 47 angeordnet ist, ist so angeordnet, dass die der n-Driftregion 11 zwischen der p-Basisregion 12a und der p-Basisregion 12b der Mesa-Region 47 benachbart ist, welche der Mesa-Region 47 über den Gate-Graben 13 benachbart ist (nachfolgend als ein Schachbrettmuster bezeichnet).
  • 4(b) ist eine Draufsicht, in welcher der Fluss 40 eines Lochstroms, der in einem Zustand fließt, in welchem die Gate-Elektrode durchlässt, und die Region 41, in welcher sich die Lochströme sammeln, in der Draufsicht der in 4(a) gezeigten Grundstruktur der Erfindung schematisch dargestellt sind. Wie 4(b) zeigt, können auf eine nahe gelegene p-Basisregion 12b zusteuernde Löcher auch von der in der Haupt-p-Basisregion 12a vorgesehenen p-Kontaktregion 17a abgezogen werden. Nahe gelegen bedeutet folgendes. Zunächst wird die Haupt-p-Basisregion 12a betrachtet. Nahe gelegen bezieht sich auf eine Region von mehreren p-Basisregionen (andere p-Basisregionen als die p-Basisregion 12c sind in der Zeichnung weggelassen) in der über den Gate-Graben 13b benachbarten Mesa-Region 47, mit welcher die Haupt-p-Basisregion 12a in Kontakt ist, in dem Bereich des Abstands von der Haupt-p-Basisregion 12a zu der nächstgelegenen p-Basisregion 12c.
  • Unter Verwendung von 4 und 33 erfolgt eine detaillierte Beschreibung dieser Art von Funktionsvorteil, wodurch ein Teil der Löcher, die sich in der nächstgelegenen oder nahe gelegenen p-Basisregion 12c sammeln, ebenfalls von der Haupt-p-Basisregion 12a abgezogen werden können. Wie vorstehend beschrieben ist 33(a) eine Draufsicht, die den bisher bekannten IGBT zeigt, während 33(b) eine Draufsicht ist, in welcher der Lochstromfluss 40 und die Region 41, in welcher sich Lochströme sammeln, in der in 33(a) gezeigten Draufsicht des bisher bekannten IGBT schematisch dargestellt sind. In dem IGBT gemäß der Erfindung gibt es, wie vorstehend beschrieben, hauptsächlich zwei Pfade (der erste und der zweite Pfad der Löcher), durch welche von der p-Kollektorregion in die n-Driftregion 11 injizierte Löcher in die p-Kontaktregion 17a erreichen.
  • Der erste Pfad der Löcher ist ein Pfad von dem unteren Abschnitt der Haupt-p-Basisregion 12a und ein Pfad von der n-Driftregion 11 und dem unteren Abschnitt des Gate-Grabens 13a zu der p-Basisregion 12a benachbart, der auf den MOS-Gate-Inversionsschichtkanal zusteuernd sammelt. Der erste Pfad ist derselbe wie ein Lochpfad in einem herkömmlichen Graben-Gate-IGBT. Im Fall des IGBT gemäß der Erfindung, wenn man das Augenmerk beispielsweise auf die Haupt-p-Basisregion 12a richtet, sammeln sich die injizierten Löcher auf die Seitenwand des Gate-Grabens 13a in Kontakt mit der p-Basisregion 12a zusteuernd. Eine große Anzahl von Löchern fließt wie der Lochstromfluss 40 zu dem Bodenabschnitt des Gate-Grabens 13a und tritt dabei durch die Seitenwand der p-Basisregion 12a in Kontakt mit dem Inversionsschichtkanal.
  • Aus diesem Grund wird eine Region 41a gebildet, in der sich Lochströme sammeln. In der Region 41a, in welcher sich Lochströme sammeln, gesammelte Löcher fließen über den unteren Abschnitt der n-Emitterregion 16a in die p-Kontaktregion 17a. Auch im Fall des bisher bekannten IGBT sammelt sich jedoch eine große Anzahl von Löchern auf den Bodenabschnitt des Gate-Grabens 13 zusteuernd, wobei sie durch die Seitenwand einer p-Basisregion 12 treten, die mit dem Inversionsschichtkanal in Kontakt ist, wie in 33(b) gezeigt. Aus diesem Grund wird die Region 41 gebildet, in welcher sich die Lochströme sammeln. Die gesammelten Löcher fließen über den unteren Abschnitt einer n-Emitterregion 16 in eine p-Kontaktregion 17.
  • Der zweite Pfad der Löcher ist ein Pfad, bei dem die in die p-Basisregion 12c fließenden Löcher zu der dargestellten Emitterelektrode von der p-Kontaktregion 17a, die in der benachbarten p-Basisregion 12a gebildet ist, anstatt von der p-Basisregion 12c austreten. Der zweite Pfad, der der durch einen Lochstromfluss 40a in 4(b) gezeigte Pfad ist, ist ein Pfad, der nur bei dem IGBT gemäß der Erfindung erhalten wird. Die Gründe dafür sind wie folgt. Im Fall des bisher bekannten IGBT wird eine große Anzahl von Löchern zu dem Inversionsschichtkanal angezogen, wie vorstehend beschrieben. Ferner ist im Fall des bisher bekannten IGBT eine n-Emitterregion an beiden der zwei Seitenwände der p-Basisregion in Kontakt mit dem Gate-Graben 13 gebildet. Aus diesem Grund werden bei dem bisher bekannten IGBT äußerst wenige Löcher über einen Pfad abgezogen, der dem zweiten Pfad der Löcher entspricht, der in dem IGBT gemäß der Erfindung gebildet ist, was der Tatsache äquivalent ist, dass der zweite Pfad der Löcher nicht gebildet ist.
  • In dem IGBT gemäß der Erfindung ist jedoch der von der n-Emitterregion 16a beabstandete Gate-Graben 13b in Kontakt mit der Haupt-p-Basisregion 12a, wie in 4(b) gezeigt. In der Seitenwand des Gate-Grabens 13b in Kontakt mit der p-Basisregion 12a ist kein Elektroneninversionsschichtkanal gebildet. Aus diesem Grund steuern die Löcher auf einen Inversionsschichtkanal zu, der in einer anderen nächstgelegenen p-Basisregion 12c in Kontakt mit dem Gate-Graben 13b gebildet ist. Der Grund dafür liegt darin, dass im Bodenabschnitt des Gate-Grabens 13b gesammelte Löcher, nachdem sie sich einmal in der Oberfläche der n-Driftregion 11 dem Gate-Graben 13c benachbart gesammelt haben, nicht nur in die nächstgelegene p-Basisregion 12c fließen, sondern auch in die Haupt-p-Basisregion 12a (der Lochstromfluss 40a).
  • Dann werden die Löcher über die p-Kontaktregion 17a zu der Emitterelektrode abgezogen. Das heißt, dass in der Nähe des Gate-Grabens 13b gesammelte Löcher (eine Region 41c, in welcher sich Lochströme sammeln) nicht nur zu der nächstgelegenen p-Basisregion 12c (ein Lochstromfluss 40c) verteilt werden, sondern auch zu der Haupt-p-Basisregion 12a. Diese Art von Austausch (Wechselwirkung) von Löchern zwischen nächstgelegenen oder benachbarten p-Basisregionen wird nachfolgend als Lochverteilungseffekt bezeichnet. Der Lochverteilungseffekt tritt auch in allen periodisch angeordneten p-Basisregionen auf.
  • Als Resultat werden in dem unteren Abschnitt der n-Emitterregion gesammelte Löcher in jeder p-Basisregion verteilt. Aus diesem Grund kann ein Latch-up des parasitären Thyristors nur schwer auftreten. Es ist klar, dass der Lochverteilungseffekt nicht nur in dem IGBT mit der Struktur mit abwechselnder Anordnung, wie in 4 gezeigt, erreicht wird, sondern auch in dem IGBT mit der Struktur mit einseitiger Anordnung, der in 3 gezeigt ist. Der Grund dafür ist beispielsweise, dass auch in dem Fall, in dem eine n-Emitterregion 16c des IGBT, der die Struktur mit abwechselnder Anordnung wie in 4 gezeigt hat, im Kontakt mit dem Gate-Graben 13a anstatt mit dem Gate-Graben 13b ist, der Lochstromfluss 40a in derselben Weise auftritt als wenn die n-Emitterregion 16c in Kontakt mit den Gate-Graben 13b wäre.
  • Ferner ist klar, dass der Lochverteilungseffekt auch in derselben Weise erzielt wird, wenn die p-Basisregion 12c zwischen der p-Basisregion 12a und der p-Basisregion 12b jenseits des Gate-Grabens 13b positioniert ist (der in 4 gezeigte IGBT), wie nachfolgend beschrieben, oder auch, wenn die p-Basisregion 12c diesen p-Basisregionen benachbart angeordnet ist (beispielsweise ein in 12 gezeigter IGBT, der unten beschrieben wird). Das heißt, da die nahe gelegene p-Basisregion 12c von der Haupt-p-Basisregion 12a gesehen ausreichend nahe (nächstgelegen) ist, können auf die nahe gelegene p-Basisregion 12c zusteuernde Löcher auch durch die Haupt-p-Basisregion 12a abgezogen werden.
  • Der vorstehend beschriebene Vorteil, das heißt der Vorteil, durch welchen zu der nächstgelegenen p-Basisregion 12b fließende Löcher auch von der Haupt-p-Basisregion 12a abgezogen werden können, ist ein Vorteil, der zuerst in dem IGBT zu finden ist, der die Grundstruktur gemäß der Erfindung hat. Mit anderen Worten erreicht die Grundstruktur gemäß der Erfindung einen Vorteil, der bei keinem der bisher bekannten IGBTs vorstellbar ist.
  • Arbeitsbeispiel 1
  • Nachfolgend wird unter Verwendung von 5 der IGBT gemäß Arbeitsbeispiel 1 der Erfindung beschrieben. 5 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 1 der Erfindung zeigt. 5 ist eine Draufsicht der Situation, in der mehrere der in 2(a) gezeigten Strukturen mit abwechselnder Anordnung periodisch angeordnet sind. Die Struktur des IGBT gemäß Arbeitsbeispiel 1 ist wie folgt. Der Gate-Graben 13 und eine p-Basisregion 12 werden als eine Struktureinheit genommen. Die aktive Region des IGBT gemäß der Erfindung wird gebildet, indem die Struktureinheit in seitlicher Richtung und in Längsrichtung des Gate-Grabens periodisch wiederholt angeordnet wird. Wie 5 zeigt, ist eine vorbestimmte Zahl der p-Basisregionen 12 regelmäßig in der Struktureinheit (die in 5 in strichlierten Linien eingefasste Region, nachfolgend als Zelleneinheit bezeichnet) 42 angeordnet.
  • Die p-Basisregionen 12a und 12b sind in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 so angeordnet, dass sie die in 4(a) gezeigte Struktur mit abwechselnder Anordnung bilden. Da sich die Anordnung der p-Basisregionen 12a und 12b zwischen einer Mesa-Region 47a und einer Mesa-Region 47b, die einander quer über den Gate-Graben 13 benachbart sind, unterscheidet, ist die Länge der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 in seitlicher Richtung (nachfolgend als eine kurze Periode bezeichnet) des Gate-Grabens 13 eine Abmessung, in welcher die Breite jeder der Mesa-Region 47a und der Mesa-Region 47b in seitlicher Richtung des Gate-Grabens und die doppelte Breite des Gate-Grabens 13 in seitlicher Richtung zusammen addiert werden. Die kurze Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 liegt im Bereich von etwa 10 μm oder weniger und kann beispielsweise 5 μm betragen.
  • Die Länge der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 in der Längsrichtung (nachfolgend als lange Periode bezeichnet) des Gate-Grabens 13 ist eine Abmessung, in welcher die Länge jeder der p-Basisregion 12a und der p-Basisregion 12b in der Längsrichtung des Gate-Grabens und der doppelte Abstand zwischen der p-Basisregion 12a und der p-Basisregion 12b, die in Längsrichtung des Gate-Grabens benachbart sind, zusammen addiert werden.
  • Aufgrund dessen sind insgesamt vier p-Basisregionen 12 – die beiden p-Basisregionen 12a und 12b, die in Längsrichtung des Gate-Grabens einander benachbart sind und in der Mesa-Region 47a angeordnet sind, eine p-Basisregion in der Mesa-Region 47b, die über den Gate-Graben 13 der n-Driftregion 11 benachbart ist, die zwischen den beiden p-Basisregionen 12a und 12b in der Mesa-Region 47a sandwichartig liegt, und eine p-Basisregion, die der p-Basisregion in der Mesa-Region 47b in Längsrichtung des Gate-Grabens benachbart ist – in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 eingeschlossen.
  • Die Länge der p-Basisregion 12 in der Längsrichtung des Gate-Grabens, die im Bereich von etwa 50 μm oder weniger liegt, kann beispielsweise 8 μm betragen. Die Abmessungen der p-Basisregion 12 sind von der IGBT-Charakteristik und den Konstruktionsregeln abhängig. Der Abstand zwischen der p-Basisregion 12a und der p-Basisregion 12b, die einander in Längsrichtung des Gate-Grabens benachbart sind, liegt im Bereich von etwa 10 bis 100 μm und kann beispielsweise 30 μm betragen.
  • Obgleich die unterbrochenen Linien, die die Zelleneinheit 42 in 5 bezeichnen, dergestalt dargestellt sind, dass sie die p-Basisregion 12a in der Mesa-Region 47a schneiden, ist eine Länge, in welcher die Längen in Längsrichtung des Gate-Grabens von innerhalb der Zelleneinheit 42 liegenden Abschnitten von p-Basisregionen, die der p-Basisregion 12b in der Mesa-Region 47a auf der Seite eines Endabschnitts und der Seite des anderen Endabschnitts in Längsrichtung des Gate-Grabens benachbart sind, zusammen addiert sind, die Länge der p-Basisregion 12a in Längsrichtung des Gate-Grabens (nachfolgend sind die Längen von p-Basisregionen 12 in Längsrichtung des Gate-Grabens, die durch die Zelleneinheiten 42 bezeichnende unterbrochene Linien geschnitten sind, die in den in den 7, 9, 12, 23, 25, 27 und 29 gezeigten Zelleneinheiten gezeigt sind, ebenfalls gleich.
  • Es gibt zwei Hauptpunkte der Funktionsvorteile des IGBT gemäß Arbeitsbeispiel 1. Der Hauptpunkt des ersten Funktionsvorteils des IGBT gemäß Arbeitsbeispiel 1 ist der Punkt, dass es möglich ist, die Lochkonzentration und die Stromdichte desselben zwischen den beiden Gate-Gräben 13 gleichmäßig zu verteilen. Anhand von 6 und 37 wird der erste Funktionsvorteil beschrieben. 6 ist eine Draufsicht, die schematisch Strompfade der in 5 gezeigten Halbleitervorrichtung zeigt. 6 ist eine Draufsicht, in der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstromflusses, die Region 41, in welcher sich Lochströme sammeln, und eine Region 43, in welcher die Lochstromdichte geringfügig ist, schematisch in der Draufsicht des in 5 gezeigten IGBT gemäß Arbeitsbeispiel 1 dargestellt sind.
  • In dem Fall des in 37 gezeigten bisher bekannten IGBT ist die Region 41, in welcher sich Lochströme sammeln, die in lateraler Richtung des Gate-Grabens 13 nicht kontinuierlich verteilt ist, durch die p-Basisregion 12 und die Region 43 geteilt, in welcher die Lochstromdichte geringfügig ist, wie vorstehend beschrieben. Im Fall des IGBT gemäß Arbeitsbeispiel 1 werden jedoch die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher die Lochstromdichte geringfügig ist, in der aktiven Region verteilt, wie 6 zeigt. Das heißt, dass in dem IGBT gemäß Arbeitsbeispiel 1 die Region 41, in welcher sich Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 nicht durch die Region 43 geteilt ist, in welcher der Lochstrom geringfügig ist. In einer bestimmten Mesa-Region 47a sind die in jeder p-Basisregion 12 gebildeten n-Emitterregionen 16 abwechselnd in Kontakt mit den Gate-Gräben 13 auf einer der beiden Seiten. Aus diesem Grund sind Inversionsschichtkanäle auch abwechselnd in derselben Weise wie die Anordnung der n-Emitterregionen 16 verteilt.
  • Auf diese Weise ist, da der Lochstrom wie der durch die Pfeile in 6 angezeigte Lochstromfluss 40 fließt, die Region 41, in welcher sich Lochströme sammeln, in dem IGBT gemäß Arbeitsbeispiel 1 regelmäßig verteilt. Auch die Region 43, in welcher der Lochstrom geringfügig ist, ist ebenfalls regelmäßig verteilt und ist auf einen Abschnitt beschränkt, der von Regionen 41 umgeben ist, in welchen sich insgesamt sechs Lochströme sammeln – in Längsrichtung des Gate-Grabens einander benachbarte Regionen 41, in welchen sich zwei Lochströme sammeln, und einander in seitlicher Richtung des Gate-Grabens benachbarte Regionen 41, in welchen sich vier Lochströme sammeln.
  • Das heißt, dass, da die Region 41, in der sich die Lochströme sammeln, nicht von der Region 43 umgeben ist, in der die Lochströme geringfügig sind, die Region 41, in der sich Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 kontinuierlich verteilt ist, ohne dass sie durch die Region 43 geteilt wird, in welcher der Lochstrom geringfügig ist. Als Resultat ist der IGBT gemäß Arbeitsbeispiel 1 dergestalt, dass anders als bei dem bisher bekannten IGBT einander benachbarte Regionen 41, in welchen sich Lochströme sammeln, sich gegenseitig mit Löchern versorgen und die Lochkonzentration zunimmt. Das heißt, es ist möglich, den IE-Effekt auf das Maximum zu steigern.
  • Diese Art von Vorteil, durch den die Region 41, in welcher sich Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 kontinuierlich verteilt ist, ist ein Vorteil, der bei keinem bisher bekannten IGBT erzielt wird. Ferner ist die gleichmäßige Verteilung der Lochkonzentration und der Lochstromdichte auch mit dem vorstehend beschriebenen Funktionsvorteil von Merkmal (2) der Grundstruktur der Erfindung verbunden. Das heißt, dass durch den zweiten Pfad, entlang welchem ein Lochstrom ebenfalls von der nahe gelegenen p-Basisregion fließt, der in jeder p-Basisregion gebildet ist, ein Pfad gebildet wird, entlang welchem Löcher zu und von der nahe gelegenen p-Basisregion zugeliefert werden.
  • Der Hauptpunkt des zweiten Funktionsvorteils des IGBT gemäß Arbeitsbeispiel 1 ist eine Reduzierung der elektrischen Feldstärke beim Ausschalten. Bei dem bisher bekannten IGBT sammeln sich, wie vorstehend beschrieben, beim Ausschalten Löcher in der Nähe des Inversionsschichtkanals und die elektrische Feldstärke wird verstärkt, wo sich Löcher sammeln. Das heißt, dass im Fall des bisher bekannten IGBT die Region 41, in welcher sich Lochströme sammeln, konzentriert und kontinuierlich in Längsrichtung des Gate-Grabens 13 gebildet ist, wie 37 zeigt. Aus diesem Grund nimmt die Lochstromdichte des Bodenabschnitts des Gate-Grabens 13 zu und die elektrische Feldstärke wird weiter verstärkt. Auch wenn der Wert der gesteigerten elektrischen Feldstärke den Bereich einer kritischen elektrischen Feldstärke erreicht, der einen Lawinenstrom verursacht, besteht die Möglichkeit einer positiven Rückkopplung der elektrischen Feldstärke, die ebenfalls bedingt durch eine Zunahme der Löcher auftritt.
  • Mit der Struktur des IGBT gemäß Arbeitsbeispiel 1 wird im Gegensatz dazu der vorstehend beschriebene Lochverteilungseffekt dadurch erzielt, dass die n-Emitterregion 16a die Struktur mit abwechselnder Anordnung hat, und dadurch, dass mehrere Strukturen der abwechselnden Anordnung periodisch angeordnet sind. Ferner ist es, wie 6 zeigt, möglich, einen Abschnitt in Längsrichtung des Gate-Grabens 13 zu bilden, in welchem keine Region 41 gebildet ist, in welcher sich Lochströme sammeln. Als Folge davon wird, da es möglich ist, die Region 41, in welcher sich Lochströme sammeln, in der nahe gelegenen p-Basisregion zu verteilen, die Dichte des in dem Bodenabschnitt des Gate-Grabens 13 konzentrierten Lochstroms reduziert. Wie vorstehend beschrieben ist es bei dem IGBT gemäß Arbeitsbeispiel 1 möglich, eine Verstärkung der elektrischen Feldstärke, die durch eine Konzentration des Lochstroms verursacht ist, zu unterdrücken, und auch dessen positive Rückkopplung zu unterdrücken.
  • Nachfolgend werden andere Merkmale der Struktur des IGBT gemäß Arbeitsbeispiel 1 beschrieben. Das erste der Merkmale ist das Verfahren zur Anordnung der Vielzahl von p-Basisregionen 12. In 5 werden die Mesa-Region 47a, in welcher eine bestimmte p-Basisregion 12a und p-Basisregion 12b gebildet sind, und die Mesa-Region 47b, die der Mesa-Region 47a über den Gate-Graben 13 benachbart ist, in Betracht gezogen. In Bezug auf eine Region der Mesa-Region 47a, in welcher die p-Basisregion 12a gebildet ist, ist die n-Driftregion 11 in einer Region der Mesa-Region 47b gebildet, die der p-Basisregion 12a über den Gate-Graben 13 benachbart ist.
  • Das heißt, dass bevorzugt ist, dass die Vielzahl der p-Basisregionen 12 wie ein Schachbrettmuster angeordnet ist, wie in 5 gezeigt. Dadurch, dass die p-Basisregionen 12 auf diese Weise in Form eines Schachbrettmusters angeordnet sind, ist die Region 41, in der sich Lochströme sammeln, sowohl in Längsrichtung als auch in seitlicher Richtung des Gate-Grabens 13 gleichmäßig verteilt, wie in 6 gezeigt, ohne dass sie von der Region 43 unterteilt wird, in welcher der Lochstrom geringfügig ist. Aus diesem Grund ist es möglich, den IE-Effekt auf das Maximum zu steigern, und es ist auch möglich, die Region 41, in der sich Lochströme sammeln, in geeigneter Weise zu verteilen.
  • Arbeitsbeispiel 2
  • Nachfolgend wird unter Verwendung von 7 der IGBT gemäß Arbeitsbeispiel 2 der Erfindung beschrieben. 7 ist eine Draufsicht, die die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 2 der Erfindung zeigt. Die Struktur des IGBT gemäß Arbeitsbeispiel 2 ist wie folgt. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 2 in Bezug auf Arbeitsbeispiel 1 ist die Phase der n-Emitterregion in der übernächsten Mesa-Region. Die Phase der n-Emitterregion 16 ist die Art, wie die linke und rechte Reihenfolge des Gate-Grabens 13, mit dem die n-Emitterregion 16 abwechselnd und periodisch in Kontakt ist, in Längsrichtung des Gate-Grabens 13 ausgedrückt wird.
  • Ein spezifisches Beispiel der Links- und Rechts-Reihenfolge der Phase der n-Emitterregion 16 wird anhand eines Falles beschrieben, bei welchem die zwischen zwei benachbarten Gate-Gräben 13 gebildete n-Emitterregion 16 mit einem auf der rechten Seite in der Zeichnungsebene benachbarten Gate-Graben 13 als rechtsseitige Anordnung in Kontakt ist, und eines Falles, bei welchem die n-Emitterregion 16 mit dem auf der linken Seite in der Zeichnungsebene benachbarten anderen Gate-Graben 13 als linksseitige Anordnung in Kontakt ist.
  • Beispielsweise sei angenommen, dass die Links- und Rechts-Reihenfolge des Gate-Grabens 13, mit welchem die n-Emitterregion 16 in einer bestimmten Mesa-Region 47a in Kontakt ist, dergestalt ist, dass die rechte Seite zuerst kommt und anschließend die linke Seite. Dabei wird in dem Fall, dass die Links- und Rechts-Reihenfolge des Gate-Grabens 13, mit dem die n-Emitterregion 16 in der benachbarten Mesa-Region 47b in Kontakt ist, ebenfalls so ist, dass die rechte Seite zuerst kommt und die linke Seite anschließend, angenommen, dass die Phase derselben die gleiche ist (gleiche Phase). In dem Fall, in welchem jedoch im Gegensatz dazu in der benachbarten Mesa-Region 47b die linke Seite die erste ist und anschließend die rechte Seite kommt, wird angenommen, dass die Phase derselben entgegengesetzt ist (entgegengesetzte Phase).
  • Genauer ausgedrückt wird im Hinblick auf den IGBT gemäß Arbeitsbeispiel 2, der in 7 gezeigt ist, angenommen, dass die n-Emitterregion 16a in der p-Basisregion 12a in einer bestimmten Mesa-Region 47a beispielsweise mit dem Gate-Graben 13a auf der rechten Seite in Kontakt ist. Dabei ist die n-Emitterregion 16c der p-Basisregion 12c in der Mesa-Region 47c (übernächste Mesa-Region 47c), die von der Mesa-Region 47a gesehen über den Gate-Graben 13a, die Mesa-Region 47b und den Gate-Graben 13b benachbart ist, mit dem linksseitigen Gate-Graben 13b im Gegensatz zu der n-Emitterregion 16a in Kontakt.
  • In diesem Fall ist die kurze Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 2 länger als die kurze Periode der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 1, und zwar um eine Breite, in welcher das Doppelte jeder Breite der Mesa-Region in seitlicher Richtung des Gate-Grabens und die Breite des Gate-Grabens in seitlicher Richtung zusammen addiert werden. Das heißt, dass die Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 2 als Struktureinheit eine Struktur hat, in welcher zwei der Zelleneinheiten des IGBT gemäß Arbeitsbeispiel 1 einander benachbart in seitlicher Richtung des Gate-Grabens angeordnet sind. Aus diesem Grund sind acht p-Basisregionen 12 in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 2 enthalten.
  • Unter Bezug auf 8 wird ein Funktionsvorteil des IGBT gemäß Arbeitsbeispiel 2 beschrieben. 8 ist eine Draufsicht, die die Strompfade der in 7 gezeigten Halbleitervorrichtung zeigt. 8 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstromflusses, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher die Lochstromdichte geringfügig ist, schematisch in der Draufsicht des in 7 gezeigten IGBT gemäß Arbeitsbeispiel 2 dargestellt sind. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 2 hinsichtlich Arbeitsbeispiel 1 (4) liegt darin, dass die Region 41, in der sich Lochströme sammeln, und die Region 43, in der der Lochstrom geringfügig ist, periodisch in einem Zustand verteilt sind, in dem sie in Bezug auf die Längsrichtung des Gate-Grabens 13 diagonal sind.
  • Die Periode der Region 43, in welcher der Lochstrom geringfügig ist, in seitlicher Richtung des Gate-Grabens 13 ist dieselbe wie die Wiederholungsperiode der in 7 gezeigten Zelleneinheit 42. Aus diesem Grund ist der IGBT gemäß Arbeitsbeispiel 2 anders als der IGBT gemäß Arbeitsbeispiel 1 dergestalt angelegt, dass die Region 41, in welcher sich Lochströme sammeln, durch die Region 43 geteilt wird, in welcher der Lochstrom geringfügig ist. Da jedoch bei dem IGBT gemäß Arbeitsbeispiel 2 die Periode der Region 43, in welcher der Lochstrom geringfügig ist, im Vergleich zu derjenigen des bisher bekannten IGBT lang ist, wird derselbe Vorteil wie bei Arbeitsbeispiel 1 erzielt, auch wenn die Region 41, in welcher sich Lochströme sammeln, geteilt ist.
  • 9 ist eine Draufsicht, die Hauptabschnitte eines weiteren Beispiels der Halbleitervorrichtung gemäß Arbeitsbeispiel 2 der Erfindung zeigt. Der in 9 gezeigte IGBT ist ein modifiziertes Beispiel, das eine dem des in 7 gezeigten IGBT äquivalente Struktur hat. Der IGBT mit der in 9 gezeigten Struktur ist ebenfalls ein Beispiel für den IGBT gemäß Arbeitsbeispiel 2. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 2, der in 9 gezeigt ist, gegenüber dem in 7 gezeigten IGBT liegt darin, dass die Phase der n-Emitterregion 16b der p-Basisregion 12b in der der p-Basisregion 12a benachbarten Mesa-Region 47b der Phase der n-Emitterregion 16b der p-Basisregion 12b, die in 7 gezeigt ist, entgegengesetzt ist.
  • Unter Verwendung von 10 wird ein Funktionsvorteil des IGBT gemäß Arbeitsbeispiel 2, der in 9 gezeigt ist, beschrieben. 10 ist eine Draufsicht, die die Strompfade der in 9 gezeigten Halbleitervorrichtung zeigt. 10 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstromflusses, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, schematisch in der Draufsicht des in 9 gezeigten IGBT gemäß Arbeitsbeispiel 2 dargestellt sind. Ein Unterschied der Strompfade des in 10 gezeigten IGBT gegenüber den Strompfaden des in 8 gezeigten IGBT ist, dass die Region 41, in der sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, in Bezug auf die Längsrichtung des Gate-Grabens 13 achsensymmetrisch verteilt sind. Die Periode der Region 43, in welcher der Lochstrom geringfügig ist, in seitlicher Richtung des Gate-Grabens 13 ist gleich wie in dem Fall des in 8 gezeigten IGBT. Aus diesem Grund wird mit dem in den 9 und 10 gezeigten IGBT derselbe Vorteil wie bei dem in den 7 und 8 gezeigten IGBT erzählt, und der in den 9 und 10 gezeigte IGBT ist dem in den 7 und 8 gezeigten IGBT strukturell äquivalent.
  • Arbeitsbeispiel 3
  • Nachfolgend wird unter Verwendung von 11, 12 und 13 der IGBT gemäß Arbeitsbeispiel 3 der Erfindung beschrieben. 11 ist eine erläuternde Darstellung, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt. 11(a) ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt. 11(b) ist eine Schnittansicht entlang einer Schnittlinie A-A' in 11(a). Ein Unterschied des IGBT gemäß Arbeitsbeispiel 3 zu Arbeitsbeispiel 1 ist, dass die Anordnung der p-Basisregion 12 in Streifenform anstatt in Schachbrettmusterform erfolgt. Das heißt, dass bei dem IGBT gemäß Arbeitsbeispiel 3 anstatt der n-Driftregion die p-Basisregion 12, von einer bestimmten p-Basisregion 12 aus gesehen, in der über den Gate-Graben 13 benachbarten Mesa-Region gebildet ist.
  • Wie 11(b) zeigt, ist die p-Basisregion 12 in einem Querschnitt entlang der Schnittlinie A-A' in 11(a) zwischen allen benachbarten Gate-Gräben 13 gebildet. Der Gate-Oxidfilm 14 ist an der Innenwand des Gate-Grabens 13 gebildet und ferner ist die Gate-Elektrode 15 (beispielsweise leitfähiges multikristallines Silizium) an der Innenseite des Gate-Oxidfilms 14 gebildet. Die p-Basisregion 12 ist zwischen benachbarten Gate-Gräben 13 flacher ausgebildet als der Gate-Graben 13. Die n-Emitterregion 16 ist so ausgebildet, dass sie mit nur einem Gate-Graben 13 der benachbarten Gate-Gräben 13 in Kontakt ist.
  • Die Seite der n-Emitterregion 16, die nicht mit dem Gate-Graben 13 in Kontakt ist, endet an der Innenseite der p-Kontaktregion 17. Die n-Emitterregion 16 ist flacher ausgebildet als die p-Kontaktregion 17. Ein Isolierfilm 18 ist auf der oberen Oberfläche des Gate-Grabens 13 und der vorderen Oberfläche des Halbleitersubstrats gebildet und durch einen Kontaktöffnungsabschnitt 46 geöffnet. Eine Emitterelektrode 19 ist auf der vorderen Oberfläche des Halbleitersubstrats und der oberen Oberfläche des Isolierfilms 18 gebildet und verbindet die p-Kontaktregion 17 und die n-Emitterregion 16 durch den Kontaktöffnungsabschnitt 46 elektrisch miteinander.
  • Eine n-Feldstoppregion 50 in Kontakt mit der n-Driftregion 11 und eine p-Kollektorregion 51 in Kontakt mit der n-Feldstoppregion 50 sind auf der Seite der Rückfläche (in der Zeichnungsebene zum Boden hin) des Substrats gebildet, das die n-Driftregion 11 bildet. Schließlich ist eine Kollektorelektrode 22 in Kontakt mit der p-Kollektorregion 51 auf der Rückfläche des Substrats gebildet.
  • 12 ist eine Draufsicht, die Hauptabschnitte der planaren Struktur der in 11 gezeigten Halbleitervorrichtung zeigt. 12 ist eine Draufsicht, in welcher die planare Struktur der in 11(a) gezeigten Halbleitervorrichtung verkleinert ist. Wie 12 zeigt, ist die p-Basisregion 12 in Streifenform gebildet. Die Fläche der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 3 ist kleiner als diejenige der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 1 und Arbeitsbeispiel 2. Genauer ausgedrückt ist die kurze Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 3 eine Abmessung, in welcher jeweils eine der Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens und der Breite des Gate-Grabens 13 in seitlicher Richtung zusammen addiert werden. Die lange Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 3 ist dieselbe wie die lange Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 und 2. Aufgrund dessen ist, da die beiden in der Längsrichtung des Gate-Grabens in einer Mesa-Region 47 einander benachbarten p-Basisregionen 12 in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 1 eingeschlossen sind, die Gesamtzahl der p-Basisregionen 12 in der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 1 zwei.
  • Unter Verwendung von 13 wird ein Funktionsvorteil des in 12 gezeigten IGBT gemäß Arbeitsbeispiel 3 beschrieben. 13 ist eine Draufsicht, die schematisch die Strompfade der in 12 gezeigten Halbleitervorrichtung zeigt. 13 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstroms, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, schematisch in der Draufsicht des in 12 gezeigten IGBT gemäß Arbeitsbeispiel 3 dargestellt sind.
  • Ein Unterschied des in 12 gezeigten IGBT gemäß Arbeitsbeispiel 3 gegenüber dem in 4 gezeigten IGBT ist, dass, obgleich die Region 41, in welcher die Lochströme sich sammeln, kontinuierlich in seitlicher Richtung des Gate-Grabens 13 verteilt ist, die Region 43, in welcher der Lochstrom geringfügig ist, ebenfalls kontinuierlich in seitlicher Richtung in derselben Weise verteilt ist. Das heißt, dass die Region 41, in welcher sich die Lochströme sammeln, in Längsrichtung des Gate-Grabens 13 durch die Region 43 geteilt ist, in welcher der Lochstrom geringfügig ist. Da jedoch die Region 41, in welcher sich Lochströme sammeln, in der seitlichen Richtung des Gate-Grabens kontinuierlich ist, ist der IE-Effekt auch bei dem IGBT gemäß Arbeitsbeispiel 3 ausreichend stark. Auch ist es bei dem IGBT gemäß Arbeitsbeispiel 3, da die Region 43, in welcher der Lochstrom geringfügig ist, in dem Gate-Graben 13 gebildet ist, ebenfalls möglich, die vorstehend beschriebene Zunahme der elektrischen Feldstärke beim Ausschalten zu unterdrücken.
  • (Herstellungsverfahren)
  • Nachfolgend wird ein Herstellungsverfahren des IGBT gemäß Arbeitsbeispiel 3 beschrieben. 14 zeigt Schnittansichten, die Hauptabschnitte einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen. Die 15 bis 18 sind erläuternde Darstellungen, die Hauptabschnitte einer Schnittstruktur im Verlauf der Herstellung der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen. Eine große Anzahl der Herstellungsschritte des IGBT gemäß der Erfindung ist grundsätzlich gleich denjenigen bei dem bisher bekannten IGBT. Wie 14(a) zeigt, wird zuerst ein Halbleitersubstrat vorbereitet, das aus einem n-Halbleitersilizium mit einem spezifischen Widerstand von beispielsweise annähernd 50 Ωcm gebildet ist. Das Halbleitersubstrat wird anschließend zu der n-Driftregion 11 des IGBT. Die Oberflächenausrichtung der vorderen Oberfläche des Halbleitersubstrats ist beispielsweise eine (100) Oberflächenausrichtung.
  • Anschließend wird eine bereits bekannte Schutzringschicht (eine Art von Terminierungsstruktur, die am Rand der Zellenregion gebildet ist und die die Funktion der Reduzierung eines elektrischen Feldes auf der vorderen Oberfläche des Substrats hat), in der Zeichnung nicht dargestellt, auf der vorderen Oberfläche des Halbleitersubstrats gebildet. Bei der Ausführung der Wärmebehandlung, um die Schutzringschicht zu bilden, wird ein Oxidfilm 30 gebildet, wie in 14(b) gezeigt. Anschließend wird in einem Fotolithographieschritt in dem Oxidfilm 30 ein Öffnungsabschnitt gebildet.
  • Anschließend wird der Gate-Graben 13 durch Ätzen des Halbleitersubstrats (der späteren n-Driftregion 11) auf eine vorbestimmte Tiefe mit dem Oxidfilm 30 als Maske gebildet. Bei der Produktion (Herstellung) des IGBT gemäß Arbeitsbeispiel 3 wird der Gate-Graben 13 beispielsweise dadurch gebildet, dass Öffnungsabschnitte mit einer Öffnungsbreite von 0,8 μm in Intervallen von 5 μm im Oxidfilm 30 vorgesehen werden und eine anisotrope RIE (reaktive Ionenätzung) durchgeführt wird.
  • Nachfolgend wird, wie in 14(c) gezeigt, ein nicht dargestellter Opferoxidfilm im Inneren des Gate-Grabens 13 unter Verwendung eines Oxidationsprozesses gebildet. Der Opferoxidfilm wird gebildet, um eine Defektschicht der inneren Oberfläche zu entfernen, die mit der Bildung des Gate-Grabens 13 einhergehend in dem Halbleitersubstrat gebildet wurde. Dann wird die Defektschicht der inneren Oberfläche, die als Resultat der Bildung des Gate-Grabens 13 gebildet wurde, durch Entfernung des Opferoxidfilms entfernt. Dann werden alle Oxidfilme in der aktiven Region einmal entfernt, woraufhin die Bildung des Gate-Oxidfilms 14 durchgeführt wird. Der Gate-Oxidfilm 14 wird mit einer Dicke von 80 bis 120 nm bei diesem Oxidationsschritt im Inneren des Gate-Grabens 13 gebildet.
  • Anschließend wird ein multikristalliner Siliziumfilm, der die Gate-Elektrode 15 bildet, über der gesamten Oberfläche auf dem Halbleitersubstrat unter Verwendung eines Niederdruck-CVD-Verfahrens gebildet. Die Dicke des multikristallinen Siliziumfilms ist beispielsweise 0,5 bis 1 μm. Beim Abscheiden des multikristallinen Siliziumfilms wird der elektrische Widerstand des multikristallinen Siliziumfilms durch Dotierung mit Störstellenatomen aus Phosphor (P), Bor (B) oder dergleichen verringert. Als Resultat der Bildung des multikristallinen Siliziumfilms wird die Gate-Elektrode 15 im Inneren des Gate-Grabens 13 eingebettet.
  • Anschließend wird der multikristalline Siliziumfilm (Gate-Elektrode 15) unter Verwendung einer anisotropen oder isotropen Ätzung rückgeätzt. Die Ätzung des multikristallinen Siliziumfilms wird in einem Zustand gestoppt, in welchem der Gate-Oxidfilm 14 auf der Oberfläche des Halbleitersubstrats (n-Driftregion 11) freigelegt ist. Die im Inneren des Gate-Grabens 13 eingebettete Gate-Elektrode wird durch die Rückätzung des multikristallinen Siliziumfilms gebildet, wie in 14(c) gezeigt.
  • Da eine der Dicke des auf dem Halbleitersubstrat abgeschiedenen multikristallinen Siliziumfilms vergleichbare Menge rückgeätzt wird, wenn der multikristalline Siliziumfilm rückgeätzt wird, wird die Gate-Elektrode 15 auf eine Tiefe im Bereich von 100 bis 150 nm vom Scheitelabschnitt (Öffnungsabschnitt) des Gate-Grabens 13 rückgeätzt. Anschließend wird, wie in 14(d) gezeigt, nur der Gate-Oxidfilm 14 auf der Seite der vorderen Oberfläche des Halbleitersubstrats (n-Driftregion 11) entfernt, wodurch die vordere Oberfläche des Halbleitersubstrats freigelegt wird. Dabei wird beispielsweise eine anisotrope Ätzung als Verfahren zum Entfernen des Gate-Oxidfilms 14 verwendet.
  • Die Entfernung des Gate-Oxidfilms 14 auf der vorderen Oberfläche des Halbleitersubstrats unter Verwendung von anisotroper Ätzung ist bevorzugt, da der Gate-Oxidfilm 14 auf dem oberen Abschnitt des Seitenwandabschnitts des Gate-Grabens 13 nicht geätzt wird und der Gate-Oxidfilm 14 in dem Zustand der ursprünglichen Dicke verbleibt. Ferner wird auch, ebenso wie die Ionenimplantationsflächen der p-Basisregion, p-Kontaktregion und n-Emitterregion, die in nachfolgenden Schritten gebildet werden, jedoch in der Zeichnung weggelassen sind, da sie in derselben Oberfläche sind, die Bildung der p-Basisregion nach der Bildung des Gate-Grabens 13 durchgeführt. Als Folge davon ist es möglich, dass die Diffusionstiefe der p-Basisregion geringer ist als diejenige des Gate-Grabens 13. Ferner ist die anisotrope Ätzung auch insofern vorteilhaft, als es möglich ist, die Einführung von Bor in den Oxidfilm während der Bildung des thermischen Oxidfilms zu verhindern.
  • Anschließend wird, wie in 15(a) gezeigt, ein Abschirmungsoxidfilm 14a mit einer Dicke von 20–50 nm auf der vorderen Oberfläche des Halbleitersubstrats gebildet. Die Dicke des Abschirmungsoxidfilms 14 ist eine Dicke, durch welche Bor-Ionen oder Arsen-Ionen (As) bei der Ionenimplantation ausreichend durchdringen können. Hier ist 15(a) eine Schnittansicht, die eine Schnittstruktur entlang einer Schnittlinie X-X' in der Draufsicht des IGBT im Verlauf der Herstellung, der in 15(b) gezeigt ist, darstellt.
  • Anschließend wird die vordere Oberfläche des Halbleitersubstrats mit einem Schutzlack abgedeckt (nicht dargestellt). Anschließend wird der Schutzlack unter Verwendung einer Fotolithographietechnik mit Mustern versehen und bildet eine Schutzlackmaske (nicht dargestellt), in welcher eine Region freigelegt ist, in welcher die p-Basisregion 12 des Halbleitersubstrats gebildet ist. Dann wird mit der Schutzlackmaske als Maske eine Bor-Ionenimplantation unter Ionenimplantationsbedingungen einer Beschleunigungsspannung im Bereich von beispielsweise 50 keV und einer Dosis im Bereich von beispielsweise 1 × 1013/cm2 bis 5 × 1014/cm2 durchgeführt. Anschließend wird nach dem Entfernen der Schutzlackmaske ein Thermodiffusionsprozess im Bereich von 1100°C durchgeführt.
  • Als Resultat des Thermodiffusionsprozesses wird die p-Basisregion 12 in Streifenform in einem zu dem Gate-Graben 13 senkrechten Muster gebildet, wie in 15(b) gezeigt. Im Hinblick auf die Abmessungen der p-Basisregion 12 des IGBT gemäß Arbeitsbeispiel 3 kann die Breite in Längsrichtung des Gate-Grabens 13 auf der vorderen Oberfläche des Halbleitersubstrats, in welches Bor-Ionen implantiert werden, beispielsweise annähernd 6 μm sein, während die Breite, in welcher Bor-Ionen nicht implantiert werden (die Breite nach der durch Wärmebehandlung verursachten Diffusion) beispielsweise annähernd 14 μm sein kann. Die in 15(b) schraffiert dargestellte p-Basisregion 12 ist eine p-Basisregion 12, die die Breite nach der Thermodiffusion hat.
  • Anschließend wird, wie in 16(a) gezeigt, die p-Kontaktregion 17 in der Oberflächenschicht der p-Basisregion 12 gebildet. 16(a) ist eine Schnittansicht, die eine Schrittstruktur entlang einer Schnittlinie X-X' in der Draufsicht des IGBT im Verlauf der Herstellung zeigt, der in 16(b) gezeigt ist. Genauer ausgedrückt wird die p-Kontaktregion 17 auf folgende Weise gebildet. Die vordere Oberfläche des Halbleitersubstrats wird mit einem Schutzlack (nicht dargestellt) abgedeckt. Anschließend wird der Schutzlack unter Verwendung einer Fotolithographietechnik mit einem Muster versehen und bildet eine Schutzlackmaske 25, in welcher eine Region geöffnet ist, in der die p-Kontaktregion 17 der Mesa-Region 47 gebildet wird.
  • Dann wird mit der Schutzlackmaske 25 als Maske eine Bor-Ionenimplantation unter Ionenimplantationsbedingungen einer Beschleunigungsspannung im Bereich von beispielsweise 100 keV und einer Dosis im Bereich von beispielsweise 1 × 1015/cm2 bis 5 × 1015/cm2 durchgeführt. Anschließend wird nach dem Entfernen der Schutzlackmaske 25 ein Thermodiffusionsprozess im Bereich von 1000°C durchgeführt. Als Resultat davon wird die p-Kontaktregion 17 in Kontakt mit dem Gate-Graben 13 beispielsweise auf der rechten Seite in der Zeichnungsebene selektiv in der Oberflächenschicht der p-Basisregion 12 gebildet, die zwischen benachbarten Gate-Gräben 13 gebildet ist, wie in den 16(a) und 16(b) gezeigt.
  • Dabei kann die Abmessung der p-Kontaktregion 17 in der Längsrichtung des Gate-Graben 13 so sein, dass die Breite auf der vorderen Oberfläche des Halbleitersubstrats, in welche Bor-Ionen implantiert sind, beispielsweise annähernd 5,5 μm beträgt. Auch kann die Abmessung der p-Kontaktregion 17 in seitlicher Richtung des Gate-Grabens 13 dergestalt sein, dass die Breite auf der vorderen Oberfläche des Halbleitersubstrats, in welche Bor-Ionen implantiert sind, beispielsweise annähernd 2 μm beträgt.
  • Anschließend wird, wie in 17(a) gezeigt, die n-Emitterregion 16 in der Oberfläche der p-Basisregion 12 gebildet. 17(a) ist eine Schnittansicht, die eine Schnittstruktur entlang einer Schnittlinie X-X' in der Draufsicht des IGBT im Verlauf der Herstellung zeigt, der in 17(b) gezeigt ist. Genauer ausgedrückt wird die n-Emitterregion 16 auf folgende Weise gebildet. Die vordere Oberfläche des Halbleitersubstrats wird mit einem Schutzlack (nicht dargestellt) abgedeckt. Anschließend wird der Schutzlack unter Verwendung einer Fotolithographietechnik mit einem Muster versehen und bildet eine Schutzlackmaske 25, in welcher eine Region geöffnet ist, in der die n-Emitterregion 16 der Oberfläche der Mesa-Region 47 gebildet wird.
  • Dann wird mit der Schutzlackmaske 25 als Maske eine Arsen-Ionenimplantation unter Ionenimplantationsbedingungen einer Beschleunigungsspannung im Bereich von beispielsweise 100 bis 200 keV und einer Dosis im Bereich von beispielsweise 1 × 1015/cm2 bis 5 × 1015/cm2 durchgeführt. Anschließend wird nach dem Entfernen der Schutzlackmaske 25 ein Thermodiffusionsprozess im Bereich von 1000°C durchgeführt. Als Resultat davon wird die n-Emitterregion 16 in Kontakt mit dem Gate-Graben 13 auf der linken Seite in der Zeichnungsebene, mit dem die p-Kontaktregion 17 nicht in Kontakt ist, von einem Abschnitt der p-Kontaktregion 17 bis zu der Oberflächenschicht der p-Basisregion gebildet, wie in den 17(a) und 17(b) gezeigt.
  • Anschließend wird, wie in 18(a) gezeigt, der Isolierfilm 18 auf der vorderen Oberfläche des Halbleitersubstrats gebildet und der Kontaktöffnungsabschnitt 46 wird in dem Isolierfilm 18 gebildet. 18(a) ist eine Schnittansicht, die eine Schnittstruktur entlang einer Schnittlinie X-X' in der Ansicht des IGBT im Verlauf der Herstellung darstellt, der in 18(b) gezeigt ist. Genauer ausgedrückt wird, nachdem der Isolierfilm 18 aus BPSG (Bor-Phosphor-Silikatglas) oder dergleichen über dem gesamten Substrat abgeschieden wurde, der Kontaktöffnungsabschnitt 46 durch einen Fotolithographieschritt und anisotropes Ätzen gebildet.
  • Das Ziel der Bildung des Kontaktöffnungsabschnitts 46 ist es, die n-Emitterregion 16 und die p-Kontaktregion 17, die auf der vorderen Oberfläche des Halbleitersubstrats gebildet sind, mit der Metallelektrode (Emitterelektrode) 19 in Kontakt zu bringen, die auf der vorderen Oberfläche des Halbleitersubstrats gebildet ist. Indem der Kontaktöffnungsabschnitt 46 in dem Isolierfilm 18 gebildet wird, werden die n-Emitterregion 16 und die p-Kontaktregion 17 und die Emitterelektrode 19 in Kontakt gebracht. Die Gate-Elektrode 15 innerhalb des Gate-Grabens 13 wird mit dem Isolierfilm 18 abgedeckt.
  • Dabei ist die Öffnungsbreite des Kontaktöffnungsabschnitts 46 in Längsrichtung des Gate-Grabens 13 größer als die Länge der n-Emitterregion 16. Die Abmessung des Kontaktöffnungsabschnitts 46 kann so sein, dass beispielsweise die Öffnungsbreite des Kontaktöffnungsabschnitts 46 in Längsrichtung des Gate-Grabens 13 4,5 μm in Bezug auf eine 5,0 μm-Länge der n-Emitterregion 16 ist. Die Länge des Kontaktöffnungsabschnitts in seitlicher Richtung des Gate-Grabens 13 kann 2 μm betragen.
  • Nachfolgend wird durch Abscheidung eines nicht dargestellten Metallfilms aus Aluminium oder dergleichen auf der vorderen Oberfläche des Halbleitersubstrats unter Verwendung von Sputtern oder dergleichen, Musterbildung in einem Fotolithographieschritt und Legieren eine Emitterelektrodenschicht über der gesamten aktiven Region gebildet, welche die Emitterelektrode bildet. Ferner ist es auch bevorzugt, dass ein Passivierungsfilm (nicht dargestellt) auf der gesamten Chipoberfläche nach Erfordernis abgeschieden wird.
  • Ebenso wie die vorstehend beschriebenen Herstellungsschritte auf der vorderen Oberfläche des Halbleitersubstrats ist eine Bearbeitung der Rückseite der Halbleiteroberfläche erforderlich. Die Bildungsschritte auf der Rückseite des Halbleitersubstrats können in bisher bekannten Schritten durchgeführt werden. Beispielsweise erfolgen die Schritte wie folgt (in der Zeichnung nicht dargestellt). Das Halbleitersubstrat wird von der Rückseite des Halbleitersubstrats auf eine vorbestimmten Dicke (beispielsweise im Bereich von etwa 80 bis etwa 120 μm) geschliffen, was in Übereinstimmung mit der Durchbruchspannung bestimmt wird. Anschließend werden unter Verwendung von Ionenimplantation und Wärmebehandlung eine n-Pufferschicht (oder n-Feldstoppschicht) und eine p-Kollektorschicht auf der Rückseite des Halbleitersubstrats gebildet. Anschließend wird durch die Bildung einer Kollektorelektrode ein vertikales IGBT in der Wafer-Stufe vollendet.
  • Nachfolgend werden unter Verwendung von 19 bis 21 Vorteile beschrieben, die aufgrund der Eigenschaften des IGBT gemäß Arbeitsbeispiel 3 erzielt werden. 19 ist ein erläuterndes Diagramm, das elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigt. Die 20 und 21 sind Diagramme von Kennlinien, die elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 zeigen. 19(a) zeigt das Resultat der Untersuchung der Beziehungen zwischen der Graben-Teilung und der Durchbruchspannung des Graben-Gate-IGBT gemäß Arbeitsbeispiel 3. Die senkrechte Achse ist die Durchbruchspannung, die an dem idealen Durchbruchspannungswert des p-n-Übergangs normalisiert ist (idealer p-n-Übergang = 1). Ein FZ (Floating-Zone-) N-Substrat mit einem spezifischen Widerstand von 50 Ωcm und einer Dicke von 120 μm wird als das Halbleitersubstrat angewandt (n-Driftregion 11).
  • 19(b) zeigt schematisch die Schnittstruktur des IGBT, der angewandt wird, um das Resultat aus 19(a) zu erzielen. Der in 19(b) gezeigte IGBT ist eine FS-IGBT-Struktur, welche die n-Feldstoppregion 50 auf der Seite der Kollektorschicht des Halbleitersubstrats hat. In 19(a) ist eine Graben-Teilung 24 variierend zwischen beispielsweise 2 und 6 μm verändert, indem eine Breite 23 des Gate-Grabens 13 in seitlicher Richtung auf 0,8 μm festgelegt wird und eine Breite 48 der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens variierend geändert wird. Auch wird ein Verhältnis m:n zwischen der Tiefe des Gate-Grabens 13 und der Tiefe eines Abschnitts des Gate-Grabens 13 innerhalb der p-Basisregion 12 als 1:0,6 angenommen.
  • Wie aus dem in 19(a) gezeigten Resultat deutlich wird, wird festgestellt, dass die Durchbruchspannung mit schmäler werdender Graben-Teilung 24 ansteigt und sich an die ideale Durchbruchspannung des p-n-Übergangs annähert (wenn die senkrechte Achse in 19(a) 1 ist). Beim vorliegenden IGBT, nachdem kein Erfordernis zur Steigerung der Durchbruchspannung auf die ideale Durchbruchspannung vorliegt, wenn der spezifische Widerstand des Halbleitersubstrats 50 Ωcm und die Dicke 120 μm beträgt, ist der IGBT für den praktischen Einsatz beständig, vorausgesetzt, dass es möglich ist, eine gewisse vorbestimmte Durchbruchspannung oder höher bereitzustellen. Aus diesem Grund kann die Differenz zwischen einer Durchbruchspannung, die höher sein kann als eine bestimmte vorbestimmte Durchbruchspannung, und der vorbestimmten Durchbruchspannung an die Absenkung des spezifischen Widerstands des Halbleitersubstrats oder die Reduzierung der Dicke des endgültigen Halbleitersubstrats weitergegeben werden.
  • Die Absenkung des spezifischen Widerstands des Halbleitersubstrats bringt den Vorteil der Unterdrückung der Ausschaltvibrationen des IGBT. Ferner bringt die Reduzierung der Dicke des fertigen Halbleitersubstrats den Vorteil, eine Reduzierung der Durchlassspannung oder des Ausschalt-Leistungsverlusts oder von beidem zu ermöglichen, womit eine Verbesserung der Wechselbeziehung zwischen den beiden ermöglicht wird. Insbesondere bei einem FS-IGBT der 1200 V-Klasse ist es möglich, in derselben Weise ein Halbleitersubstrat mit einem spezifischen Widerstand von 45 Ωcm und einer Dicke von 115 μm anstelle eines Halbleitersubstrats mit einem spezifischen Widerstand von 50 Ωcm und einer Dicke von 120 μm zu verwenden, indem eine Struktur der vorderen Oberfläche mit einer Konfiguration angewandt wird, bei welcher die Graben-Teilung 24 3 μm oder weniger beträgt.
  • Die Reduzierung der Graben-Teilung 24 ist bei dem bisher bekannten IGBT schwierig. Wenn beispielsweise die Breite 23 des Gate-Grabens 13 in seitlicher Richtung 0,8 μm beträgt, muss die Breite der Mesa-Region 47 in der seitlichen Richtung des Gate-Grabens 2,2 μm sein, wenn eine Graben-Teilung 24 von 3 μm vorgesehen wird. Um jedoch die Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens in der Struktur der vorderen Oberfläche des bisher bekannten IGBT zu reduzieren, ist es erforderlich, eine teurere Belichtungsvorrichtung anzuwenden, mit der eine Mikroproduktion möglich ist, oder einen komplizierten Verarbeitungsschritt anzuwenden (beispielsweise den vorstehend beschriebenen Grabenkontakt), wie vorstehend in den zu lösenden Probleme beschrieben. Das heißt, dass der bisher bekannte IGBT so angelegt ist, dass, da der Mindestwert der Grabenteilung 24 5 μm ist, wenn keine Veränderung der Konstruktionsregeln vorliegt, der Mindestwert der Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens 4,2 μm beträgt.
  • Da es im Fall des IGBT gemäß Arbeitsbeispiel 3 jedoch ausreichend ist, dass die n-Emitterregion mit nur einem Gate-Graben in Kontakt ist, ist es möglich, die Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens zu reduzieren. Genauer ausgedrückt ist die Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens beim IGBT gemäß Arbeitsbeispiel 3 beispielsweise 2,7 μm, was im Bereich eines Drittels der Breite der Mesa-Region des bisher bekannten IGBT in seitlicher Richtung des Gate-Grabens liegt, und es ist möglich, die Grabenteilung 24 auf 3,5 μm zu reduzieren.
  • Tatsächlich ist es, da es auch möglich ist, dass die Breite der p-Kontaktregion 17 in seitlicher Richtung des Gate-Grabens geringfügig kleiner ist als die Breite der p-Kontaktregion 17 des bisher bekannten IGBT in seitlicher Richtung des Gate-Grabens, möglich, die Breite der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens über ein Drittel der Breite der Mesa-Region des bisher bekannten IGBT in seitlicher Richtung des Gate-Grabens hinaus weiter zu reduzieren. Aus diesem Grund ist bei dem IGBT gemäß Arbeitsbeispiel 3 eine Graben-Teilung 24 von 3 μm möglich, auch wenn keine Veränderung der Konstruktionsregeln vorliegt. Obgleich eine Beschreibung unter Verwendung eines Beispiels erfolgte, bei welchem die Graben-Teilung 24 3 μm beträgt, kann bei dem IGBT gemäß Arbeitsbeispiel 3 die Graben-Teilung 24 4 μm oder weniger betragen.
  • Der Grund dafür, dass es bevorzugt ist, dass die Graben-Teilung 24 4 μm oder weniger beträgt, liegt darin, dass in der Zeichnung, welche die Beziehung zwischen der Graben-Teilung 24 und der Durchbruchspannung zeigt, wie in 19 gezeigt ist, der Grad des Anstiegs der Durchbruchspannung in dem Bereich, in welchem die Grabenteilung 24 4 μm oder geringer ist, sanft ist. Dadurch, dass die Graben-Teilung 24 4 μm oder weniger beträgt, ist nicht nur die Durchbruchspannung hoch, sondern es ist auch möglich, dass eine Variation der Durchbruchspannung in Reaktion auf die fertiggestellte Länge der Graben-Teilung 24 schwach ist, was bedeutet, dass es möglich ist, eine große Änderung der Durchbruchspannung aufgrund eines Fehlers in der fertig gestellten Länge der Graben-Teilung 24 zu vermeiden, was vorteilhaft ist.
  • Ferner kann sich die Graben-Teilung 24 auch in geeigneter Weise in Übereinstimmung mit der Breite 23 des Gate-Grabens in seitlicher Richtung ändern. Beispielsweise sei angenommen, dass die Breite 23 des Gate-Grabens 13 in seitlicher Richtung 0,8 μm beträgt, wenn bei dem IGBT gemäß Arbeitsbeispiel 3 die Graben-Teilung 24 4 μm ist. Wenn dabei ein Wert der Breite 23 des Gate-Grabens 13 in seitlicher Richtung, geteilt durch die Grabenteilung 24, als γ genommen wird, ist γ 0,2. Wenn es möglich ist, unter Verwendung einer Herstellungsvorrichtung, wie etwa einer Belichtungsvorrichtung, die Breite 23 des Gate-Grabens 13 in seitlicher Richtung geringer als 0,8 μm auszuführen, ist es auch erforderlich, die Breite 48 der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens zu reduzieren.
  • Der Grund dafür, dass es erforderlich ist, die Breite 48 der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens auf diese Weise zu reduzieren, liegt darin, dass in dem Fall, dass das Verhältnis der Breite 48 der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens in Bezug auf die Graben-Teilung 24 zunimmt und γ größer als 0,2 wird, die Stärke des elektrischen Feldes im Bodenabschnitt des Gate-Grabens 13 zunehmen wird. Da es folglich ausreichend ist, dass γ mindestens 0,2 oder mehr ist, ist es möglich, die Breite 48 der Mesa-Region 47 in seitlicher Richtung des Gate-Grabens in Bezug auf die Graben-Teilung 24 beizubehalten oder zu reduzieren, indem auch in geeigneter Weise die Graben-Teilung 24 in Übereinstimmung mit der Breite 23 des Gate-Grabens in seitlicher Richtung geändert wird, und daher möglich, einen Abfall der Durchbruchspannung zu verhindern.
  • Beispielsweise ist es in dem Fall, dass die Breite 23 des Gate-Grabens 13 in seitlicher Richtung 1,5 μm beträgt, ausreichend, dass die Graben-Teilung 7,5 μm oder weniger beträgt, damit γ 0,2 oder mehr ist. Auch in dem Fall, dass die Breite 23 des Gate-Grabens 13 in seitlicher Richtung 0,5 μm beträgt, ist es ausreichend, dass die Graben-Teilung 24 2,5 μm oder niedriger ist, damit γ 0,2 oder mehr ist. Ferner ist es auch möglich, dass die Graben-Teilung 24 4 μm oder weniger, vorzugsweise 3 μm oder weniger beträgt, wie vorstehend beschrieben.
  • Nachfolgend werden die wechselseitigen Ausgleichs-Eigenschaften des IGBT gemäß Arbeitsbeispiel 3 beschrieben. 20 ist ein Diagramm von Kennlinien, welches die Beziehung zwischen der Durchlassspannung und dem Ausschalt-Leistungsverlust der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 zeigt. 20 zeigt ein Diagramm von Kenngrößen, in welchem die wechselseitigen Ausgleichs-Eigenschaften einer bekannten Durchlassspannung (eines Spannungsabfalls im Durchlasszustand) und eines Ausschalt-Leistungsverlusts (Ausschaltenergie) für den IGBT gemäß Arbeitsbeispiel 3 und für zwei Arten von bisher bekannten IGBT verglichen werden. Die Struktur des IGBT gemäß Arbeitsbeispiel 3 ist dergestalt, dass die Graben-Teilung 24 3 μm beträgt, während der spezifische Widerstand und die Dicke des Halbleitersubstrats 45 Ωcm bzw. 115 μm betragen (in 20 als das Arbeitsbeispiel dargestellt. Es ist in derselben Weise auch in den 21 und 40 als das Arbeitsbeispiel gezeigt).
  • Im Hinblick auf bisher bekannte IGBTs ist ein bisher bekannter IGBT dergestalt, dass die Graben-Teilung 3 μm beträgt, während der spezifische Widerstand und die Dicke des Halbleitersubstrats 45 Ωcm bzw. 115 μm betragen (nachfolgend als IGBT eines ersten bisher bekannten Beispiels bezeichnet und in 20 als erstes bisher bekanntes Beispiel gezeigt. Es ist in derselben Weise in den 21 und 40 als das erste bisher bekannte Beispiel gezeigt). Der andere bisher bekannte IGBT ist dergestalt, dass die Graben-Teilung 5 μm beträgt, während der spezifische Widerstand und die Dicke des Halbleitersubstrats 50 Ωcm bzw. 120 μm betragen (nachfolgend als IGBT des zweiten bisher bekannten Beispiels bezeichnet und in 20 als das zweite bisher bekannte Beispiel gezeigt).
  • Wie aus 20 deutlich wird, hat zuerst der IGBT des zweiten bisher bekannten Beispiels mit der Graben-Teilung von 5 μm einen Ausschaltverlust in Bezug auf die gleiche Durchlassspannung in einem Bereich, der im Vergleich mit den beiden anderen IGBTs (dem IGBT gemäß Arbeitsbeispiel 3 und dem IGBT des ersten bisher bekannten Beispiels) 30 bis 40% höher ist. Das heißt, dass die Kurve des wechselseitigen Ausgleichs am weitesten vom Ursprung der Koordinaten entfernen ist und die Eigenschaften des wechselseitigen Ausgleichs die schlechtesten sind. Es ist zu erkennen, dass bei dem IGBT gemäß Arbeitsbeispiel 3 die Kurve der Eigenschaften des wechselseitigen Ausgleichs jedoch im Bereich von 10% näher am Ursprung für den Ausschaltverlust als der IGBT des ersten bisher bekannten Beispiels mit derselben Graben-Teilung (3 μm) liegt. Das heißt, dass der IGBT gemäß der Erfindung den Vorteil der Reduzierung des elektrischen Verlusts stärker als bisher bekannte IGBTs erzielt.
  • Ferner ist es im Fall derselben Graben-Teilung (3 μm) erforderlich, eine kostenaufwändigere Halbleitervorrichtung, Halbleiterverarbeitung und dergleichen anzuwenden, um den IGBT des ersten bisher bekannten Beispiels herzustellen, als es für den IGBT gemäß der Erfindung (beispielsweise den IGBT gemäß Arbeitsbeispiel 3) erforderlich ist. Das heißt, dass die Verarbeitungskosten des IGBT gemäß dem ersten bisher bekannten Beispiel ansteigen. Bei dem IGBT gemäß der Erfindung wird jedoch der Vorteil erzielt, dass der elektrische Verlust reduziert wird, ohne die Verarbeitungskosten zu erhöhen. Aus den vorstehend beschriebenen Gründen ist nicht nur der elektrische Verlust bei dem IGBT gemäß der Erfindung geringer als bei bisher bekannten IGBTs, sondern es ist auch möglich, den IGBT gemäß der Erfindung zu niedrigeren Chipkosten bereitzustellen.
  • Nachfolgend werden Einschaltkenngrößen des IGBT gemäß Arbeitsbeispiel 3 beschrieben. 21 ist ein Diagramm von Kennlinien, das die Ausschalt-Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 zeigt. 21(a) und 21(b) zeigen Beispiele von Einschalt-Wellenformen unter Bedingungen induktiver Last für den IGBT gemäß Arbeitsbeispiel 3 (das Arbeitsbeispiel) und den bisher bekannten IGBT mit der Graben-Teilung von 3 μm (das erste bisher bekannte Beispiel). 21(a) zeigt Einschalt-Wellenformen in einer früheren Einschaltphase, während 21(b) Einschalt-Wellenformen in einer späteren Einschaltphase zeigt.
  • In 21(a) sind eine Kollektorspannung VCE (Kollektorspannung) und ein Kollektorstrom IC (Kollektorstrom) auf der senkrechten Achse an der linken Seite gezeigt, während eine Gate-Spannung VGE (Gate-Spannung) auf der senkrechten Achse auf der rechten Seite gezeigt ist. In 21(b) ist die Kollektorspannung VCE (Kollektorspannung) auf der senkrechten Achse auf der linken Seite gezeigt, während die Gate-Spannung VGE (Gate-Spannung) auf der senkrechten Achse auf der rechten Seite gezeigt ist.
  • Bei dem IGBT gemäß Arbeitsbeispiel 3 wird eine Veränderungsrate des Einschaltstroms (di/dt) beim Einschalten gering gehalten, wie 21(a) zeigt. Aus diesem Grund ist ein Einschalt-Spitzenstrom auch klein und es gibt eine weiche Einschalt-Wellenform. Hierin bedeutet ein weiches Einschalten, dass die Veränderungsrate des Einschaltstroms (di/dt) und der Einschalt-Spitzenstrom klein sind. Bei dem IGBT des ersten bisher bekannten Beispiels steigt die Veränderungsrate des Einschaltstroms (di/dt) beim Einschalten steil an und der Einschalt-Spitzenstrom ist ebenfalls hoch, was eine so genannte harte Einschalt-Wellenform bildet.
  • Dieser Art der Einschaltcharakteristik des IGBT hat einen Effekt auf die Charakteristik einer Freilaufdiode (FWD) am gegenüberliegenden Arm. Das heißt, wenn ein IGBT gemäß Arbeitsbeispiel 3 angewandt wird, hat die FWD eine weiche Erholung, während bei der Anwendung des IGBT gemäß dem ersten bisher bekannten Beispiel die FWD eine harte Erholung hat. Dabei bedeutet eine weiche Erholung, dass ein umgekehrter Erholungsspitzenstrom (dessen absoluter Wert praktisch gleich ist wie der des Einschalt-Spitzenstroms) klein ist und eine zeitliche Stromveränderungsrate, wenn der Strom anschließend abnimmt, ebenfalls klein ist. Ferner bedeutet eine weiche Erholung, dass ein Überschwingen der Anoden-Kathoden-Spannung ebenfalls klein ist.
  • Eine harte Erholung ist ein umgekehrtes Erholungsphänomen, das diesen Tendenzen entgegengesetzte Tendenzen bezeichnet. Allgemein ausgedrückt ist, je härter die FWD-Erholung ist, das Auftreten der Zerstörung oder eines Wellenform-Schwingungsphänomens umso wahrscheinlicher, was bedeutet, dass eine weiche Erholung wünschenswert ist. Wenn man diesen Punkt berücksichtigt, ist zu erkennen, dass es bevorzugt ist, dass der IGBT gemäß Arbeitsbeispiel 3 angewandt wird. Selbstverständlich wurde der gleiche weiche Erholungseffekt der FWD für die IGBTs gemäß den anderen Arbeitsbeispielen der Erfindung bestätigt, sowie für den IGBT gemäß Arbeitsbeispiel 3.
  • Nachfolgend werden Gründe für die Verbesserung der Einschaltcharakteristik des IGBT gemäß der Erfindung angeführt. Der Grund dafür, dass die Einschalt-Wellenform des IGBT gemäß der Erfindung (beispielsweise des IGBT gemäß Arbeitsbeispiel 3) eine weichere Wellenform ist als die des bisher bekannten IGBT (beispielsweise des IGBT des ersten bisher bekannten Beispiels) liegt in dem Unterschied zwischen den Verhältnissen (nachfolgend als Cies/Cres-Verhältnis bezeichnet) zwischen der Fläche (Cies) der p-Basisregion, die mit der Gate-Grabenseitenwand in Kontakt ist, und der Fläche (Cres) der n-Region (hauptsächlich der n-Driftregion) ausschließlich der Emitterregion, die mit der Gate-Grabenseitenwand in Kontakt ist.
  • In einer Periode der früheren Einschaltphase, bei welcher der Kollektorstrom IC ansteigt, fließt ein Lochstrom in den Bereich, in welchem die n-Region (hauptsächlich die n-Driftregion) ausschließlich der n-Emitterregion 16 mit der Gate-Graben-Seitenwand in Kontakt ist. Als Resultat davon steigt das Potenzial des Bereichs, in welchen die Löcher fließen, an. Das Ausmaß, um welches das Potenzial ansteigt, ist größer als das Ausmaß, um welches das Gate-Potenzial ansteigt. Als Resultat davon wird eine Ladungsmenge Q, mit welcher die Gate-Elektrode bedingt durch die Zunahme des Gate-Potenzials geladen wird, durch folgende Gleichung (1) ausgedrückt.
  • (Ausdruck 1)
    • Q = COXV (1)
  • Hier bezeichnet COX das Volumen des Gate-Oxidfilms, während V die Spannung darstellt. Berücksichtigt man, dass COX zeitlich konstant ist, wenn beide Seiten von Gleichung (1) nach der Zeit differenziert werden und I = dQ/dt und d(COXV)/dt = Cox(dV/dt) in die differenzierte Gleichung substituiert werden, erhält man die folgende Gleichung (2).
  • (Ausdruck 2)
    • I = COX(dV/dt) (2)
    • Das bedeutet, dass ein von der Potenzialveränderung verursachter Verschiebestrom in die Gate-Elektrode fließt. Da der Verschiebestrom dergestalt arbeitet, dass er einen MOS-Kanal öffnet, ist es umso wahrscheinlicher, dass die Gate-Spannung ansteigt, je kleiner das Cies/Cres-Verhältnis des IGBT ist. Das hat zur Folge, dass dV/dt in Gleichung (2) ansteigt. Das heißt, dass dann, wenn das Cies/Cres-Verhältnis abnimmt, der Anstieg der Gate-Spannung VGE unterdrückt wird. Ein IGBT nutzt allgemein die Strombegrenzungsfunktion des MOS-Gates, die den Sättigungsstromwert des IGBT steuert, um die Kurzschlussfähigkeit zu erfüllen. Ein Sättigungsstromwert Isat wird durch folgende Gleichung (3) ausgedrückt.
  • (Ausdruck 3)
  • Isat = [μnsCOXZ/{2(1 – αpnp)LCH}](VG – Vth)2 (3)
  • Hier bezeichnet μns die Elektronen-Oberflächenmobilität, Z die Gesamtbreite des Emitters, αpnp die Stromverstärkungsrate, LCH die Gesamt-Kanallänge, VG die Gate-Spannung und Vth einen Schwellenwert. Um einen konstanten Sättigungsstrom zu haben, um keine Veränderung der anderen elektrischen Kenngrößen zu verursachen (Durchlassspannung, Ausschalt-Leistungsverlust und dergleichen), ist es erforderlich, dass die Gesamt-Kanallänge LCH und der Gate-Schwellenwert Vth konstant sind und dass die Gesamtbreite des Emitters Z konstant ist.
  • Wenn die Bedingungen für Gleichung (3) auf den IGBT gemäß der Erfindung angewandt werden und keine Veränderung der elektrischen Kenngrößen des bisher bekannten IGBT verursacht wird, ist die Fläche der n-Emitterregion 16 (annähernd gleich der Fläche des Inversionsschichtkanals) in der gesamten aktiven Region das Zweifache wie bei dem bisher bekannten IGBT. Aufgrund dessen ist dann, wenn das Verhältnis (Cies/Cres-Verhältnis) zwischen der Eingangskapazität (Cies) und der Rückkopplungskapazität (Cres) als β angenommen wird, β in dem IGBT gemäß der Erfindung im Vergleich zu β in dem bisher bekannten IGBT annähernd zweimal so hoch und es ist effektiv möglich, Cres praktisch um die Hälfte zu reduzieren.
  • Die Reduzierung von β, das das Cies/Cres-Verhältnis ist, hat gute Auswirkungen auf die Einschalt-Wellenform. Eine davon ist, dass, da es möglich ist, den in die Gate-Elektrode fließenden Strom in Gleichung (2) zu unterdrücken, der Anstieg der Gate-Spannung VGE unterdrückt wird. Eine weitere ist, dass es möglich ist, den Trog der Kollektorspannung VCE in der späteren Einschaltphase zu beschleunigen. Wie 21(b) zeigt, nimmt die Kollektorspannung VCE des IGBT gemäß Arbeitsbeispiel 3 schneller ab und nähert sich rasch einem stetigen Durchlasszustand. Der Grund dafür ist, dass, wie durch die in 21(b) gezeigte Gate-Spannung (VGE) ausgedrückt, die Millerperiode des IGBT gemäß Arbeitsbeispiel 3 rascher beendet ist als die des IGBT des ersten bisher bekannten Beispiels und die Gate-Spannung VGE sich 15 V annähert, was die Ansteuerspannung ist.
  • Die Millerperiode ist von dem Cres des IGBT abhängig. Daher ist die rasche Beendigung des Einschaltens ein Vorteil, der dadurch bedingt ist, dass β in dem IGBT gemäß der Erfindung kleiner ist als β in dem bisher bekannten IGBT. Das heißt, dass der Vorteil der Reduzierung von β in dem IGBT gemäß der Erfindung ein Vorteil ist, der dadurch erzielt wird, dass es möglich ist, die Fläche der Kontaktregion in dem Bereich zu reduzieren, in welchem die n-Region (hauptsächlich die n-Driftregion) ausschließlich der n-Emitterregion mit der Seitenwand des Gate-Grabens in Kontakt ist.
  • Nachfolgend wird die Ausschaltfähigkeit des IGBT gemäß Arbeitsbeispiel 3 beschrieben. 40 ist ein Diagramm von Kennlinien, das elektrische Eigenschaften der Halbleitervorrichtung gemäß Arbeitsbeispiel 3 der Erfindung zeigen. 40 zeigt einen Vergleich der Ausschaltfähigkeit unter induktiven Lastbedingungen für den IGBT gemäß Arbeitsbeispiel 3 (das Arbeitsbeispiel) und den bisher bekannten IGBT mit der Graben-Teilung von 3 μm (das erste bisher bekannte Beispiel). Die Ausschaltfähigkeit ist der höchste Kollektorstromwert, bei welchem das Ausschalten bei einer bestimmten Leistungsquellenspannung möglich ist (in 40 als maximaler Ausschalt-Stromwert gezeigt: Ausschalt-Stromkapazität).
  • Sowohl bei dem IGBT gemäß Arbeitsbeispiel 3 als auch dem IGBT des ersten bisher bekannten Beispiels ist die Gate-Spannung 15 V, die Leistungsquellenspannung 600 V und die schwebende Induktivität ist 80 nH. Wie 40 zeigt, wird festgestellt, dass der IGBT gemäß Arbeitsbeispiel 3 das 1,2-fache oder mehr an Strom unterbrechen kann als der IGBT des ersten bisher bekannten Beispiels. Der Vorteil des IGBT gemäß Arbeitsbeispiel 3 ist, wie vorstehend beschrieben, dass der sich in dem Bodenabschnitt des Gate-Grabens ansammelnde Lochstrom entspannt wird, so dass die elektrische Feldstärke in dieser Region unterdrückt wird, wenn der IGBT ausgeschaltet wird.
  • Arbeitsbeispiel 4
  • Nachfolgend wird unter Verwendung von 22 der IGBT gemäß Arbeitsbeispiel 4 der Erfindung beschrieben. 22 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 4 der Erfindung zeigt. Eine Veränderung in dem IGBT gemäß Arbeitsbeispiel 4 in Bezug auf die früher beschriebene Grundstruktur der Erfindung liegt darin, dass die Anzahl der p-Basisregionen 12 in der Periode der n-Emitterregion 16, die mit dem Gate-Graben 13 auf der linken und auf der rechten Seite abwechselnd in Kontakt ist, verdoppelt ist. Das heißt, dass von vier p-Basisregionen 12, die Längsrichtung des Gate-Grabens über die n-Driftregion 11 in einer Mesa-Region angeordnet sind, die n-Emitterregion 16 in einer ersten p-Basisregion 12 mit dem Gate-Graben 13 auf der linken Seite in Kontakt gebracht wird, und die n-Emitterregion 16 in einer zweiten p-Basisregion 12, die der p-Basisregion 12 in der Längsrichtung benachbart ist, mit dem Gate-Graben auf der linken Seite in Kontakt gebracht wird. Ferner wird die n-Emitterregion 16 in einer dritten p-Basisregion 12, die der zweiten p-Basisregion 12 benachbart ist, mit dem Gate-Graben 13 auf der rechten Seite in Kontakt gebracht, und die n-Emitterregion 16 in einer vierten p-Basisregion 12, die der dritten p-Basisregion 12 benachbart ist, wird mit dem Gate-Graben 13 auf der rechten Seite in Kontakt gebracht. Aus diesem Grund ist die lange Periode der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 4 eine Abmessung, in welcher viermal die Länge der p-Basisregion 12 in Längsrichtung des Gate-Grabens und dreimal die Länge der n-Driftregion 11 in Längsrichtung des Gate-Grabens zwischen in Längsrichtung des Gate-Grabens benachbarten p-Basisregionen 12 zusammenaddiert werden. Die kurze Periode der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 4 ist gleich der kurzen Periode derjenigen des IGBT gemäß Arbeitsbeispiel 3.
  • Folglich ist, da die vier p-Basisregionen 12, die in einer Mesa-Region 47 in Längsrichtung des Gate-Grabens ausgerichtet sind, in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 4 enthalten sind, die Gesamtanzahl der p-Basisregionen 12 in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 4 vier. Auch mit dieser Art der Konfiguration der Zelleneinheit 42 ist es möglich, denselben Vorteil wie bei dem IGBT gemäß Arbeitsbeispiel 1 zu erzielen. Ferner können drei oder mehr p-Basisregionen 12 in der Periode der n-Emitterregion 16 sein, die mit den Gate-Gräben 13 auf der rechten und der linken Seite abwechselnd in Kontakt sind.
  • Arbeitsbeispiel 5
  • Nachfolgend wird der IGBT gemäß Arbeitsbeispiel 5 der Erfindung als eine bevorzugte Ausführungsform beschrieben. 23 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 5 der Erfindung zeigt. 23 ist eine Draufsicht des Falles, in welchem die in 3(a) gezeigten Strukturen der Anordnung auf einer Seite periodisch angeordnet sind. Wie 23 zeigt, ist der IGBT gemäß Arbeitsbeispiel 5 ein IGBT mit einer Struktur mit einseitiger Anordnung. Durch Verwendung eines IGBT mit einer Struktur mit einseitiger Anordnung ist die lange Periode der Zelleneinheit des IGBT gemäß Arbeitsbeispiel 5 eine Abmessung, in welcher jeweils die Länge der p-Basisregion 12 in Längsrichtung des Gate-Grabens und der Abstand zwischen in Längsrichtung des Gate-Grabens benachbarten p-Basisregionen 12 zusammenaddiert werden. Die kurze Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 5 ist gleich der kurzen Periode derjenigen des IGBT gemäß Arbeitsbeispiel 3. Aus diesem Grund ist eine p-Basisregion 12 in der Zelleneinheit 42. Da die n-Emitterregion 16 mit einer Seitenwand der beiden Seitenwände des von den Mesa-Regionen 47 sandwichartig eingeschlossenen Gate-Grabens 13 nicht in Kontakt ist, ist stets in jedem Gate-Graben 13 eine Seitenwand vorhanden, in welcher kein Inversionsschichtkanal gebildet ist.
  • 24 ist eine Draufsicht, die schematisch die Strompfade der in 23 gezeigten Halbleitervorrichtung zeigt. 24 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstroms, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, schematisch in der Draufsicht des in 23 gezeigten IGBT gemäß Arbeitsbeispiel 5 dargestellt sind. Wie 24 zeigt, ist in dem IGBT gemäß Arbeitsbeispiel 5 die Region 41, in welcher sich Lochströme sammeln, in Längsrichtung des Gate-Grabens 13 durch die Region 43, in welcher der Lochstrom geringfügig ist, geteilt, aber die Region 41, in welcher sich Lochströme sammeln, ist in seitlicher Richtung des Gate-Grabens 13 in derselben Weise wie in dem IGBT gemäß Arbeitsbeispiel 3 zusammenhängend gebildet. Infolgedessen werden dieselben Vorteile (Verstärkung des IE-Effekts, Verteilung der elektrischen Feldstärke beim Ausschalten und Unterdrückung der positiven Rückkopplung derselben und dergleichen) wie bei dem IGBT gemäß Arbeitsbeispiel 3 erzielt.
  • Arbeitsbeispiel 6
  • Nachfolgend wird unter Verwendung von 25 und 26 der IGBT gemäß Arbeitsbeispiel 6 beschrieben, der ein modifiziertes Beispiel des IGBT gemäß Arbeitsbeispiel 5 der Erfindung darstellt. 25 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 6 der Erfindung zeigt. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 6 gegenüber dem IGBT gemäß Arbeitsbeispiel 5 ist, dass die linke und rechte Seite des Gate-Grabens 13 in der Zeichnungsebene, mit welchen die n-Emitterregion 16 in Kontakt ist, in benachbarten Mesa-Regionen 47 umgekehrt ist.
  • Wie 25 zeigt, ist die kurze Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 6 eine Länge, in welcher jeweils die zweifache Breite der p-Basisregion 12 in seitlicher Richtung des Gate-Grabens und die Breite des Gate-Grabens 13 in seitlicher Richtung zusammenaddiert sind. Die lange Periode der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 6 ist gleich der langen Periode derjenigen des IGBT gemäß Arbeitsbeispiel 5. Das heißt, dass die Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 6 als Struktureinheit eine Struktur hat, in welcher zwei der Zelleneinheiten des IGBT gemäß Arbeitsbeispiel 5 in seitlicher Richtung des Gate-Grabens einander benachbart angeordnet werden. Aus diesem Grund sind insgesamt zwei p-Basisregionen 12 in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 2 enthalten.
  • 26 ist eine Draufsicht, die schematisch die Strompfade der in 25 gezeigten Halbleitervorrichtung zeigt. 26 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstroms, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, schematisch in der Draufsicht des in 25 gezeigten IGBT gemäß Arbeitsbeispiel 6 dargestellt sind. Wie 26 zeigt, ist in dem IGBT gemäß Arbeitsbeispiel 6 die Region 41, in welcher sich Lochströme sammeln, sowohl in Längsrichtung als auch in seitlicher Richtung des Gate-Grabens 13 durch die Region 43 geteilt, in welcher der Lochstrom geringfügig ist. Aufgrund dessen ist der Grad der Verstärkung des IE-Effekts in dem IGBT gemäß Arbeitsbeispiel 6 im Vergleich zu demjenigen in dem IGBT gemäß Arbeitsbeispiel 5 geringfügig schwächer. In dem IGBT gemäß Arbeitsbeispiel 6 ist jedoch die Graben-Teilung des Gate-Grabens 13 im Vergleich zu derjenigen bei den bisher bekannten IGBT kurz und die Fläche des Inversionsschichtkanals in der aktiven Region liegt ebenfalls im Bereich der doppelten Größe. Als Resultat ist die Durchlassspannung niedriger als bei den bisher bekannten IGBT. Auch sind die Vorteile der Verteilung der elektrischen Feldstärke beim Ausschalten und der Unterdrückung der positiven Rückkopplung bei dem IGBT gemäß Arbeitsbeispiel 6 gleich denjenigen bei dem IGBT gemäß Arbeitsbeispiel 5.
  • Arbeitsbeispiel 7
  • Nachfolgend wird unter Verwendung von 27 und 28 der IGBT gemäß Arbeitsbeispiel 7 beschrieben, der ein Modifizierungsbeispiel des IGBT gemäß Arbeitsbeispiel 5 der Erfindung ist. 27 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 7 der Erfindung zeigt. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 7 gegenüber dem IGBT gemäß Arbeitsbeispiel 5 liegt darin, dass die p-Basisregionen 12 in einer Schachbrettmusterform angeordnet sind, in welcher die p-Basisregionen 12 in benachbarten Mesa-Regionen 47 abwechselnd angeordnet sind. Aufgrund dessen ist in der Zelleneinheit 42 des IGBT gemäß Arbeitsbeispiel 7 die in einer bestimmten Mesa-Region 47 angeordnete p-Basisregion 12 so angeordnet, dass sie der n-Driftregion 11 der Mesa-Region 47 benachbart ist, die der Mesa-Region 47 über den Gate-Graben 13 benachbart ist, wie 27 zeigt.
  • 28 ist eine Draufsicht, die schematisch die Strompfade der in 27 gezeigten Halbleitervorrichtung zeigt. 28 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstroms und die Region 41, in welcher sich Lochströme sammeln, schematisch in der Draufsicht des in 27 gezeigten IGBT gemäß Arbeitsbeispiel 7 dargestellt sind. Wie 28 zeigt, ist die Region 41, in welcher sich Lochströme sammeln, sowohl in Längsrichtung als auch in seitlicher Richtung des Gate-Grabens 13 gleichmäßig verteilt.
  • Das heißt, dass, da in dem IGBT gemäß Arbeitsbeispiel 7 keine Region gebildet ist, in welcher der Lochstrom geringfügig ist, die Region 41, in welcher sich Lochströme sammeln, nicht durch eine Region geteilt ist, in welcher der Lochstrom geringfügig ist. Aufgrund dessen wird derselbe Vorteil der Verstärkung des IE-Effekts bei dem IGBT gemäß Arbeitsbeispiel 7 wie bei dem IGBT gemäß Arbeitsbeispiel 1 erzielt, was zur Folge hat, dass eine ausreichend kleine Durchlassspannung erreicht wird. Auch die Vorteile der Verteilung der elektrischen Feldstärke beim Ausschalten und des Unterdrückens der positiven Rückkopplung sind bei dem IGBT gemäß Arbeitsbeispiel 7 gleich wie bei dem IGBT gemäß Arbeitsbeispiel 1.
  • Arbeitsbeispiel 8
  • Nachfolgend wird unter Verwendung von 29 und 30 der IGBT gemäß Arbeitsbeispiel 8 beschrieben, der ein Modifizierungsbeispiel des IGBT gemäß Arbeitsbeispiel 7 der Erfindung ist. 29 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 8 der Erfindung zeigt. Ein Unterschied des IGBT gemäß Arbeitsbeispiel 8 gegenüber dem IGBT gemäß Arbeitsbeispiel 7 liegt darin, dass der rechte und der linke Gate-Graben 13 in der Zeichnungsebene, mit welchen die n-Emitterregion 16 in benachbarten Mesa-Regionen 47 in Kontakt ist, umgekehrt sind. Wie 29 zeigt, sind in der Zelleneinheit 42 gemäß Arbeitsbeispiel 8 die in den über den Gate-Graben 13 benachbarten Mesa-Regionen 47 angeordneten n-Emitterregionen 16 in einer Mesa-Region 47 mit dem linksseitigen Gate-Graben 13 in Kontakt und in der anderen Mesa-Region 47 dem rechtsseitigen Gate-Graben 13.
  • 30 ist eine Draufsicht, die schematisch die Strompfade der in 29 gezeigten Halbleitervorrichtung zeigt. 30 ist eine Draufsicht, in der der Fluss 40 eines in einem Durchlasszustand des Gates fließenden Lochstroms, die Region 41, in welcher sich Lochströme sammeln, und die Region 43, in welcher der Lochstrom geringfügig ist, schematisch in der Draufsicht des in 29 gezeigten IGBT gemäß Arbeitsbeispiel 8 dargestellt sind. Wie 30 zeigt, ist in dem IGBT gemäß Arbeitsbeispiel 8 die Region 41, in welcher sich Lochströme sammeln, in seitlicher Richtung des Gate-Grabens 13 durch die Region 43 geteilt, in welcher der Lochstrom geringfügig ist. Die Region 41, in welcher sich Lochströme sammeln, ist jedoch in Längsrichtung des Gate-Grabens 13 durchgehend gebildet.
  • Diese Art der Verteilung der Region 41, in welcher sich Lochströme sammeln, und der Region 43, in welcher der Lochstrom geringfügig ist, in dem IGBT gemäß Arbeitsbeispiel 8 ist ähnlich derjenigen in den bisher bekannten IGBT. In dem IGBT gemäß Arbeitsbeispiel 8 ist jedoch die Graben-Teilung des Gate-Grabens 13 im Vergleich zu derjenigen bei dem bisher bekannten IGBT kurz und die Fläche des Inversionsschichtkanals in der aktiven Region liegt ebenfalls im Bereich der doppelten Größe. Als Folge davon ist die Durchlassspannung niedriger als bei dem bisher bekannten IGBT.
  • Auch die elektrische Feldstärke und ihre positive Rückkopplung werden bei dem IGBT gemäß Arbeitsbeispiel 8 wesentlich stärker unterdrückt als bei dem herkömmlichen IGBT, wenn der IGBT ausgeschaltet wird. Der Grund dafür liegt darin, dass die Region 43, in welcher der Lochstrom geringfügig ist, in dem Gate-Graben 13 (jedem zweiten) gebildet ist anstatt in der p-Basisregion 12. Das heißt, obgleich die Region 41, in welcher sich die Lochströme sammeln, in jedem Gate-Graben 13 in dem bisher bekannten IGBT gebildet ist, ist die Region 41, in welcher sich Lochströme sammeln, in dem IGBT gemäß Arbeitsbeispiel 8 in jedem zweiten Gate-Graben gebildet. Als Resultat davon wird die Lochkonzentration in dem IGBT gemäß Arbeitsbeispiel 8 reduziert und die Verstärkung der elektrischen Feldstärke in dem Bodenabschnitt des Gate-Grabens 13 durch die Löcher wird unterdrückt.
  • Hierin werden Unterschiede zwischen der Durchlassspannung in dem IGBT gemäß Arbeitsbeispiel 8 und jener in dem IGBT gemäß Arbeitsbeispiel 7, Arbeitsbeispiel 8 und dem IGBT gemäß Arbeitsbeispiel 1 beschrieben. 31 ist ein Diagramm von Kennlinien, das die elektrischen Eigenschaften der Halbleitervorrichtungen gemäß den Arbeitsbeispielen 1, 7 und 8 der Erfindung zeigt. 31 ist eine Kurve (I-V-Kurve) der Durchlassspannung (Kollektorspannung) und des Kollektorstroms (Kollektorstromdichte) in den IGBTs gemäß den drei Arbeitsbeispielen 1, 7 und 8. In 31 ist die I-V-Kurve des IGBT gemäß Arbeitsbeispiel 1 durch eine durchgezogene Linie (abwechselnde Anordnung) angegeben. Die I-V-Kurve des IGBT gemäß Arbeitsbeispiel 7 ist durch eine gestrichelte Linie angegeben (einseitige Anordnung 2). Die I-V-Kurve des IGBT gemäß Arbeitsbeispiel 8 ist durch eine punktierte Linie angegeben (einseitige Anordnung 1).
  • Von den IGBTs gemäß den Arbeitsbeispielen 1, 7 und 8 ist derjenige mit der niedrigsten Durchlassspannung der IGBT gemäß Arbeitsbeispiel 1. Auch ist, obgleich die Durchlassspannungen des IGBT gemäß Arbeitsbeispiel 7 und des IGBT gemäß Arbeitsbeispiel 8 ähnlich sind, die Durchlassspannung des IGBT gemäß Arbeitsbeispiel 7 niedriger als die Durchlassspannung des IGBT gemäß Arbeitsbeispiel 8. Der Grund dafür, dass die Durchlassspannung des IGBT gemäß Arbeitsbeispiel 7 höher ist als die des IGBT gemäß Arbeitsbeispiel 1, liegt darin, dass kein Inversionsschichtkanal an einer Seitenwand der Seitenwände des Gate-Grabens 13 in jedem Gate-Graben 13 gebildet wird.
  • Das heißt, dass das Ausmaß der Lochansammlung in der Verteilung der Region 41, in welcher sich Lochströme sammeln, bei dem IGBT gemäß Arbeitsbeispiel 7, die schematisch in 28 gezeigt ist, schwächer ist als in der Verteilung der Region, in welcher sich Lochströme sammeln, bei dem IGBT gemäß Arbeitsbeispiel 1. Aufgrund dessen ist es, wenn überhaupt, bevorzugt, dass die Art, in welcher die n-Emitterregion 16 mit dem Gate-Graben 13 in Kontakt ist, so ist, dass sie mit dem linken und dem rechten Gate-Graben 13 abwechselnd in Kontakt ist (beispielsweise der IGBT gemäß Arbeitsbeispiel 1). Selbstverständlich entsteht dann, wenn die n-Emitterregion 16 mit dem Gate-Graben 13 auf einer Seite auch in Kontakt ist, wie bei den IGBTs gemäß Arbeitsbeispiel 7 und 8, ein bevorzugterer Funktionsvorteil als bei dem bisher bekannten IGBT.
  • Arbeitsbeispiel 9
  • Unter Verwendung von 32 folgt eine Beschreibung des IGBT gemäß Arbeitsbeispiel 9. 32 ist eine Draufsicht, die Hauptabschnitte der Halbleitervorrichtung gemäß Arbeitsbeispiel 9 der Erfindung zeigt. Der IGBT gemäß Arbeitsbeispiel 9 wird an IGBTs gemäß allen bisher beschriebenen Arbeitsbeispielen der Erfindung angewandt. Der IGBT gemäß Arbeitsbeispiel 9 kann eine Struktur haben, bei welcher die p-Kontaktregion 17 mit dem Gate-Graben 13b in Kontakt ist, wie in 32(a) gezeigt, oder kann eine Struktur haben, bei welcher die p-Kontaktregion 17 von dem Gate-Graben 13b durch eine geringfügige Abstandsregion 45 beanstandet ist, wie in 32(b) gezeigt.
  • Mit jeder Struktur der in 32(a) and 32(b) gezeigten Strukturen des IGBT gemäß Arbeitsbeispiel 9 werden die Arten von verschiedenen Vorteilen erzielt, die vorstehend bei Verwendung der IGBTs gemäß den Arbeitsbeispielen der Erfindung beschrieben wurden. Insbesondere mit der Struktur, bei welcher die p-Kontaktregion 17 mit dem Gate-Graben 13b in Kontakt ist, wie in 32(a) gezeigt, wird der Vorteil des Abziehens von Löchern beim Ausschalten (die von der p-Basisregion durch die p-Kontaktregion 17 zu der Emitterelektrode austretenden Löcher) ohne weiteres erzielt.
  • Das heißt, dass, da ein geringfügiges Ausmaß an Widerstand in der Abstandsregion 45 der p-Kontaktregion 17 mit der Struktur erzeugt wird, in welcher die p-Kontaktregion 17 von dem Gate-Graben 13b beanstandet ist, wie in 32(b) gezeigt, das Verhältnis der auf den Gate-Graben 13b zusteuernden Löcher geringfügig abnimmt. Die in 32(a) gezeigte Struktur, bei welcher die p-Kontaktregion 17 in Kontakt mit dem Gate-Graben 13b ist, ist bevorzugt, da dann, wenn das Ausmaß des in der Abstandsregion 45 der p-Kontaktregion 17 und des Gate-Grabens 13b erzeugten Widerstands nicht existiert, die Latch-up-Fähigkeit geringfügig zunimmt.
  • Für die IGBTs gemäß den bisherigen Arbeitsbeispielen wurde ein Fall beschrieben, bei welchem die Nennspannung 1200 V ist, aber ohne Einschränkung darauf werden diese Vorteile auch mit anderen Nennspannungen erzielt, beispielsweise 600 V, 1700 V, 3300 V oder 6500 V. Insbesondere verursacht, da der spezifische Widerstand des Halbleiters hoch ist (100 Ωcm oder mehr) mit einer so genannten hohen Durchbruchspannungsklasse von 3300 V oder mehr, eine Zunahme der Lochkonzentration beim Ausschalten direkt eine Erhöhung der elektrischen Feldstärke. Daher ist die Verwendung des IGBT gemäß der Erfindung bevorzugter, da Regionen, in welchen sich Lochströme sammeln, gleichmäßig verteilt sind und es möglich ist, insbesondere im Bodenabschnitt des Gate-Grabens, die Zunahme der elektrischen Feldstärke beim Ausschalten zu unterdrücken.
  • Industrielle Anwendbarkeit
  • Wie vorstehend beschrieben ist die Halbleitervorrichtung gemäß der Erfindung insbesondere in einer Halbleitervorrichtung mit isoliertem Gate (IGBT) nützlich, die in einer Leistungswandlervorrichtung oder dergleichen verwendet wird.
  • Bezugszeichenliste
    • 11
    n-Driftregion
    12, 12a, 12b, 12c
    p-Basisregion
    13, 13a, 13b, 13c
    Gate-Graben
    14
    Gate-Oxidfilm
    14a
    Abschirmungsoxidfilm
    15
    Gate-Elektrode
    16, 16a, 16b, 16c
    n-Emitterregion
    17, 17a, 17b
    p-Kontaktregion
    18
    Isolierfilm
    19
    Emitterelektrode
    22
    Kollektorelektrode
    23
    Gate-Grabenbreite
    24
    Graben-Teilung
    25
    Schutzlackmaske
    30
    Oxidfilm
    40, 40a
    Lochstromfluss
    41, 41a
    Region, in der sich Lochströme sammeln
    42
    Zelleneinheit
    43
    Region, in der der Lochstrom geringfügig ist
    45
    Abstandsregion
    46
    Kontaktöffnungsabschnitt
    47, 47a, 47b, 47c
    Mesa-Region
    48
    Breite der Mesa-Region
    50
    n-Feldstoppregion
    51
    p-Kollektorregion
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-228519 A [0019]
    • JP 2008-27945 A [0019]
    • JP 2008-205500 A [0019]
    • JP 2005-183547 A [0019]

Claims (11)

  1. Halbleitervorrichtung, dadurch gekennzeichnet, dass sie enthält: eine erste Halbleiterschicht, die aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildet ist; mindestens zwei Gräben, die in einer Hauptoberfläche der ersten Halbleiterschicht gebildet sind und parallel zueinander in Streifenform angeordnet sind; eine Gate-Elektrode, die über einen Isolierfilm in den Gräben gebildet ist; mehrere zweite Halbleiterschichten eines zweiten Leitfähigkeitstyps, die selektiv in der Längsrichtung des Grabens der Oberflächenschicht der ersten Halbleiterschicht gebildet sind, die zwischen den Gräben sandwichartig liegt; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die in der Oberflächenschicht der zweiten Halbleiterschicht selektiv gebildet ist; eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer Störstellenkonzentration, die höher ist als diejenige der zweiten Halbleiterschicht, selektiv in Oberflächenschicht der zweiten Halbleiterschicht gebildet; eine Emitterelektrode, die auf der einen Hauptoberfläche des ersten Halbleitersubstrats in Kontakt mit der dritten Halbleiterschicht gebildet ist; eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptoberfläche des ersten Halbleitersubstrats vorgesehen ist; und eine Kollektorelektrode in Kontakt mit der fünften Halbleiterschicht, wobei die dritte Halbleiterschicht mit einem Graben von benachbarten Gräben in Kontakt ist und von dem anderen Graben beabstandet ist, wobei mindestens ein Abschnitt des Randabschnitts der dritten Halbleiterschicht auf der Seite des anderen Grabens innerhalb der vierten Halbleiterschicht endet, und die Länge der vierten Halbleiterschicht in der Längsrichtung des Grabens größer ist als die Länge der dritten Halbleiterschicht in der Längsrichtung des Grabens.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jede der dritten Halbleiterschichten, die in jeder der zweiten Halbleiterschichten gebildet sind, die in Längsrichtung des Grabens zwischen den benachbarten Gräben einander benachbart sind, mit demselben von entweder dem einen Graben oder dem anderen Graben in Kontakt ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jede der dritten Halbleiterschichten, die in jeder der zweiten Halbleiterschichten gebildet sind, die in Längsrichtung des Grabens zwischen den benachbarten Gräben einander benachbart sind, mit einem anderen der benachbarten Gräben in Kontakt ist.
  4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass mindestens drei oder mehr Gräben vorhanden sind und die zweiten Halbleiterschichten und die ersten Halbleiterschichten in seitlicher Richtung des Grabens über den Graben abwechselnd angeordnet sind.
  5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass mindestens drei oder mehr Gräben vorhanden sind und die zweiten Halbleiterschichten und die ersten Halbleiterschichten in seitlicher Richtung des Grabens über den Graben abwechselnd angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass mindestens drei oder mehr Gräben vorhanden sind und die zweiten Halbleiterschichten und die ersten Halbleiterschichten in seitlicher Richtung des Grabens über den Graben fluchtend ausgerichtet angeordnet sind.
  7. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass mindestens drei oder mehr Gräben vorhanden sind und die zweiten Halbleiterschichten und die ersten Halbleiterschichten in seitlicher Richtung des Grabens über den Graben fluchtend ausgerichtet angeordnet sind.
  8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die vierte Halbleiterschicht mit dem anderen der benachbarten Gräben in Kontakt ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass ein Wert der Breite in seitlicher Richtung des Grabens, geteilt durch eine Teilungslänge, wobei die Breite in seitlicher Richtung des Grabens und die Breite einer Halbleiterregion von dem Graben zu einer Seitenwand eines benachbarten Grabens zusammen addiert werden, 0,2 oder mehr beträgt.
  10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Teilungslänge 4 μm oder weniger beträgt.
  11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Teilungslänge 3 μm oder weniger beträgt.
DE112011100533T 2010-11-30 2011-10-19 Halbleitervorrichtung Withdrawn DE112011100533T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010265920 2010-11-30
JP2010-265920 2010-11-30
PCT/JP2011/074081 WO2012073609A1 (ja) 2010-11-30 2011-10-19 半導体装置

Publications (1)

Publication Number Publication Date
DE112011100533T5 true DE112011100533T5 (de) 2012-12-20

Family

ID=46171561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011100533T Withdrawn DE112011100533T5 (de) 2010-11-30 2011-10-19 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8809911B2 (de)
JP (1) JP5561376B2 (de)
CN (1) CN102804385B (de)
DE (1) DE112011100533T5 (de)
WO (1) WO2012073609A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2966683A4 (de) * 2013-10-04 2016-10-26 Fuji Electric Co Ltd Halbleiterbauelement
DE102015104504B4 (de) * 2014-03-28 2018-11-15 Infineon Technologies Ag Grabentransistorbauelement
US10217837B2 (en) 2014-05-12 2019-02-26 Infineon Technologies Ag Method of manufacturing a semiconductor device having electrode trenches, isolated source zones and separation structures
US10381467B2 (en) 2014-05-12 2019-08-13 Infineon Technologies Ag Semiconductor device with separation regions

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP6448434B2 (ja) 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6495751B2 (ja) 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6817777B2 (ja) * 2015-12-16 2021-01-20 ローム株式会社 半導体装置
DE112017000689T5 (de) * 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6950186B2 (ja) 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
CN107942615B (zh) * 2017-12-22 2024-03-22 江苏宏微科技股份有限公司 一种电动汽车用igbt或mosfet版图结构
JP6971868B2 (ja) * 2018-01-26 2021-11-24 三菱電機株式会社 半導体装置
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
JP7259215B2 (ja) * 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7222758B2 (ja) * 2019-03-11 2023-02-15 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228519A (ja) 1999-02-05 2000-08-15 Fuji Electric Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ
JP2005183547A (ja) 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008027945A (ja) 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ
JP2008205500A (ja) 2008-04-14 2008-09-04 Toshiba Corp 絶縁ゲート型半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156882A (ja) 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
JP2001274400A (ja) 2000-03-28 2001-10-05 Toshiba Corp 半導体装置
JP5025071B2 (ja) * 2001-02-01 2012-09-12 三菱電機株式会社 半導体装置およびその製造方法
JP2003197912A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 絶縁ゲート型半導体装置
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP4857566B2 (ja) 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法
JP5055786B2 (ja) * 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2008311301A (ja) * 2007-06-12 2008-12-25 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US8193579B2 (en) 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
JP5403966B2 (ja) * 2008-07-29 2014-01-29 ローム株式会社 トレンチ型半導体素子及びトレンチ型半導体素子の製造方法
CN101393927A (zh) * 2008-10-31 2009-03-25 电子科技大学 积累层控制的绝缘栅双极型晶体管
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228519A (ja) 1999-02-05 2000-08-15 Fuji Electric Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ
JP2005183547A (ja) 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008027945A (ja) 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ
JP2008205500A (ja) 2008-04-14 2008-09-04 Toshiba Corp 絶縁ゲート型半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2966683A4 (de) * 2013-10-04 2016-10-26 Fuji Electric Co Ltd Halbleiterbauelement
US9536875B2 (en) 2013-10-04 2017-01-03 Fuji Electric Co., Ltd. Semiconductor device
DE102015104504B4 (de) * 2014-03-28 2018-11-15 Infineon Technologies Ag Grabentransistorbauelement
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US10217837B2 (en) 2014-05-12 2019-02-26 Infineon Technologies Ag Method of manufacturing a semiconductor device having electrode trenches, isolated source zones and separation structures
US10381467B2 (en) 2014-05-12 2019-08-13 Infineon Technologies Ag Semiconductor device with separation regions
US10903344B2 (en) 2014-05-12 2021-01-26 Infineon Technologies Ag Semiconductor device with separation regions
DE102015107319B4 (de) 2014-05-12 2022-03-17 Infineon Technologies Ag Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit in halbleitermesas gebildeten sourcezonen und verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
JP5561376B2 (ja) 2014-07-30
US8809911B2 (en) 2014-08-19
US20130001638A1 (en) 2013-01-03
JPWO2012073609A1 (ja) 2014-05-19
WO2012073609A1 (ja) 2012-06-07
CN102804385A (zh) 2012-11-28
CN102804385B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
DE112011100533T5 (de) Halbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE112015004515B4 (de) Halbleitervorrichtungen
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102018203693A1 (de) Halbleitervorrichtung
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE112016006380B4 (de) Halbleiterbauelement
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150330

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee