DE102013212787A1 - Halbleiterbauelement und verfahren zum herstellen einer dotierten halbleiterschicht - Google Patents

Halbleiterbauelement und verfahren zum herstellen einer dotierten halbleiterschicht Download PDF

Info

Publication number
DE102013212787A1
DE102013212787A1 DE102013212787.1A DE102013212787A DE102013212787A1 DE 102013212787 A1 DE102013212787 A1 DE 102013212787A1 DE 102013212787 A DE102013212787 A DE 102013212787A DE 102013212787 A1 DE102013212787 A1 DE 102013212787A1
Authority
DE
Germany
Prior art keywords
doping
region
dopant atoms
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013212787.1A
Other languages
English (en)
Other versions
DE102013212787B4 (de
Inventor
Franz Hirler
Frank Kahlmann
Anton Mauder
Gerhard Miller
Hans-Joachim Schulze
Helmut Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013212787A1 publication Critical patent/DE102013212787A1/de
Application granted granted Critical
Publication of DE102013212787B4 publication Critical patent/DE102013212787B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Beschrieben ist ein Halbleiterbauelement mit einem Bauelementgebiet (11), wobei das Bauelementgebiet (11) wenigstens einen Bauelementgebietabschnitt (69–69) aufweist, der Dotierstoffatome eines ersten Dotierungstyps und mit einer ersten Dotierungskonzentration von wenigstens 1E16 cm–3 und Dotierstoffatome eines zweiten Dotierungstyps und mit einer zweiten Dotierungskonzentration von wenigstens 1E16 cm–3 aufweist.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Halbleiterbauelement und ein Verfahren zum Herstellen einer dotierten Halbleiterschicht.
  • Ein wichtiges Ziel bei der Entwicklung von Leistungshalbleiterbauelementen, wie beispielsweise Leistungstransistoren oder Leistungsdioden, ist es, Bauelemente mit einer hohen Spannungsfestigkeit, aber dennoch einem hohen Einschaltwiderstand (RON) zur Verfügung zu stellen.
  • Leistungshalbleiterbauelemente, wie beispielsweise Leistungstransistoren oder Leistungsdioden, umfassen üblicherweise ein Driftgebiet, das die Spannungsfestigkeit und den Einschaltwiderstand des Halbleiterbauelements hauptsächlich definiert. In einem Leistungstransistor, wie beispielsweise einem Leistungs-MOSFET oder einem Leistungs-IGBT, ist das Driftgebiet zwischen einem Bodygebiet und einem Draingebiet angeordnet und ist niedriger dotiert als das Draingebiet. In einer Leistungsdiode (bei der das Driftgebiet auch als Basisgebiet bezeichnet wird) ist das Driftgebiet zwischen einem p-Emitter und einem n-Emitter angeordnet und besitzt eine niedrigere effektive Dotierungskonzentration als jedes dieser Emittergebiete.
  • Der Einschaltwiderstand eines herkömmlichen Leistungstransistors ist abhängig von der Länge des Driftgebiets in einer Stromflussrichtung und von der effektiven Dotierungskonzentration des Driftgebiets, wobei der Einschaltwiderstand abnimmt, wenn die Länge des Driftgebiets reduziert wird oder wenn die effektive Dotierungskonzentration in dem Driftgebiet erhöht wird. Bei einer Diode oder einem IGBT ist der Spannungsabfall über dem Driftgebiet, wenn die Diode oder der IGBT vorwärts gepolt ist, abhängig von der Länge des Driftgebiets in der Stromflussrichtung und von der effektiven Trägerkonzentration des Driftgebiets, wobei die Spannung abnimmt, wodurch Verluste reduziert sind, wenn die Länge des Driftgebiets reduziert wird oder wenn die effektive Trägerkonzentration erhöht wird. Wenn ein bipolares Bauelement, wie die Diode oder der IGBT, vorwärts gepolt ist, erhöht eine Injektion von Elektronen und Löchern die effektive Trägerkonzentration des Driftgebiets auf oberhalb der Dotierungskonzentration des Driftgebiets. Allerdings reduziert bei einem Transistor, ebenso wie bei einer Diode, ein Reduzieren der Länge des Gebiets oder ein Erhöhen der Dotierungskonzentration die Spannungsfestigkeit.
  • Die der vorliegenden Erfindung zu Grunde liegende Aufgabe besteht darin, ein Halbleiterbauelement mit einer hohen Spannungsfestigkeit und einem niedrigen Einschaltwiderstand zur Verfügung zu stellen und ein Verfahren zum Herstellen eines entsprechenden Halbleiterbauelements zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß der Ansprüche 1 und 31 und durch ein Verfahren gemäß Anspruch 19 gelöst.
  • Ein erstes Ausführungsbeispiel betrifft ein Halbleiterbauelement mit einem Driftgebiet. Das Driftgebiet umfasst wenigstens einen Driftgebietabschnitt, der Dotierstoffatome eines ersten Dotierungstyps und mit einer ersten Dotierungskonzentration von wenigstens 1E16 cm–3 und Dotierstoffatome eines zweiten Dotierungstyps mit einer zweiten Dotierungskonzentration von wenigstens 1E16 cm–3 aufweist.
  • Ein zweites Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats, das Herstellen einer Epitaxieschicht auf dem Halbleitersubstrat und das Einbringen von Dotierstoffatomen eines ersten Dotierungstyps und von Dotierstoffatomen eines zweiten Dotierungstyps in die Epitaxieschicht.
  • Ausführungsbeispiele werden nun anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, so dass nur solche Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements, das ein Driftgebiet aufweist.
  • 2 veranschaulicht ein Ausführungsbeispiel eines Dotierungsprofils des Driftgebiets gemäß 1.
  • 3 veranschaulicht ein erstes Ausführungsbeispiel eines Halbleiterbauelements, das als vertikaler MOS-Transistor ausgebildet ist.
  • 4 veranschaulicht das Dotierungsprofil eines Bodygebiets, eines Driftgebiets und eines Draingebiets des MOS-Transistors gemäß 3.
  • 5 veranschaulicht ein zweites Ausführungsbeispiel eines Halbleiterbauelements, das als vertikaler MOS-Transistor ausgebildet ist.
  • 6 veranschaulicht ein Ausführungsbeispiel eines vertikalen MOS-Transistors, der eine erste Feldelektrode in dem Driftgebiet aufweist.
  • 7 veranschaulicht ein Ausführungsbeispiel eines vertikalen MOS-Transistors, der ein Kompensationsgebiet in dem Driftgebiet aufweist.
  • 8 veranschaulicht ein Ausführungsbeispiel eines Halbleiterbauelements, das als vertikaler MOS-Transistor ausgebildet ist, der ein Driftsteuergebiet benachbart zu dem Driftgebiet aufweist.
  • 9 veranschaulicht ein Ausführungsbeispiel eines lateralen MOS-Transistors.
  • 10 veranschaulicht ein Ausführungsbeispiel eines Halbleiterbauelements, das als Diode ausgebildet ist.
  • 11 die 11A bis 11D umfasst, veranschaulicht ein erstes Ausführungsbeispiel eines Verfahrens zum Herstellen eines Driftgebiets eines Halbleiterbauelements.
  • 12 die 12A und 12B umfasst, veranschaulicht ein zweites Ausführungsbeispiel eines Verfahrens zum Herstellen eines Driftgebiets eines Halbleiterbauelements.
  • 13 die 13A und 3B umfasst, veranschaulicht Dotierungsprofile eines Halbleiterkörpers gemäß 12B zu unterschiedlichen Zeitpunkten des in den 13A und 13B veranschaulichten Herstellungsprozesses.
  • 14 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements, das ein Driftgebiet mit einer Diffusionsbarriere aufweist.
  • 15 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß noch einem weiteren Ausführungsbeispiel.
  • 16 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements, das ein co-dotiertes Halbleitergebiet in einem gekrümmten Abschnitt eines pn-Übergangs aufweist.
  • 17 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements, das ein co-dotiertes Halbleitergebiet in einer Randabschlussstruktur aufweist.
  • 18 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors, der co-dotierte Halbleitergebiete an pn-Übergängen zwischen Bodygebieten und einem Driftgebiet aufweist.
  • 19 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors gemäß einem ersten Ausführungsbeispiel, der co-dotierte Halbleitergebiete unterhalb einer Trench-Gateelektrode aufweist.
  • 20 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors gemäß einem ersten Ausführungsbeispiel, der co-dotierte Halbleitergebiete unterhalb einer Trench-Gateelektrode aufweist.
  • 21 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors gemäß einem ersten Ausführungsbeispiel, der co-dotierte Halbleitergebiete unterhalb einer Trench-Gateelektrode aufweist.
  • 22 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors gemäß einem ersten Ausführungsbeispiel, der co-dotierte Halbleitergebiete unterhalb einer Trench-Gateelektrode aufweist.
  • 23 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors, der ein co-dotiertes Halbleitergebiet an einem pn-Übergang unterhalb eines gekrümmten Abschnitts eines Bodygebiets und des Driftgebiets aufweist.
  • 24 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements, das ein co-dotiertes Halbleitergebiet zwischen einem Driftgebiet (Basisgebiet) und einem Draingebiet (Kathodengebiet) aufweist.
  • 25 veranschaulicht eine vertikale Querschnittsansicht eines Thyristors, der ein co-dotiertes Halbleitergebiet aufweist.
  • DETAILLIERTE BESCHREIBUNG
  • Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen beispielhaften Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
  • 1 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel. Das Halbleiterbauelement umfasst einen Halbleiterkörper 100, ein erstes Bauelementgebiet 11 in dem Halbleiterkörper 100 und einen Bauelementübergang zwischen dem Driftgebiet 11 und einem zweiten Bauelementgebiet 12. Das erste Bauelementgebiet 11 ist ein Driftgebiet in diesem Ausführungsbeispiel. Der Bauelementübergang ist entweder ein pn-Übergang, wenn das zweite Bauelementgebiet ein dotiertes Halbleitergebiet ist, oder ein Schottky-Übergang, wenn das zweite Bauelementgebiet 12 ein Schottky-Gebiet oder ein Schottky-Metall ist. Ein Schottky-Metall ist beispielsweise Aluminium (Al), Wolfram-Silizid (WSi), Tantal-Silizid (TaSi), Titan-Silizid (TiSi), Platin-Silizid (PtSi) oder Kobalt-Silizid (CoSi).
  • Das Halbleitermaterial des Halbleiterkörpers kann ein herkömmliches Halbleitermaterial sein, wie beispielsweise Silizium (Si), Silizium-Germanium (SiGe), Siliziumcarbid (SiC), Gallium-Nitrid (GaN), Gallium-Aluminium-Nitrid (GaAlN) oder ähnliches.
  • Das zweite Bauelementgebiet 12 ist elektrisch an eine erste Elektrode oder einen ersten Anschluss 21 gekoppelt, und das Driftgebiet 11 ist elektrisch an eine zweite Elektrode oder einen zweiten Anschluss 22 gekoppelt oder angeschlossen. Diese ersten und zweiten Elektroden 21, 22 sind in 1 nur schematisch dargestellt.
  • Das Driftgebiet 11 ist ein dotiertes (monokristallines) Halbleitergebiet, das Dotierstoffatome eines ersten Dotierungstyps (n oder p) und Dotierstoffatome eines zweiten Dotierungstyps (p oder n) komplementär zu dem ersten Dotierungstyp aufweist. Diese Dotierstoffatome sind homogen oder wenigstens annähernd homogen in dem Driftgebiet 11 verteilt. „Wenigstens annähernd homogen verteilt” bedeutet, dass die Dotierungskonzentration der ersten Dotierstoffatome und die Dotierungskonzentration der zweiten Dotierstoffatome in dem Driftgebiet 11 in vertikaler Richtung um weniger als einen Faktor 5 oder sogar weniger als einen Faktor 2 differiert.
  • Eine erste Dotierungskonzentration der ersten Dotierstoffatome ist wenigstens 1E16 cm–3 oder wenigstens 1E17 cm–3, und eine zweite Dotierungskonzentration der zweiten Dotierstoffatome ist wenigstens 1E16 cm–3, wenigstens 1E17 cm–3 oder wenigstens 5E17 cm–3 Das Driftgebiet 11 kann eine Nettodotierung oder effektive Dotierung eines der ersten und zweiten Dotierungstypen aufweisen. Die Nettodotierung NNET des Driftgebiets 11 ist gegeben durch den Betrag der Differenz zwischen den ersten und zweiten Dotierungskonzentrationen, d. h. NNET = |N1 – N2| (1), wobei N1 die erste Dotierungskonzentration und N2 die zweite Dotierungskonzentration ist. Die Nettodotierung des Driftgebiets 11 ist eine Dotierung des ersten Dotierungstyps, wenn die Dotierungskonzentration N1 höher ist als die zweite Dotierungskonzentration N2, und die Nettodotierung des Driftgebiets 11 ist eine Dotierung des zweiten Dotierungstyps, wenn die zweite Dotierungskonzentration N2 höher ist als die erste Dotierungskonzentration N1. Gemäß einem Ausführungsbeispiel ist die Nettodotierung NNET zwischen 1E12 cm–3 und 1E16 cm–3 oder zwischen 1E12 cm–3 und 1E14 cm–3. Gemäß einem Ausführungsbeispiel ist die Nettodotierung wenigstens 100 (1E2) mal kleiner als jede der ersten und zweiten Dotierungskonzentrationen.
  • Gemäß einem Ausführungsbeispiel sind die Dotierstoffatome des ersten Dotierungstyps Dotierstoffatome desselben Typs, wie beispielsweise Phosphoratome, Arsenatome, Stickstoffatome, Siliziumatome oder Antimonatome, und die Dotierstoffatome des zweiten Typs sind Dotierstoffatome desselben Typs, wie beispielsweise Boratome, Indiumatome, Galliumatome, Kalziumatome, Zinkatome, Berylliumatome, Magnesiumatome oder Aluminiumatome. Bor-(B)-Atome, Gallium-(Ga)-Atome, Aluminium-(Al)-Atome und Indium-(I)-Atome sind p-dotierende Atome in Silizium (Si) und in Siliziumcarbid (SiC), und Phosphor-(P)-Atome, Arsen-(As)-Atome und Antimon-(Sb)-Atome sind p-dotierende Atome in Silizium (Si) und Siliziumcarbid (SiC). In Siliziumcarbid (SiC) kann auch Stickstoff (N) als Donator (n-dotierendes Atom) verwendet werden. In Galliumnitrid (GaN), sind Silizium-(Si)-Atome Dotierstoffatome des ersten Typs, während Kalzium-(Ca)-Atome, Zink-(Zn)-Atome, Beryllium-(Be)-Atome und Magnesium-(Mn)-Atome Dotierstoffatome des zweiten Typs sind. Gemäß einem weiteren Ausführungsbeispiel werden verschiedene Arten von Dotierstoffatomen verwendet, um die Dotierung eines Dotierungstyps zu bewirken.
  • Die Nettodotierung des Driftgebiets 11 definiert den ohmschen Widerstand des Driftgebiets 11, wobei der ohmsche Widerstand abnimmt, wenn die Nettodotierung NNET zunimmt. Die Nettodotierung NNET ist Null oder nahe Null, wenn die ersten und zweiten Dotierungskonzentration N1, N2 gleich sind. In diesem Fall entspricht der ohmsche Widerstand des Driftgebiets 11 dem ohmschen Widerstand eines intrinsischen Halbleitermaterials. Aus technischen Gründen können die Dotierungskonzentrationen der ersten und zweiten Dotierstoffatome nicht exakt gleich sein, so dass die Nettodotierungskonzentration NNET nicht exakt Null sein kann. Im Folgenden wird angenommen, dass die erste Dotierungskonzentration und die zweite Dotierungskonzentration gleich sind, wenn die Differenz zwischen diesen Dotierungskonzentrationen geringer ist als 5E12 cm–3, so dass die Nettodotierung geringer ist als 5E12 cm–3, oder wenn die Nettodotierung wenigstens 300- oder wenigstens 1000-mal kleiner ist als jede der ersten und zweiten Dotierungskonzentrationen.
  • Wenn die ersten und zweiten Dotierungskonzentrationen N1, N2 gleich sind, hat jedes Dotierstoffatom des ersten Dotierungstyps ein korrespondierendes Dotierstoffatom des zweiten Dotierungstyps, so dass jedes Dotierstoffatom eines Dotierungstyps durch ein entsprechendes Dotierstoffatom des komplementären Dotierungstyps kompensiert ist. Dotierstoffatome, die durch ein komplementäres Dotierstoffatom kompensiert sind, tragen nicht zur elektrischen Leitung des Driftgebiets 11 bei, und reduzierend dadurch nicht den ohmschen Widerstand des Driftgebiets 11. Allerdings kann das Dotieren des Driftgebiets 11 mit Dotierstoffatomen von zwei unterschiedlichen Dotierungstypen helfen, die Ladungsträgermobilität in dem Driftgebiet 11 zu reduzieren, und kann damit helfen, die Spannungsfestigkeit des Halbleiterbauelements zu erhöhen. Dies ist nachfolgend detaillierter erläutert.
  • 2 veranschaulicht schematisch ein Dotierungsprofil des Halbleiterbauelements gemäß 1 entlang einer Stromflussrichtung x des Halbleiterbauelements. Die Stromflussrichtung x ist eine Richtung, in der ein Strom durch das Halbleiterbauelement fließt, wenn eine Spannung zwischen die ersten und zweiten Lastanschlüsse 21, 22 angelegt wird, die den Bauelementübergang zwischen dem Driftgebiet 11 und dem zweiten Bauelementgebiet 12 in einer Vorwärtsrichtung polt. Bezugnehmend auf 1 ist die Stromflussrichtung x eine Richtung senkrecht zu dem Bauelementübergang.
  • In 2 ist die erste Dotierungskonzentration als durchgezogene Linie dargestellt, während die zweite Dotierungskonzentration als strichpunktierte Linie dargestellt ist. Bezugnehmend auf 2 umfasst das Driftgebiet 11 Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps, wobei diese Dotierstoffatome homogen oder wenigstens annähernd homogen in dem Driftgebiet 11 verteilt sind. Die Dotierungskonzentration N1 der ersten Dotierstoffatome und N2 der zweiten Dotierstoffatome ist wenigstens 1E16 cm–3 oder wenigstens 1E17 cm–3. Bezug nehmend auf die vorangehende Erläuterung können die ersten und zweiten Dotierungskonzentrationen N1, N2 leicht unterschiedlich sein, so dass ein Driftgebiet 11 eine Nettodotierung oder eine effektive Dotierung eines der ersten und zweiten Dotierungstypen aufweist. Bei dem in 2 dargestellten Ausführungsbeispiel ist die erste Dotierungskonzentration N1 leicht höher als die zweite Dotierungskonzentration N2, so dass das Driftgebiet 11 eine effektive Dotierungskonzentration des ersten Dotierungstyps aufweist. Bei dem in 2 dargestellten Ausführungsbeispiel ist das weitere Bauelementgebiet 12 ein dotiertes Halbleitergebiet des zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps. Das zweite Bauelementgebiet 12 kann dieselbe oder sogar eine höhere Dotierungskonzentration an Dotierstoffatomen des ersten Dotierungstyps wie das Driftgebiet 11 aufweisen. Allerdings ist die Dotierungskonzentration der Dotierstoffatome des zweiten Dotierungstyps in dem zweiten Bauelementgebiet 12 höher als die Dotierungskonzentration der Dotierstoffatome des ersten Dotierungstyps, so dass das zweite Bauelementgebiet 12 eine effektive Dotierung oder Nettodotierung des zweiten Dotierungstyps aufweist.
  • Der Effekt des Vorhandenseins von Dotierstoffatomen beider Dotierungstypen in dem Driftgebiet 11 ist nachfolgend erläutert. Wenn das Halbleiterbauelement im Ein-Zustand ist, in dem ein Strom durch das Driftgebiet 11 fließt, ist ein ohmscher Widerstand des Driftgebiets 11 abhängig von der effektiven Dotierungskonzentration und – im Fall bipolare Bauelemente – von der effektiven Trägerkonzentration in dem Driftgebiet 11 und von der Länge des Driftgebiets 11, wobei der ohmsche Widerstand abnimmt, wenn die effektive Dotierungskonzentration zunimmt, und wobei der ohmsche Widerstand zunimmt, wenn die Länge des Driftgebiets 11 zunimmt. Nachfolgend wird die Bezeichnung „effektive Dotierungskonzentration” im Ein-Zustand für beides verwendet, die effektive Dotierungskonzentration in unipolaren Bauelementen und die effektive Trägerkonzentration in bipolaren Bauelementen, obwohl bei bipolaren Bauelementen die effektive Trägerkonzentration die Hintergrund-Nettodotierungskonzentration um einige Größenordnungen übersteigen kann. Im Aus-Zustand eines bipolaren Bauelements werden die mobilen Ladungen, die die effektive Trägerkonzentration während des Ein-Zustands bilden, aus dem Driftgebiet durch ein elektrisches Feld entfernt, das sich in dem Driftgebiet 11 ausbreitet und das nur die festen Ladungen der ersten und zweiten Dotierungstypen zurücklässt. Die Länge des Driftgebiets 11 ist die Abmessung des Driftgebiets 11 in der Stromflussrichtung x. Das Halbleiterbauelement ist im Aus-Zustand, wenn der Bauelementübergang zwischen dem Driftgebiet 11 und dem zweiten Bauelementgebiet 12 rückwärts gepolt ist, so dass sich ein Verarmungsgebiet oder Raumladungsgebiet in dem Driftgebiet 11 beginnend an dem Bauelementübergang ausbreitet. Wenn der erste Dotierungstyp beispielsweise ein n-Dotierungstyp ist und der zweite Dotierungstyp ein p-Dotierungstyp ist, so dass das Driftgebiet 11 eine effektive n-Dotierung aufweist und das zweite Bauelementgebiet 12 eine effektive p-Dotierung aufweist, kann der Bauelementübergang durch Anlegen einer positiven Spannung zwischen dem zweiten Lastanschluss 22 und dem ersten Lastanschluss 21 rückwärts gepolt werden.
  • Die Breite des Verarmungsgebiets, das sich in dem Driftgebiet 11 ausbreitet, wenn der Bauelementübergang rückwärts gepolt ist, ist abhängig von der Spannung, die den Übergang rückwärts polt. Die Breite des Verarmungsgebiets ist eine Abmessung des Verarmungsgebiets in der Stromflussrichtung und nimmt zu, wenn die den Übergang rückwärts polende Spannung zunimmt. Innerhalb des Verarmungsgebiets sind ionisierte Dotierstoffatome des ersten Dotierungstyps in dem Driftgebiet 11 und korrespondierende ionisierte Dotierstoffatome in dem Bauelementgebiet 12 vorhanden. Die Ionisation von Dotierstoffatomen auf beiden Seiten des Übergangs bewirkt ein elektrisches Feld. Die Spannungsfestigkeit des Bauelements ist erreicht, wenn das durch die ionisierten Dotierstoffatome in dem Driftgebiet 11 und durch korrespondierende ionisierte Dotierstoffatome in dem zweiten Bauelementgebiet 12 erzeugte elektrische Feld das kritische elektrische Feld erreicht. Das kritische elektrische Feld ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100.
  • Durch Erhöhen der Dichte von ionisierten Dotierstoffatomen werden freie Träger häufiger gestreut. Dadurch wird die mittlere freie Weglänge dieser Träger reduziert. Zum Erreichen von genug Energie, um ein weiteres Elektronen-Loch-Paar zu erzeugen, müssen die Träger auf einem kürzeren Weg beschleunigt werden, d. h. durch ein höheres elektrisches Feld als bei einem Bauelement mit einer niedrigeren Dichte an ionisierten Dotierstoffatomen. Dadurch kann durch Reduzieren der mittleren freien Weglänge der Träger die kritische elektrische Feldstärke des Halbleitermaterials erhöht werden. Mit anderen Worten: Durch Verringern der Mobilität der freien Ladungsträger führen die Streuprozesse zu einer verringerten Geschwindigkeit der freien Ladungsträger bei einer bestimmten elektrischen Feldstärke, wodurch ein Durchbruchsphänomen verhindert wird. Damit ist das kritische elektrische Feld erhöht. Die Grundbauelementstruktur mit einem Driftgebiet 11, das Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps aufweist, einem zweiten Bauelementgebiet 12 und einem Übergang zwischen dem Driftgebiet 11 und dem zweiten Bauelementgebiet 12, wie in 1 dargestellt und wie anhand der 1 und 2 erläutert, kann bei einer Vielzahl von unterschiedlichen Halbleiterbauelementen, insbesondere bei Leistungshalbleiterbauelementen, verwendet werden. Einige Ausführungsbeispiele solcher Leistungshalbleiterbauelemente, die eine in 1 dargestellte Grundbauelementstruktur aufweisen, werden nachfolgend anhand von weiteren Figuren erläutert.
  • 3 veranschaulicht eine vertikale Querschnittsansicht eines Leistungstransistors, insbesondere eines MOS-Leistungstransistors, der eine Grundbauelementstruktur mit einem Driftgebiet 11 und einem zweiten Bauelementgebiet 12, wie sie anhand der 1 und 2 erläutert wurde, aufweist. In dem MOS-Transistor gemäß 3 besitzt das Driftgebiet 11 eine effektive Dotierung des ersten Dotierungstyps. Das zweite Bauelementgebiet 12 ist ein Bodygebiet des MOS-Transistors und besitzt eine effektive Dotierung des zweiten Dotierungstyps. Der MOS-Transistor umfasst außerdem ein Sourcegebiet 31 mit einer effektiven Dotierung komplementär zu der effektiven Dotierung des Bodygebiets 12 und getrennt von dem Driftgebiet 11 durch das Bodygebiet 12. Der erste Lastanschluss 21 ist ein Sourceanschluss S des MOS-Transistors und ist elektrisch an das Bodygebiet 12 und das Sourcegebiet 31 durch eine Sourceelektrode 34 angeschlossen. Eine Gateelektrode 32 ist benachbart zu dem Bodygebiet 12 und erstreckt sich von dem Sourcegebiet 31 zu dem oder in das Driftgebiet 11 entlang des Bodygebiets 12 und ist von dem Bodygebiet 12 und den anderen Halbleitergebieten durch ein Gatedielektrikum 33 dielektrisch isoliert. Die Gateelektrode 32 ist elektrisch an einen Gateanschluss G des MOS-Transistors angeschlossen.
  • Bezugnehmend auf 3 umfasst der MOS-Transistor weiterhin ein Draingebiet 13, das durch das Driftgebiet 11 von dem Bodygebiet 12 getrennt ist. Der zweite Lastanschluss 32 bildet einen Drainanschluss des MOS-Transistors und ist durch das Draingebiet 13 an das Driftgebiet 11 gekoppelt. Das Draingebiet 13 kann stark mit Dotierstoffatomen dotiert sein, die einen Dotierungstyp aufweisen, der dem Dotierungstyp der Dotierstoffatome in dem Sourcegebiet 31 entspricht. Das Draingebiet 13 kann weitere Halbleitergebiete (nicht dargestellt) aufweisen, wie beispielsweise Feldstopp- oder Kontaktgebiete.
  • Der MOS-Transistor kann als n-leitender Transistor oder als p-leitender Transistor ausgebildet sein, wobei der Leitungstyp durch den Dotierungstyp des Sourcegebiets 31 definiert ist. Der Dotierungstyp des Sourcegebiets 31 ist definiert durch den Dotierungstyp der effektiven Dotierungskonzentration des Sourcegebiets. Entsprechend ist der Dotierungstyp eines beliebigen anderen Bauelementgebiets definiert durch den Dotierungstyp der effektiven Dotierungskonzentration dieses Bauelementgebiets.
  • In einem n-leitenden Transistor besitzen das Sourcegebiet 31 und das Driftgebiet 11 eine effektive n-Dotierung, wenn das Bodygebiet 12 eine effektive p-Dotierung aufweist. Bei einem p-leitenden Transistor besitzt das Sourcegebiet 31 und das Driftgebiet 11 eine effektive p-Dotierung, wenn das Bodygebiet 12 eine effektive n-Dotierung besitzt. Der MOS-Transistor kann als Anreicherungs-Transistor oder als Verarmungs-Transistor ausgebildet sein. Außerdem kann der MOS-Transistor als MOSFET oder als IGBT ausgebildet sein. Bei einem MOSFET ist die effektive Dotierung des Draingebiets 13 vom selben Dotierungstyp wie das Sourcegebiet 31 und das Driftgebiet 11, während bei einem IGBT das Draingebiet 13 eine effektive Dotierung eines Dotierungstyps komplementär zu dem Dotierungstyp der effektiven Dotierung des Sourcegebiets 31 und des Driftgebiets 11 aufweist. Bei einem IGBT wird der Sourceanschluss S auch als Emitter bezeichnet, während der Drainanschluss D auch als Kollektor bezeichnet wird.
  • Der MOS-Transistor gemäß 3 kann wie ein herkömmlicher MOS-Transistor durch Anlegen geeigneter Ansteuerspannungen zwischen die Gate- und Sourceanschlüsse G, S betrieben werden. Wenn der MOS-Transistor beispielsweise ein n-leitender Anreicherungs-Transistor ist, wird der Transistor eingeschaltet, wenn eine Spannung zwischen die Gate- und Sourceanschlüsse G, S angelegt wird, die höher ist als eine Schwellenspannung des MOS-Transistors. Wenn der MOS-Transistor ausgeschaltet ist und wenn eine positive Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt wird, ist der pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 12 rückwärts gepolt, so dass sich ein Verarmungsgebiet in dem Driftgebiet 11 ausbreitet. Die Spannungsfestigkeit des MOS-Transistors gemäß 3, der eine Co-Dotierung mit Dotierstoffatomen des ersten Dotierungstyps und mit Dotierstoffatomen des zweiten Dotierungstyps in dem Driftgebiet 11 besitzt, ist höher als die Spannungsfestigkeit eines herkömmlichen MOS-Transistors, der ein Driftgebiet mit denselben Abmessungen und mit derselben effektiven Dotierungskonzentration, der jedoch keine Co-Dotierung mit Dotierstoffatomen des ersten Typs und des zweiten Typs in dem Driftgebiet 11 aufweist.
  • Bezugnehmend auf die Darstellung in gepunkteten Linien in 3 kann der MOS-Transistor mit mehreren identischen Transistorzellen realisiert sein, wobei jede Transistorzelle ein Sourcegebiet 31, ein Bodygebiet 12 und einen Abschnitt der Gateelektrode 32 und des Gatedielektrikums 33 aufweist. Das Driftgebiet 11 und das Draingebiet 13 können sich die einzelnen Transistorzellen teilen (kann den einzelnen Transistorzellen gemeinsam sein). Die einzelnen Transistorzellen sind parallel geschaltet, indem die Sourcegebiete 31 und die Bodygebiet 12 an den Sourceanschluss S angeschlossen sind und indem die einzelnen Abschnitte der Gateelektrode 32 an den Gateanschluss G angeschlossen sind.
  • 4 veranschaulicht ein weiteres Ausführungsbeispiel des Dotierungsprofils des Bodygebiets 12, des Driftgebiets 11 und des Draingebiets 13 des MOS-Transistors gemäß 4. Bei dem in 4 dargestellten Ausführungsbeispiel besitzt das Driftgebiet 11 eine Nettodotierung des ersten Dotierungstyps, da die Dotierungskonzentration N1 der ersten Dotierstoffatome höher ist als die Dotierungskonzentration N2 der zweiten Dotierstoffatome. Die effektive Dotierungskonzentration ist beispielsweise zwischen 1E13 cm–3 und 1E14 cm–3, während die Dotierungskonzentration der Dotierstoffatome des ersten Typs und des zweiten Typs wenigstens 1E16 cm–3 oder wenigstens 1E17 cm–3 beträgt. Bezugnehmend auf 4 besitzt das Bodygebiet 12 eine effektive Dotierungskonzentration des zweiten Dotierungstyps. Die effektive Dotierungskonzentration ist beispielsweise zwischen 1E17 cm–3 und 1E19 cm–3. Bei dem in 4 dargestellten Ausführungsbeispiel umfasst das Bodygebiet 12 außerdem Dotierstoffatome des ersten Dotierungstyps, wobei die Dotierungskonzentration dieser Dotierstoffatome der Dotierungskonzentration N1 in dem Driftgebiet 11 entsprechen kann. Bei dem in 4 dargestellten Ausführungsbeispiel besitzt das Draingebiet 13 eine effektive Dotierungskonzentration des ersten Dotierungstyps, wobei die Dotierungskonzentration beispielsweise zwischen 5E19 cm–3 und 1E21 cm–3 beträgt. Das in 4 dargestellte Dotierungsprofil ist das Dotierungsprofil eines MOSFETs. Ein Dotierungsprofil eines IGBT ist ähnlich dem Dotierungsprofil gemäß 3, mit dem Unterschied, dass die Dotierungskonzentration des Draingebiets 13 eine Dotierungskonzentration des zweiten Dotierungstyps ist.
  • Ein Dotierungsprofil, wie es in 4 dargestellt ist, kann beispielsweise erhalten werden durch Bereitstellen eines Halbleitersubstrats des ersten Dotierungstyps, das das Draingebiet 13 des MOS-Transistors bildet, durch Herstellen einer Epitaxieschicht auf dem Halbleitersubstrat mit einer Dotierung, die der Dotierung des Driftgebiets 11 entspricht, und durch Implantieren und Eindiffundieren der Dotierstoffatome des zweiten Dotierungstyps in die Epitaxieschicht, um das Bodygebiet 12 herzustellen, was beispielsweise zu einem Gauß-artigen Dotierungsprofil führt.
  • Das in 4 dargestellte Dotierungsprofil zeigt eine annähernd konstante Dotierungskonzentration in dem Driftgebiet 11 und dem Draingebiet 13. Dies ist jedoch nur ein Beispiel. Die Dotierungskonzentration in dem Driftgebiet 11 kann in einer Stromflussrichtung variieren. Die Dotierungskonzentration des ersten und/oder zweiten Dotierungstyps kann in Richtung des Draingebiets 13 zunehmen oder abnehmen oder kann homogene und inhomogene dotierte Gebiete aufweisen. Das Draingebiet 13 kann ein inhomogenes, beispielsweise ein Gauß-artiges Dotierungsprofil aufweisen.
  • Bei dem MOS-Transistor gemäß 3 ist die Gateelektrode 32 als Grabenelektrode (Trench-Elektrode) ausgebildet, was bedeutet, dass die Gateelektrode 32 in einem Graben des Halbleiterkörpers 100 angeordnet ist. Dies ist jedoch nur ein Beispiel. Bezugnehmend auf 5 könnte der MOS-Transistor auch mit einer planaren Gateelektrode 32 ausgebildet sein, also eine Gateelektrode, die oberhalb einer Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist. Bei diesem Ausführungsbeispiel erstrecken sich Abschnitte des Driftgebiets 11 an die Oberfläche 101 des Halbleiterkörpers 100.
  • 6 veranschaulicht ein weiteres Ausführungsbeispiel eines Halbleiterbauelements, das als MOS-Transistor ausgebildet ist. Der MOS-Transistor gemäß 6 basiert auf dem MOS-Transistor gemäß 3 und umfasst weiterhin eine Feldelektrode 34, die in dem Driftgebiet 11 angeordnet ist und die durch ein Feldelektrodendielektrikum 35 die elektrisch gegenüber dem Driftgebiet 11 isoliert ist. Die Feldelektrode 34 ist elektrisch entweder an den Gateanschluss G oder den Sourceanschluss S angeschlossen. Die elektrische Verbindung zwischen der Feldelektrode 34 und einem dieser Anschlüsse S, G ist in 6 nicht im Detail dargestellt. Das Funktionsprinzip der Feldelektrode 34 in dem MOS-Transistor gemäß 6 entspricht dem Funktionsprinzip einer Feldelektrode in einem herkömmlichen MOS-Transistor. Solche Feldelektroden sind allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen benötigt werden.
  • 7 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors gemäß einem weiteren Ausführungsbeispiel. Der MOS-Transistor gemäß 7 basiert auf dem MOS-Transistor gemäß 3 und umfasst zusätzlich ein Kompensationsgebiet 14 in dem Driftgebiet 11. Das Kompensationsgebiet 14 besitzt eine effektive Dotierung des zweiten Dotierungstyps, also des Dotierungstyps des Bodygebiets 12, und ist elektrisch an die Sourceelektrode S angeschlossen. Bei dem Ausführungsbeispiel gemäß 7 grenzt das Kompensationsgebiet 14 an das Bodygebiet 12 an und ist über das Bodygebiet 12 und die Sourceelektrode 34 an den Sourceanschluss S angeschlossen. Der MOS-Transistor gemäß 7 ist ein Superjunction-MOS-Transistor. Wenn der MOS-Transistor im Aus-Zustand ist und der pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 12 rückwärts gepolt ist, breitet sich ein Raumladungsgebiet nicht nur beginnend an dem pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 12 aus, sondern breitet sich auch beginnend an dem pn-Übergang zwischen dem Driftgebiet 11 und dem Kompensationsgebiet 14 aus. Die effektive Dotierungskonzentration des Kompensationsgebiets 14 kann der effektiven Dotierungskonzentration des Driftgebiets 11 entsprechen. Das Funktionsprinzip des MOS-Transistors gemäß 7 entspricht dem Funktionsprinzip eines herkömmlichen Superjunction-Transistors, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
  • 8 veranschaulicht eine vertikale Querschnittsansicht eines MOSFET gemäß einem weiteren Ausführungsbeispiel. Dieser MOSFET umfasst weiterhin ein Driftsteuergebiet 41, das durch eine Dielektrikumsschicht 42 dielektrisch von dem Driftgebiet 11 isoliert ist. Die Dielektrikumsschicht 42 wird nachfolgend als Driftsteuergebietdielektrikum 42 bezeichnet. Das Driftsteuergebietdielektrikum 42 erstreckt sich in der Stromflussrichtung. Damit ist bei dem in 8 dargestellten Ausführungsbeispiel das Driftsteuergebietdielektrikum 42 eine vertikale Dielektrikumsschicht, die sich in der vertikalen Richtung des Halbleiterkörpers 100 erstreckt. Das Driftsteuergebiet 41 ist dazu ausgebildet, einen leitenden Kanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 42 zu erzeugen, wenn der MOSFET im Ein-Zustand ist. Dieser leitende Kanal hilft, den Einschaltwiderstand des MOSFET zu reduzieren. Der MOSFET ist, wie ein herkömmlicher MOSFET, im Ein-Zustand, wenn ein elektrisches Potenzial an den Gateanschluss G angelegt wird, das einen leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 31 und dem Driftgebiet 11 entlang des Gatedielektrikums 33 bewirkt, und wenn eine elektrische Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird. Bei einem n-leitenden Anreicherungs-MOSFET ist die zwischen dem Gateanschluss G und dem Sourceanschluss S anzulegende Spannung, um zu bewirken, dass der MOSFET im Ein-Zustand ist, eine positive Spannung, die höher ist als die Schwellenspannung, und die zwischen dem Drainanschluss D und dem Sourceanschluss S anzulegende Spannung ist eine positive Spannung.
  • Das Driftgebiet 11 kann eine effektive Dotierung des ersten Dotierungstyps aufweisen, also des Dotierungstyps des Sourcegebiets 31, oder kann eine effektive Dotierung des zweiten Dotierungstyps aufweisen, also des Dotierungstyps des Bodygebiets. Der leitende Kanal entlang des Driftsteuergebietdielektrikums 42 ist ein Akkumulationskanal, wenn das Driftgebiet 11 denselben Dotierungstyp wie das Sourcegebiet 31 aufweist, und der leitende Kanal ist ein Inversionskanal, wenn das Driftgebiet 11 eine effektive Dotierung aufweist, die komplementär zu der Dotierung des Sourcegebiets 31 dotiert ist.
  • Bei dem MOSFET gemäß 8 ist der Einschaltwiderstand hauptsächlich durch den leitenden Kanal entlang des Driftsteuergebietdielektrikums 42 definiert, während die effektive Dotierungskonzentration des Driftgebiets den Einschaltwiderstand nicht oder nicht wesentlich beeinflusst. Die effektive Dotierungskonzentration des Driftgebiets 11 und des Driftsteuergebiets 41 beeinflusst jedoch die Spannungsfestigkeit des MOSFET. Gemäß einem Ausführungsbeispiel besitzt das Driftgebiet 11 und/oder das Driftsteuergebiet 41 eine effektive Dotierungskonzentration, die der effektiven Dotierungskonzentration eines intrinsischen Halbleitermaterials entspricht, die beispielsweise zwischen 1E12 cm–3 und einigen E12 cm–3, oder sogar bis hin zu 1E14 cm–3 betragen kann. Das Driftgebiet 11 könnte also so dotiert werden, dass die erste Dotierungskonzentration N1 der zweiten Dotierungskonzentration N2 entspricht. Optional besitzt das Driftgebiet 11 einen Driftgebietabschnitt 11', der eine effektive Dotierung des ersten Dotierungstyps und eine effektive Dotierungskonzentration von 1E13 cm–3, oder mehr, aufweist und der sich von dem Kanalgebiet entlang des Gatedielektrikums 33 bis an das Driftsteuergebietdielektrikum 42 erstreckt. Dieser Abschnitt 11' des Driftgebiets 11 „verbindet” den leitenden Kanal, der in dem Bodygebiet 12 entlang des Gatedielektrikums 33 gebildet ist, und den leitenden Kanal entlang des Driftsteuergebietdielektrikums 42, wenn das Halbleiterbauelement im Ein-Zustand ist.
  • Außerdem kann das Halbleiterbauelement ein Gleichrichteelement 46 aufweisen, wie beispielsweise eine Diode, die zwischen das Draingebiet 13 und ein drainseitiges Ende des Driftsteuergebiets 41 geschaltet ist. Das Driftsteuergebiet 41 erstreckt sich entlang des Driftgebiets in einer Stromflussrichtung des MOSFET. Das „drainseitige Ende” des Driftsteuergebiets 41 ist das Ende, das in Richtung des Draingebiets 13 angeordnet ist. Entsprechend ist ein „sourceseitiges Ende” des Driftsteuergebiets das Ende, das in Richtung des Sourcegebiets 31 (oder der Sourceelektrode 34) des MOSFETs angeordnet ist. Optional ist das Gleichrichteelement 44 an ein Anschlussgebiet 44 angeschlossen, das denselben Dotierungstyp wie die Source- und Draingebiet 31, 13 aufweist, so dass das Anschlussgebiet 44 bei einem n-leitenden MOSFET n-dotiert ist und bei einem p-leitenden MOSFET p-dotiert ist. Das Anschlussgebiet 44 besitzt eine höhere Dotierungskonzentration als das Driftsteuergebiet 41. Die Dotierungskonzentration des Anschlussgebiets 44 ist beispielsweise im Bereich zwischen 1E18 cm–3 und 1E21 cm–3.
  • Der MOSFET kann außerdem ein Halbleitergebiet 43 aufweisen, das komplementär zu den Source- und Draingebieten 31, 13 des MOSFET dotiert ist und das an das Driftsteuergebiet 41 an einem sourceseitigen Ende des Driftsteuergebiets 41 angrenzt. Bei einem n-leitenden MOSFET ist die Halbleiterzone 43 p-dotiert, und bei einem p-leitenden MOSFET ist die Halbleiterzone 43 n-dotiert.
  • Die (effektive) Dotierungskonzentration des Driftsteuergebiets 31 kann der effektiven Dotierungskonzentration des Driftgebiets 11 entsprechen. Der Dotierungstyp des Driftsteuergebiets 31 kann dem Dotierungstyp des Driftgebiets 11 entsprechen oder kann komplementär zu dem Dotierungstyp des Driftgebiets sein. Gemäß einem Ausführungsbeispiel sind das Driftsteuergebiet 31 und das Driftgebiet 11 intrinsisch mit einer Dotierungskonzentration, wie sie oben erläutert wurde.
  • Das grundlegende Funktionsprinzip des Halbleiterbauelements gemäß 8 wird nun erläutert. Zu Erläuterungszwecken sei angenommen, dass der MOSFET ein n-leitender Anreicherungs-MOSFET mit einem n-dotierten Driftgebiet 11 ist und dass das Driftsteuergebiet 41 denselben Dotierungstyp wie das Driftgebiet 11 aufweist. Zu Erläuterungszwecken sei weiterhin angenommen, dass eine Vorspannungsquelle 50 an das Driftsteuergebiet 41 angeschlossen ist und dass die Vorspannungsquelle 50 dazu ausgebildet ist, das Driftsteuergebiet 41 so vorzuspannen, dass sie ein positives Potenzial bezogen auf das elektrische Potenzial des Sourceanschlusses S (Source Potential) aufweist, wenn der MOSFET im Ein-Zustand ist. Der MOSFET ist im Ein-Zustand, wenn ein an den Gateanschluss G angelegtes Ansteuerpotenzial (durch eine Gate-Ansteuerschaltung DRV, die in 8 in gestrichelten Linien dargestellt ist) einen leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 31 und dem Driftgebiet 11 erzeugt, und wenn eine positive Spannung zwischen die Drain- und Sourceanschlüsse G, S angelegt wird. Im Ein-Zustand erzeugt das Driftsteuergebiet 41, das ein höheres elektrisches Potenzial als das Driftgebiet 11 aufweist, einen Akkumulationskanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 42. Dieser Akkumulationskanal reduziert den Einschaltwiderstand des MOSFET im Vergleich zu einem MOSFET ohne ein Driftsteuergebiet wesentlich. Wenn das Driftgebiet 11 komplementär zu den Source- und Draingebieten 31, 13 dotiert ist, erzeugt das Driftsteuergebiet einen Inversionskanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 42.
  • Der MOSFET ist im Aus-Zustand, wenn der Kanal in dem Bodygebiet 12 entlang des Gatedielektrikums 33 unterbrochen ist. In diesem Fall breitet sich ein Verarmungsgebiet in dem Driftgebiet 11 beginnend an dem pn-Übergang zwischen dem Bodygebiet 12 und dem Driftgebiet 11 aus. Das sich in dem Driftgebiet 11 ausbreitende Verarmungsgebiet bewirkt, dass sich in dem Driftsteuergebiet – das, wie das Driftgebiet 11, ein monokristallines Halbleitermaterial aufweisen kann – jedenfalls ein Verarmungsgebiet ausbreitet. Durch das sich in dem Driftgebiet 11 ausbreitende Verarmungsgebiet und das sich in dem Driftsteuergebiet 41 ausbreitende Verarmungsgebiet ist eine Spannung über dem Driftsteuergebietdielektrikum 21 begrenzt.
  • Bezugnehmend auf 8 kann ein kapazitives Speicherelement 45 zwischen das Driftsteuergebiet 41 und den Sourceanschluss S geschaltet werden. Im Aus-Zustand des MOSFET dient das kapazitive Speicherelement 45 dazu, elektrische Ladungen zu speichern, die in dem Driftsteuergebiet 41 benötigt werden, wenn der MOSFET im Ein-Zustand ist. Bei einem n-leitenden MOSFET sind diese Ladungen positive Ladungen und können durch die Halbleiterzone 43 bereitgestellt werden. Das kapazitive Speicherelement 45 kann teilweise oder vollständig in dem Driftsteuergebiet 41 oder dem Halbleitergebiet 43 integriert sein.
  • Das Gleichrichterelement 46 ermöglicht Ladungsträgern, die in dem Driftsteuergebiet 41 thermisch erzeugt werden, an das Draingebiet 13 zu fließen, um zu verhindern, dass ein elektrisches Potenzial des Driftsteuergebiets 41 auf unkontrollierte Weise ansteigt. Das Gleichrichterelement 46 funktioniert daher als Spannungsbegrenzungselement, das eine Spannungsdifferenz zwischen dem elektrischen Potenzial des Driftsteuergebiets 41 und der Drainelektrode 13 begrenzt. Dieses Gleichrichterelement 46 ist derart verschaltet, dass im Ein-Zustand des MOSFET das Driftsteuergebiet 41 ein höheres elektrisches Potenzial als das elektrische Potenzial an dem Drainanschluss D annehmen kann.
  • Die Vorspannungsquelle 40, die an das Driftsteuergebiet 41 oder über dieses optionale Halbleitergebiet 33 an das optionale Halbleitergebiet 43 angeschlossen ist, kann auf vielfältige verschiedene Weise realisiert werden. Ein mögliches Beispiel ist in 8 veranschaulicht.
  • Bezugnehmend auf 8 kann die Vorspannungsquelle 50 an den Gateanschluss G angeschlossen sein und kann ein Gleichrichterelement 51, wie beispielsweise eine Diode, aufweisen, die zwischen dem Gateanschluss G und das Driftsteuergebiet 31 geschaltet ist. Die in 8 dargestellte Polarität der Diode dient für einen n-leitenden MOSFET, bei dem der Gateanschluss ein höheres elektrisches Potenzial als die Source- und Bodygebiete 31, 12 aufweist, wenn der MOSFET im Ein-Zustand ist. Bei diesem Ausführungsbeispiel wird das Driftsteuergebiet 41 durch eine Gatetreiberschaltung DRV (in 2 in gestrichelten Linien dargestellt) jedes Mal dann geladen, wenn das elektrische Potenzial an dem Gateanschluss höher ist (bei einem n-leitenden MOSFET) oder niedriger ist (bei einem p-leitenden MOSFET) als das elektrische Potenzial des Driftsteuergebiets 41.
  • Der MOSFET gemäß 8 kann mit einer zellenartigen Struktur realisiert sein und kann mehrere parallel geschaltete Transistorzellen aufweisen. In 8 ist nur eine Transistorzelle gezeigt. Jede Transistorzelle umfasst ein Sourcegebiet 31, ein Bodygebiet 12, ein Driftgebiet 11, ein Draingebiet 13, eine Gateelektrode 32, ein Gatedielektrikum 33, ein Driftsteuergebietdielektrikum 41 und ein Driftsteuergebiet 41, wobei sich zwei oder mehr Transistorzellen jedes dieser Bauelementgebiete teilen können.
  • Die MOSFETs gemäß der 6, 7 und 8 sind mit Gateelektroden dargestellt, die in Gräben vergraben sind. Dies ist jedoch nur ein Beispiel, diese MOSFETs könnten auch mit planaren Gateelektroden (planaren Transistorzellen) ausgebildet sein, wie in 5 dargestellt ist.
  • Eine Driftzone mit einer Co-Dotierung von Dotierstoffatomen des ersten Dotierungstyps und Dotierstoffatomen des zweiten Dotierungstyps, wie die anhand der 1 bis 8 zuvor erläuterte Driftzone 11, ist selbstverständlich nicht darauf beschränkt, in vertikalen Leistungsbauelementen, wie beispielsweise den vertikalen MOSFETs gemäß der 3 und 5–8 verwendet zu werden. 9 veranschaulicht eine vertikale Querschnittsansicht eines lateralen Leistungstransistors, der ein Driftgebiet 11 aufweist, das eine Co-Dotierung von Dotierstoffatomen des ersten und zweiten Dotierungstyps aufweist. Bei dem lateralen Leistungstransistor gemäß 9 sind das Draingebiet 13 und das Sourcegebiet 31 in einer lateralen Richtung des Halbleiterkörpers 100 beabstandet. Bei dem Ausführungsbeispiel gemäß 9 ist die Gateelektrode 32 oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet. Dies ist jedoch nur ein Beispiel. Die Gateelektrode 32 könnte auch in einem Graben des Halbleiterkörpers 100 integriert sein.
  • 10 veranschaulicht eine vertikale Querschnittsansicht eines Leistungshalbleiterbauelements, das als Diode ausgebildet ist. Die Diode gemäß 10 umfasst die in 1 dargestellte Grundbauelementstruktur mit einem Drift-/Basisgebiet 11 und einem zweiten Bauelementgebiet 12. Bei einer Diode wird das Driftgebiet 11 häufig auch als Basisgebiet bezeichnet. Die Diode umfasst außerdem ein zweites Bauelementgebiet 13, das von dem zweiten Bauelementgebiet 12 durch das Driftgebiet (Basisgebiet) 11 getrennt ist. Die ersten und zweiten Bauelementgebiete 12, 13 sind Emittergebiete der Diode. Eines dieser Bauelementgebiete besitzt eine effektive Dotierung des ersten Dotierungstyps und das andere dieser Bauelementgebiete besitzt eine effektive Dotierung des zweiten Dotierungstyps. Zu Zwecken der Erläuterung sei angenommen, dass das zweite Bauelementgebiet 12 eine effektive p-Dotierung aufweist und einen p-Emitter der Diode bildet, wenn das zweite Bauelementgebiet 13 eine effektive n-Dotierung aufweist und einen n-Emitter der Diode bildet. Das Driftgebiet 11 besitzt eine effektive n-Dotierung oder eine effektive p-Dotierung und besitzt eine niedrigere effektive Dotierungskonzentration als jedes der ersten und zweiten Emittergebiete 12, 13. Die Dotierungskonzentrationen der Emittergebiete 12, 13 sind beispielsweise höher als 1E19 cm–3.
  • Die Diode gemäß 10 ist gemäß einem weiteren Ausführungsbeispiel als Schottkydiode ausgebildet. In diesem Fall ist das zweite Bauelementgebiet 12 ein Schottkygebiet oder Schottkymetall.
  • Ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Driftgebiets 11 mit einer Co-Dotierung von Dotierstoffatomen des ersten Dotierungstyps und des zweiten Dotierungstyps ist nachfolgend anhand der 11A bis 11D erläutert. Die 11A bis 11D zeigen jeweils vertikale Querschnittsansichten des Halbleiterkörpers 100 vor oder nach einzelnen Verfahrensschritten des Verfahrens. Bezugnehmend auf 11A wird ein Halbleitersubstrat 110 bereitgestellt. Das Halbleitersubstrat 110 kann eine Grunddotierung des ersten Dotierungstyps oder des zweiten Dotierungstyps aufweisen oder kann intrinsisch sein.
  • Bezugnehmend auf 11A wird eine erste Epitaxieschicht 120 1 auf einer Oberfläche des Halbleitersubstrats 110 gewachsen. Die Epitaxieschicht 120 1 kann eine Grunddotierung des ersten Dotierungstyps, eine Grunddotierung des zweiten Dotierungstyps aufweisen oder kann intrinsisch sein. Bezugnehmend auf die vorangehende Erläuterung besitzt eine intrinsische Halbleiterschicht eine Dotierungskonzentration von weniger als 1E14 cm–3, weniger als 5E13 cm–3 oder sogar weniger als 5E13 cm–3.
  • Bezug nehmend auf 11B werden Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps in die erste Epitaxieschicht 120 1 implantiert. Gemäß einem Ausführungsbeispiel werden Moleküle in die Epitaxieschicht 120 1 implantiert, die Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps in einem Verhältnis von 1:1 enthalten. Bei diesem Verfahren, bei dem die Dotierstoffatome des ersten und zweiten Dotierungstyps durch dieselbe Dotierstoffquelle bereitgestellt werden, wird genau dieselbe Anzahl von Dotierstoffatomen des ersten Dotierungstyps und von Dotierstoffatomen des zweiten Dotierungstyps in die Epitaxieschicht 120 1 implantiert. Es sei D die Dotierstoffdosis der Dotierstoffatome enthaltenden Moleküle, dann gilt D1 = D2, wobei D1 die Dotierstoffdosis der Dotierstoffatome des ersten Dotierungstyps und D2 die Dotierstoffdosis der Dotierstoffatome des zweiten Dotierungstyps ist. Diese Dotierstoffdosen werden abhängig von einer gewünschten Dotierungskonzentration der ersten und zweiten Dotierstoffatome in der Epitaxieschicht 120 1 ausgewählt. Unter der Annahme, dass die implantierten Dotierstoffatome am Ende des Herstellungsprozesses homogen in die Epitaxieschicht 120 1 verteilt sind, ist die Dotierungskonzentration der ersten Dotierstoffatome gegeben durch N1 = D1/d, und die Dotierungskonzentration der zweiten Dotierstoffatome gegeben durch N2 = D2/d, wobei d die Dicke der Epitaxieschicht 120 1 ist.
  • Gemäß einem Ausführungsbeispiel umfasst die Dotierstoffquelle Moleküle, die jeweils wenigstens ein Dotierstoffatom des ersten Dotierungstyps und wenigstens ein Dotierstoffatom des zweiten Dotierungstyps aufweisen. Die Anzahl der Dotierstoffatome des ersten Dotierungstyps in einem Molekül und die Anzahl der Dotierstoffatome des zweiten Dotierungstyps in einem Molekül sind in einem festen Verhältnis, wie beispielsweise 1:1. Es ist jedoch auch möglich, Moleküle zu verwenden, die ein zu 1:1 unterschiedliches Verhältnis besitzen. Wenn die Moleküle in die Epitaxieschicht 120 1 implantiert werden, teilen sich die Moleküle, so dass die Dotierstoffatome des ersten und zweiten Dotierungstyps in der Epitaxieschicht 120 1 verfügbar sind. Die Dotierungskonzentration der ersten und zweiten Dotierstoffatome ist abhängig von der Dotierstoffdosis der Moleküle und von dem Verhältnis der ersten und zweiten Dotierstoffatome in jedem Molekül. Geeignete Moleküle sind beispielsweise H2B-PH2, BP, BPF, BPF2, H2B-AsH2, BAs, BAsF2, wobei: H: Wasserstoff, B: Bor, P: Phosphor, F: Fluor, As: Arsen. Bei diesen Molekülen ist Bor (B) p-dotierend und Phosphor (P) und Arsen (As) sind n-dotierend.
  • Gemäß einem weiteren Ausführungsbeispiel werden Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps aufeinanderfolgend in die Epitaxieschicht 120 1 implantiert oder werden aus unterschiedlichen Dotierstoffquellen zur selben Zeit implantiert.
  • Die anhand der 11B und 11C erläuterten Verfahrensschritte zum Herstellen einer Epitaxieschicht und zum Einbringen von Dotierstoffatomen des ersten und zweiten Dotierungstyps in die Epitaxieschicht können mehrmals wiederholt werden, wobei bei jeder Wiederholung der Verfahrensschritte eine Epitaxieschicht auf der zuvor hergestellten Epitaxieschicht hergestellt wird. Gemäß einem Ausführungsbeispiel umfasst die oberste Epitaxieschicht, welche in 11D die Epitaxieschicht 120 5 ist, Dotierstoffatome nur eines Dotierungstyps, nämlich des Dotierungstyps der gewünschten Nettodotierung. Üblicherweise wird wenigstens eine zusätzliche Schicht (nicht dargestellt), wie beispielsweise eine Oxidschicht, auf der obersten Epitaxieschicht hergestellt. Eine Co-Dotierung der obersten Epitaxieschicht 120 5 kann zu unterschiedlichen Segregationseffekten für die verschiedenen co-dotierenden Stoffe an der Grenzfläche zwischen dieser zusätzlichen Schicht und der obersten Epitaxieschicht 120 5 führen. Solche Segregationseffekte können verhindert werden durch Bereitstellen nur eines Dotierungstyps in der obersten Epitaxieschicht 120 5. Die oberste Epitaxieschicht 120 5 ist die Epitaxieschicht, in der aktive Bauelementgebiete, wie beispielsweise Body- und Sourcegebiete 12, 31 eines MOSFET oder eines IGBT hergestellt werden. Die Nettodotierung der obersten Epitaxieschicht 120 5 kann der gewünschten Dotierung des Bodygebiets 12 entsprechen. Das Sourcegebiet 31 kann unter Verwendung eines Implantations- und/oder Diffusionsprozesses hergestellt werden.
  • 11D veranschaulicht einen Halbleiterkörper 100 mit einem Substrat 110 und mit mehreren Epitaxieschichten 120 1–120 5, die auf dem Substrat 110 gebildet sind. Die einzelnen Epitaxieschichten 120 1–120 5 bilden eine Gesamtepitaxieschicht 120. Grenzen zwischen den einzelnen Epitaxieschichten 120 1–120 5 sind in der Epitaxieschicht 120 nicht sichtbar. Solche Grenzen sind in 11D nur zur Veranschaulichungszwecken (durch gestrichelte Linien) dargestellt.
  • Um die in den einzelnen Epitaxieschichten 120 1–120 5 implantierten Dotierstoffatome zu aktivieren, kann ein Ausheilprozess durchgeführt werden. Bei diesem Ausheilprozess diffundieren die implantierten Dotierstoffatome in die einzelnen Epitaxieschichten und werden aktiviert. Ein Ausheilprozess kann nach jedem Implantationsprozess durchgeführt werden oder kann durchgeführt werden, nachdem die einzelnen Epitaxieschichten 120 1–120 5 hergestellt wurden. Die Diffusion der implantierten Dotierstoffatome in dem Ausheilprozess bewirkt, dass die implantierten Dotierstoffatome homogen oder wenigstens annähernd homogen in den einzelnen Epitaxieschichten 120 1–120 5, und damit in der Gesamtepitaxieschicht 120 verteilt sind. Wenn eine homogene Verteilung der ersten und zweiten Dotierstoffatome gewünscht ist, werden Dotierstoffatome des ersten und zweiten Typs verwendet, die ähnliche Diffusionskonstanten besitzen, wie beispielsweise Bor (B) und Phosphor (P) in Silizium.
  • Der in 11D dargestellte Halbleiterkörper 100 kann als Basis für jedes der zuvor erläuterten Halbleiterbauelemente verwendet werden. Beispielsweise bei den zuvor erläuterten vertikalen Leistungstransistoren kann das Halbleitersubstrat 110 das Draingebiet 13 bilden, während die Epitaxieschicht 120 das Driftgebiet 11 bilden kann, wobei im Bereich der ersten Oberfläche 101 weitere Bauelementgebiete, wie beispielsweise Body- und Sourcegebiete 12, 31 und die Gateelektrode 32 hergestellt werden kann.
  • Die Epitaxieschicht 120, die ein Driftgebiet 11 bildet und die auch das Bodygebiet 12 bilden kann, kann mit einer Grunddotierung des ersten Dotierungstyps oder des zweiten Dotierungstyps hergestellt werden. Abhängig davon, wie die Dotierstoffatome in die einzelnen Epitaxieschichten 120 1–120 5 eingebracht werden, kann die Grunddotierung auf verschieden Weise erhalten werden. Wenn Moleküle in die Epitaxieschichten implantiert werden, die Dotierstoffatome des ersten Typs und Dotierstoffatome des zweiten Typs aufweisen, kann eine Grunddotierung entweder durch Herstellen der einzelnen Epitaxieschichten 120 1–120 5 mit einer Grunddotierung des ersten Dotierungstyps oder des zweiten Dotierungstyps oder durch zusätzliches Implantieren von Dotierstoffatomen des ersten Dotierungstyps oder des Dotierungstyps in die einzelnen Epitaxieschichten erhalten werden. Selbstverständlich ist es auch möglich, Epitaxieschichten mit einer Grunddotierung herzustellen und zusätzlich Dotierstoffatome des ersten oder zweiten Dotierungstyps in die einzelnen Epitaxieschichten zu implantieren.
  • Wenn die Dotierstoffatome des ersten und zweiten Dotierungstyps aus unterschiedlichen Dotierstoffquellen implantiert werden, können die ersten und zweiten Dotierstoffatome mit verschiedenen Dotierstoffdosen implantiert werden, um eine Grunddotierung eines der ersten und zweiten Dotierungstypen zu erhalten.
  • Anstatt die Dotierstoffatome in die einzelnen Epitaxieschichten 120 1–120 5 zu implantieren, ist es auch möglich, die Dotierstoffmoleküle, die ein Atom jedes der ersten und zweiten Dotierungstypen enthalten können, bereits während des Epitaxiewachstums in einem direkten, beispielsweise gasförmigen, Dotierungsprozess während des Epitaxiewachstums bereitzustellen. In diesem Fall muss das Epitaxiewachstum nicht unterbrochen werden, um die Dotierstoffatome zu implantieren, sondern es muss nur ein Epitaxiewachstumsprozess durchgeführt werden, um eine Halbleiterschicht entsprechend des Schichtstapels 120 1–120 5 auf dem Substrat 110 herzustellen. Bei diesem Prozess kann die Zugabe von Dotierstoffatomen enthaltenden Gasen zu dem Prozessgas variieren, um eine andere Dotierung in den obersten Abschnitt der Epitaxieschicht zu erhalten.
  • Eine weitere Alternative zum Implantieren von Dotierungsmolekülen in die einzelnen Epitaxieschichten ist das Abschalten von Dotierungsmolekülen, die ein Atom jedes der ersten und zweiten Dotierungstypen enthalten können, auf jede Epitaxieschicht 120 1–120 5, und das Eintreiben der Dotierungsatome in den Halbleiterkörper. Dieser Prozess kann nachfolgend verwendet werden, wie in 11D dargestellt ist.
  • Die 12A und 12B veranschaulichen ein Verfahren zum Herstellen eines Halbleiterkörpers 100, der ein Driftgebiet 11 mit einer effektiven Dotierung eines ersten Dotierungstyps und Kompensationsgebiet 14 mit einer effektiven Dotierung des zweiten Dotierungstyps aufweist. Die in den 12A und 12B dargestellten Verfahrensschritte basieren auf einem Halbleiterkörper 100, wie er in 11D dargestellt ist und der ein Halbleitersubstrat 110 und eine Epitaxieschicht 120 mit einer Co-Dotierung von Dotierstoffatomen des ersten und zweiten Dotierungstyps aufweist. Die Dotierungskonzentrationen der Dotierstoffatome des ersten und zweiten Dotierungstyps können identisch sein. Es ist jedoch auch möglich, dass eine effektive Dotierung des ersten oder zweiten Dotierungstyps vorhanden ist.
  • Bezugnehmend auf 12A werden Gräben 121 in der Epitaxieschicht 120 hergestellt. Bezugnehmend auf 12B werden diese Gräben aufgefüllt durch epitaktisches Wachsen eines intrinsischen Halbleitermaterials (mit Dotierungskonzentrationen, wie sie oben angegeben sind) oder eines Halbleitermaterials mit einer niedrigen Dotierungskonzentration 122 auf den Halbleiterkörper in diesen Gräben 121. In diesem Zusammenhang ist eine „niedrige Dotierungskonzentration” eine Dotierungskonzentration zwischen 1E15 oder 5E14 und einer Dotierungskonzentration, die als intrinsische Dotierungskonzentration angesehen wird (weniger als 1E14 cm–3, weniger als 5E13 cm–3, oder sogar weniger als 1E13 cm–3).
  • 13A veranschaulicht das Dotierungsprofil des Halbleitermaterials 122, das die Gräben auffüllt, und des Mesagebiets zwischen den Gräben. Bezugnehmend auf 13A ist die Dotierungskonzentration des Halbleitermaterials 122 vernachlässigbar oder wesentlich geringer als die einzelnen Dotierungskonzentrationen des umgebenden Halbleitermaterials 120, wenn das Mesagebiet zwischen den Gräben Dotierstoffatome des ersten und zweiten Dotierungstyps und mit einer Konzentration von wenigstens 1E16 cm–3 oder sogar wenigstens 1E17 cm–3 aufweist. Die Dotierungskonzentrationen N1, N2 können gleich sein oder können leicht unterschiedlich sein, so dass in dem Mesagebiet eine effektive Dotierung eines der ersten und zweiten Dotierungstypen vorliegt.
  • Nachdem die Gräben 121 mit dem niedrig dotierten, undotierten oder intrinsischen Halbleitermaterial aufgefüllt wurden, wurde ein thermischer Prozess durchgeführt, in dem Dotierstoffatome aus dem Mesagebiet in das undotierte Halbleitergebiet in den Gräben 121 diffundieren. Gemäß einem Ausführungsbeispiel sind die Dotierstoffatome der Co-Dotierung in dem Mesagebiet 11 so gewählt, dass die Dotierstoffatome des zweiten Dotierungstyps schneller diffundieren als die Dotierstoffatome des ersten Dotierungstyps. Dies hat den Effekt, dass die Dotierungskonzentration der Dotierstoffatome des zweiten Dotierungstyps in dem Mesagebiet stärker abnimmt als die Dotierungskonzentration der Dotierstoffatome des ersten Dotierungstyps, und dass die Dotierungskonzentration der Dotierstoffatome des zweiten Dotierungstyps in den Gräben stärker zunimmt als die Dotierungskonzentration der Dotierstoffatome des ersten Dotierungstyps ein resultierendes Dotierungsprofil ist in 13B dargestellt. Bezugnehmend auf 13B besitzt die Diffusion von Dotierstoffatomen des ersten und zweiten Dotierungstyps mit unterschiedlichen Diffusionsgeschwindigkeiten den Effekt, dass das Mesagebiet eine effektive Dotierung des ersten Dotierungstyps aufweist, wenn das Material in den Gräben eine effektive Dotierungskonzentration des zweiten Dotierungstyps aufweist. Geeignete Kombinationen der n- und p-Dotierstoffatome, die unterschiedliche Diffusionsgeschwindigkeiten besitzen, sind beispielsweise As/B, Sb/B, P/Ga, P/Al, P/In, wobei As: Arsen, B: Bor, Sb: Antimon, P: Phosphor, Ga: Gallium, Al: Aluminium, In: Indium. Die Dotierstoffatome des ersten und zweiten Dotierungstyps besitzen jeweils eine Diffusionskonstante, wobei diese Diffusionskonstanten unterschiedlich sind. Gemäß einem Ausführungsbeispiel ist die kleinere dieser Diffusionskonstanten zwischen 50% und 100% oder zwischen 80% und 100% der anderen Diffusionskonstante.
  • Die in 12B dargestellte Halbleiterstruktur kann dazu verwendet werden, einen Superjunction-Transistor herzustellen, wobei das Mesagebiet ein Driftgebiet 11 und wobei das Halbleitermaterial in den Gräben 121 Kompensationsgebiete bildet.
  • Hinsichtlich einer effektiven Kompensation ist es wünschenswert, eine im Wesentlichen exakte Gegendotierung zu haben, d. h., im Wesentlichen ein Gleichgewicht solcher erster und zweiter Dotierstoffatome zu haben, die dazu verwendet werden, die Ladungsträgermobilität einzustellen. Außerdem können Dotierstoffatome in dem Halbleiterkörper vorhanden sein, die für eine Grunddotierung des ersten oder zweiten Typs sorgen. Ein Gleichgewicht der ersten und zweiten Dotierstoffatome kann erhalten werden durch Verwenden eines der oben genannten Verfahren, bei dem erste und zweite Dotierungstypen mit einem 1:1-Verhältnis in den Halbleiterkörper eingebracht werden.
  • Bezugnehmend auf die vorangehende Erläuterung kann die Co-Dotierung von Dotierstoffatomen des ersten und zweiten Dotierungstyps helfen, die Ladungsträgermobilität in dem Driftgebiet zu reduzieren. Damit kann die Co-Dotierung von Dotierstoffatomen helfen, die Spannungsfestigkeit des Halbleiterbauelements zu erhöhen. Allerdings kann es Gebiete in dem Driftgebiet 11 geben, in denen eine Reduktion der Ladungsträgermobilität nicht erwünscht ist. Gemäß einem Ausführungsbeispiel umfasst das Driftgebiet Maßnahmen, die einer Abnahme der Ladungsträgermobilität entgegenwirken oder die die Ladungsträgermobilität erhöhen.
  • 14 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers 100 gemäß einem weiteren Ausführungsbeispiel. Der Halbleiterkörper 100 gemäß 14 umfasst ein Driftgebiet 11 mit einer effektiven Dotierungskonzentration eines Dotierungstyps und umfasst wenigstens ein Kompensationsgebiet 14 mit einer effektiven Dotierungskonzentration des zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp. Außerdem ist ein Diffusionsgebiet zwischen dem Driftgebiet 11 und dem Kompensationsgebiet 14 angeordnet.
  • Der Halbleiterkörper 100 gemäß 14 kann durch die Verfahren gemäß der 12A und 12B erhalten werden, wenn zusätzlich die Diffusionsbarriere 16 an wenigstens einer der Seitenwände des wenigstens einen Grabens 121 hergestellt wird, bevor der Graben mit dem Halbleitermaterial 122 aufgefüllt wird. Außer an den Seitenwänden kann die Diffusionsbarriere auch am Boden des wenigstens einen Grabens 121 hergestellt werden. Die Diffusionsbarriere umfasst beispielsweise Silizium-Germanium (Si1-xGex) oder Silizium-Germanium-Kohlenstoff (Si1-x-yGexCy), auf dem Silizium als Füllmaterial des Grabens 121 epitaktisch aufgewachsen werden kann.
  • Die Diffusionsbarriere 16 trennt Dotierstoffatome des ersten und zweiten Dotierungstyps an der Grenzfläche zwischen der Diffusionsbarriere und dem Driftgebiet 11 indem die Diffusionsbarriere 16 Dotierstoffatome des einen Leitfähigkeitstyps ermöglicht durch die Diffusionsbarriere zu diffundieren, während die Diffusion von Dotierstoffatomen des anderen Leitfähigkeitstyps verhindert oder wenigstens behindert wird. Damit akkumulieren bei dem anhand von 12B erläuterten Diffusionsprozess Dotierstoffatome des einen Leitfähigkeitstyps in den Grabenfüllmaterial 122, was zu einer effektiven Dotierungskonzentration des einen Leitfähigkeitstyps in dem Füllmaterial führt, während eine effektive Dotierungskonzentration des anderen Leitfähigkeitstyps in dem Driftgebiet 11 wenigstens in solchen Gebieten verbleibt, die nahe der Grenzfläche zwischen dem Driftgebiet 11 und der Diffusionsbarriere sind. Beispielsweise erlauben Si-Ge oder SiGeC als Barrierematerial n-dotierenden Phosphor-(P)-Dotierstoffatomen leichter durch die Barriere zu diffundieren als p-dotierenden Bor-(B)-Atomen. Wenn also P und B als Dotierungsatome verwendet werden und wenn SiGe oder SiGeC als Barrierematerial verwendet werden, besitzt das wenigstens eine Kompensationsgebiet 14 eine effektive n-Dotierung (bewirkt durch P-Dotierstoffatome), wenn das Driftgebiet 11 eine effektive p-Dotierung (bewirkt durch B-Dotierstoffatome) besitzt.
  • Wesentlich für eine effektive Kompensation ist die exakte Gegendotierung und damit das Verfahren zum Implantieren von Molekülen, die Dotierungsatome mit einem 1:1-Verhältnis besitzen. Für dieses Ausführungsbeispiel ist die Implantation von Molekülen, die Bor-(B)- und Phosphor-(P)-Atome mit einem 1:1-Verhältnis besitzen, bevorzugt, wobei die Atome eine sehr ähnliche Diffusionskonstante besitzen, die die kompensierte Dotierung in dem Mesagebiet unterstützen, bevor die Ausdiffusion über die Barriereschicht stattfindet.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 15 dargestellt ist, umfasst das Driftgebiet 11 wenigstens ein Halbleitergebiet 15 mit einem Kristallgitter, das sich von dem Kristallgitter des Halbleitermaterials von anderen Gebieten des Driftgebiets 11 unterscheidet. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper Silizium (Si), wenn die Halbleiterschicht Silizium-Germanium (SiGe) umfasst. SiGe besitzt ein Kristallgitter, das sich von dem Kristallgitter von Silizium unterscheidet. Dies bewirkt einen mechanischen Stress im Bereich einer Grenzfläche zwischen der SiGe-Schicht und dem umgebenden Halbleitermaterial. In den Bereichen, wo ein solcher Stress auftritt, ist die Ladungsträgermobilität erhöht. Selbstverständlich können mehrere solcher Schichten, die mechanischen Stress bewirken, vorgesehen werden.
  • Die Halbleiterschicht 15 von 15 ist eine horizontale Schicht. Dies ist jedoch lediglich ein Beispiel, diese Schicht 15 könnte auch als vertikale Schicht (nicht dargestellt) ausgebildet sein, oder könnte horizontale oder vertikale Abschnitte (nicht dargestellt) aufweisen, wie beispielsweise Schichtabschnitte, die Seitenwände und einen Boden eines Grabens beschichten, wobei der Graben danach gefüllt wird.
  • Wenn, wie anhand der 11A bis 11D erläutert wurde, das Driftgebiet 11 unter Verwendung eines Epitaxiewachstumsprozesses hergestellt ist, kann die Schicht 15, wie beispielsweise eine SiGe-Schicht, auf einfache Weise in dem Epitaxiewachstumsprozess hergestellt werden durch einfaches Ändern des Precursors von einem Precursor, der Silizium herstellt, zu einem Precursor, der SiGe herstellt.
  • Bezugnehmend auf die vorangehende Erläuterung kann die kritische elektrische Feldstärke (welche die Feldstärke ist, bei der Lawinendurchbruch auftritt) in einem Driftgebiet oder einem Basisgebiet eines Leistungshalbleiterbauelements durch co-Dotieren des Driftgebiets (Basisgebiets) 11 mit Dotierstoffatomen des ersten und zweiten Dotierungstyps erhöht werden. „Co-Dotieren” bedeutet, dass zusätzlich zu einer gewünschten Grunddotierung des Driftgebiets 11 Dotierstoffatome des ersten und zweiten Dotierungstyps mit derselben Dotierungskonzentration in das Driftgebiet 11 eingebracht werden, so dass diese co-dotierten Atome die Nettodotierung des Driftgebiets 11 nicht beeinflussen, aber die mittlere freie Weglänge der Ladungsträger reduzieren, und dadurch helfen, die kritische elektrische Feldstärke zu erhöhen.
  • Bezugnehmend auf die vorangehende Erläuterung kann das gesamte Driftgebiet 11 mit Dotierstoffatomen des ersten und zweiten Typs co-dotiert werden, um die kritische elektrische Feldstärke über das gesamte Driftgebiet 11 zu erhöhen. Gemäß einem weiteren Ausführungsbeispiel werden nur solche Bauelementgebiete des Halbleiterbauelements, insbesondere eines Leistungshalbleiterbauelements, mit Dotierstoffatomen des ersten und zweiten Typs co-dotiert, in denen im Betrieb des Halbleiterbauelements eine hohe elektrische Feldstärke auftritt. Dadurch wird in diesem Fall die kritische elektrische Feldstärke nur lokal erhöht.
  • Verschiedene Ausführungsbeispiele von Bauelementgebieten, die eine Co-Dotierung aufweisen, um die kritische elektrische Feldstärke lokal zu erhöhen, sind nachfolgend anhand der 16 bis 24 erläutert.
  • 16 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers 100, in dem ein Leistungshalbleiterbauelement implementiert ist. Das Halbleiterbauelement gemäß 16 umfasst einen pn-Übergang zwischen einem ersten Bauelementgebiet 11 und einem zweiten Bauelementgebiet 12. Die ersten und zweiten Bauelementgebiete 11, 12 sind beispielsweise ein Driftgebiet 11 und ein Bodygebiet 12 eines MOSFETs oder eines IGBTs oder ein Basisgebiet 11 und ein Anodengebiet 12 einer Diode. Ausführungsbeispiele solcher Halbleiterbauelemente wurden oben erläutert.
  • Bezugnehmend auf 16 lässt der pn-Übergang einen gekrümmten Bereich zwischen einer ersten Oberfläche 101 des Halbleiterkörpers 100 und einem Abschnitt des pn-Übergangs, in dem pn-Übergang im Wesentlichen parallel zu der ersten Oberfläche 101 verläuft, auf. Dieser gekrümmte Bereich des pn-Übergangs ist am Rand eines aktiven Bauelementgebiets. Beispielsweise bei einem MOSFET oder einem IGBT umfasst das aktive Bauelementgebiet die Transistorzellen (in 16 nicht dargestellt). Wenn der pn-Übergang rückwärts gepolt ist, so dass sich in dem Driftgebiet (Basisgebiet) 11 ein Verarmungsgebiet ausbreitet, tritt die höchste elektrische Feldstärke im Bereich des gekrümmten Bereichs des pn-Übergangs auf. Um die kritische elektrische Feldstärke lokal in diesem Bereich zu erhöhen, umfasst das Halbleiterbauelement ein co-dotiertes Halbleitergebiet 61 (in 16 in gestrichelten Linien dargestellt). Dieses co-dotierte Halbleitergebiet 61 umfasst den gekrümmten Bereich des pn-Übergangs. Außerdem ist das co-dotierte Gebiet 61 im ersten Bauelementgebiet 11 (Driftgebiet, Basisgebiet) und dem zweiten Bauelementgebiet 12 (Bodygebiet, Anodengebiet). Die Nettodotierung der ersten und zweiten Bauelementgebiete 11, 12 in dem co-dotierten Gebiet 61 kann der Dotierungskonzentration dieser ersten und zweiten Bauelementgebiete 11, 12 in den anderen Gebieten entsprechen. Allerdings umfasst das co-dotierte Gebiet 61 zusätzliche Dotierstoffatome des ersten und zweiten Typs mit derselben Dotierungskonzentration, um die mittlere freie Weglänge der Ladungsträger in dem co-dotierten Gebiet 61 zu reduzieren, ohne die Grunddotierung der ersten und zweiten Bauelemente 11, 12 zu beeinflussen. Die Dotierungskonzentration der co-dotierten Atome in dem Gebiet 61 ist beispielsweise höher als 1E18 cm–3.
  • Optional kann eine Feldplatte 71 oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 und oberhalb des gekrümmten Bereichs auf eine Isolationsschicht (nicht dargestellt), die zwischen der Feldplatte 71 und dem Halbleiterkörper 100 angeordnet ist, angeordnet sein. Die Feldelektrode 71 kann floatend sein oder kann elektrisch an das zweite Bauelementgebiet 12 angeschlossen sein. Gemäß einem Ausführungsbeispiel umfasst das co-dotierte Gebiet 61 Boratome als p-dotierende Atome und Phosphoratome als n-dotierende Atome. Diese Dotierstoffatome des co-dotierten Gebiets 61, die nicht zu der Grunddotierung beitragen, können aus herkömmlichen Dotierstoffquellen, die Dotierstoffatome des ersten und zweiten Dotierungstyps in einem Verhältnis von 1:1 aufweisen, in den Halbleiterkörper eingebracht werden. Beispiele von geeigneten (gasförmigen) Dotierstoffquellen, die p-dotierende Bor-(B)- und n-dotierende Phosphoratome aufweisen, sind H2B-PH2, BP, BPF oder BPF2.
  • Die (p- oder n-)Grunddotierung (Nettodotierung) der ersten und zweiten Halbleitergebiete 11, 12 können durch Verwenden einer beliebigen geeigneten Dotierstoffquelle erhalten werden.
  • 17 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel. Das Halbleiterbauelement gemäß 17 basiert auf dem Halbleiterbauelement gemäß 16, so dass die im Zusammenhang mit 16 gemachten Erläuterungen wie das Ausführungsbeispiel gemäß 17 entsprechend gelten.
  • Das Halbleiterbauelement gemäß 17 umfasst eine Randabschlussstruktur zwischen dem gekrümmten Bereich des pn-Übergangs und einen lateralen Rand 102 des Halbleiterkörpers 100. Der laterale Rand 103 schließt den Halbleiterkörper 100 in einer lateralen (horizontalen) Richtung des Halbleiterkörpers 100 ab. Die Randabschlussstruktur gemäß dem vorliegenden Ausführungsbeispiel umfasst einen Feldring 81 in dem ersten Bauelementgebiet 11 und benachbart zu der ersten Oberfläche 101. Der Feldring 81 ist komplementär zu dem ersten Bauelementgebiet 11 dotiert und kann das zweite Bauelementgebiet 12 in einer horizontalen Ebene des Halbleiterkörpers 100 umgeben. Der Feldring 81 ist in der lateralen Richtung des Halbleiterkörpers 100 beabstandet zu dem zweiten Bauelementgebiet 12. Das Halbleiterbauelement kann außerdem einen Kanalstopper 82 desselben Dotierungstyps wie das erste Bauelementgebiet 11, jedoch höher dotiert, aufweisen. Der Kanalstopper 82 ist benachbart zu dem lateralen Rand 103 und der ersten Oberfläche 101.
  • Bezugnehmend auf 17 können co-dotierte Gebiete 62 1, 62 2 zwischen dem zweiten Bauelementgebiet 12 und dem Feldring 81 entlang der ersten Oberfläche 101 angeordnet sein. In dem vorliegenden Ausführungsbeispiel gibt zwei co-dotierte Gebiete 62 1, 62 2, die gegenseitig beabstandet sind und die zu dem pn-Übergang und dem Feldring 81 beabstandet sind. Weitere co-dotierte Gebiete 63 1, 63 2, 63 3, 63 4 können zwischen dem Feldring 81 und dem Kanalstopper 82 angeordnet sein. Diese co-dotierten Gebiete 63 1–63 4 sind gegenseitig beabstandet und beabstandet zu dem Feldring 81 und dem Kanalstopper 82. Jedes dieser co-dotierten Gebiete 63 1–63 4 ist benachbart zu der ersten Oberfläche 101. Bei dem Ausführungsbeispiel gemäß 17 sind co-dotierte Gebiete 62 1, 63 1, 63 4 unterhalb solcher Bereiche, in denen eine Stufe in den Feldplatten 71, 72, 73 vorhanden ist, und co-dotierte Gebiete 62 1, 63 2, 63 3 sind unterhalb dem (oberen) Ende der Feldplatten 71, 72, 73. Dies sind die Bereiche, wo Spitzen des elektrischen Feldes in dem Halbleiterkörper 100 auftreten können. Diese Spitzen werden reduziert durch Bereitstellen der co-dotierten Gebiete 62 1–63 4. Alternativ zum Bereitstellen der co-dotierten Gebiete 62 1–63 4 kann das komplette Randgebiet, also das Gebiet zwischen dem zweiten Bauelementgebiet 12 und dem Rand 103, im Bereich entlang der Oberfläche 101 co-dotiert werden.
  • Das Bauelement gemäß 17 umfasst wenigstens ein weiteres co-dotiertes Gebiet 64. Dieses co-dotierte Gebiet umfasst einen gekrümmten Bereich eines pn-Übergangs zwischen dem Feldring 81 und dem ersten Bauelementgebiet 11. Bezüglich der Dotierungskonzentrationen der Dotierungsatome des ersten und zweiten Typs der co-dotierten Gebiete 62 1, 62 2, 63 1–63 4, 64 gemäß 17, ebenso wie bezüglich der Dotierungskonzentrationen der anderen co-dotierten Gebiete, die zuvor erläutert wurden, gelten die Erläuterungen bezüglich des co-dotierten Gebiets 61 gemäß 16 entsprechend.
  • 18 veranschaulicht eine vertikale Querschnittsansicht eines Leistungs-MOSFET oder eines Leistungs-IGBT mit einer planaren Gateelektrode 32. Dieses Halbleiterbauelement entspricht dem Halbleiterbauelement gemäß 5, auf das Bezug genommen wird. Bei dem Ausführungsbeispiel gemäß 5 sind die Bodygebiete 12 schematisch derart dargestellt, dass sie in der vertikalen Schnittansicht rechteckförmig sind. Dies dient jedoch nur dazu, die Grundstruktur des Halbleiterbauelements zu erläutern. Bei realen MOSFETs oder IGBTs besitzen die Bodygebiete von planaren Leistungs-MOSFETs oder Leistungs-IGBTs abgerundete Ecken in der vertikalen Schnittebene, wie in 18 dargestellt ist.
  • Bezugnehmend auf 18 umfasst das Halbleiterbauelement co-dotierte Gebiete 65 in solchen Bereichen des pn-Übergangs zwischen den Bodygebieten 12 und dem Driftgebiet 11, in denen eine maximale Krümmung des pn-Übergangs auftritt. In den co-dotierten Gebieten 65 kann die Nettodotierungskonzentration des Driftgebiets 11 und der Bodygebiete die Dotierungskonzentrationen des Driftgebiets 11 und der Bodygebiete 12 in anderen Bereichen des Halbleiterkörpers entsprechen.
  • Zusätzlich oder alternativ umfasst das Halbleiterbauelement außerdem ein co-dotiertes Halbleitergebiet 65' nahe der Oberfläche 101 in den Bodygebieten 12. Dieses co-dotierte Gebiet 65' kann auch in solchen Bereichen des Driftgebiets 12 angeordnet sein, die lateral an die Bodygebiete 12 angrenzen. Das co-dotierte Gebiet 65' nahe der Oberfläche hilft, die Robustheit des Halbleiterbauelements gegen Höhenstrahlung zu verbessern.
  • 19 veranschaulicht eine vertikale Querschnittsansicht eines Leistungs-MOS-Transistors, der eine Graben-Gateelektrode (Trench-Gateelektrode) 32 aufweist. Das Halbleiterbauelement gemäß 19 basiert auf dem Halbleiterbauelement gemäß 7, auf das Bezug genommen wird. Die Kompensationsgebiete 14 (die in gestrichelten Linien dargestellt sind) sind optional. Das Halbleiterbauelement gemäß 19 umfasst co-dotierte Gebiete 66 unterhalb der Gateelektrode 33 in dem Driftgebiet 11 entlang des Gateoxids 33. Bei dem Ausführungsbeispiel gemäß 19 sind diese co-dotierten Gebiete an solchen Positionen angeordnet, an denen eine maximale Krümmung der Gateelektrode und des Gatedielektrikums 33 auftritt.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 20 dargestellt ist, kann sich das co-dotierte Gebiet 66 vollständig entlang des Gatedielektrikums 33 unterhalb der Gateelektrode 32 erstrecken.
  • Die 21 und 22 veranschaulichen Modifikationen der Halbleiterbauelemente gemäß der 19 und 20. Bei den Bauelementen gemäß der 21 und 22 ist eine Feldelektrode 34 in dem Driftgebiet 11 unterhalb der Gateelektrode 32 angeordnet und ist durch ein Feldelektrodendielektrikum 34 dielektrisch gegenüber dem Driftgebiet 11 isoliert. Bei diesen Ausführungsbeispielen sind die co-dotierten Gebiete 66 in dem Driftgebiet 11 unterhalb der Feldelektrode 34 und angrenzend an das Feldelektrodendielektrikum 35 angeordnet. Während bei den Ausführungsbeispielen gemäß der 21 und 22 die co-dotierten Gebiete 66 an das Gatedielektrikum 33 bzw. das Feldelektrodendielektrikum 35 angrenzen, sind gemäß einem weiteren Ausführungsbeispiel diese co-dotierten Gebiete 66 beabstandet zu dem Gatedielektrikum 33 und dem Feldelektrodendielektrikum 35, beispielsweise in der Stromflussrichtung (die bei diesen Ausführungsbeispielen die vertikale Richtung ist). Der Abstand ist beispielsweise zwischen 50 nm und 500 nm. Das Realisieren diese co-dotierten Gebiete 66 beabstandet zu dem Gatedielektrikum 33 und dem Feldelektrodendielektrikum 35 ist insbesondere hilfreich bei IGBTs, kann jedoch auch bei MOSFETs realisiert werden.
  • 23 veranschaulicht eine vertikale Querschnittsansicht eines MOS-Transistors mit einer Trench-Gateelektrode 32. Bei diesem Ausführungsbeispiel umfasst das Bodygebiet 12 einen gekrümmten Abschnitt 12', der sich in das Driftgebiet 11 erstreckt. Das Halbleiterbauelement kann mit Feldelektroden 34 (wie in 23 dargestellt) realisiert werden. Gemäß einem weiteren Ausführungsbeispiel kann das Halbleiterbauelement jedoch auch wie die Halbleiterbauelemente gemäß der 19 und 20 ohne Feldelektrode realisiert werden. Bei dem Halbleiterbauelement gemäß 23 ist ein co-dotiertes Gebiet 67 im Bereich des gekrümmten Bodygebietabschnitts 12' vorhanden.
  • 24 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel. 24 veranschaulicht das Driftgebiet (Basisgebiet) 11 und ein Draingebiet (Kollektorgebiet) 13 eines MOSFET, eine IGBT bzw. einer Diode. Bei diesem Ausführungsbeispiel ist ein co-dotiertes Gebiet 68 im Driftgebiet 11 benachbart zu dem Draingebiet (Kollektorgebiet) 13 oder nahe dieses Draingebiets (Kollektorgebiets) 13 angeordnet. Ein Feldstoppgebiet (nicht dargestellt) desselben Dotierungstyps wie das Driftgebiet (Basisgebiet) 11, jedoch höher dotiert als das Driftgebiet (Basisgebiet) 11, ist in dem Driftgebiet (Basisgebiet) 11 oder benachbart zu dem Draingebiet (Kollektorgebiet) 13 angeordnet. Gemäß einem Ausführungsbeispiel ist das Feldstoppgebiet in dem co-dotierten Gebiet 68 angeordnet.
  • 25 veranschaulicht eine vertikale Querschnittsansicht einer Verstärkungsgatestruktur eines Thyristors. Die Verstärkungsgatestruktur ist in den p-Basisgebiet 12 des Thyristors angeordnet, wobei das p-Basisgebiet 12 an ein n-Basisgebiet 11 angrenzt. Die Verstärkungsgatestruktur umfasst mehrere Verstärkungsgates AG1–AG5, wobei jedes Verstärkungsgate AG1–AG5 ein n-dotiertes Halbleitergebiet und eine das n-dotierte Halbleitergebiet an das p-dotierte Basisgebiet 12 anschließende Elektrode aufweist. Die einzelnen Verstärkungsgates sind gegenseitig beabstandet, wobei das p-dotierte Basisgebiet in herkömmlicher Weise einen elektrischen Widerstand R (in 25 schematisch dargestellt) zwischen dem zweiten und dem dritten Verstärkungsgate AG2, AG3 aufweist. Im Bereich dieses elektrischen Widerstandes ist ein co-dotiertes Gebiet 69 implementiert.

Claims (30)

  1. Halbleiterbauelement, das ein Bauelementgebiet (11) aufweist, wobei das Bauelementgebiet aufweist: wenigstens einen Bauelementgebietabschnitt (61–69), der Dotierstoffatome eines ersten Dotierungstyps und mit einer ersten Dotierungskonzentration von wenigstens 1E16 cm–3 und Dotierstoffatome eines zweiten Dotierungstyps und mit einer zweiten Dotierungskonzentration von wenigstens 1E16 cm–3 aufweist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem der wenigstens eine Bauelementgebietabschnitt 61–69 eine effektive Dotierungskonzentration eines der ersten und zweiten Dotierungstypen aufweist.
  3. Halbleiterbauelement nach Anspruch 2, bei dem die effektive Dotierungskonzentration zwischen 1E13 cm–3 und 1E16 cm–3 oder zwischen 5E13 cm–3 und 5E15 cm–3 ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die erste Dotierungskonzentration wenigstens 1E17 cm–3, und bei dem die zweite Dotierungskonzentration wenigstens 1E17 cm–3 ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem Dotierstoffatome des ersten Dotierungstyps wenigstens eines der folgenden aufweisen: Phosphor, Stickstoff, Silizium, Arsen oder Antimon.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dotierstoffatome des zweiten Dotierungstyps wenigstens eines der folgenden aufweisen: Bor, Gallium, Indium, Kalzium, Zink, Beryllium, Magnesium und Aluminium.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dotierstoffatome des ersten Dotierungstyps Phosphoratome aufweisen und bei dem die Dotierstoffatome des zweiten Dotierungstyps Boratome aufweisen.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: wenigstens eine stressinduzierende Halbleiterschicht (15) in dem Bauelementgebiet (11).
  9. Halbleiterbauelement nach Anspruch 8, bei dem das Bauelementgebiet (11) Silizium (Si) aufweist und bei dem stressinduzierende Schicht (15) Silizium-Germanium (SiGe) aufweist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Halbleiterbauelement als eines der folgenden ausgebildet ist: ein MOS-Transistor, bei dem das Bauelementgebiet (11) ein Driftgebiet ist; eine Bipolardiode, bei der das Bauelementgebiet (11) ein Basisgebiet ist; und eine Schottkydiode, bei der das Bauelementgebiet (11) ein Driftgebiet ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem das Bauelementgebiet und der Bauelementgebietabschnitt (61, 64, 65) einen pn-Übergang aufweisen.
  12. Halbleiterbauelement nach Anspruch 11, bei dem der pn-Übergang ein pn-Übergang zwischen einem Bodygebiet (12) und einem Driftgebiet (11) eines MOS-Transistors ist.
  13. Halbleiterbauelement nach Anspruch 11, bei dem der pn-Übergang ein pn-Übergang zwischen einem Emittergebiet (12) und einem Basisgebiet (11) einer Diode ist.
  14. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem der Bauelementgebietabschnitt (66) an eine Dielektrikumsschicht (33; 35) angrenzt.
  15. Halbleiterbauelement nach Anspruch 14, bei dem die Dielektrikumsschicht ein Gatedielektrikum (33) oder ein Feldelektrodendielektrikum (35) in einem MOS-Transistor ist.
  16. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem das Bauelementgebiet ein p-dotiertes Basisgebiet eines Thyristors ist und bei dem der Bauelementgebietabschnitt (69) in den p-dotierten Basisgebiet zwischen zwei Verstärkungsgates einer Verstärkungsgatestruktur angeordnet ist.
  17. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: i. Bereitstellen eines Halbleitersubstrats (110); ii. Herstellen einer Epitaxieschicht (120) auf dem Halbleitersubstrat (110); iii. Einbringen von Dotierstoffatomen eines ersten Dotierungstyps und von Dotierstoffatomen eines zweiten Dotierungstyps in die Epitaxieschicht (120).
  18. Verfahren nach Anspruch 17, das weiterhin aufweist: iv. Wiederholen der Verfahrensschritte i. bis iii. wenigstens einmal, um wenigstens zwei Epitaxieschichten (120 1–120 5) herzustellen, wobei bei jeder Wiederholung dieser Verfahrensschritte die Epitaxieschicht in Schritt ii. auf der in dem vorangehenden Verfahrensschritt ii. hergestellten Epitaxieschicht hergestellt wird.
  19. Verfahren nach Anspruch 17 oder 18, bei dem im Schritt iii. Moleküle eingebracht werden, die Dotierstoffatome des ersten Dotierungstyps und Dotierstoffatome des zweiten Dotierungstyps in einem vordefinierten Verhältnis aufweisen.
  20. Verfahren nach Anspruch 19, bei dem das vordefinierte Verhältnis 1:1 ist.
  21. Verfahren nach einem der Ansprüche 17 bis 20, bei dem im Schritt iii. die Dotierstoffatome wenigstens während eines Kristallwachstums der Epitaxieschicht oder nach einem Kristallwachstum der Epitaxieschicht eingebracht werden.
  22. Verfahren nach Anspruch 20 oder 21, bei dem das Einbringen der Dotierstoffatome in die Epitaxieschicht (120) nach dem epitaktischen Kristallwachstum wenigstens einen Implantationsprozess oder einen Diffusionsprozess umfasst.
  23. Verfahren nach einem der Ansprüche 17 bis 22, bei dem die Epitaxieschicht (110) einer Grunddotierung eines der ersten und zweiten Dotienangstypen hergestellt wird.
  24. Verfahren nach einem der Ansprüche 17 bis 23, das weiterhin aufweist: v. Herstellen wenigstens eines Grabens (121) in der Epitaxieschicht; vi. Auffüllen des wenigstens einen Grabens (121) mit einem monokristallinen Halbleitermaterial; vii. Diffundieren von Dotierstoffatomen aus dem umliegenden Halbleitermaterial in das Material, das den wenigstens einen Graben (121) auffüllt.
  25. Verfahren nach Anspruch 24, bei dem die Dotierstoffatome eines der ersten und zweiten Dotierungstypen so ausgewählt sind, dass sie eine höhere Diffusionsgeschwindigkeit als die Dotierstoffatome des anderen der ersten und zweiten Dotierungstypen aufweisen.
  26. Verfahren nach Anspruch 25, das weiterhin aufweist: viii. Herstellen einer Diffusionsbarriere wenigstens an Seitenwänden des wenigstens einen Grabens (121).
  27. Verfahren nach Anspruch 26, bei dem die Diffusionsbarriere eines von SiGe und SiGeC aufweist.
  28. Verfahren nach Anspruch 25, bei dem die Dotierstoffatome des ersten und zweiten Dotierungstyps jeweils eine Diffusionskonstante besitzen, wobei eine kleinere dieser Diffusionskonstanten zwischen 50% und 100% oder zwischen 80% und 100% der anderen Diffusionskonstante beträgt.
  29. Halbleiterbauelement, das ein co-dotiertes Bauelementgebiet (61, 64) aufweist, wobei das co-dotierte Bauelementgebiet (61, 64, 65) Dotierstoffatome eines ersten Dotierungstyps und mit einer ersten Dotierungskonzentration von wenigstens 1E16 cm–3 und Dotierstoffatomen eines zweiten Dotierungstyps und mit einer zweiten Dotierungskonzentration von wenigstens 1E16 cm–3 aufweist, und wobei das co-dotierte Bauelementgebiet einen pn-Übergang aufweist.
  30. Halbleiterbauelement nach Anspruch 31, bei dem die erste Dotierungskonzentration wenigstens 1E18 cm–3 und die zweite Dotierungskonzentration wenigstens 1E18 cm–3 ist.
DE102013212787.1A 2012-07-02 2013-07-01 Verfahren zum herstellen einer dotierten halbleiterschicht Active DE102013212787B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/539,944 2012-07-02
US13/539,944 US20140001514A1 (en) 2012-07-02 2012-07-02 Semiconductor Device and Method for Producing a Doped Semiconductor Layer

Publications (2)

Publication Number Publication Date
DE102013212787A1 true DE102013212787A1 (de) 2014-01-02
DE102013212787B4 DE102013212787B4 (de) 2022-03-03

Family

ID=49754366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013212787.1A Active DE102013212787B4 (de) 2012-07-02 2013-07-01 Verfahren zum herstellen einer dotierten halbleiterschicht

Country Status (3)

Country Link
US (2) US20140001514A1 (de)
CN (1) CN103531613A (de)
DE (1) DE102013212787B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954093B2 (en) 2016-06-29 2018-04-24 Infineon Technologies Austria Ag Method of manufacturing a super junction semiconductor device and super junction semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
US9275862B2 (en) * 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
US9620457B2 (en) 2013-11-26 2017-04-11 Infineon Technologies Ag Semiconductor device packaging
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US9601368B2 (en) * 2015-07-16 2017-03-21 Infineon Technologies Ag Semiconductor device comprising an oxygen diffusion barrier and manufacturing method
US10403711B2 (en) 2016-02-24 2019-09-03 General Electric Company Designing and fabricating semiconductor devices with specific terrestrial cosmic ray (TCR) ratings
DE102016104327B4 (de) 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016115758B3 (de) 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice
DE102018105741B3 (de) * 2018-03-13 2019-07-11 Infineon Technologies Dresden Gmbh Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
US10741638B2 (en) * 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
EP3664150A1 (de) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Halbleiterbauelement
CN109686781B (zh) * 2018-12-14 2021-08-03 无锡紫光微电子有限公司 一种多次外延的超结器件制作方法
CN109713029B (zh) * 2018-12-14 2021-08-03 无锡紫光微电子有限公司 一种改善反向恢复特性的多次外延超结器件制作方法
CN110212030A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件结构及其制备方法
US10892320B2 (en) * 2019-04-30 2021-01-12 Vanguard International Semiconductor Corporation Semiconductor devices having stacked trench gate electrodes overlapping a well region

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133789B1 (en) * 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
WO2007025392A1 (en) 2005-09-01 2007-03-08 Eth Zurich Semiconductor structure with n-type region codoped with group i or ii elements
EP2674966B1 (de) * 2006-06-29 2019-10-23 Cree, Inc. Siliciumcarbid-Schaltvorrichtungen mit P-Kanälen
WO2008033303A2 (en) * 2006-09-11 2008-03-20 President And Fellows Of Harvard College Branched nanoscale wires
US8159024B2 (en) 2007-04-20 2012-04-17 Rensselaer Polytechnic Institute High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
JP2009130190A (ja) 2007-11-26 2009-06-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US7977180B2 (en) 2008-12-08 2011-07-12 GlobalFoundries, Inc. Methods for fabricating stressed MOS devices
US8255820B2 (en) * 2009-06-09 2012-08-28 Skiff, Llc Electronic paper display device event tracking
US20110241114A1 (en) * 2010-04-02 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage mos transistor
US8592900B2 (en) * 2010-11-03 2013-11-26 Texas Instruments Incorporated Drain extended CMOS with counter-doped drain extension
US8633095B2 (en) 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
US8541862B2 (en) 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954093B2 (en) 2016-06-29 2018-04-24 Infineon Technologies Austria Ag Method of manufacturing a super junction semiconductor device and super junction semiconductor device

Also Published As

Publication number Publication date
US20180061962A1 (en) 2018-03-01
US10325996B2 (en) 2019-06-18
US20140001514A1 (en) 2014-01-02
CN103531613A (zh) 2014-01-22
DE102013212787B4 (de) 2022-03-03

Similar Documents

Publication Publication Date Title
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE112013004362B4 (de) Halbleitervorrichtung
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014119278B4 (de) Halbleiterbauelemente
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102011075601B4 (de) Halbleiterbauelement mit einem graben-randabschluss
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
AT505499A2 (de) Ladungsgleichgewichts-isolierschicht- bipolartransistor
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022663

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative