CN108257953A - 具有igbt区和不可切换二极管区的半导体器件 - Google Patents

具有igbt区和不可切换二极管区的半导体器件 Download PDF

Info

Publication number
CN108257953A
CN108257953A CN201711481081.1A CN201711481081A CN108257953A CN 108257953 A CN108257953 A CN 108257953A CN 201711481081 A CN201711481081 A CN 201711481081A CN 108257953 A CN108257953 A CN 108257953A
Authority
CN
China
Prior art keywords
semiconductor devices
fly
field plate
gate electrode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711481081.1A
Other languages
English (en)
Other versions
CN108257953B (zh
Inventor
约翰内斯·乔治·拉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108257953A publication Critical patent/CN108257953A/zh
Application granted granted Critical
Publication of CN108257953B publication Critical patent/CN108257953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件包括:半导体衬底，其包括前侧、后侧、漂移层和在前侧与漂移层之间且与漂移层形成pn结的本体层，前金属化部布置在前侧上且与本体层欧姆连接，后金属化部布置在后侧上且与漂移层欧姆连接；和至少一个IGBT单元区和与其相邻的至少一个续流二极管区。IGBT单元区包括与栅极金属化部欧姆连接且与半导体衬底电绝缘的栅电极。续流二极管区包括与前金属化部欧姆连接且与半导体衬底和栅电极隔开的场电极。当从第一竖直截面看时，栅电极布置在穿过本体层的第一沟槽中。当从第二竖直截面看时，场电极布置在穿过本体层的第二沟槽中。当在与前侧平行的水平面上的正交投影中看时，场电极为第二条形，而栅电极为在第二条形的虚拟延伸部分中的第一条形。

Description

具有IGBT区和不可切换二极管区的半导体器件
技术领域
本文描述的实施方式涉及具有IGBT单元区和至少一个续流二极管区、特别是至少一个不可切换续流二极管区的半导体器件。
背景技术
IGBT(绝缘栅双极晶体管)是非常通用的功率半导体器件，因为它们分别具有非常低的饱和电压VCEsat(在额定电流下)和导通电阻。由于IGBT被广泛用于控制感性负载，因此包括IGBT作为有源开关的功率模块通常包括允许电流反向流动的所谓续流二极管。反向电流可能由切换期间的感性负载引起。
IGBT是双极型器件。低VCEsat是用于n沟道IGBT的高电荷载流子浓度空穴的结果，在IGBT的正向导通模式期间，用于n沟道IGBT的高电荷载流子浓度空穴从典型的p型掺杂发射极被发射到漂移区。漂移区然后被过量的电荷载流子充满。当IGBT进入阻断模式时，在漂移区能够阻断所需的电压之前，多余的电荷载流子将从漂移区被去除。
现代IGBT可能已经集成了续流二极管，使得不需要外部续流二极管。由于IGBT也适用于承载反向电流，因此集成续流二极管的IGBT也称为RC-IGBT(反向电流-绝缘栅双极晶体管)。
通常期望的是，当栅极电压被施加到IGBT单元的栅电极时，IGBT也可以承载反向电流。然而，激活的IGBT单元(即施加有栅极电压的IGBT单元)可能会影响反向电流模式下的双极操作。
此外，换向期间的高鲁棒性通常是期望的。特别地，触发RC-IGBT的布置在靠近续流二极管单元的相应的寄生二极管结构可能显著降低换向期间的鲁棒性。可以通过边缘端子结构与续流二极管单元之间足够大的距离来避免在换向期间触发寄生二极管结构。然而，这会增加芯片面积，因而增加成本。例如，具有并排布置的条形RC-IGBT单元和续流二极管单元的1200V-RC-IGBT的边缘端子结构与条形续流二极管单元之间的距离应为至少约300μm。
因此，对于给定的芯片尺寸，希望保持甚至改善器件性能规格，同时允许鲁棒的反向电流特性。
发明内容
根据一个实施方式，半导体器件包括前侧、与前侧相对的后侧、漂移层以及本体层，本体层被布置在前侧与漂移层之间并且与漂移层形成pn结。前金属化部被布置在前侧上并且与本体层欧姆连接。后金属化部被布置在后侧上并且与漂移层欧姆连接。半导体器件还包括至少一个IGBT单元区以及与该至少一个IGBT单元区相邻的至少一个续流二极管区。至少一个IGBT单元区包括与半导体器件的栅极金属化部欧姆连接并且与半导体衬底电绝缘的至少一个栅电极。至少一个续流二极管区包括与前金属化部欧姆连接并且与半导体衬底和栅电极分隔开的至少一个场电极。当从与前侧垂直的第一竖直截面看时，至少一个栅电极被布置在延伸穿过本体层的第一沟槽中。当从与第一竖直截面平行且间隔开的第二竖直截面看时，至少一个场电极被布置在延伸穿过本体层的第二沟槽中。当从与前侧平行的水平面上的正交投影(normal projection)看时，至少一个场电极基本成形为第二条形，并且至少一个栅电极基本成形为被布置在第二条形的虚拟延伸中的第一条形。
根据一个实施方式，半导体器件包括栅极金属化部和半导体衬底，半导体衬底包括前侧、后侧、漂移层和本体层，本体层被布置在前侧与漂移层之间并且与漂移层形成pn结。前金属化部被布置在前侧上并且与本体层欧姆连接。后金属化部被布置成与前金属化部相对并且与漂移层欧姆连接。导体器件还包括至少一个IGBT单元区以及与该至少一个IGBT单元区相邻的至少一个续流二极管区。至少一个IGBT单元区包括与栅极金属化部欧姆连接的多个栅电极。栅电极通过延伸穿过本体层的相应栅极电介质与半导体衬底电绝缘。至少一个续流二极管区包括与前金属化部欧姆连接的多个场电极。场电极通过延伸穿过本体层的相应场电介质与半导体衬底分隔开。当从与前侧平行的水平面上的正交投影看时，栅电极形成基本上平行的第一条形图案，并且场电极形成基本平行的第二条形图案。第二条形中至少之一朝向第一条形中之一延伸。
根据一个实施方式，半导体器件包括具有前侧的半导体衬底、被布置在前侧上的前金属化部、与前金属化部相对的后金属化部以及栅极金属化部。包括多个IGBT单元的至少一个IGBT单元区被集成在半导体衬底中。每个IGBT单元包括栅电极，栅电极被布置成与半导体衬底相邻并且与半导体衬底电绝缘，以限定可操作的可切换沟道区，用于提供在前金属化部与半导体衬底的漂移区之间的欧姆连接。包括多个二极管单元的至少一个续流二极管区被集成在半导体衬底中。二极管单元中的每个二极管单元包括被布置在前金属化部与后金属化部之间的pn结并且在相应的场电极结构的两个相邻场电介质之间延伸。场电极结构中的每个场电极结构还包括不与栅极金属化部欧姆连接并且通过相应的场电介质与半导体衬底分隔开的场电极。当从与前侧平行的水平面上的正交投影看时，栅电极基本上成形为相应的第一条形，并且场电极基本上成形为相应的第二条形。当从与场电极中的相邻一个场电极的纵向轴线垂直的竖直平面上的正交投影看时，栅电极中至少之一具有与场电极中的相邻一个场电极的交叠。
本领域的技术人员在阅读下面的详细描述以及查看附图时将认识到附加的特征和优点。
附图说明
附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，相似的附图标记表示对应的部分。在附图中：
图1A示出了根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件在正向工作模式下的两个截面图；
图1B示出关于根据本文描述的实施方式的、图1A所示的半导体器件的平面图；
图1C示出了根据本文描述的实施方式的、图1A所示的半导体器件在反向导通模式下的两个截面图；
图1D示出了关于根据本文描述的实施方式的、图1A所示的半导体器件的平面图；
图2示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图3示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图4示出了关于根据本文描述的实施方式的、具有IGBT单元区和两个不可切换二极管区的半导体器件的平面图；
图5示出了关于根据本文描述的实施方式的、具有IGBT单元区和若干个不可切换二极管区的半导体器件的平面图；
图6示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图7示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图8示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图9示出了关于根据本文描述的实施方式的、具有IGBT单元区和不可切换二极管区的半导体器件的平面图；
图10示出了根据一个实施方式的不可切换二极管；
图11示出了根据一个实施方式的IGBT单元；
图11A示出了根据一个实施方式的IGBT单元；
图12示出了根据一个实施方式的不可切换二极管单元；
图13示出了根据一个实施方式的不可切换二极管单元；以及
图14示出了根据一个实施方式的不可切换二极管单元。
具体实施方式
在下面的详细描述中，参考了构成其一部分的附图，并且其中通过图示的方式示出了可以实施本发明的特定实施方式。在这方面，诸如“顶”、“底”、“前”、“后”、“前部”、“尾部”、“横向”、“竖直”等方向术语参考附图所述的方向来使用，因为实施方式的部件可以被定位在多个不同的取向上，所以方向术语被用于说明的目的而不是限制性的。应当理解的是，可以利用其他实施方式，并且在不脱离本发明的范围的情况下，可以作出结构或逻辑改变。因此以下的详细描述不应从限制性的意义上理解，并且本发明的范围由所附的权利要求来限定。所描述的实施方式使用特定的语言，其不应被理解为限制所附权利要求的范围。
在本说明书中，半导体衬底的第二侧或表面被认为是由下侧或下表面或者后侧面或后表面形成，而第一侧或表面被认为由半导体衬底的顶侧或顶表面或者主侧或主表面形成。因此，如在本说明书中使用的术语“之上”和“之下”类似地“顶”和“底”描述考虑到这种取向的结构特征相对于另一结构特征的相对位置。此外，为了便于描述，使用诸如“在……下”、“在……之下”、“在……下方”、“在……之上”、“在……上方”等的空间相对术语来解释一个特征相对于第二特征的定位。这些术语旨在涵盖器件的除了与在附图中描绘的那些取向不同的取向之外的不同取向。此外，诸如“第一”、“第二”等的术语也被用于描述各种特征、区域、部分等，并且也不旨在是限制性的。在整个说明书中，类似的术语可以指相似的特征。
本文中，特别是当涉及沟槽、栅电极和/或导体时，例如，“长度”、“延伸”和“扩展”可以互换使用，并且可以指代特征的长轴线。“宽度”可以指结构的垂直于延伸的方向。“宽度”和“长度”也可以分别指宽度和长度方向上的尺寸。
术语“电的连接”和“电连接”描述两个特征之间的欧姆连接。
术语“沟道区”和“可切换沟道区”描述了与栅极电介质相邻且沿着栅极电介质的本体区的一部分，其中在场效应的影响下可以形成所谓的反转沟道。沟道区(可切换沟道区)是单极沟道区。
在本文中，“正交投影”到平面或表面上是指垂直投影到平面或表面上。换句话说，视图方向垂直于表面或平面。
半导体衬底可以由适于制造半导体部件的任何半导体材料制成。此类材料的示例包括仅举几例诸如硅(Si)的基本半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)的IV族化合物半导体材料，诸如砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、氮化镓(GaN)、氮化镓铝(AlGaN)、磷化铟镓(InGaP)或磷化铟镓磷(InGaAsP)的二元、三元或四元III-V族半导体材料或者诸如碲化镉(CdTe)和碲镉汞(HgCdTe)的二元或三元II-VI族半导体材料，但不限于此。以上提及的半导体材料也被称为同质结半导体材料。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括硅(SixC1-x)和SiGe异质结半导体材料，但不限于此。对于功率半导体应用，目前主要使用Si、SiC和GaN材料。
N掺杂区称为第一导电类型，而p掺杂区称为第二导电类型。然而，可以交换第一导电类型和第二导电类型，使得第一导电类型是p掺杂的而第二导电类型是n掺杂的。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示所描述的元件或特征的存在，但不排除附加的元件或特征。除非上下文另外明确指出，否则冠词“一个”、“一种”和“该(所述)”旨在包括复数以及单数。考虑到上述范围的变化和应用，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由以下权利要求及其法定等同内容限制。
图1A示出了根据一个实施方式的、处于正向模式或正向导通模式下的半导体器件，其具有例如+15V的正栅极电压被施加到半导体器件的栅电极121。集电极-发射极电压VCE是正的，即，技术电流从集电极端子C流到发射极端子E。电子的物理电流从发射极端子E流到集电极端子C。正向导通模式通常意味着在如图1A和下面的实施方式所示的n沟道器件的情况下，将大于栅极阈值电压Vth的正栅极电压(栅极端子G相对于发射极端子E为正)施加到栅电极以在漂移区与发射极区之间的可切换沟道区(通常也称为源极区)中形成相应的反转沟道，并且集电极-发射极电压VCE是正的(集电极端子C相对于发射极端子E是正的)。正向阻断模式通常意味着在n沟道器件的情况下，施加小于栅极阈值电压Vth的栅极电压，使得在源极区与漂移区之间没有形成反转沟道，并且集电极-发射极电压VCE是正的。
半导体器件可以是功率RC-IGBT，并且包括半导体衬底100、在半导体衬底100的第一表面或前表面或者侧面101上的前金属化部171以及在半导体衬底100的第二表面或底表面或者侧面102上的后金属化部172。前金属化部171和后金属化部172例如在图10至图14中示出。
半导体器件包括多个掺杂区。半导体衬底100的漂移层或漂移区113通常是弱n掺杂的。高度n掺杂的发射极或源极区111可以在第一表面、前侧或第一侧101处集成在半导体衬底100中。源极区111与p掺杂本体区112形成相应的pn结，p掺杂本体区112由半导体衬底100的本体层112的部分形成。本体区112还与n掺杂的漂移区113形成相应的pn结，该pn结与形成在本体区112与发射极区(源极区)111之间的pn结不同并且与其间隔开。漂移区或漂移层113可以由其中通过注入或其他合适的工艺集成有其他掺杂区的弱n掺杂衬底100的一部分形成。
场电极131通常与发射极端子E电连接，并且因此与源极区111处于相同的电位。因此，栅电极121对续流二极管区1142的工作的任何影响进一步降低。然而，场电极131中的至少一些场电极131(例如每个第二场电极131或第三场电极131)也可以是浮置(floating)的。
在朝向第二表面、第二侧或背侧102的侧面处，漂移区113与p掺杂的发射极区114形成pn结，p掺杂的发射极区114形成第二导电类型的发射极区。除此之外，形成第一导电类型的发射极区的n掺杂发射极区116也在第二表面102处被集成在半导体衬底100中。n掺杂的发射极区116和p掺杂的发射极区114与连接到集电极端子C的后金属化部172电接触(欧姆连接)。此外，可以在相邻的n掺杂的发射极区116与p掺杂的发射极区114之间形成相应的pn结。典型地，后金属化部172与n掺杂的发射极区116和p掺杂的发射极区114直接接触。
可选的n掺杂的缓冲层或场停止层可以被集成到半导体衬底100的漂移区113与相应的发射极区114和116之间，或者仅在漂移区113与p掺杂的发射极区114之间。缓冲层或场停止层具有比漂移区113的掺杂浓度高的掺杂浓度，但典型地比n掺杂的发射极区116的掺杂浓度低。发射极区114、116都是高度掺杂的。缓冲层或场停止层117例如在图12和图13中示出，并且可以被并入本文说明的所有实施方式中。典型地，许多现代器件包括缓冲层或场停止层117。包括这种缓冲层或场停止层的器件也称为穿通(punch-through)型器件。
本体区112与前金属化部171电连接，前金属化部171与发射极端子E电连接。为了改善本体区112与前金属化部171之间的欧姆连接，在第一表面101处可以设置有高度p掺杂的本体接触区115。源极区111与前金属化部171也直接电连接。典型地，前金属化部171与本体区112或本体接触区115以及源极区111直接接触或连接。
半导体器件还包括被集成到半导体衬底100中的多个沟槽120、120’。沟槽120、120’从第一表面101竖直地延伸到半导体衬底100中。沟槽120可以包括相应的栅电极。同样地，沟槽120’可以包括相应的场电极131，场电极131通过场电介质132与周围的半导体衬底100电绝缘。在下文中，沟槽120、120’也分别称为第一沟槽或栅沟槽120和第二沟槽或场沟槽120’。
栅沟槽120和场沟槽120’两者都可以成行地纵向延伸。纵向延伸在此垂直于图1A的平面(在附图中另外地示出的示例性笛卡尔坐标***(x、y、z)的y方向)延伸。如图1A的两个竖直截面所示，台面(mesa)区125分别由相邻的沟槽120和120’之间的半导体衬底100形成。
栅沟槽120和场沟槽120’两者都可以在竖直方向z上穿过本体层112延伸，典型地从第一表面101部分地进入漂移区113，更典型地延伸至基本上相同的深度。因此，可以便利制造。
典型地，多个IGBT单元141被集成在半导体衬底100中并且形成至少一个IGBT单元区1141。IGBT单元141中的每个IGBT单元141包括至少一个——例如两个——可操作的可切换沟道区151，用于提供在半导体衬底100的前金属化部171与漂移区113之间的欧姆连接，即可控欧姆连接。可切换沟道区151沿着栅电极121的延伸部而形成在与沟槽120相邻的本体区112中。当将大于给定的栅极阈值电压Vth的正电压差Vge＝VG-VE(对于Si典型地在约4V至约9V之间的范围内)施加在栅电极121与前金属化层171之间时，电子在可切换沟道区151中累积以在源极区111与漂移区113之间形成单极导电路径(仅针对所示出的n沟道IGBT单元的电子)，即所谓的反转沟道。因此，由可切换沟道区151提供的欧姆连接可以通过施加到栅电极121的电压来控制。
典型地，多个不可切换二极管单元142也被集成在半导体衬底100中并且形成至少一个不可切换续流二极管区1142。不可切换二极管单元142中的每个不可切换二极管单元142包括在相应的本体区112与漂移区113之间的pn-结。这意味着在正常设备工作期间在前金属化部171与漂移区113之间可以不形成用于所示的n沟道器件的欧姆连接，特别是用于电子的欧姆连接。
根据一个实施方式，至少对于约-15V至约+15V的范围或甚至在约-20V至约+20V的范围内的典型差异Vge，在正常工作期间没有分别通过不可切换二极管单元142的本体区和不可切换续流二极管区1142形成反转沟道。
可选地或附加地，在不可切换二极管单元142中可以不形成源极区。
如此处所示的单元的横向几何延伸(在x方向上)分别对应于栅沟槽120和场沟槽120’横向间隔的间距(箭头141、142的长度)。典型地，单元141、142的间距基本上相等，例如，除制造容差外均相等。然而，单元141的间距与单元142的间距之间的比率也可以在约0.5至约2的范围内。
根据一个实施方式，在其他相应的规则图案中可以省略单元141中的一个或更多个和/或单元142中的一个或更多个。
单元141、142的定义在某种程度上较为随意。在图1A中，每个单元141、142分别在相邻(典型地镜像对称)沟槽120的竖直对称线之间以及在相邻(典型地镜像对称)沟槽120’的竖直对称线之间沿x方向延伸。在可替代的定义中，(具有基本上相同间距的)单元在相邻台面(台面区)125的竖直对称线之间沿x方向延伸。
如图1A所示，两个相邻沟槽120之间的台面区125的结构可以是镜像对称的，即，台面区125与两个相邻沟槽120中的第一个形成与两个相邻沟槽120中的第二个相同类型的半单元。然而，不同类型的单元也可以被集成在相同的台面区125中。例如，不同类型的单元可以形成在台面区125的纵向延伸的不同位置处或在相邻沟槽120的相对侧处。因此，单元的类型可以在沟槽120和台面区125的纵向延伸(方向)上或者横向地(即沿着垂直于纵向延伸的方向)变化。
根据一个实施方式，IGBT单元141中的每一个具有：与前金属化部171欧姆连接的第一导电类型的源极区111，第一导电类型的漂移区113，与前金属化部171欧姆连接的第二导电类型的本体区112，本体区112被布置在源极区111与漂移区113之间并且与源极区111和漂移区113形成pn结。
此外，IGBT单元141中的每一个可以包括：栅电极121，栅电极121被布置成与本体区112相邻并且通过相应的栅极电介质122与本体区112电绝缘以限定IGBT单元141中的每个IGBT单元141的相应的可切换沟道区151。
如图1B中虚线矩形所示，若干个源极区111可以在相邻栅电极121的栅极电介质122之间延伸。
源极区111的间距可以相等或在栅电极121与场电极131之间的距离d的范围内。
相邻源极区111之间的距离可以在约0.5μm至约20μm的范围内，更具体地在约1μm至约10μm的范围内，例如约2μm、4μm或10μm。
或者，源极区111可以基本上沿着栅极电介质122中的邻接的一个栅极电介质(在y方向上)延伸。
根据一个实施方式，若干个间隔开的源极区沿着栅极电介质中的邻接一个栅极电介质(沿y方向)延伸并且通常形成规则图案，其中源极区的长度与相邻源极之间的间隔(在y方向上)的比率通常在约0.1μm至约10μm的范围内，更典型地在约0.3μm至约2μm的范围内，并且甚至更典型地在约0.5μm至约1μm的范围内。
鉴于以上所述，根据一个实施方式，不可切换二极管单元142中的每一个可以具有第一导电类型的漂移区113和第二导电类型的本体区112，第二导电类型的本体区112与漂移区113形成pn结，其在相邻的场电介质132之间延伸，其中本体区112与前金属化部171欧姆连接。
根据一个实施方式，不可切换二极管单元142中的至少一些包括嵌入本体区112中且具有比本体区112掺杂水平高的掺杂水平的第二导电性的本体接触区115，其中本体接触区115与前金属化部171形成欧姆连接，典型地与前金属化部171欧姆接触。
相应区域中的每个区域(即，IGBT单元区1141和不可切换续流二极管区1142)典型地包括多个相应的相同单元。同一单元类型的聚集的单元可以形成相应的区域。
因此，不可切换二极管单元142被“聚集(clustered)”以形成较大的单元区域，即一个或更多个不可切换续流二极管区1142。这些单元区域也可以被描述为“台面单元”，“台面单元”中的每个“台面单元”用作用于承载反向电流的大型二极管。
不可切换单元142的聚集确保了反向电流主要由双极电流承载，并且在半导体器件的反向模式期间被布置成与不可切换单元142相对的一个更多个n掺杂的发射极区116可以将电子有效地注入漂移区113。另外，可以降低闩锁(latch-up)风险，这进一步有助于半导体器件的鲁棒性。
根据一个实施方式，IGBT单元141或一个或更多个IGBT单元区中的每个被形成在第二导电类型的发射极区114上方。
根据一个实施方式，不可切换二极管单元142或可切换续流二极管区被形成在由多个第一导电类型的发射极区116和多个第二导电类型的发射极区114形成的双模区域上方。
根据一个实施方式，在半导体衬底100的后侧102上的正交投影中，由不可切换续流二极管区1142覆盖的区域的至少50％，典型地至少75％，更典型地至少90％，是在形成在半导体衬底100的后侧102处的第一导电类型(例如，n掺杂)的发射极区116上方。因此，由不可切换续流二极管区1142覆盖的剩余区域在一个或更多个具有第二导电类型的发射极区116上方。
一个或更多个不可切换续流二极管区典型地不包括任何可操作的可切换沟道区，即不可切换二极管单元或IGBT单元141都没有被集成在由不可切换续流二极管区假定的区域内。因此，不可切换续流二极管区也可以被限定为不形成可操作的可切换沟道区151的区域(特别是不具有可操作的可切换沟道区151的单元的区域)。可操作的可切换沟道区151是当向相邻的栅电极121施加正电压(或者如果掺杂关系反向时施加负电压)则可以形成反转沟道的区域。
当在不可切换续流二极管区内没有形成可操作的可切换沟道区151时，不可切换续流二极管区的功能操作没有受到可操作的可切换沟道区151、153即是否施加有栅极电压的动作的影响。这对于半导体器件的特定工作模式是有益的。
为了避免在不可切换续流二极管区内形成可操作的可切换沟道区151，形成在不可切换续流二极管区中的沟槽120’中的栅电极可以与栅极端子电绝缘，使得不施加栅极电压。或者，可以在场沟槽120’中不形成电极和/或不形成源极区111和/或源极区111不电连接至发射极端子E。
当将诸如+15V的正电压施加到IGBT单元141的栅电极时，在相应的可切换沟道区151、153中形成导电路径，这使本体区112与漂移区113之间的pn结以及源极区111与本体区112之间的pn结分别短路。因此，当在集电极端子C和发射极端子E之间施加正的集电极-发射极电压VCE时，电子电流可以从源极区111流向漂移区113并最终流到p掺杂发射极区114和n掺杂发射极区116。电子的流动由向下的箭头表示，而正的空穴的流动由向上的箭头表示。这些空穴不会流过可切换沟道区151，因为它们可以容易地穿过本体区112与漂移区113之间的pn结。空穴从p掺杂的发射极区114被注入。因此，IGBT单元141承载双极电流。图1A中的虚线矩形粗略地示出了本体区112中的形成相应的可切换沟道区151的区域。
在如图1A所示的正向导通模式中，由于本体区112与漂移区113之间的pn结阻断了任何电子流过不可切换二极管单元142，因此不可切换二极管单元142为“非激活”单元142。
在图1C中示出了操作的反向导通模式，其中在集电极端子C与发射极端子E之间施加负的集电极-发射极电压(VCE<0)。在这种情况下，反向电流流动，其可以由连接到集电极端子C和发射极端子E的未示出的感性负载驱动，与栅极电压无关。由于漂移区113与被布置在第二表面102处的p掺杂的发射极区114之间的反向偏置的pn结，阻止了通过IGBT单元141的电流。另一方面，双极电流流过不可切换二极管单元142。当本体区112与漂移区113之间的pn结上的电压差等于或大于该pn结的所需正向压降时，启用这样的双极性电流。
反向电流是指电流流动(技术电流流动的方向)相对于正向导通模式的电流流动(技术电流流动的方向)是相反的。技术电流流动被定义为正电荷载流子流动的方向。
应当注意的是，由于一个或更多个集成的续流二极管区1142，如图1A至图1D中所示的n沟道半导体器件能够阻断正VCE，但是基本上不阻断负VCE。
如图1A和图1B所示，当分别从与前侧101平行的水平面(xy平面)上的正交投影和从水平截面看时，每个栅沟槽120都可以被布置在场沟槽120’中之一的虚拟延伸中。类似地，当分别从与前侧101平行的水平面(xy平面)上的正交投影和从通过电极121和131的水平截面看时，栅电极121中的每个栅电极121可以布置在场电极131中之一的虚拟延伸中。
如图1A和图1B中的点划竖直线和水平位置x1、x2所示，图1A示出了在相对于电极121、131的伸长方向y的不同的水平位置y1、y2处穿过半导体衬底100的两个竖直截面和布线构思。
如图1B所示，栅电极121和场电极131典型地至少基本上分别成形为第一条形和第二条形，例如，分别作为可以具有圆状边缘的相应的(沿y方向的)细长矩形，并且当分别从正交投影和水平截面看时，第一条形121被布置在对应的相邻的第二条形131的虚拟延伸中。
如图1D所示，图1D示出了比图1B更不详细的视图，成对的相邻的第一条形和第二条形(电极)121、131典型地至少基本上相对于彼此和相应电极对的公共对称或伸长轴10而居中。
然而，第一条形和第二条形(电极)121、131稍微偏移也是可能的。例如，第一条形121可以相对于第二条形131在x方向上(即，与伸长方向y垂直的水平方向)偏移单元141、142的共同或平均间距P的最多50％，更典型地最多10％，并且甚至更典型地至多5％。
换句话说，当从与场电极131的相邻的一个场电极131的纵向轴线10垂直的竖直平面20上的正交投影看时，一个或更多个典型地全部的栅电极121可以具有与场电极131的相邻的一个场电极131(最近的一个场电极131)交叠，其为至少约80％，特别是至少约90％或甚至95％。
此外，第一条形和第二条形(电极)121、131也可以相对于彼此稍微成角度。例如，第一条形121可以具有伸长轴线10，其与第二条形131的伸长轴线10形成相应的角度，典型地为至多25°，更典型地为至多10°，并且甚至更典型地为至多5°，但典型地以第二条形朝向第一条形中相应的一条(最靠近的一条)延伸的方式形成。
将IGBT单元区的栅电极121基本上布置在相邻续流二极管区的场电极131的虚拟延伸中(通常在一行中成对地)与先前使用的其中并排布置细长的栅电极和细长的场电极的条形设计相比使得显着减小的芯片面积具有给定的换向鲁棒性。在先前使用的条形设计中，部件的二极管区应当具有距外边缘端子区域一定的距离，其为半导体衬底的厚度的量级或大于(并且因此随着电压等级而增大)半导体衬底的厚度，以避免触发边缘端子区域中的寄生二极管结构。应当注意的是，触发寄生二极管结构会削弱所需的换向鲁棒性。
典型地，外边缘端子区包括至少一个边缘端子结构，诸如浮置场板、与后金属化部欧姆连接的场板、保护环或当从上方看时包围IGBT单元区1141的VLD结构(可变的横向掺杂浓度)。在下文中，外边缘端子区也被称为***区。
如在本说明书中使用的术语“边缘端子结构”旨在描述被配置成在阻断模式中提供过渡区域的结构，其中半导体器件的有源区周围的高电场(例如，具有IGBT单元和二极管单元)逐渐变化到在器件的边缘处或附近的电位和/或诸如接地的参考电位与例如在半导体器件的边缘和/或后侧处的高电压之间的电位。边缘端子结构例如可以通过将电场线分布在边缘端子区上来降低整流结的端子区周围的场强度。
例如，先前使用的条形设计的1200V等级RC-IGBT典型地具有100μm至120μm的衬底厚度以及二极管区与边缘端子区之间的期望的最小距离约300μm。
与此不同的是，续流二极管(单元)区与IGBT单元区之间(为了安全地避免触发寄生二极管结构)的期望距离分别是栅电极121和场电极131的间距的量级。
更具体地，即使半导体器件被实现为功率半导体器件，例如具有至少600V或者甚至至少1000V的额定击穿电压的半导体器件，从一个或更多个栅电极121到相应的相邻场电极131的距离d2与相邻场电极131之间的距离d1之间的比率d2/d1典型地在约0.25至约5的范围内，优选地在约0.5至约2的范围内。
此外，由于在一个或更多个二极管单元区中可能不存在栅电极，因此在续流模式中由栅极电位引起的部件的可控性降低。对于RC-IGBT的低可控性或最小可控性的期望基于如下事实：通常期望实现控制的额外负担小。为了使得IGBT单元区和续流二极管单元区之间的区域可用于IGBT工作，通常还期望栅电极靠近(但分隔开)续流二极管单元区。本文描述的新的条形设计满足了这两个要求。
不可切换续流(单元)区1142可以由多个不可切换二极管单元限定。
不可切换续流二极管区1142确保当负载电流(即，ICE)从正向电流转变成反向电流时半导体器件快速地变为导通，而与可切换沟道区151中的任意一个是导通的或不导通无关。电压折回(snapping-back)行为受到抑制，并且半导体器件在低反向电流下已经反向导通。
IGBT单元区1141提供用于切换负载电流的实际IGBT功能。
上述类型的区域1141、1142中的每个可以针对其相应的功能进行优化，而不会(显著地)影响其他类型的区域。例如，在区域1141、1142之间，阳极效率(即，相应的本体区112的将电荷载流子注入到漂移区113中的效率)可以不同。
如图2所示，半导体器件可以具有包括全部IGBT单元141的单个大IGBT单元区2141(其可以形成简单相连区域)。
在示例性实施方式中，(分别在平面图中和当从前侧上的平面投影看时)基本上环形的IGBT单元区2141围绕一个大的不可切换续流二极管区2142(其也可以形成简单的相连区域)。然而，也可能的是，基本上环形的续流二极管区围绕IGBT单元区。
另外，当从上方看时，IGBT单元区2141被布置成被IGBT单元区2141与半导体衬底的边缘41之间的***区2143所围绕。当从上方看时，***区2143可以包括一个或更多个边缘端子结构，边缘端子结构围绕IGBT单元区2141并且被布置成靠近前侧和可以至少与***区中的前侧靠近的在本体区112和漂移区113之间形成的pn结。因此，***区2143可以用作半导体器件的边缘端子区。根据电压等级，***区2143的宽度可以在从约100μm至2mm的范围内，更具体地从约250μm至约1mm的范围内。
根据一个实施方式，具有比发射极区114的掺杂浓度低的掺杂浓度的p掺杂区形成在***区2143中以及在漂移区113与后金属化部之间。p掺杂区可以延伸到边缘，并且当分别从上方看时和从前侧的正交投影看时典型地基本上是环形的。
IGBT单元区2141可以包括当从上方看时成形为条形的平行沟槽栅电极的1维图案。根据水平位置，沟槽栅电极可以基本上在续流二极管区2142和***区2143之间或***区2143的两个部分之间在y方向上延伸。
类似地，续流二极管区2142可以包括多个沟槽场电极，其通常具有与沟槽栅电极相同的间距。此外，沟槽场电极可以基本上在y方向上延伸通过续流二极管区2142。然而，如上所述，沟槽场电极和沟槽栅电极彼此间隔开。
在关于x方向而居中的部分中，典型地形成在y方向上伸长的两个栅电极和中间场电极的基本平行的行的规则布置。
典型地，续流二极管区2142基本上相对于IGBT单元区2141居中。因此，在器件操作期间可以实现更对称的电流分布并因此获得更好的热负载。
在示例性实施方式中，当从上方看时，半导体衬底和续流二极管区2142基本上是矩形的。
图2(至图5)中的小虚线矩形中的每个可以对应于如图1A和图1D中所示的转变区域。
半导体衬底或者IGBT单元区2141的水平尺寸cx、cy可以被布置成约1mm至25mm，更具体地从约2mm至10mm。
续流二极管区2142的水平尺寸wx、wy可以被布置成约1mm至10mm，更具体地从约200μm至2mm。
IGBT单元区2141的宽度dx、dy可以被布置成从约200μm至10mm，更具体地从约500μm至5mm。
典型地，续流二极管区2142的面积为IGBT单元区2141的面积的约10％至约60％的范围内，更具体地从约30％至约50％的范围内。
如图3所示，当从上方看时，续流二极管区3142也可以是基本上交叉形的。
续流二极管区3142和IGBT单元区3141的面积百分比可以如以上针对续流二极管区2142和IGBT单元区2141所说明的那样。
以下给出续流二极管区3142和IGBT单元区3141的典型尺寸。
IGBT单元区3141的在续流二极管区3142与IGBT单元区3141的外边缘之间的第一水平最大厚度dx1典型地在约500μm至约10mm的范围内，更典型地在约750μm至约2mm的范围内。
IGBT单元区3141的在续流二极管区3142与IGBT单元区3141的外边缘之间的第一水平最小厚度dx2典型地在约100μm至约5mm的范围内，更典型地在约200μm至约1mm的范围内。
IGBT单元区3141的在续流二极管区3142与IGBT单元区3141的外边缘之间的第二水平最大厚度dy2典型地在约500μm至约10mm的范围内，更典型地在约750μm至约2mm的范围内。
IGBT单元区3141的在续流二极管区3142与IGBT单元区3141的外边缘之间的第二水平最小厚度dy1典型地在约100μm至约5mm的范围内，更典型地在约200μm至约1mm的范围内。
续流二极管区3142的第一最大水平延伸wx2典型地在约100μm至约20mm的范围内，更典型地在约500μm至约2mm的范围内。
续流二极管区3142的第一最小水平延伸wx1典型地在约50μm至约5mm的范围内，更典型地在约200μm至约1mm的范围内。
续流二极管区3142的第二最大水平延伸wy2典型地在约100μm至约20mm的范围内，更典型地在约500μm至约2mm的范围内。
续流二极管区3142的第二最小水平延伸wy1典型地在约50μm至约5mm的范围内，更典型地在约200μm至约1mm的范围内。
如图4和图5所示，可以使用两个续流二极管区4142或更多个，例如五个续流二极管区5142来代替一个续流二极管区2142，并且由一个相应的IGBT单元区4141、5141包围。
鉴于以上所述，根据一个实施方式，半导体衬底包括多个间隔开的不可切换续流二极管区1141、4142、5142，每个都具有多个不可切换二极管单元142。
不可切换续流二极管区1141、4142、5142可以基本上相等和/或基本上同等分布。
然而，续流二极管区也可以具有不同的水平延伸和/或形状。
例如，除了分别如图2和图3所示的一个较大的中心续流二极管区2142、3242之外，较小的续流二极管区可以被布置在IGBT单元区2141、3141的示例性四个角落区域的每一个中。
此外，不可切换续流二极管区1141、4142、5142的横向分布也可以是不均匀的。
根据另一(未示出的)实施方式，半导体器件具有(在平面图中)由基本上环形的续流二极管区围绕的中心或内部IGBT单元区，其被基本上环形的外IGBT单元区围绕。
出于充分均匀分布的电流的原因，当从上方看时，续流二极管和IGBT区的设计典型地具有至少一个对称轴线。
如图6所示，IGBT单元区6141的栅电极121中的每个栅电极121可以通过相应的介电分隔件区132与相邻续流二极管区6142的相邻场电极131分隔开。
典型地，栅电极121、相邻场电极131和***的分隔件区132被布置在公共竖直沟槽中。
这样的分隔件区132可能需要附加制造工艺。
如图7所示，当沟槽被设计成在续流二极管区7142与相邻的IGBT单元区7141之间的过渡区域中具有相应的收缩部时，可以节省用于分隔件区的附加制造工艺。
这是因为典型地使用诸如热氧化的一个或更多个常见工艺在沟槽中形成栅极电介质122和场电介质132可能导致在收缩部中形成电介质势垒。
如图8所示，续流二极管区8142和相邻的IGBT单元区8141可以通过附加沟槽130彼此分隔开。
当从上方看时，附加沟槽130可以为基本上环形的和/或围绕续流二极管区8142。
附加沟槽130可以从前侧部分地延伸入漂移区113中。附加沟槽130的竖直延伸可以与场沟槽120’的竖直延伸基本上对应和/或与栅沟槽120的竖直延伸基本上对应。
典型地，在附加沟槽130的侧壁处形成有在相邻栅极电介质122之间和/或在相邻的场电介质132之间延伸的介电层。因此，续流二极管区8142的本体区112与IGBT单元区8141的本体区112介电分隔开。在下文中，附加沟槽130也称为绝缘沟槽。
附加沟槽130可以至少基本上填充有电介质区。
或者，附加沟槽310可以包括附加电极，该附加电极与栅电极121和场电极131类似地通过介电层与半导体衬底分隔开。
附加电极可以浮置或分别与栅极金属化部和栅极端子G电接触。
此外，不是IGBT单元区8141的所有沟槽都可以包括分别与栅极金属化部和栅极端子G电接触的栅电极121。相反，可以以与栅电极121类似的方式在沟槽中的一些沟槽中形成介电隔离电极121a，但是没有将电极121a分别连接至栅极金属化部和栅极端子G，而是分别连接至前金属化部和发射极端子E。这使得能够调节IGBT单元区8141的内部输入电容CGE(栅极G与发射极E之间的电容)和所谓的栅漏反馈电容CGD(栅极G与集电极C之间的电容，米勒(Miller)电容)。
或者，电极121a中至少之一可以是浮置的。
因此，IGBT单元区8141可以包括不具有任何可切换沟道区的无效单元或虚拟单元。
此外，接触区115的布局在IGBT单元区和续流二极管区中可以不同。
在图8和图9所示的实施方式中，续流二极管区8142、9142的所有台面均经由被典型地实现为浅沟槽触点的相应接触区115与前金属化部171欧姆连接。因此，续流二极管区8142、9142具有特别大的阳极面积。与此不同的是，在IGBT单元区8141、9141中，仅相邻于与栅极金属化部171欧姆连接的栅电极121的台面分别经由相应的接触区115和浅沟槽触点与前金属化部171欧姆连接。IGBT单元区8141、9141的布置在介电隔离电极121a之间的台面不具有接触区。因此，在正向模式期间，空穴的排出受到阻碍，并且因此空穴浓度增加，导致VCEsat降低。
如图8和图9所示，当从上方看时，接触区115典型地是基本上条形形状。
当从上方看时，接触区115可以相对于相邻的电极121、121a、131基本上居中。
另外，当从上方看时，IGBT单元区8141、9141的每个接触区115可以基本上被布置在相邻续流二极管区8142、9142的接触区115中的之一的虚拟延伸中。
甚至进一步地，接触区115典型地与附加沟槽30间隔开。
此外，台面可以通过不止一个相应的接触区115——例如通过具有约0.5μm至约20μm、更典型地在约1μm至约2μm的范围内的典型间隔的若干个接触部分——与前金属化部171欧姆连接。
如图9所示，栅电极121可以延伸入附加沟槽130中并延伸到形成在附加沟槽130中的电极。因此，栅电极121可以经由栅极金属化部的栅极流道从两个位点接触到栅极焊盘。这降低了在给定的缺陷密度下由于制造误差而形成不期望地浮置栅电极的风险。
图10至图14示出了单元的变化的示例。
图10示出了不可切换二极管单元242的截面图。场电极131形成在场沟槽120’中并且与前金属化部171电接触，但不与栅极金属化部173和栅极端子G接触。因此，参见图1A至图1D的施加到栅极端子G的栅极电压没有被提供至不可切换二极管单元242的场电极131。因此，即使与IGBT单元141中的任一个类似的源极区111被形成在不可切换二极管单元242中，不可切换二极管单元242也是纯双极的。
图11示出了与IGBT单元141类似的IGBT单元241。图11还示出了层间电介质162，该层间电介质162使可以形成源极金属化部或发射极金属化部的前金属化部171与接触栅电极的栅极金属化部173电绝缘。IGBT单元141典型地具有这样的接触方案或类似的接触方案以及在前金属化部171与栅极金属化部173之间的层间电介质162。
典型地，在选择性区域中、特别是在IGBT单元区的边缘区域中仅形成栅极金属化部173与栅电极121之间的电接触。除了那些区域之外，如图11A所示，在竖直截面中栅电极121可以通过在IGBT单元区中的层间电介质162与前金属化部171分隔开。
图12示出了单元参数的另外的变化。图12的不可切换二极管单元342包括在本体区112之下并且在本体区112与漂移区113之间的n势垒118或势垒区118，以降低本体区112的阳极效率。n势垒118具有比弱n掺杂漂移区113的掺杂浓度高的掺杂浓度。
鉴于以上所述，根据一个实施方式，至少部分或全部不可切换二极管单元可以包括布置在漂移区113与本体区112之间或者相应的不可切换二极管单元142的漂移区113与本体区112之间的pn结之下的第一导电类型的势垒区118。
降低阳极效率的另一选择是本体区112的掺杂浓度的变化。因此，根据一个实施方式，至少一些或全部不可切换二极管单元的本体区112具有比IGBT单元141的本体区112的掺杂浓度低的掺杂浓度。图14示出了阳极效率的变化。
根据另一实施方式，至少一些或全部不可切换二极管单元被设置有寿命控制掺杂剂和/或晶体缺陷，以与不可切换二极管单元142的电荷载流子的寿命相比降低电荷载流子的寿命。例如，寿命控制掺杂剂是Pt或Au。用于控制电荷载流子的寿命的晶体缺陷可以通过提供仅留下不可切换二极管单元的未覆盖的区域的掩模并且然后注入诸如Ar-或Si-离子的非掺杂杂质而产生。
根据一个实施方式，相同的不可切换续流二极管区的不可切换二极管单元中至少两个可以在相应的本体区的掺杂浓度和寿命控制掺杂剂的浓度中至少之一方面彼此不同。掺杂浓度的变化可以是步进式(step-wise)的或逐渐的。
根据一个实施方式，第一不可切换续流二极管区中的不可切换二极管单元中的每个具有比第二不可切换续流二极管单元区中的不可切换二极管单元中的每个的发射极效率高的发射极效率。如果需要，这使得分别更好地平衡电流密度和热负载。
阳极效率和寿命控制的变化也可以一起使用和/或与单元参数的其他变化结合使用。
根据另一实施方式，不可切换续流二极管区中的至少一个不可切换二极管单元442b具有势垒区118、118a，并且不可切换续流二极管单元区中的至少另一个不可切换二极管单元442a没有势垒区。在另一变型中，组合地或可替选地，不可切换续流二极管区中的至少一个不可切换二极管单元442c具有势垒区118b，势垒区118b具有与不可切换二极管单元442b的势垒区118a的掺杂浓度不同的掺杂浓度。势垒区118a可以具有比势垒区118b的掺杂浓度低的掺杂浓度以形成不同掺杂浓度的势垒区。掺杂浓度的变化可以是步进式的或逐渐的。
图12还示出了形成在漂移区113与相应的发射极区114和116之间的缓冲层或场停止层117。
还可以另外地改变其他单元参数诸如本体区112的掺杂浓度和/或防止在不可切换二极管单元442的沟槽中形成电极并且/或者避免在不可切换二极管单元442中形成源极区。
图13示出甚至在相邻的不可切换二极管单元542a和542b之间的单元参数的另一变型。不可切换二极管单元542b不具有如不可切换二极管单元542a所具有的源极区111和本体接触区115。为了防止形成可操作的可切换沟道区，场电极131通过绝缘层161与栅极金属化部173(其不存在于该截面中)电绝缘。
此外，如图13所示，不可切换二极管单元542a中的至少一些包括嵌入本体区112中且具有比本体区112的掺杂水平高的掺杂水平的第二导电性的本体接触区115，其中本体接触区115与前金属化部171形成欧姆连接。
图14示出了单元参数的另外的变型。根据一个实施方式，不可切换续流二极管区1142b包括第一不可切换二极管单元642a和第二不可切换二极管单元642b，其中第一不可切换二极管单元642a与前金属化部171的电连接与第二不可切换二极管单元642b与前金属化部171的电连接不同。例如，前金属化部171与在同一个不可切换续流二极管区1142b内的第一不可切换二极管单元642a和第二不可切换二极管单元642b的相应的本体区112之间的接触面积可以是不同的(参见虚线箭头)。这使得能够针对发射极效率(小接触面积)和关断换向期间的动态雪崩(大接触面积)两者来优化不可切换续流二极管区1142b的性能。可替选地或附加地，可以选择性地形成本体接触区115。
前金属化部171与相应的本体区112之间的接触面积也可以在不同且间隔开的不可切换续流二极管区1142a和1142b之间变化。
再如图14所示，根据一个实施方式，第一不可切换续流二极管区1142a的至少一部分被布置在第二导电类型的发射极区114上方，第二导电类型的发射极区114形成在半导体衬底100的第二侧，并且第二不可切换续流二极管区1142b的至少一部分或全部被布置在第一导电类型的发射极区116上方，第一导电类型的发射极区116被形成在半导体衬底100的第二侧。不可切换续流二极管区的一部分可以被形成在p型发射极区114上方，在IGBT发射极区114上方还排他地形成IGBT单元区。
不可切换续流二极管区1142a的布置在p掺杂发射极区114上方的不可切换二极管单元642c可以被设置有高发射极效率，其可以比相同或不同的不可切换续流二极管区1142b的布置在n掺杂发射极区116上方的不可切换二极管单元642a、642b的发射极效率高。增加的发射极效率允许调节去饱和脉冲之后的二极管换向。在上述转变模式期间施加去饱和脉冲，其中导通沟道151被认为使短时间导通。
不可切换续流二极管区的布置在第二导电类型的发射极区上方的部分，在图14的实施方式中在p掺杂发射极区114上方的不可切换续流二极管区1142a，有助于去饱和后的二极管换向。不可切换续流二极管区的布置在第二导电类型的发射极区上方的部分可以设置有比该不可切换续流二极管区或其他不可切换续流二极管区的布置在第一导电类型的发射极区上方的部分的发射极效率高的发射极效率。如上所述，可以通过例如相应的本体区112的掺杂浓度的变化或相应的本体区112与前金属化部171之间的接触面积来调节不同的发射极效率。
图14还示出了具有两个示例性电介质填充沟槽120a的虚拟单元644可以被集成在不可切换续流二极管区1142a中或任意其他不可切换续流二极管区(或任意IGBT单元区)。
根据一个实施方式，半导体器件包括具有前侧的半导体衬底、呗布置在前侧上的前金属化部、与前金属化部相对的后金属化部、栅极金属化部、至少一个IGBT单元区以及至少一个续流(单元)二极管区。至少一个IGBT单元区包括至少部分地被集成在半导体衬底中的多个IGBT单元。IGBT单元中的每个IGBT单元包括栅电极，其被布置成与半导体衬底相邻并且与半导体衬底电绝缘，以限定可操作的可切换沟道区，用于提供在前金属化部与半导体衬底的漂移区之间的欧姆连接。至少一个续流二极管区包括被集成在半导体衬底中的多个二极管单元。二极管单元中的每个二极管单元包括被布置在前金属化部与后金属化部之间的pn结，该pn结在相应的场电极结构的两个相邻的场电介质之间延伸。每个场电极结构还包括不与栅极金属化部欧姆连接并且通过相应的场电介质与半导体衬底分隔开的场电极。当从与前侧平行的水平面上的正交投影看时，栅电极和场电极至少基本上为条形形状，并且栅电极和场电极相对于相应的场电极的(中心)纵向轴线成对地基本上居中。
为了减少可切换沟道区的影响，同时允许在反向导通模式期间施加栅极电压，续流二极管区典型地由不包括任何可操作的可切换沟道区的不可切换二极管单元形成，使得在IGBT单元区中存在距下一个可操作的可切换沟道区的足够的最小横向安全距离。即使被布置在不可切换续流二极管区的***的不可切换二极管单元受到IGBT单元的布置在靠近不可切换续流二极管区的任意IGBT单元中的可操作的可切换沟道区的作用的影响并且因此去激活，在不可切换续流二极管区中心的不可切换二极管单元保持不受影响。这些“中心的”不可切换二极管单元可以用作“正常的”续流二极管，使得不发生电压折回或电压折回是可忽略的。
上述提及的IGBT单元区的几何安全距离或特定的安全距离(分别考虑到比电阻和掺杂水平)越大，不可切换二极管单元越安全地保持不受IGBT单元的可切换沟道区的动作的影响。
由于将栅电极布置在场电极的相应的虚拟延伸中，可以在不影响器件操作的情况下减小安全距离并由此减小所需的芯片面积。
典型地，场电极中的至少一些场电极与前金属化部欧姆接触。因此，进一步减小栅电极对续流二极管区的操作的任何影响。
根据制造半导体器件的方法的实施方式，方法包括提供半导体衬底，典型地为晶片，其具有前侧和与前侧相对的后侧并且包括漂移层和本体层，本体层被布置在前侧与漂移层之间并且与漂移层形成pn结；以及限定IGBT单元区和与IGBT单元区相邻的续流二极管区。靠近前侧，在IGBT单元区中形成与半导体衬底电绝缘的沟槽栅电极，并且在续流二极管区中形成与半导体衬底分隔开的沟槽场电极。前金属化部被形成在前侧上并且与本体层欧姆连接，并且典型地还与沟槽栅电极欧姆连接。栅极金属化部被形成为与沟槽栅电极欧姆连接。后金属化部被形成在后侧上并且与漂移层欧姆连接。实施方法使得当从与第一侧垂直的第一竖直截面看时，栅电极被布置在延伸穿过本体层的第一沟槽中；当从与第一竖直截面平行并且与第一竖直截面间隔开的第二竖直截面看时，场电极被布置在延伸穿过本体层的第二沟槽中；当从与前侧平行的水平面上的正交投影看时，场电极基本成形为第二条形；以及当从所述水平面上的正交投影看时，栅电极基本上成形为布置在第二条形的虚拟延伸中的第一条形。
典型地实施方法使得IGBT单元区包括多个基本上条状或基本上板状的沟槽栅电极，并且续流二极管区包括多个基本上条状或基本上板状的沟槽场电极，其以与沟槽栅电极基本上相同的间距布置。
形成沟槽栅电极和形成沟槽场电极典型地包括以下常见工艺中至少之一：从前侧并且部分地进入本体层的掩模蚀刻沟槽，例如通过热氧化和/或沉积在沟槽的侧壁和底壁处形成介电层，并且此后用诸如(高度)掺杂的多晶硅的导电材料填充沟槽。因此，便利了制造。
此外，典型地实施方法使得场电极和栅电极具有相同的宽度(沿x方向)和/或具有相同的竖直延伸(z方向)。
考虑到上述范围的变化和应用，应当理解的是，本发明不受前述描述的限制，也不受附图的限制。而是，本发明仅受到以下权利要求及其法定等同内容的限制。
附图标记列表
100：半导体衬底
101：第一或主表面或侧面
102：第二或底表面或侧面
111：源极区
112：本体区
112a：不可切换二极管单元的弱掺杂本体区
113：漂移区
114：第二导电类型的发射极区
115：本体接触区
116：第一导电类型的发射极区
117：缓冲层或场停止层
118：n-势垒/势垒区
120、120’：沟槽
120a：沟槽
121：栅电极
122：栅极电介质
125：台面区
130：附加沟槽
131：场电极
141：IGBT单元
142、142a、142b、142c、142d：不可切换二极管单元
242、342、442：不可切换二极管单元
442a、442b、442c：不可切换二极管单元
542a、542b：不可切换二极管单元
151：可切换沟道区
162：层间电介质
171：前金属化部
172：后金属化部
173：栅极金属化部
642a：第一不可切换二极管单元
642b：第二不可切换二极管单元
642c：具有高发射极效率的不可切换二极管单元
644：虚拟单元
1141-9141：IGBT单元区
1142、1142a、1142b-9142：不可切换续流二极管单元区
G：栅极端子
E：发射极端子
C：集电极端子
VCE：发射极-集电极电压

Claims (20)

1.一种半导体器件，包括：
半导体衬底(100)，其具有前侧(101)和与所述前侧(101)相对的后侧(102)，并且包括漂移层(113)和本体层(112)，所述本体层(112)被布置在所述前侧(101)与所述漂移层(113)之间并且与所述漂移层(113)形成pn结；
前金属化部(171)，其被布置在所述前侧(101)上并且与所述本体层(112)欧姆连接；
后金属化部(172)，其被布置在所述后侧(102)上并且与所述漂移层(113)欧姆连接；
栅极金属化部(173)；
至少一个绝缘栅双极晶体管IGBT单元区，其包括与所述栅极金属化部(173)欧姆连接、并且与所述半导体衬底(100)电绝缘的至少一个栅电极(121)；以及
至少一个续流二极管区，其与所述至少一个IGBT单元区相邻，并且包括与所述前金属化部(171)欧姆连接且与所述半导体衬底(100)和所述栅电极(121)分隔开的至少一个场电极(131)，
当从与所述前侧(101)垂直的第一竖直截面看时，所述至少一个栅电极(121)被布置在延伸穿过所述本体层(112)的第一沟槽(120)中，
当从与所述第一竖直截面平行且间隔开的第二竖直截面看时，所述至少一个场电极(131)被布置在延伸穿过所述本体层(112)的第二沟槽(120’)中，
当在与所述前侧(101)平行的水平面上的正交投影中看时，所述至少一个场电极(131)基本上成形为第二条形，并且所述至少一个栅电极(121)基本成形为被布置在所述第二条形的虚拟延伸部分中的第一条形。
2.一种半导体器件，包括：
半导体衬底(100)，其具有前侧(101)和后侧(102)并且包括漂移层(113)和本体层(112)，所述本体层(112)被布置在所述前侧(101)与所述漂移层(113)之间并且与所述漂移层(113)形成pn结；
前金属化部(171)，其被布置在所述前侧(101)上并且与所述本体层(112)欧姆连接；
后金属化部(172)，其与所述前金属化部(171)相对且与所述漂移层(113)欧姆连接；
栅极金属化部(173)；
至少一个绝缘栅双极晶体管IGBT单元区，其包括与所述栅极金属化部(173)欧姆连接的多个栅电极(121)，所述多个栅电极(121)中的每个栅电极(121)通过延伸穿过所述本体层(112)的相应栅极电介质(122)与所述半导体衬底(100)电绝缘；以及
至少一个续流二极管区，其与所述至少一个IGBT单元区相邻，并且包括与所述前金属化部(171)欧姆连接的多个场电极(131)，所述多个场电极(131)中的每个场电极(131)通过延伸穿过所述本体层(112)的相应场电介质(132)与所述半导体衬底(100)分隔开，
当在与所述前侧(101)平行的水平面上的正交投影中看时，所述多个栅电极(121)形成基本上平行的多个第一条形的图案，并且所述多个场电极(131)形成基本上平行的多个第二条形的图案，其中，所述多个第二条形中至少之一朝向所述多个第一条形中之一延伸。
3.一种半导体器件，包括：
具有前侧(101)的半导体衬底(100)；
被布置在所述前侧(101)上的前金属化部(171)
与所述前金属化部(171)相对的后金属化部(172)；
栅极金属化部(173)；
至少一个绝缘栅双极晶体管IGBT单元区(1141)，其包括被集成在所述半导体衬底(100)中的多个IGBT单元(141)，所述多个IGBT单元(141)中的每个IGBT单元(141)包括栅电极(121)，所述栅电极被布置成与所述半导体衬底(100)相邻并且与所述半导体衬底(100)电绝缘，以限定用于提供在所述前金属化部与所述半导体衬底(100)的漂移区(113)之间的欧姆连接的能够操作的可切换沟道区(151)；以及
至少一个续流二极管区(1142)，其包括被集成在所述半导体衬底(100)中的多个二极管单元(142)，所述多个二极管单元(142)中的每个二极管单元(142)包括pn结，所述pn结被布置在所述前金属化部(171)与所述后金属化部(172)之间并且在相应的场电极结构的两个相邻的场电介质(132)之间延伸，所述场电极结构中的每个场电极结构还包括不与所述栅极金属化部(173)欧姆连接并且通过相应的场电介质(132)与所述半导体衬底(100)分隔开的场电极(131)，
当在与所述前侧(101)平行的水平面上的正交投影中看时，所述栅电极(121)基本上成形为相应的第一条形，并且所述场电极(131)基本成形为相应的第二条形，
当在与相邻场电极(131)的纵向轴线(10)垂直的竖直平面(20)上的正交投影中看时，所述多个IGBT单元所包括的多个栅电极(121)中至少之一包括与所述相邻场电极(131)的交叠部分。
4.根据权利要求3所述的半导体器件，其中，所述交叠部分为至少约80％，特别地为至少约90％。
5.根据前述权利要求中任一项所述的半导体器件，包括若干个电极对(121，131)，每个电极对(121，131)由以下形成：
沿水平取向的中心纵向轴线(10)延伸的所述场电极(131)之一；和
所述栅电极(121)中的至少基本上沿相应的场电极(131)的中心纵向轴线(10)延伸的相邻但隔开的一个栅电极(121)。
6.根据权利要求1和5中任一项所述的半导体器件，其中，所述第一沟槽(120)和所述第二沟槽(120’)形成公共沟槽，其中，所述电极对(121，131)中至少一个电极对中的所述栅电极(121)和所述场电极(131)被布置在相应的公共沟槽中，并且/或者其中，所述相应的公共沟槽包括在所述栅电极(121)与所述场电极(131)之间的收缩部。
7.根据权利要求1和5中任一项所述的半导体器件，其中，所述第一沟槽(120)和所述第二沟槽(120’)彼此间隔开，并且/或者其中，所述电极对(121，131)中至少一个电极对中的所述栅电极(121)和所述场电极(131)被布置在单独的沟槽中。
8.根据权利要求5至7中任一项所述的半导体器件，其中，当在与所述中心纵向轴线(10)中至少之一垂直的竖直平面(20)上的正交投影中看时，所述电极对(121，131)中至少一个电极对中的所述栅电极(121)和所述场电极(131)之间的交叠部分为至少约80％，优选地为至少约90％。
9.根据前述权利要求中任一项所述的半导体器件，其中，至少所述场电极(131)中的大多数与所述前金属化部(171)欧姆连接。
10.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个续流二极管区是不可切换双极二极管区并且/或者包括多个不可切换双极二极管单元。
11.根据前述权利要求中任一项所述的半导体器件，其中，在所述至少一个续流二极管区中没有布置能够操作的可切换沟道区(151)。
12.根据前述权利要求中任一项所述的半导体器件，其中，所述第一条形与所述第二条形基本上平行，并且/或者其中，所述第一条形和所述第二条形的对相对于彼此至少基本上居中。
13.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个续流二极管区在所述水平面上的正交投影中基本成形为矩形或交叉形。
14.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个IGBT单元区在所述水平面上的正交投影中围绕所述至少一个续流二极管区。
15.根据前述权利要求中任一项所述的半导体器件，还包括被布置在所述至少一个IGBT单元区与所述至少一个续流二极管区之间的绝缘沟槽(130)。
16.根据权利要求15所述的半导体器件，其中，当在所述水平面上的正交投影中看时，所述绝缘沟槽(130)基本上是条形形状并且被定向成与所述第一条形和所述第二条形中至少之一基本上垂直，其中，所述绝缘沟槽(130)包括至少在所述绝缘沟槽(130)的侧壁处形成的介电层，并且/或者其中，所述绝缘沟槽(130)延伸穿过所述本体层(112)和/或部分地延伸进入所述漂移层(113)。
17.根据权利要求16所述的半导体器件，其中，所述绝缘沟槽(130)包括与所述半导体衬底绝缘的电极，并且/或者其中，所述栅电极(121)中至少之一延伸到所述电极。
18.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个IGBT单元区包括虚拟单元。
19.根据前述权利要求中任一项所述的半导体器件，其中，所述半导体器件被实现为功率半导体器件，其中，所述栅电极(121)和所述场电极(131)之间的距离(d2)与相邻场电极(131)之间的距离(d1)之比(d2/d1)在约0.25至约5的范围内，特别地在约0.5至约2的范围内，并且/或者其中，所述半导体器件还包括当从上方看时靠近所述前侧(101)的、围绕所述至少一个IGBT单元区的至少一个边缘端子结构。
20.根据前述权利要求中任一项所述的半导体器件，其中，所述半导体器件不包括被集成在所述半导体器件中的可切换续流二极管区。
CN201711481081.1A 2016-12-29 2017-12-29 具有igbt区和不可切换二极管区的半导体器件 Active CN108257953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016125879.2A DE102016125879B3 (de) 2016-12-29 2016-12-29 Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102016125879.2 2016-12-29

Publications (2)

Publication Number Publication Date
CN108257953A true CN108257953A (zh) 2018-07-06
CN108257953B CN108257953B (zh) 2022-04-01

Family

ID=62251318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711481081.1A Active CN108257953B (zh) 2016-12-29 2017-12-29 具有igbt区和不可切换二极管区的半导体器件

Country Status (3)

Country Link
US (2) US20180190649A1 (zh)
CN (1) CN108257953B (zh)
DE (1) DE102016125879B3 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022174636A1 (zh) * 2021-02-19 2022-08-25 苏州东微半导体股份有限公司 半导体功率器件
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117637830A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7346889B2 (ja) * 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
DE102019128071B3 (de) * 2019-10-17 2021-02-04 Infineon Technologies Ag Transistorbauelement
US11075291B1 (en) 2020-04-09 2021-07-27 Infineon Technologies Austria Ag Isolation structure for IGBT devices having an integrated diode
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN111816708B (zh) * 2020-09-01 2020-11-27 晟芯世科电力电子(南京)有限公司 一种抗浪涌SiC MOSFET器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118864A1 (en) * 2004-10-29 2006-06-08 Infineon Technologies Ag Power trench transistor
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
CN104835839A (zh) * 2014-02-12 2015-08-12 英飞凌科技股份有限公司 半导体器件,制造其的方法及发射极与杂质区电连接的igbt

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777783B2 (en) * 2001-12-26 2004-08-17 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5806535B2 (ja) * 2011-07-20 2015-11-10 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
US8829603B2 (en) * 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
ITMI20122226A1 (it) * 2012-12-21 2014-06-22 St Microelectronics Srl Realizzazione di dispositivi elettronici in un wafer in materiale semiconduttore con trincee aventi direzioni diverse
US8928066B2 (en) * 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors
JP6056984B2 (ja) * 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6158058B2 (ja) 2013-12-04 2017-07-05 株式会社東芝 半導体装置
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10529839B2 (en) 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE102015108440B3 (de) 2015-05-28 2016-10-06 Infineon Technologies Ag Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102015111371B4 (de) 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
JP6477885B2 (ja) * 2015-07-16 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
US10128750B2 (en) * 2016-03-04 2018-11-13 Infineon Technologies Ag Switched-mode power converter with an inductive storage element and a cascode circuit
US20170317207A1 (en) * 2016-04-29 2017-11-02 Force Mos Technology Co., Ltd. Trench mosfet structure and layout with separated shielded gate
US10032728B2 (en) * 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
DE102016219020B4 (de) 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118864A1 (en) * 2004-10-29 2006-06-08 Infineon Technologies Ag Power trench transistor
US7655975B2 (en) * 2004-10-29 2010-02-02 Infineon Technologies Ag Power trench transistor
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
CN104835839A (zh) * 2014-02-12 2015-08-12 英飞凌科技股份有限公司 半导体器件,制造其的方法及发射极与杂质区电连接的igbt

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022174636A1 (zh) * 2021-02-19 2022-08-25 苏州东微半导体股份有限公司 半导体功率器件
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117637830A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20200083216A1 (en) 2020-03-12
CN108257953B (zh) 2022-04-01
US11081481B2 (en) 2021-08-03
DE102016125879B3 (de) 2018-06-21
US20180190649A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN105322002B (zh) 反向传导igbt
CN102593168B (zh) 半导体器件和逆导igbt
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN106252396A (zh) 半导体器件及其制造方法
US9571087B2 (en) Method of operating a reverse conducting IGBT
US8912632B2 (en) Semiconductor device
JP2004022941A (ja) 半導体装置
CN102569298B (zh) 包括二极管的半导体器件
CN104347689B (zh) 双沟槽‑栅极绝缘栅双极晶体管结构
CN103000667B (zh) 半导体器件和制造该半导体器件的方法
US11610976B2 (en) Semiconductor device including a transistor with one or more barrier regions
US9502402B2 (en) Semiconductor device
KR20020079919A (ko) 향상된 성능을 갖는 ｄｍｏｓ 트랜지스터 구조
CN103311271A (zh) 电荷补偿半导体器件
US7683425B2 (en) Trench gate-type MOSFET device and method for manufacturing the same
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
JP2024516286A (ja) 逆導通型横型絶縁ゲートバイポーラトランジスタ
CN108417622A (zh) Igbt器件
US20150364585A1 (en) Power semiconductor device
CN114864573B (zh) Igbt器件
US11011629B2 (en) Power semiconductor switch with improved controllability
US20230126534A1 (en) Superjunction Transistor Device
CN115148801A (zh) 绝缘栅双极型晶体管装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant