DE102014005879A1 - Vertikale Halbleitervorrichtung - Google Patents

Vertikale Halbleitervorrichtung Download PDF

Info

Publication number
DE102014005879A1
DE102014005879A1 DE102014005879.4A DE102014005879A DE102014005879A1 DE 102014005879 A1 DE102014005879 A1 DE 102014005879A1 DE 102014005879 A DE102014005879 A DE 102014005879A DE 102014005879 A1 DE102014005879 A1 DE 102014005879A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
thickness
field plate
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014005879.4A
Other languages
English (en)
Other versions
DE102014005879B4 (de
Inventor
Franz-Josef Niedernostheide
Manfred Pfaffenlehner
Hans-Joachim Schulze
Holger Schulze
Frank Umbach
Christoph Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014005879.4A priority Critical patent/DE102014005879B4/de
Priority to US14/679,514 priority patent/US10957764B2/en
Priority to CN201510178778.6A priority patent/CN105047714B/zh
Publication of DE102014005879A1 publication Critical patent/DE102014005879A1/de
Application granted granted Critical
Publication of DE102014005879B4 publication Critical patent/DE102014005879B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine vertikale Halbleitervorrichtung umfasst einen Halbleiterkörper, der Folgendes umfasst: eine erste Oberfläche; eine zweite, der ersten Oberfläche gegenüberliegende Oberfläche; einen Rand, der sich in einer vertikalen Richtung im Wesentlichen im rechten Winkel zu der ersten Oberfläche erstreckt; einen aktiven Bereich; einen peripheren Bereich, der sich in einer horizontalen Richtung im Wesentlichen parallel zu der ersten Oberfläche zwischen dem aktiven Bereich und dem Rand erstreckt; und einen pn-Übergang, der benachbart zur erste Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt. In dem peripheren Bereich umfasst die Halbleitervorrichtung ferner ein erstes leitfähiges Gebiet, das benachbart zur erste Oberfläche angeordnet ist; ein zweites leitfähiges Gebiet, das benachbart zur erste Oberfläche und in horizontaler Richtung zwischen dem ersten leitfähigen Gebiet und dem Rand angeordnet ist, und eine Passivierungsstruktur, die in einem vertikalen Querschnitt einen ersten Bereich, der das erste leitfähige Gebiet zumindest teilweise abdeckt, und einen zweiten Bereich, der das zweite leitfähige Gebiet zumindest teilweise abdeckt, umfasst. Der erste Bereich weist eine andere Schichtzusammensetzung auf als der zweite Bereich und/oder eine erste Dicke, die sich von einer zweiten Dicke des zweiten Bereichs unterscheidet.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen vertikale Halbleitervorrichtungen, insbesondere vertikale Leistungshalbleitervorrichtungen mit einem aktiven Bereich und einem peripheren Bereich, der eine Randabschlussstruktur aufweist und den aktiven Bereich umgibt.
  • HINTERGRUND DER ERFINDUNG
  • Halbleitertransistoren, insbesondere mittels Feldeffekt gesteuerte Schaltvorrichtungen, wie z.B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs), werden für unterschiedliche Anwendungen eingesetzt, einschließlich, aber nicht ausschließlich, als Schalter in Stromnetzen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereoanlagen. Insbesondere bei Leistungsbauelementen, die in der Lage sind, starke Stromstärken zu schalten und/oder bei höheren Spannungen betrieben zu werden, sind oft ein geringer Durchlasswiderstand Ron, eine hohe Durchschlagsspannungen Ubd und/oder eine hohe Robustheit wünschenswert.
  • Die elektrischen Eigenschaften von Leistungshalbleitervorrichtungen, wie z.B. HVMOS-Leistungstransistoren, Leistungsdioden und Leistungs-IGBT, insbesondere deren Sperrvermögen (Durchschlagsspannung Ubd), können sich im Verlauf des Betriebs ändern. Dieses ungünstige Verhalten kann auf mobile Ladungen (Ionen, geladene Moleküle) zurückzuführen sein, die aus dem Gehäuse oder von außen in die Halbleitervorrichtung eindringen und/oder von einer Korrosion von Metallelektroden verursacht werden. Die Ladungen können sich an der energetisch günstigsten Position sammeln, z.B. im Randabschlussbereich, wo sie die Verteilung des elektrischen Felds drastisch verändern können. Für die Produktentwicklung gibt es standardisierte Robustheittests, insbesondere die HTRB-(„high temperature reverse bias“, Hochtemperatusperrbetrieb), H3TRB-(„high temperature high temperature reverse bias“, Hochtemperatur-Hochtemperatusperrbetrieb) und HTS-(„high temperature storage“, Hochtemperaturspeicherung)Tests. In diesen Tests weisen viele Bauteile einen unzureichenden Kompromiss zwischen Robustheit gegen externe Ladungen und Robustheit gegen feuchtigkeitsbedingte Korrosion auf. Dementsprechend besteht ein Bedarf in Bezug auf die Verbesserung von Leistungshalbleitervorrichtungen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer vertikalen Halbleitervorrichtung weist die vertikale Halbleitervorrichtung einen Halbleiterkörper auf, der Folgendes aufweist: eine erste Oberfläche, eine zweite, der ersten Oberfläche gegenüberliegende zweite Oberfläche, einen Rand, der sich in einer vertikalen Richtung, die im Wesentlichen orthogonal zu der ersten Oberfläche ist, erstreckt, einen aktiven Bereich, einen peripheren Bereich, der in einer horizontalen Richtung, die im Wesentlichen parallel zu der ersten Oberfläche ist, zwischen dem aktiven Bereich und dem Rand angeordnet ist, und einen pn-Übergang, der benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt. Im peripheren Bereich umfasst die Halbleitervorrichtung ferner ein erstes leitfähiges Gebiet, das benachbart zur ersten Oberfläche angeordnet ist, ein zweites leitfähiges Gebiet, das benachbart zu der ersten Oberfläche sowie in horizontaler Richtung zwischen dem ersten leitfähigen Gebiet und dem Rand angeordnet ist, und eine Passivierungsstruktur, die in einem vertikalen Querschnitt einen ersten Abschnitt, der zumindest teilweise das erste leitfähige Gebiet bedeckt, und einen zweiten Abschnitt umfasst, der zumindest teilweise das zweite leitfähige Gebiet bedeckt. Der erste Abschnitt weist eine andere Schichtzusammensetzung auf als der zweite Abschnitt und/oder eine erste Dicke, die sich von einer zweiten Dicke des zweiten Abschnitts unterscheidet.
  • Gemäß einer Ausführungsform einer vertikalen Halbleitervorrichtung, umfasst die vertikale Halbleitervorrichtung einen Halbleiterkörper, der Folgendes umfasst: eine erste Oberfläche, eine zweite, der ersten Oberfläche gegenüberliegende Oberfläche, einen Rand, der sich in einer vertikalen Richtung, die im Wesentlichen orthogonal zu der ersten Oberfläche ist, erstreckt, einen aktiven Bereich, einen peripheren Bereich, der in einer horizontalen Richtung, die im Wesentlichen parallel zu der ersten Oberfläche ist, zwischen dem aktiven Bereich und dem Rand angeordnet ist, einen pn-Übergang, der benachbart zur ersten Oberfläche angeordnet ist, sich von dem aktiven Bereich in den peripheren Bereich erstreckt und zwischen einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet des Halbleiterkörpers ausgebildet ist; eine erste Metallisierung, die auf der ersten Oberfläche angeordnet ist und mit dem zweiten Halbleitergebiet in ohmschem Kontakt steht, und eine zweite Metallisierung, die auf der zweiten Oberfläche angeordnet ist. In dem peripheren Bereich umfasst die Halbleitervorrichtung ferner zumindest eine Feldplatte, die auf der ersten Oberfläche angeordnet ist, und eine Passivierungsstruktur, die zumindest teilweise die Feldplatte bedeckt und auf einer Oberfläche der zumindest einen Feldplatte eine variierende Dicke aufweist. Gemäß einer Ausführungsform eines Verfahrens zur Ausbildung einer vertikalen Halbleitervorrichtung umfasst das Verfahren Folgendes: das Bereitstellen eines Halbleiterkörpers, der Folgendes aufweist: eine erste Oberfläche, eine zweite, der ersten Oberfläche gegenüberliegende Oberfläche, einen aktiven Bereich, einen peripheren Bereich, der den aktiven Bereich umgibt, einen pn-Übergang, der benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt; das Ausbilden einer ersten dielektrischen Schicht auf der ersten Oberfläche, das Ausbilden einer Feldplatte auf der ersten dielektrischen Schicht in dem peripheren Bereich, das Abscheiden einer ersten Passivierungsschicht auf der Feldplatte, und zumindest das Reduzieren einer Dicke der ersten Passivierungsschicht zumindest in einem Abschnitt der Feldplatte.
  • Fachleuten auf dem Gebiet der Erfindung werden zusätzliche Merkmale und Vorteile beim Lesen der nachstehenden ausführlichen Beschreibung und bei Betrachtung der beigefügten Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Bauteile in den Zeichnungen sind nicht notwendigerweise maßstabsgetreu, da stattdessen der Veranschaulichung der Grundsätze der Erfindung größere Bedeutung beigemessen wurde. Außerdem bezeichnen ähnliche Bezugszeichen in den Zeichnungen entsprechende Teile. In den Zeichnungen:
  • veranschaulicht 1 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 2 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 3 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 4 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 5 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 6 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 7 einen vertikalen Querschnitt durch einen Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform;
  • veranschaulicht 8 einen vertikalen Querschnitt durch den Halbleiterkörper einer vertikalen Halbleitervorrichtung gemäß einer Ausführungsform; und
  • veranschaulichen 9 bis 12 vertikale Querschnitte durch einen Halbleiterkörper während der Verfahrensschritte eines Verfahrens gemäß den Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der nachstehenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil hiervon sind und in welchen konkrete Ausführungsformen, in welchen die Erfindung praktisch umgesetzt werden kann, zur Veranschaulichung dargestellt sind. In diesem Zusammenhang werden Richtungsangaben, wie z.B. „oben”, „unten”, „vorne”, „hinten”, „vordere/s/r”, „hintere/s/r” etc., unter Bezugnahme auf die Ausrichtung der beschriebenen Zeichnung(en) verwendet. Da Bauteile der Ausführungsformen in mehreren unterschiedlichen Ausrichtungen positioniert werden können, dienen die Richtungsangaben nur Veranschaulichungszwecken und sind keineswegs einschränkend. Es ist klar, dass andere Ausführungsformen angewandt werden können und strukturelle oder logische Veränderungen durchgeführt werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die nachstehende detaillierte Beschreibung ist somit nicht einschränkend zu verstehen, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Nun wird auf unterschiedliche Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Zeichnungen dargestellt ist/sind. Jedes Beispiel ist zur Erläuterung bereitgestellt und ist nicht als Einschränkung der Erfindung zu verstehen. Beispielsweise können Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben sind, an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu liefern. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele sind unter Verwendung einer bestimmten Terminologie beschrieben, wobei diese jedoch nicht als Einschränkung des Schutzumfangs der beigefügten Ansprüche auszulegen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur Veranschaulichungszwecken. Für ein besseres Verständnis sind die gleichen Elemente oder Fertigungsschritte in unterschiedlichen Zeichnungen, wenn nicht anders angegeben, jeweils mit denselben Bezugszeichen bezeichnet.
  • Die Bezeichnung „horizontal“ dient, wie in der vorliegenden Beschreibung verwendet, der Beschreibung einer Ausrichtung im Wesentlichen parallel zu einer ersten horizontalen Oberfläche oder einer horizontalen Hauptfläche eines Halbleitersubstrats oder -körpers. Dabei kann es sich beispielsweise um die Oberfläche eines Wafers oder eines Chips handeln.
  • Die Bezeichnung „vertikal” dient, wie in der vorliegenden Beschreibung verwendet, der Beschreibung einer Ausrichtung im Wesentlichen im rechten Winkel zu der ersten Oberfläche, d.h. parallel zu der normalen Richtung auf die erste Oberfläche des Halbleitersubstrats oder -körpers. Auf ähnliche Weise dient die Bezeichnung „horizontal“, wie in der vorliegenden Beschreibung verwendet, der Beschreibung einer Ausrichtung im Wesentlichen parallel zu der ersten Oberfläche.
  • In der vorliegenden Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats des Halbleiterkörpers als durch die untere oder hintere Oberfläche gebildet erachtet, während die erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet erachtet wird. Die Bezeichnungen „oberhalb“ und „unterhalb“ beschreiben, wie in der vorliegenden Beschreibung verwendet, somit die relative Anordnung eines strukturellen Merkmals in Bezug auf ein anderes strukturelles Merkmal unter Beachtung dieser Ausrichtung.
  • In der vorliegenden Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ dazu können die Halbleitervorrichtungen mit gegenüberliegenden Dotierungsverhältnissen ausgebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Außerdem zeigen manche Figuren relative Dotierungskonzentrationen durch die Angabe von „–“ oder „+” neben dem Dotierungstyp. So bezeichnet „n–“ beispielsweise eine Dotierungskonzentration die geringer ist als die Dotierungskonzentration einer „n“-Dotierungsregion, während eine „n+“-Dotierungsregion eine höhere Dotierungskonzentration aufweist als die „n“-Dotierungsregion. Eine Angabe der relativen Dotierungskonzentration bedeutet allerdings nicht, wenn nicht anders angegeben, dass Dotierungsregionen mit derselben relativen Dotierungskonzentration notwendigerweise dieselbe absolute Dotierungskonzentration aufweisen. So können zwei verschiedene n+-Dotierungsregionen beispielsweise unterschiedliche absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt beispielsweise für eine n+-Dotierungsregion und eine p+-Dotierungsregion.
  • Konkrete Ausführungsformen, die in der vorliegenden Beschreibung beschrieben sind, betreffen, ohne darauf beschränkt zu sein, Feldeffekthalbleitervorrichtungen, insbesondere Feldeffektkompensationshalbleitervorrichtungen und Fertigungsverfahren für diese. In der vorliegenden Beschreibung werden die Bezeichnungen „Halbleitervorrichtung“, „Halbleiterbauelement“ und „Halbleiterkomponente” synonym verwendet. Bei der Feldeffekthalbleitervorrichtung handelt es sich typischerweise um eine vertikale Halbleitervorrichtung, wie z.B. einen vertikalen MOSFET mit einer Source-Metallisierung und einer isolierten Gateelektrode, die auf der ersten Oberfläche angeordnet sind, und einer Drain-Metallisierung, die auf einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche angeordnet ist. Typischerweise handelt es sich bei der Feldeffekthalbleitervorrichtung um eine Leistungshalbleitervorrichtung, die einen aktiven Bereich mit einer Vielzahl von MOSFET-Zellen aufweist, um einen Laststrom zu führen und/oder zu steuern. Außerdem weist die Leistungshalbleitervorrichtung typischerweise einen peripheren Bereich (im Folgenden auch als Umfangsbereich und Randbereich bezeichnet) mit zumindest einer Randabschlussstruktur auf, der den aktiven Bereich von oben betrachtet zumindest teilweise umgibt.
  • Die Bezeichnung „Leistungshalbleitervorrichtung” dient, wie in der vorliegenden Beschreibung verwendet, der Beschreibung einer Halbleitervorrichtung auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstromschaltkapazitäten. Anders ausgedrückt sind Leistungshalbleitervorrichtungen für hohe Stromstärken, typischerweise im Ampere-Bereich, und/oder für Spannungen von mehr als etwa 10 V oder sogar mehr als etwa 100 V oder 500 V gedacht. In der vorliegenden Beschreibung werden die Bezeichnungen „Leistungshalbleitervorrichtung“ und „Leistungshalbleiterkomponente“ synonym verwendet.
  • Die Bezeichnung “Randabschlussstruktur” dient, wie in der vorliegenden Beschreibung verwendet, zur Beschreibung einer Struktur, die eine Übergangsregion bereitstellt, in der die starken elektrischen Felder um einen aktiven Bereich der Halbleitervorrichtung sich allmählich dem Potential an oder nahe des Rands der Vorrichtung annähern und/oder zwischen einem Referenzpotential, wie z.B. Masse, und einer Hochspannung, z.B. am Rand und/oder an der Rückseite der Halbleitervorrichtung, wechseln. Die Randabschlussstruktur kann beispielsweise die Feldstärke um eine Abschlussregion eines gleichrichtenden Übergangs durch das Verteilen der elektrischen Feldlinien in der gesamten Abschlussregion senken.
  • Die Bezeichnung „Feldeffekt” dient, wie in der vorliegenden Beschreibung verwendet, der Beschreibung der durch ein elektrisches Feld vermittelten Bildung eines leitfähigen „Kanals” eines ersten Leitfähigkeitstyps und/oder der Steuerung von Leitfähigkeit und/oder der Form des Kanals in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps, typischerweise eines Bodygebiets des zweiten Leitfähigkeitstyps. Aufgrund des Feldeffekts wird ein unipolarer Strompfad durch das Kanalgebiet ausgebildet und/oder zwischen einem Sourcegebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps gesteuert. Das Driftgebiet kann mit einem Draingebiet in Kontakt stehen. Das Driftgebiet und das Draingebiet stehen in niederohmigem Kontakt mit einer Drainelektrode (Drain-Metallisierung). Das Sourcegebiet steht in niederohmigem Kontakt mit einer Sourceelektrode (Source-Metallisierung). Im Zusammenhang der vorliegenden Beschreibung dient die Bezeichnung „in ohmschem Kontakt“ der Beschreibung dessen, dass ein niederohmiger Strompfad zwischen den jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung vorliegt, wenn keine Spannungen oder nur sehr geringe Tastspannungen auf und/oder an die Halbleitervorrichtung angelegt wird/werden. In der vorliegenden Beschreibung werden die Bezeichnungen „in ohmschem Kontakt“, „in ohmschem elektrischem Kontakt”, „elektrisch gekoppelt“ und „in ohmscher elektrischer Verbindung“ synonym verwendet.
  • Im Zusammenhang der vorliegenden Beschreibung ist die Bezeichnung „MOS” (Metalloxidhalbleiter) so zu verstehen, dass sie die allgemeinere Bezeichnung „MIS” (Metallisolatorhalbleiter) einschließt. Die Bezeichnung MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) ist beispielsweise so zu verstehen, dass sie FET mit einem Gate-Isolator, der kein Oxid ist, einschließt, d.h. die Bezeichnung MOSFET wird in der allgemeineren Bedeutung eines IGFET (Feldeffekttransistor mit isoliertem Gate) und MISFET (Metallisolator-Halbleiter-Feldeffekttransistor) verwendet. Die Bezeichnung „Metall“ für das Gate-Material des MOSFET ist so zu verstehen, dass es elektrisch leitfähige Materialien, wie z.B. Metall, Legierungen, dotierte polykristalline Halbleiter und Metallhalbleiterverbindungen wie Metallsilicide, einschließt oder umfasst.
  • Im Zusammenhang der vorliegenden Beschreibung dient die Bezeichnung „Gateelektrode” zur Beschreibung einer Elektrode, die angrenzend an das und isoliert von dem Bodygebiet vorliegt und ausgebildet ist, um ein Kanalgebiet durch das Bodygebiet hindurch zu bilden und/oder zu steuern.
  • Im Zusammenhang der vorliegenden Beschreibung dient die Bezeichnung „Feldplatte” zur Beschreibung einer Elektrode, die angrenzend an ein Halbleitergebiet, typischerweise an das Driftgebiet, vorliegt, teilweise gegenüber dem Halbleitergebiet isoliert und ausgebildet ist, um einen verarmten Abschnitt in dem Halbleitergebiet durch das Laden auf eine geeignete Spannung, typischerweise eine negative Spannung in Bezug auf das umgebende Halbleitergebiet bei einem Halbleitergebiet vom n-Typ, zu erweitern.
  • Im Zusammenhang der vorliegenden Beschreibung dient die Bezeichnung „Mesa” oder „Mesaregion” zur Beschreibung eines Halbleitergebiets zwischen zwei benachbarten Gräben, die sich in einem vertikalen Querschnitt in das Halbleitersubstrat oder den Halbleiterkörper erstrecken.
  • Die Bezeichnung “Kommutieren” dient, wie sie in der vorliegenden Beschreibung verwendet wird, der Beschreibung des Schaltens des Stroms einer Halbleitervorrichtung von einer leitenden Richtung, in der ein pn-Lastübergang, wie z.B. der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet eines MOSFET, in die gegenüberliegende Richtung oder Sperrrichtung in Durchlassrichtung vorgespannt wird, in der der pn-Lastübergang in Sperrrichtung vorgespannt ist. Die Bezeichnung „harte Kommutierung” dient, wie in der vorliegenden Beschreibung verwendet, zur Beschreibung der Kommutierung mit einer Geschwindigkeit von zumindest etwa 109 V/s, noch typischer mit einer Geschwindigkeit von zumindest etwa 5·109 V/s.
  • Nachstehend werden Ausführungsformen, die Halbleitervorrichtungen und Fertigungsverfahren zur Ausbildung von Halbleitervorrichtungen vorwiegend unter Bezugnahme auf Silicium-(Si-)Halbleitervorrichtungen erläutert. Dementsprechend handelt es sich bei einem monokristallinen Halbleitergebiet oder bei einer monokristallinen Halbleiterschicht typischerweise um eine monokristalline Si-Region oder Si-Schicht. Es ist jedoch klar, dass der Halbleiterkörper aus einem beliebigen Halbleitermaterial hergestellt werden kann, das zur Fertigung einer Halbleitervorrichtung geeignet ist. Zu den Beispielen für solche Materialien gehören, ohne auf diese beschränkt zu sein, elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge); Halbleitermaterialien aus Gruppe-IV-Verbindungen, wie z.B. Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe); binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP); sowie binäre oder ternäre II-VI-Halbleitermaterialien, wie z.B. Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben angeführten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangshalbleiter gebildet. Zu den Beispielen für Heteroübergangshalbleitermaterialien gehören folgende, ohne auf diese beschränkt zu sein: Aluminiumgalliumnitrid (AlGaN) – Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid (InGaN) – Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid (InGaN) – Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN) – Galliumnitrid (GaN), Indiumgalliumnitrid (InGaN) – Aluminiumgalliumnitrid (AlGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiteranwendungen werden derzeit vorwiegend Si-, SiC-, GaAs- und GaN-Materialien verwendet. Wenn der Halbleiterkörper ein Material mit großem Bandabstand, wie z.B. SiC oder GaN umfasst, das eine hohe Durchschlagfeldstärke bzw. eine hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der entsprechenden Halbleitergebiete höher gewählt werden, wodurch der Durchlasswiderstand Ron reduziert wird, der nachstehend auch als Ein-Widerstand Ron bezeichnet wird.
  • Bezugnehmend auf 1 wird eine erste Ausführungsform einer Halbleitervorrichtung 100 erläutert. 1 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 der Halbleitervorrichtung 100. Der Halbleiterkörper 40 erstreckt sich zwischen einer ersten Oberfläche 101, die einer vertikalen Richtung zugewandt ist, und einer zweiten Oberfläche 102, die der ersten Oberfläche 101 gegenüberliegend angeordnet ist. In einer horizontalen Richtung, die im Wesentlichen parallel zu der ersten Oberfläche 101 ist, wird der Halbleiterkörper 40 durch einen Rand 41 begrenzt, beispielsweise einen Sägerand, der sich zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 erstreckt. Der Halbleiterkörper 40 weist einen aktiven Bereich 110 und einen Umfangsbereich 120 auf, der zwischen dem aktiven Bereich und dem Rand 41 angeordnet ist. Typischerweise umgibt bei Betrachtung von oben der Umfangsbereich 120 den aktiven Bereich 110.
  • Eine erste Metallisierung, die typischerweise eine Source-Metallisierung 10 bildet, ist auf der ersten Oberfläche 101 angeordnet. Eine zweite Metallisierung, die typischerweise eine Drain-Metallisierung 11 bildet, ist auf der zweiten Oberfläche 102 angeordnet, d.h. der Source-Metallisierung 10 gegenüberliegend. Außerdem kann eine Vielzahl von Gateelektroden 12 auf der ersten Oberfläche 101 im aktiven Bereich 110 und durch entsprechende Gatedielektrikumregionen 5 von der Source-Metallisierung 10 und dem Halbleiterkörper 40 isoliert vorliegen. Die Gateelektroden 12 sind mit einer Gate-Metallisierung verbunden, die in 1 nicht dargestellt und typischerweise auch auf der ersten Oberfläche 101 angeordnet ist. Dementsprechend kann die Halbleitervorrichtung 100 als Vorrichtung (Transistor) mit drei Anschlüssen betrieben werden. Zur besseren Verständlichkeit sind nur ein paar einer Vielzahl von Transistorzellen (Einheitszellen) des aktiven Bereichs 110 in 1 dargestellt.
  • Der Halbleiterkörper 40 umfasst typischerweise ein monokristallines Grundmaterial 3 und zumindest eine darauf ausgebildete Epitaxieschicht 1. Die Verwendung einer Epitaxieschicht 1/von Epitaxieschichten 1 stellt eine größere Freiheit für die Anpassung der Hintergrunddotierung des Materials bereit, da die Dotierungskonzentration im Zuge des Abscheidens der Epitaxieschicht/en angepasst werden kann.
  • Alternativ dazu kann ein dicker Wafer mit einem Ausgangswiderstand, der der Dotierung des Driftgebiets entspricht, zur Herstellung der Vorrichtungen verwendet werden, wobei die Enddicke der Vorrichtung durch ein Dünnverfahren angepasst wird, die nach der Umsetzung der Struktur der Vorrichtung auf der Vorderseite des Wafers durchgeführt wird. Die hochdotierten Schichten auf der Rückseite des Wafers können nach dem Dünnverfahren umgesetzt werden, beispielsweise mittels Ionenimplantation durch ein anschließendes Laser-Anellierungsverfahren.
  • Ein pn-Übergang 14 wird zwischen einem ersten Halbleitergebiet 1 vom n-Typ, das typischerweise ein Driftgebiet bildet, und einem zweiten Halbleitergebiet 2 vom p-Typ des Halbleiterkörpers 40 ausgebildet. Der pn-Übergang 14 ist benachbart zur erste Oberfläche 101 angeordnet, erstreckt sich von dem aktiven Bereich 110 in den Umfangsbereich 120 und bildet einen gleichrichtenden Übergang zwischen der ersten Metallisierung 10 und der zweiten Metallisierung 11.
  • In dem Ausführungsbeispiel erstreckt sich das zweite Halbleitergebiet 2 sowohl in dem aktiven Bereich 110 und dem Umfangsbereich 120 zu der ersten Oberfläche 101. Ein innerster Bereich des zweiten Halbleitergebiets 2 kann ein Bodygebiet einer äußersten Transistorzelle bilden.
  • In Ausführungsformen, die sich auf Feldeffekt-Halbleitervorrichtungen beziehen, kann der aktive Bereich 110 durch das Vorliegen isolierter Gateelektroden 5, 12 definiert sein, die ausgebildet sind, um ein Kanalgebiet in einem benachbarten Bodygebiet 2a vom p-Typ zwischen einem angrenzenden Sourcegebiet vom n-Typ (in 1 nicht dargestellt), das in ohmschem Kontakt mit der Source-Metallisierung 10 steht, und einem Driftgebiet 1 (erstes Halbleitergebiet 1) auszubilden und/oder zu ändern. Die Dotierungsverhältnisse können jedoch auch umgekehrt werden. Der aktive Bereich 110 kann auch durch das Vorliegen aktiver Zellen, wie z.B. von Diodenzellen, MOSFET-Zellen und IGBT-Zellen, definiert sein, die einen Laststrom zwischen der Source-Metallisierung 10 und der Drain-Metallisierung 11 führen.
  • Wie in 1 dargestellt können die Bodygebiete 2a des aktiven Bereichs 110 und des zweiten Halbleitergebiets 2 über entsprechende leitfähige Stecker 10a mit der Source-Metallisierung 10 verbunden sein.
  • In dem in 1 dargestellten Ausführungsbeispiel sind die Transistorzellen des aktiven Bereichs 110 als n-Kanal-DMOS-Strukturen mit entsprechenden auf der ersten Oberfläche 101 angeordneten Gateelektroden 12 ausgeführt.
  • Gemäß einer anderen Ausführungsform sind die Gateelektrode(n) 12 und das Gatedielektrikum/die Gatedielektrika 5 in entsprechenden Gräben ausgebildet, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 40 erstrecken. In dieser Ausführungsform grenzen das Bodygebiet 2a und das Sourcegebiet an einen oberen Teil des jeweiligen Grabens an, während das Driftgebiet 1 an einen unteren Teil des jeweiligen Grabens angrenzt. In dieser Ausführungsform kann sich das Driftgebiet 1 nicht zu der ersten Oberfläche 101 in dem aktiven Bereich 110 erstrecken.
  • In dem in 1 dargestellten Ausführungsbeispiel kann der Halbleiterkörper 40 ein hochdotiertes Draingebiet 3 vom n-Typ umfassen, das sich zu der zweiten Oberfläche 102 erstreckt und in ohmschem Kontakt mit der Drain-Metallisierung 11 steht.
  • Zusätzlich dazu kann ein Feldstoppgebiet vom n-Typ (in 1 nicht dargestellt) zwischen dem Draingebiet 3 und dem Driftgebiet 1 angeordnet sein. Das Draingebiet 3, das optionale Feldstoppgebiet 3 und das Driftgebiet 1 (erstes Halbleitergebiet 1) sind typischerweise in dem aktiven Bereich 110 und dem Umfangsbereich 120 angeordnet und können sich zu dem Rand 41 erstrecken.
  • In Ausführungsformen, die sich auf Dioden beziehen, kann der Halbleiterkörper 40 eine Vielzahl von Anodengebieten 2a vom p-Typ 2a umfassen, die in dem aktiven Bereich 110 angeordnet sind und in ohmschem Kontakt mit einer Anoden-Metallisierung 10 stehen, sowie ein hochdotiertes Kathodengebiet 3 vom n-Typ, das sich zu der zweiten Oberfläche 102 erstreckt und in ohmschem Kontakt mit einer Kathoden-Metallisierung 11 steht.
  • In Ausführungsformen, die sich auf IGBT beziehen, umfasst der Halbleiterkörper 40 ein hochdotiertes Kollektorgebiet 3 vom p-Typ anstelle des Draingebiets vom n-Typ. In diesen Ausführungsformen bilden die erste Metallisierung 10 und die zweite Metallisierung 11 eine Emitter-Metallisierung 10 bzw. eine Kollektor-Metallisierung 11.
  • In Ausführungsformen, die sich auf IGBT mit (einer) integrierten Freilaufdiode(n) beziehen, umfasst der Halbleiterkörper 40 auf der zweiten Oberfläche 102 eine hochdotierte Schicht 3 mit einem oder mehreren Kollektorbereichen vom p-Typ und einem oder mehreren Kathodengebieten vom n-Typ, die jeweils in ohmschem Kontakt mit der zweiten Metallisierung 11 stehen und eine gemeinsame Kollektor-Anoden-Metallisierung 11 bilden.
  • Die zweite Metallisierung 11 ist typischerweise sowohl im aktiven Bereich 110 als auch im Umfangsbereich 120 angeordnet. Die zweite Metallisierung 11 kann die zweite Oberfläche 102 sogar vollständig bedecken und sich zu dem Rand 41 erstrecken.
  • In dem in 1 dargestellten Ausführungsbeispiel umfasst die Halbleitervorrichtung 100 im Umfangsbereich 120 zwei erste leitfähige Gebiete 20, 21 und ein zweites leitfähiges Gebiet 22, die auf der ersten Oberfläche 101 angeordnet sind, und die von dem Halbleiterkörper 40 durch eine erste dielektrische Schicht 5, die auf der ersten Oberfläche 101 angeordnet ist, getrennt und als Feldplatten umgesetzt sind. Dementsprechend ist die Halbleitervorrichtung 10 mit Randabschlussstrukturen bereitgestellt, um eine ausreichend hohe Durchbruchsspannung sicher zu stellen. Das zweite leitfähige Gebiet 22 ist beispielsweise am nächsten in Bezug auf den Rand 41 angeordnet und kann in ohmschem Kontakt mit der zweiten Metallisierung 11 (Drain-Metallisierung) stehen, z.B. über den Halbleiterkörper 40, während das innerste erste leitfähige Gebiet 20 in ohmschem Kontakt mit der Gate-Metallisierung (in 1 nicht dargestellt) und einer Polysiliciumgatekontaktschicht 16 stehen kann, und die leitfähigen Gebiete 21 können potentialfrei vorliegen.
  • Die erste dielektrische Schicht 5 ist typischerweise eine Siliciumoxidschicht, wie z.B. eine thermische Oxidschicht.
  • Typischerweise bestehen die ersten leitfähigen Gebiete und das zweite leitfähige Gebiet 20, 21, 22 aus demselben Material und/oder weisen dieselbe Zusammensetzung wie die Source-Metallisierung 10 bzw. die Gate-Metallisierung auf.
  • Von oben betrachtet umgeben die ersten leitfähigen Gebiete und das zweite leitfähige Gebiet 20, 21, 22 typischerweise den aktiven Bereich 110.
  • Die ersten leitfähigen Gebiete und das zweite leitfähige Gebiet 20, 21, 22 können im Wesentlichen ringförmig sein, wie z.B. von oben betrachtet ringförmig. In diesen Ausführungsformen können die ersten leitfähigen Gebiete und das zweite leitfähige Gebiet 20, 21, 22 abhängig von Kontakt einen Gate-Ring 20, einen Floating-Ring 21 bzw. einen Drain-Ring 22 bilden.
  • Ein äußerster Abschnitt der Source-Metallisierung 10 kann eine Source-Feldplatte bilden. In Abhängigkeit von der Ausführung kann die Halbleitervorrichtung 100 auch einen getrennten Source-Ring umfassen.
  • Gemäß einer Ausführungsform liegt eine Passivierungsstruktur 6, 7 vor, die einen ersten Bereich (innerer Bereich), der die ersten leitfähigen Gebiete 20, 21 bedeckt, und einen zweiten Bereich (äußerer Bereich) aufweist, der das zweite leitfähige Gebiet 22 bedeckt.
  • In dem Ausführungsbeispiel weist der erste Bereich eine erste Dicke auf, die höher ist als eine zweite Dicke des zweiten Bereichs.
  • Der erste und der zweite Bereich können zumindest eine Passivierungsschicht 7 teilen, d.h. jeweils Teile einer zusammenhängenden Passivierungsschicht 7 umfassen.
  • Die Dicke des ersten und des zweiten Bereichs der Passivierungsstruktur 6, 7 wird gewöhnlicherweise in einer Richtung normal auf die zusammenhängenden Oberflächen der leitfähigen Gebiete 20, 21, 22 gemessen (Schichtdicke) und kann sich, wenn nicht explizit angegeben, auf eine Minimaldicke, eine Maximaldicke oder eine durchschnittliche Dicke beziehen. Wenn die Dicken der Passivierungsstruktur 6, 7, die unterschiedliche erste und zweite leitfähige Gebiete 20, 21, 22 bedeckt, verglichen wird, gilt dieselbe Definition.
  • Typischerweise unterscheiden sich die Dicke des ersten und die Dicke des zweiten Bereichs der Passivierungsstruktur 6, 7 (innere und äußere Bereiche der Passivierungsstruktur 6, 7) um zumindest 50 %, noch typischer um einen Faktor von zumindest etwa 5 und noch typischer um einen Faktor von zumindest etwa 10. Die Dicke des zweiten Bereichs der Passivierungsstruktur 6, 7 kann beispielsweise weniger als etwa 100 nm betragen, beispielsweise im Bereich von etwa 5 bis 15 nm oder 20 nm liegen, und die Dicke des ersten Bereichs der Passivierungsstruktur 6, 7 kann im Bereich von etwa 200 nm bis etwa 800 nm liegen.
  • Außerdem sind die ersten leitfähigen Gebiete 20, 21 der Halbleitervorrichtung 100 durch einen Stapel von zwei Schichten 6, 7 bedeckt, wobei eine erste Passivierungsschicht 6 direkt die ersten leitfähigen Gebiete 20, 21 bedeckt, und eine zweite Passivierungsschicht 7 auf dieser angeordnet ist, während die zweiten leitfähigen Gebiete 22 direkt durch die zweite Passivierungsschicht 7 bedeckt werden.
  • Die erste Passivierungsschicht 6 und die zweite Passivierungsschicht 7 bestehen typischerweise aus unterschiedlichen Materialien, wie z.B. Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid oder einem halbisolierenden Material, wie z.B. diamantähnlichem Kohlenstoff.
  • In dem in 1 dargestellten Ausführungsbeispiel ist die erste Passivierungsschicht 6 dicker als die zweite Passivierungsschicht 7. In anderen Ausführungsformen ist die erste Passivierungsschicht 6 dünner als die zweite Passivierungsschicht 7. Die erste und die zweite Passivierungsschicht 6, 7 können auch im Wesentlichen gleich dick sein.
  • Außerdem kann die Passivierungsstruktur 6, 7 mehr als zwei Passivierungsschichten 6, 7 aufweisen.
  • Wie in 1 dargestellt bedecken die Passivierungsstruktur 6, 7 bzw. die Passivierungsschichten 7, 6 typischerweise auch die Source-Metallisierung 10 im aktiven Bereich 110.
  • In einer Ausführungsform ist der erste Bereich der Passivierungsstruktur 6, 7 als Oxid-Nitrid-Stapel 6, 7 mit einer Oxiddicke 6 von etwa 100 nm bis etwa 5 µm, noch typischer im Bereich von etwa 100 nm bis etwa 3 µm, und einer Nitriddicke 7 im Bereich von etwa 100 nm bis etwa 1 µm ausgebildet, und der zweite Bereich der Passivierungsstruktur 6, 7 besteht aus einem Nitrid 7 mit einer Dicke im Bereich von 0 bis etwa 100 nm.
  • Eine zweite dielektrische Schicht 9, wie z.B. eine Imidschicht, ist typischerweise auf der Passivierungsstruktur 6, 7 im aktiven Bereich 110 und im Umfangsbereich 120 angeordnet. Die erste dielektrische Schicht 5 und die zweite dielektrische Schicht 9 werden auch als weitere dielektrische Schicht 5 bzw. dielektrische Schicht 9 bezeichnet.
  • Außerdem ist typischerweise eine Abschlussschicht (Dichtungsschicht, Sperrschicht) 19, z.B. eine Formverbindung (Moldmasse, Vergussmasse) oder ein Isolationsgel, auf der dielektrischen Schicht 9 im aktiven Bereich 110 und dem Umfangsbereich 120 angeordnet.
  • Aufgrund der Verwendung einer im Vergleich zu den inneren leitfähigen Gebieten 20, 21 dünneren Passivierungsstruktur auf dem äußeren leitfähigen Gebiet 22 kann eine gute Beständigkeit sowohl gegen das Eindringen externer Ladungen als auch gegen durch Feuchtigkeit induzierte Schäden erzielt werden. Numerische Simulationen bestätigen das.
  • 2 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 200. Die Halbleitervorrichtung 200 ist der oben in Bezug auf 1 beschriebenen Halbleitervorrichtung 100 ähnlich und kann auch als Leistungsfeldeffekttransistor betrieben werden. Die Passivierungsstruktur 6, 7 der Halbleitervorrichtung 200 besteht jedoch aus nur einer Passivierungsschicht 6, die im Vergleich zu dem Bereich auf den ersten leitfähigen Gebieten 20, 21 und dem aktiven Bereich 110 eine geringere Dicke auf dem zweiten leitfähigen Gebiet 22 (und angrenzend an dieses) aufweist.
  • Außerdem ist ein hoch-n-dotiertes Kanalstoppgebiet 4 in dem ersten Halbleitergebiet 1 angrenzend an die der ersten Oberfläche 101 und den Rand 41 angeordnet. In anderen Ausführungsformen ist das Kanalstoppgebiet 4 hoch-p-dotiert.
  • 3 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 300. Die Halbleitervorrichtung 300 ist der oben in Bezug auf 1 beschriebenen Halbleitervorrichtung 100 ähnlich und kann auch als Leistungsfeldeffekttransistor betrieben werden. In dem Umfangsbereich 120 der Halbleitervorrichtung 300 liegt jedoch keine Gate-Feldplatte 21 vor.
  • Außerdem besteht das erste leitfähige Gebiet der Halbleitervorrichtung 300 aus einem äußersten Bereich 20 der ersten Metallisierung 10, die in dem Umfangsbereich 120 eine Source-Feldplatte bildet.
  • 4 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 400. Die Halbleitervorrichtung 400 ist der oben in Bezug auf 1 beschriebenen Halbleitervorrichtung 100 ähnlich und kann auch als Leistungsfeldeffekttransistor betrieben werden. In dem Umfangsbereich 120 der Halbleitervorrichtung 400 liegt jedoch nur ein erstes leitfähiges Gebiet 20 vor.
  • Außerdem variiert die Dicke der Passivierungsstruktur 6, 7 auf dem zweiten leitfähigen Gebiet 22. In einem inneren Randgebiet des zweiten leitfähigen Gebiets 22 ist die Passivierungsstruktur 6, 7 dicker als in Gebieten, die näher am Chip-Rand 41 liegen. Dementsprechend ist in dem zweiten leitfähigen Gebiet 22 (Feldplatte), wo eine vergleichsweise stärkeres elektrisches Feld in einem Sperrmodus der Halbleitervorrichtung 400 (Sperrvorspannung des pn-Übergangs 14) zu erwarten ist, eine dickere Passivierung bereitgestellt.
  • Dementsprechend kann der Kompromiss zwischen Beständigkeit gegenüber externen Ladungen und Beständigkeit gegenüber feuchtigkeitsbedingter Korrosion weiter verbessert werden.
  • Gemäß einer Ausführungsform umfasst der Umfangsbereich 120 der Halbleitervorrichtung 400 eine Feldplatte 20, die durch eine Passivierungsstruktur 6, 7 mit variierender Dicke bedeckt ist.
  • 5 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 500. Die Halbleitervorrichtung 500 ist der oben in Bezugnahme auf 4 beschriebenen Halbleitervorrichtung 400 ähnlich und kann auch als Leistungsfeldeffekttransistor betrieben werden. Die Passivierungsstruktur 6 besteht jedoch nur aus der ersten Passivierungsschicht 6.
  • Außerdem bedeckt die Passivierungsstruktur 6 nur Randbereiche des ersten leitfähigen Gebiets 20.
  • Gemäß einer Ausführungsform umfasst der Umfangsbereich 120 der Halbleitervorrichtung 500 Feldplatten 20, 22, die jeweils nur teilweise durch eine Passivierungsstruktur 6 bedeckt sind.
  • Außerdem kann die Passivierungsstruktur 6 zumindest in einem vertikalen Querschnitt zumindest teilweise unterbrochen sein, wie in 5 dargestellt ist.
  • 6 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 600. Die Halbleitervorrichtung 600 ist der oben in Bezugnahme auf 1 beschriebenen Halbleitervorrichtung 100 ähnlich. Die Halbleitervorrichtung 600 kann als Leistungsdiode oder als Leistungsfeldeffekttransistor betrieben werden. Die Passivierungsstruktur 6, 7 ist jedoch auf den ersten leitfähigen Gebieten 20, 21 durch Bereiche der ersten Passivierungsschicht 6 und auf dem zweiten leitfähigen Gebiet durch eine dünnere zweite Passivierungsschicht 7 ausgebildet.
  • Die ersten leitfähigen Gebiete 20, 21 können potentialfreie Halbleitergebiete sein.
  • Außerdem weist die Halbleitervorrichtung 600 ein höher dotiertes Feldstopphalbleitergebiet 4a auf, das sich zu der ersten Oberfläche 101 und dem Rand 41 erstreckt.
  • In dem in 6 dargestellten Ausführungsbeispiel überlappen das zweite Halbleitergebiet 2 und die ersten leitfähigen Gebiete 20, 21 bei Betrachtung von oben nicht.
  • 7 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 700. Die Halbleitervorrichtung 700 ist der oben in Bezugnahme auf 6 beschriebenen Halbleitervorrichtung 600 ähnlich. Das zweite Halbleitergebiet 2 und die ersten leitfähigen Gebiete 20, 21 überlappen jedoch von oben gesehen. Die Feldplatten 20, 21 können in ohmschem Kontakt mit dem darunter liegenden p-dotierten zweiten Halbleitergebiet 2 stehen.
  • 8 zeigt einen vertikalen Querschnitt durch eine vertikale Halbleitervorrichtung 800. Die Halbleitervorrichtung 800 ist der oben in Bezugnahme auf 6 beschriebenen Halbleitervorrichtung 600 ähnlich.
  • In dem in 8 dargestellten Ausführungsbeispiel sind drei potentialfreie erste Halbleitergebiete 20, 21, 21’ auf der ersten Oberfläche 101 im Umfangsbereich 120 der Halbleitervorrichtung 800 angeordnet, welche mit drei potentialfreien (p-Typ) Schutzringen 4b überlappen, die jeweils einen pn-Übergang mit dem ersten Halbleitergebiet 1 bilden. Die Feldplatten 20, 21, 21’ können in ohmschem Kontakt mit den jeweiligen Schutzringen 4b stehen.
  • Bezugnehmend auf 9 bis 12 sind Verfahrensschritte eines Verfahrens zur Ausbildung einer vertikalen Halbleitervorrichtung 900 jeweils in Querschnitten durch einen Halbleiterkörper 40 veranschaulicht. Zur besseren Verständlichkeit zeigt jede der Figuren nur den linken Teil einer Vielzahl von Halbleitervorrichtungen 900, die typischerweise parallel auf Ebene eines Wafers ausgebildet werden.
  • In einem ersten Schritt wird ein Halbleitersubstrat oder -wafer 40, wie z.B. ein Si-Wafer, bereitgestellt, das/der sich zwischen einer ersten oder oberen Oberfläche 101 und einer zweiten oder hinteren Oberfläche (nicht dargestellt), die der Hauptoberfläche 101 gegenüberliegend vorliegt, erstreckt. Typischerweise umfasst der Wafer 40 eine erste Halbleiterschicht 1 eines ersten Leitfähigkeitstyps (n-Typ), die sich zu der ersten Oberfläche 101 erstreckt; ein zweites (p-Typ) Halbleitergebiet 2 auf der ersten Oberfläche, das einen pn-Übergang 14 mit der ersten Halbleiterschicht 1 bildet; sowie eine höher dotierte dritte Halbleiterschicht (nicht dargestellt), die sich zu der zweiten Oberfläche des Halbleiter-Wafers 40 erstreckt.
  • 10 zeigt die Halbleiterstruktur 900 nach Ausbilden einer ersten dielektrischen Schicht 5 auf der ersten Oberfläche 101, beispielsweise durch thermische Oxidation. Der dargestellte Rand 41 entspricht einem später ausgebildeten Sägerand.
  • In dem Ausführungsbeispiel erstreckt sich der pn-Übergang 14 zu der ersten Oberfläche 101 im Umfangsbereich 120.
  • Danach kann/können eine oder mehrere Feldplatten 20, 21, 22 auf der ersten dielektrischen Schicht 5 ausgebildet werden. Das umfasst typischerweise das Abscheiden einer hoch leitfähigen Schicht, wie z.B. einer Metallschicht und Ätzen unter Verwendung einer Maske.
  • Wie in 10 dargestellt werden die Feldplatten 20, 21, 22 typischerweise zusammen mit einer ersten Metallisierung 10 auf der ersten Oberfläche 101 ausgebildet.
  • In Ausführungsformen, die sich auf die Ausbildung von Leistungsfeldeffekt-Halbleitervorrichtungen beziehen, wird typischerweise eine Vielzahl von Feldeffektstrukturen jeweils mit isolierten Gateelektroden im aktiven Bereich 110 benachbart zur Oberfläche 101 ausgebildet, bevor die Feldplatten 20, 21, 22 bzw. die erste Metallisierung 10 ausgebildet werden.
  • Danach kann eine erste Passivierungsschicht 6 auf der Feldplatte 20, 21, 22 abgeschieden werden, beispielsweise als strukturtreue Schicht unter Anwendung eines CVD-Verfahrens. Die resultierende Halbleiterstruktur 900 ist in 11 dargestellt.
  • Danach kann die Dicke der ersten Passivierungsschicht 6 zumindest eines äußersten Bereichs der äußersten Feldplatte 22 reduziert werden, z.B. durch Ätzen unter Verwendung einer Maske. Die resultierende Halbleiterstruktur 900 ist in 12 dargestellt, welche eine Ausführungsform zeigt, in der die Dicke der ersten Passivierungsschicht 6 so reduziert ist, dass die Minimaldicke der ersten Passivierungsschicht 6 an der äußersten Feldplatte 22 (die einen größeren Abstand zum aktiven Bereich aufweist als die anderen Feldplatten 20, 21 und nach dem Sägen dem Rand 41 am nächsten ist) geringer ist als eine Minimaldicke an der anderen Feldplatte 20, 21, während die Maximaldicke der ersten Passivierungsschicht 6 auf den Feldplatten 20, 21, 22 im Wesentlichen gleich ist.
  • In anderen Ausführungsformen wird die erste Passivierungsschicht 6 auf allen angrenzenden Oberflächen der äußersten Feldplatte 22 auf im Wesentlichen denselben Anteil gedünnt, z.B. auf weniger als etwa 50 %, noch typischer auf weniger als etwa 20 % und noch typischer auf weniger als etwa 10 %.
  • Danach oder vor der Ausbildung der ersten Passivierungsschicht 6 kann eine zweite Passivierungsschicht (nicht dargestellt) auf der ersten Passivierungsschicht 6 oder den Feldplatten 20, 21, 22 ausgebildet werden, wie z.B. eine strukturtreue Schicht. In diesen Ausführungsformen kann die erste Passivierungsschicht 6 auch vollständig von der äußersten Feldplatte 22 entfernt werden. Die zweite Passivierungsschicht ist typischerweise dünner als die erste Passivierungsschicht, z.B. um einen Faktor von zumindest etwa 5 oder sogar 10.
  • Danach kann eine zweite dielektrische Schicht auf der ersten Passivierungsschicht 6 bzw. der zweiten Passivierungsschicht ausgebildet werden.
  • Danach kann eine Dichtungsverbindung auf der zweiten dielektrischen Schicht abgeschieden werden.
  • Danach kann eine zweite Metallisierung in ohmschem Kontakt mit dem zweiten Halbleitergebiet 2 und der äußersten Feldplatte 22 auf der zweiten Oberfläche 102 ausgebildet werden.
  • Danach kann der Wafer 40 in getrennte Halbleitervorrichtungen 900 zerteilt werden, z.B. durch Zersägen.
  • Wenngleich verschiedene Ausführungsbeispiele der Erfindung offenbart wurden, ist Fachleuten auf dem Gebiet der Erfindung klar, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, durch die einige der Vorteile der Erfindung erzielt werden können, ohne vom Wesen und Schutzumfang der Erfindung abzuweichen. Für Fachleute auf dem Gebiet der Erfindung ist auch offensichtlich, dass auf geeignete Weise ersatzweise andere Komponenten verwendet werden können, die dieselben Funktionen erfüllen. Es ist anzumerken, dass die unter Bezugnahme auf eine bestimmte Zeichnung beschriebenen Merkmale mit Merkmalen aus anderen Zeichnungen kombiniert werden können, auch in Fällen, in denen dies nicht explizit angeführt ist. Solche Modifikationen des erfinderischen Konzepts sind durch die beigefügten Ansprüche auch abgedeckt.
  • Räumliche Angaben, wie z.B. “unter”, “unterhalb”, “untere/r/s”, “über”, “obere/r/s” und dergleichen werden verwendet, um eine einfachere Beschreibung möglich zu machen, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Bezeichungen umfassen andere Ausrichtungen der Vorrichtung zusätzlich zu den in den Zeichnungen dargestellten unterschiedlichen Ausrichtungen. Außerdem werden die Bezeichnungen “erste/r/s”, “zweite/r/s” und dergleichen auch verwendet, um unterschiedliche Elemente, Gebiete, Bereiche etc. zu beschreiben und dienen nicht als Einschränkung. Übereinstimmende Bezeichnungen beziehen sich in der gesamten Beschreibung auf dieselben Elemente.
  • Wie hierin verwendet sind die Bezeichnungen “aufweisen”, “enthalten”, “einschließen”, “umfassen” und dergleichen offen und beziehen sich auf das Vorliegen der angeführten Elemente oder Merkmale, schließen aber das Vorliegen zusätzlicher Elemente oder Merkmale nicht aus. Bestimmte und unbestimmte Artikel schließen, wenn durch den Kontext nicht eindeutig anders vorgegeben, Plural und Singular ein.
  • Angesichts der oben angeführten Variations- und Anwendungsmöglichkeiten sollte klar sein, dass die vorliegende Erfindung weder durch die oben angeführte Beschreibung noch durch die beigefügten Zeichnungen eingeschränkt wird. Die vorliegende Erfindung wird ausschließlich durch die nachstehenden Ansprüche und ihre rechtlichen Entsprechungen eingeschränkt.

Claims (20)

  1. Vertikale Halbleitervorrichtung (100–400, 600–800), die Folgendes umfasst: – einen Halbleiterkörper (40) der Folgendes umfasst: eine erste Oberfläche (101); eine zweite Oberfläche (102), die der ersten Oberfläche gegenüber liegt; einen Rand (41), der sich in einer vertikalen Richtung, die im Wesentlichen orthogonal zu der ersten Oberfläche ist, erstreckt; einen aktiven Bereich (110); einen peripheren Bereich (120), der in einer horizontalen Richtung, die im Wesentlichen parallel zu der ersten Oberfläche ist, zwischen dem aktiven Bereich und dem Rand angeordnet ist; und einen pn-Übergang (14), der benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt, wobei die Halbleitervorrichtung im peripheren Bereich (120) ferner Folgendes umfasst: – ein erstes leitfähiges Gebiet (20, 21), das benachbart zur ersten Oberfläche angeordnet ist; – ein zweites leitfähiges Gebiet (22), das an die erste Oberfläche angrenzend und in horizontaler Richtung zwischen dem ersten leitfähigen Gebiet und dem Rand angeordnet ist; und – eine Passivierungsstruktur (6, 7), die in einem vertikalen Querschnitt Folgendes umfasst: einen ersten Abschnitt, der zumindest teilweise das erste leitfähige Gebiet (20, 21) bedeckt, und einen zweiten Abschnitt, der zumindest teilweise das zweite leitfähige Gebiet (22) bedeckt, wobei der erste Abschnitt eine erste Dicke aufweist, die sich von einer zweiten Dicke des zweiten Abschnitts unterscheidet, und/oder wobei der erste Abschnitt eine andere Schichtzusammensetzung aufweist als der zweite Abschnitt.
  2. Vertikale Halbleitervorrichtung nach Anspruch 1, wobei zumindest eines vom ersten leitfähigen Gebiet und zweiten leitfähigen Gebiet auf der ersten Oberfläche angeordnet und als Feldplatte ausgebildet ist.
  3. Vertikale Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner Folgendes umfasst: zumindest eine Schicht ausgewählt aus einer dielektrischen Schicht (9), die auf der Passivierungsstruktur (6, 7) angeordnet ist, und einer weiteren dielektrischen Schicht (5), die zwischen dem Halbleiterkörper und dem ersten leitfähigen Gebiet und/oder dem zweiten leitfähigen Gebiet angeordnet ist.
  4. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die zweite Dicke geringer ist als die erste Dicke.
  5. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die zweite Dicke und die erste Dicke sich um zumindest 50 % unterscheiden.
  6. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die zweite Dicke geringer als etwa 100 nm ist und wobei die erste Dicke in einem Bereich von etwa 200 nm bis etwa 800 nm liegt.
  7. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die dielektrische Schicht (9) ein organisches Material umfasst.
  8. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die Passivierungsstruktur ein Oxid, ein Nitrid, ein Oxynitrid und/oder einen diamantenähnlichen Kohlenstoff umfasst.
  9. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei sich der pn-Übergang in dem peripheren Bereich zu der ersten Oberfläche erstreckt.
  10. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, die ferner umfasst: – eine erste Metallisierung (10), die auf der ersten Oberfläche angeordnet ist; – eine zweite Metallisierung (11), die auf der zweiten Oberfläche so angeordnet ist, dass der pn-Übergang (14) einen gleichrichtenden Übergang zwischen der ersten Metallisierung (10) und der zweiten Metallisierung (11) bildet; – eine auf der ersten Oberfläche angeordnete dritte Metallisierung (12), die in ohmschem Kontakt mit dem dritten leitfähigen Gebiet steht und von dem Halbleiterkörper isoliert ist; – eine Kanalstoppregion (4), die benachbart zur ersten Oberfläche und den Rand angeordnet ist, die an das erste Halbleitergebiet (1) angrenzt und die eine höhere Dotierungskonzentration aufweist als das erste Halbleitergebiet (1); sowie – eine Dichtungsschicht (19), die auf der dielektrischen Schicht (9) angeordnet ist.
  11. Vertikale Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei der aktive Bereich eine Vielzahl von IGBT-Zellen, MOSFET-Zellen und/oder Diodenzellen umfasst.
  12. Vertikale Halbleitervorrichtung (400, 500), die Folgendes umfasst: – einen Halbleiterkörper (40), der Folgendes umfasst: eine erste Oberfläche (101); eine zweite Oberfläche (102), die der ersten Oberfläche gegenüber liegt; einen Rand (41), der sich in einer vertikalen Richtung, die im Wesentlichen orthogonal zu der ersten Oberfläche ist, erstreckt; einen aktiven Bereich (110); einen peripheren Bereich (120), der in einer horizontalen Richtung, die im Wesentlichen parallel zu der ersten Oberfläche ist, zwischen dem aktiven Bereich und dem Rand angeordnet ist; einen pn-Übergang (14), der zwischen einem ersten Halbleitergebiet (1) und einem zweiten Halbleitergebiet (2) des Halbleiterkörpers (40) ausgebildet ist, wobei der pn-Übergang (14) benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt; – eine erste Metallisierung (10), die auf der ersten Oberfläche angeordnet ist und sich in ohmschem Kontakt mit dem zweiten Halbleitergebiet (2) befindet; und – eine zweite Metallisierung (11), die auf der zweiten Oberfläche angeordnet ist, wobei die Halbleitervorrichtung im peripheren Bereich ferner Folgendes umfasst: – zumindest eine Feldplatte (20, 22), die auf der ersten Oberfläche angeordnet ist; und – eine Passivierungsstruktur (6, 7), die die zumindest eine Feldplatte zumindest teilweise bedeckt und an einer Oberfläche der zumindest einen Feldplatte (22) eine variierende Dicke umfasst.
  13. Vertikale Halbleitervorrichtung nach Anspruch 12, wobei die Dicke zumindest nahe an einem Rand der zumindest einen Feldplatte am größten ist.
  14. Vertikale Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die Dicke am größten ist, wo ein elektrisches Feld an einer Oberfläche der zumindest einen Feldplatte erwartungsgemäß am stärksten ist, wenn der pn-Übergang in Sperrrichtung angesteuert ist.
  15. Vertikale Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, die ferner eine ersten dielektrischen Schicht (5), die zwischen dem Halbleiterkörper und der zumindest einen Feldplatte (20, 22) angeordnet ist, und/oder eine zweite dielektrischen Schicht (9), die auf der zumindest einen Feldplatte angeordnet ist, umfasst.
  16. Vertikale Halbleitervorrichtung nach einem der Ansprüche 12 oder 15, wobei das Verhältnis zwischen einem Maximalwert der variierenden Dicke und einem Minimalwert der variierenden Dicke zumindest etwa 10 beträgt.
  17. Verfahren zur Ausbildung einer vertikalen Halbleitervorrichtung (900), das Folgendes umfasst: – Bereitstellen eines Halbleiterkörpers (40), der Folgendes umfasst: eine erste Oberfläche (101); eine zweite Oberfläche (102), die der ersten Oberfläche gegenüber liegt; einen aktiven Bereich (110); einen peripheren Bereich (120), der den aktiven Bereich umgibt; einen pn-Übergang (14), der benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt; – Ausbilden einer ersten dielektrischen Schicht (5, 5’) auf der ersten Oberfläche; – Ausbilden einer Feldplatte (20, 21, 22) in dem peripheren Bereich auf der ersten dielektrischen Schicht (5); – Abscheiden einer ersten Passivierungsschicht (6) auf der Feldplatte (20, 21, 22); und – zumindest ein Reduzieren einer Dicke der ersten Passivierungsschicht (6) zumindest in einem Abschnitt der Feldplatte (20, 21, 22).
  18. Verfahren nach Anspruch 17, wobei zumindest zwei Feldplatten (20, 21, 22) auf der ersten dielektrischen Schicht (5) ausgebildet werden, und wobei die Dicke der Passivierungsschicht so reduziert wird, dass die erste Passivierungsschicht (6) an der Feldplatte (22), die dem Rand (41) am nächsten ist, dünner ist als an einer anderen Feldplatte (20, 21).
  19. Verfahren nach Anspruch 17 oder 18, das ferner umfasst: – Ausbilden einer isolierten Gateelektrode (12) benachbart zu dem pn-Übergang (14); – Ausbilden einer Vielzahl von Feldeffektstrukturen im aktiven Bereich benachbart zur ersten Oberfläche; – Ausbilden einer zweiten Passivierungsschicht (7) an der ersten Passivierungsschicht (6); – Ausbilden einer zweiten dielektrischen Schicht (9) auf der ersten Passivierungsschicht (6); – Ausbilden einer zweiten dielektrische Schicht (9) auf der zweiten Passivierungsschicht (7); – Ausbilden einer zweiten Metallisierung (11) in ohmschem Kontakt mit der Feldplatte (22); und / oder – Auftragen einer Vergussmasse (19) auf die zweite dielektrische Schicht (9).
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei die erste Passivierungsschicht (6) von einem Abschnitt der Feldplatte (20, 21, 22), der im Wesentlichen parallel zu der ersten Oberfläche (101) ist, im Wesentlichen entfernt wird.
DE102014005879.4A 2014-04-16 2014-04-16 Vertikale Halbleitervorrichtung Active DE102014005879B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014005879.4A DE102014005879B4 (de) 2014-04-16 2014-04-16 Vertikale Halbleitervorrichtung
US14/679,514 US10957764B2 (en) 2014-04-16 2015-04-06 Vertical semiconductor device
CN201510178778.6A CN105047714B (zh) 2014-04-16 2015-04-15 垂直半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014005879.4A DE102014005879B4 (de) 2014-04-16 2014-04-16 Vertikale Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102014005879A1 true DE102014005879A1 (de) 2015-10-22
DE102014005879B4 DE102014005879B4 (de) 2021-12-16

Family

ID=54249794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014005879.4A Active DE102014005879B4 (de) 2014-04-16 2014-04-16 Vertikale Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10957764B2 (de)
CN (1) CN105047714B (de)
DE (1) DE102014005879B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139027A1 (ja) * 2017-01-25 2018-08-02 富士電機株式会社 半導体装置
US10332817B1 (en) * 2017-12-01 2019-06-25 Cree, Inc. Semiconductor die with improved ruggedness
JP2020105590A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 基板処理装置および基板処理方法
DE102019122888A1 (de) * 2019-08-27 2021-03-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7227110B2 (ja) * 2019-09-18 2023-02-21 株式会社東芝 半導体装置
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059453A1 (de) * 2004-01-29 2005-08-25 Mitsubishi Denki K.K. Halbleitervorrichtung
US20090079002A1 (en) * 2007-09-21 2009-03-26 Jaegil Lee Superjunction Structures for Power Devices and Methods of Manufacture
DE102010011259A1 (de) * 2009-04-16 2010-10-28 Mitsubishi Electric Corp. Halbleitervorrichtung

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
GB2199694A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
JP2739970B2 (ja) * 1988-10-19 1998-04-15 株式会社東芝 圧接型半導体装置
JP2689703B2 (ja) * 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
US5210601A (en) * 1989-10-31 1993-05-11 Kabushiki Kaisha Toshiba Compression contacted semiconductor device and method for making of the same
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2556175B2 (ja) * 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造
JP2751612B2 (ja) * 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JP3216206B2 (ja) * 1992-03-30 2001-10-09 株式会社デンソー 半導体装置及びその製造方法
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JP2956434B2 (ja) * 1992-10-30 1999-10-04 株式会社デンソー 絶縁分離形半導体装置
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5376566A (en) * 1993-11-12 1994-12-27 Micron Semiconductor, Inc. N-channel field effect transistor having an oblique arsenic implant for lowered series resistance
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5656533A (en) * 1996-01-17 1997-08-12 National Semiconductor Corporation Method of preventing polysilicon stringers during formation of a stacked double polysilicon structure by using dielectric sidewall spacers
GB9700923D0 (en) * 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices
US5885879A (en) * 1997-03-21 1999-03-23 Advanced Micro Devices, Inc. Thin polysilicon masking technique for improved lithography control
US5856239A (en) * 1997-05-02 1999-01-05 National Semiconductor Corporaton Tungsten silicide/ tungsten polycide anisotropic dry etch process
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
KR19990024988A (ko) * 1997-09-09 1999-04-06 윤종용 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
US6287922B1 (en) * 1998-09-28 2001-09-11 Advanced Micro Devices, Inc. Method for fabricating graded LDD transistor using controlled polysilicon gate profile
US6274443B1 (en) * 1998-09-28 2001-08-14 Advanced Micro Devices, Inc. Simplified graded LDD transistor using controlled polysilicon gate profile
EP1011146B1 (de) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
WO2000041246A1 (de) * 1999-01-07 2000-07-13 Infineon Technologies Ag Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
US6284637B1 (en) * 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
US6277695B1 (en) * 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
DE69938541D1 (de) * 1999-06-03 2008-05-29 St Microelectronics Srl Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
KR100302611B1 (ko) * 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6614088B1 (en) * 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device
US6451645B1 (en) * 2000-07-12 2002-09-17 Denso Corp Method for manufacturing semiconductor device with power semiconductor element and diode
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
JP4230681B2 (ja) * 2001-07-06 2009-02-25 株式会社東芝 高耐圧半導体装置
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
US6563197B1 (en) * 2001-11-20 2003-05-13 International Rectifier Corporation MOSgated device termination with guard rings under field plate
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
US6933241B2 (en) * 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
DE10226664B4 (de) * 2002-06-14 2006-10-26 Infineon Technologies Ag Kompensations-Halbleiterbauelement
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7189608B2 (en) * 2003-12-22 2007-03-13 Semiconductor Components Industries, L.L.C. Semiconductor device having reduced gate charge and reduced on resistance and method
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7525178B2 (en) * 2005-10-25 2009-04-28 International Rectifier Corporation Semiconductor device with capacitively coupled field plate
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP5098214B2 (ja) * 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP5222466B2 (ja) * 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102007020658A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
JP2009088385A (ja) * 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) * 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5370480B2 (ja) * 2009-04-30 2013-12-18 三菱電機株式会社 半導体装置及びその製造方法
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5601863B2 (ja) * 2010-03-29 2014-10-08 三菱電機株式会社 電力半導体装置
DE112011101254B4 (de) * 2010-04-06 2017-04-06 Mitsubishi Electric Corporation Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5861081B2 (ja) * 2010-06-03 2016-02-16 パナソニックＩｐマネジメント株式会社 半導体装置およびこれを用いた半導体リレー
DE102010024257B4 (de) * 2010-06-18 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
WO2012113818A2 (en) * 2011-02-23 2012-08-30 Abb Technology Ag Power semiconductor device and method for manufacturing such a power semiconductor device
US8786010B2 (en) * 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
EP2728612A4 (de) * 2011-06-30 2015-03-11 Fuji Electric Co Ltd Verfahren zur herstellung einer halbleitervorrichtung
US8642479B2 (en) * 2011-07-14 2014-02-04 Nanya Technology Corporation Method for forming openings in semiconductor device
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8575685B2 (en) * 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
WO2013105350A1 (ja) 2012-01-12 2013-07-18 トヨタ自動車株式会社 半導体装置とその製造方法
JP5765251B2 (ja) * 2012-01-24 2015-08-19 三菱電機株式会社 半導体装置及びその製造方法
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
CN104205334B (zh) * 2012-03-05 2017-09-01 三菱电机株式会社 半导体装置
JP5701802B2 (ja) * 2012-03-23 2015-04-15 株式会社東芝 電力用半導体装置
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
DE102012105162B4 (de) * 2012-06-14 2017-02-02 Infineon Technologies Austria Ag Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
JP6053415B2 (ja) * 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
JP6268366B2 (ja) * 2012-09-28 2018-01-31 パナソニックＩｐマネジメント株式会社 半導体装置
DE112012007207B4 (de) * 2012-12-06 2023-11-09 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
US8907374B2 (en) * 2013-01-30 2014-12-09 Hauwei Technologies Co., Ltd. Insulated gate bipolar transistor
CN104981903B (zh) * 2013-03-14 2017-12-01 富士电机株式会社 半导体装置
KR101932776B1 (ko) * 2013-09-17 2018-12-27 매그나칩 반도체 유한회사 초접합 반도체 소자
US9355958B2 (en) * 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
US10903330B2 (en) * 2013-11-27 2021-01-26 General Electric Company Tapered gate electrode for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059453A1 (de) * 2004-01-29 2005-08-25 Mitsubishi Denki K.K. Halbleitervorrichtung
US20090079002A1 (en) * 2007-09-21 2009-03-26 Jaegil Lee Superjunction Structures for Power Devices and Methods of Manufacture
DE102010011259A1 (de) * 2009-04-16 2010-10-28 Mitsubishi Electric Corp. Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102014005879B4 (de) 2021-12-16
US10957764B2 (en) 2021-03-23
US20150303260A1 (en) 2015-10-22
CN105047714B (zh) 2018-11-02
CN105047714A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014119278B4 (de) Halbleiterbauelemente
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102016112020A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112018A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R006 Appeal filed
R008 Case pending at federal patent court
R130 Divisional application to

Ref document number: 102014020089

Country of ref document: DE

R019 Grant decision by federal patent court
R020 Patent grant now final