JP2003347547A - 電力用半導体装置及びその製造方法 - Google Patents
電力用半導体装置及びその製造方法Info
- Publication number
- JP2003347547A JP2003347547A JP2002152090A JP2002152090A JP2003347547A JP 2003347547 A JP2003347547 A JP 2003347547A JP 2002152090 A JP2002152090 A JP 2002152090A JP 2002152090 A JP2002152090 A JP 2002152090A JP 2003347547 A JP2003347547 A JP 2003347547A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- type impurity
- conductivity
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 253
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 249
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 306
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 252
- 229920005591 polysilicon Polymers 0.000 claims description 252
- 238000002161 passivation Methods 0.000 claims description 76
- 230000002093 peripheral effect Effects 0.000 claims description 69
- 238000009413 insulation Methods 0.000 claims description 19
- 230000010287 polarization Effects 0.000 abstract description 58
- 230000015556 catabolic process Effects 0.000 abstract description 47
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 40
- 229910052782 aluminium Inorganic materials 0.000 description 40
- 239000010410 layer Substances 0.000 description 38
- 230000000694 effects Effects 0.000 description 23
- 230000005684 electric field Effects 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 239000001257 hydrogen Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 耐圧劣化を有効に防ぎ得る電力用半導体装置
を提供する。 【解決手段】 ｎ−基板表面２３ｏとｐ＋領域２４とが
隣接され、これらの上面に絶縁膜１１、遮蔽物２５及び
導電体２６が順次形成される。遮蔽物２５は導電体２６
に接続され、これらはｎ−基板表面２３ｏに対して絶縁
膜１１で絶縁される。半導体装置の上方がモールドされ
た場合に、半導体装置の基板表面方向に沿ってできた電
位分布によりモールド内に分極が発生しても、導電性の
遮蔽物２５によってモールド内の分極の基板内への影響
を防止でき、耐圧劣化等の悪影響を防止できる。
を提供する。 【解決手段】 ｎ−基板表面２３ｏとｐ＋領域２４とが
隣接され、これらの上面に絶縁膜１１、遮蔽物２５及び
導電体２６が順次形成される。遮蔽物２５は導電体２６
に接続され、これらはｎ−基板表面２３ｏに対して絶縁
膜１１で絶縁される。半導体装置の上方がモールドされ
た場合に、半導体装置の基板表面方向に沿ってできた電
位分布によりモールド内に分極が発生しても、導電性の
遮蔽物２５によってモールド内の分極の基板内への影響
を防止でき、耐圧劣化等の悪影響を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板表面方向に電
位差が生じる電力用半導体装置であって、耐圧変更や耐
圧劣化を防止し得る電力用半導体装置及びそれに関連す
る技術に関する。
位差が生じる電力用半導体装置であって、耐圧変更や耐
圧劣化を防止し得る電力用半導体装置及びそれに関連す
る技術に関する。
【０００２】
【従来の技術】一般に電力用の電力用半導体装置では高
い耐圧保持機能が要求される。このような耐圧保持機能
を有する電力用の電力用半導体装置には、例えば特開平
１１−１４５４６６や特開平９−１８６３１５等に開示
されたように、所定の素子の周囲に略環状に配置された
ガードリングや、あるいはフィールドプレートといった
構造のものが知られている。
い耐圧保持機能が要求される。このような耐圧保持機能
を有する電力用の電力用半導体装置には、例えば特開平
１１−１４５４６６や特開平９−１８６３１５等に開示
されたように、所定の素子の周囲に略環状に配置された
ガードリングや、あるいはフィールドプレートといった
構造のものが知られている。
【０００３】図５９はＩＧＢＴ（Insulated Gate Bipol
ar Transistor）に対しガードリング構造を適用した例
（従来技術１）、図６０はフィールドプレート構造を適
用した例（従来技術２：特開平７−３２６７４４等）を
それぞれ示している。尚、図５９及び図６０において、
同一機能を有する要素については同一符号を付してい
る。
ar Transistor）に対しガードリング構造を適用した例
（従来技術１）、図６０はフィールドプレート構造を適
用した例（従来技術２：特開平７−３２６７４４等）を
それぞれ示している。尚、図５９及び図６０において、
同一機能を有する要素については同一符号を付してい
る。
【０００４】図５９の従来技術１において、符号１はｐ
＋コレクタ、符号２はｎ＋バッファ層、符号３はｎ−ド
リフト層（基板）、符号４はチャネルドープ、符号５は
ｎ＋エミッタ、符号６はゲート酸化膜、符号７はポリシ
リコンゲート電極、符号８は層間絶縁膜、符号９はエミ
ッタ電極、符号１０はｐ＋分離ウェル、符号１１はフィ
ールド酸化膜（絶縁膜）、符号１２はポリシリコンゲー
ト電極、符号１３はゲート電極、符号１４ａ〜１４ｄは
チャネルドープ４、ｎ＋エミッタ５、ゲート酸化膜６、
ポリシリコンゲート電極７、層間絶縁膜８、エミッタ電
極９及びｐ＋分離ウェル１０で構成されたトランジスタ
の周囲に略環状に配置された耐圧保持用のガードリン
グ、符号１５ａ〜１５ｄはガードリング接地用のアルミ
ニウム電極、符号１６はチャネルストッパ、符号１７は
ポリシリコンプレート、符号１８はチャネルストッパ接
地電極、符号１９はパッシベーション膜をそれぞれ示し
ている。
＋コレクタ、符号２はｎ＋バッファ層、符号３はｎ−ド
リフト層（基板）、符号４はチャネルドープ、符号５は
ｎ＋エミッタ、符号６はゲート酸化膜、符号７はポリシ
リコンゲート電極、符号８は層間絶縁膜、符号９はエミ
ッタ電極、符号１０はｐ＋分離ウェル、符号１１はフィ
ールド酸化膜（絶縁膜）、符号１２はポリシリコンゲー
ト電極、符号１３はゲート電極、符号１４ａ〜１４ｄは
チャネルドープ４、ｎ＋エミッタ５、ゲート酸化膜６、
ポリシリコンゲート電極７、層間絶縁膜８、エミッタ電
極９及びｐ＋分離ウェル１０で構成されたトランジスタ
の周囲に略環状に配置された耐圧保持用のガードリン
グ、符号１５ａ〜１５ｄはガードリング接地用のアルミ
ニウム電極、符号１６はチャネルストッパ、符号１７は
ポリシリコンプレート、符号１８はチャネルストッパ接
地電極、符号１９はパッシベーション膜をそれぞれ示し
ている。
【０００５】図５９に示した従来技術１のガードリング
構造では、ｐ＋分離ウェル１０とｎ−ドリフト層３の接
合のエッジで電界が強くなり耐圧が劣化しないように、
ガードリング１４ａ〜１４ｄを設けて空乏層を伸ばすこ
とで耐圧を維持している。
構造では、ｐ＋分離ウェル１０とｎ−ドリフト層３の接
合のエッジで電界が強くなり耐圧が劣化しないように、
ガードリング１４ａ〜１４ｄを設けて空乏層を伸ばすこ
とで耐圧を維持している。
【０００６】また、図６０の従来技術２のフィールドプ
レート構造では、フィールドプレート２０を、ｎ−ドリ
フト層３の主表面の電位より低い電位に適切に設定する
ことで空乏層を伸ばし、チャネルドープ４とｎ−ドリフ
ト層３の接合の電界を緩和することで耐圧を維持してい
る。
レート構造では、フィールドプレート２０を、ｎ−ドリ
フト層３の主表面の電位より低い電位に適切に設定する
ことで空乏層を伸ばし、チャネルドープ４とｎ−ドリフ
ト層３の接合の電界を緩和することで耐圧を維持してい
る。
【０００７】
【発明が解決しようとする課題】上記した従来技術１で
は、チップ界面の影響を受けて耐圧が劣化するといった
問題があった。例えば図６１のようにチップの上面がト
ランスファーモールド２１により封止された状態で、ｐ
＋コレクタ１に電圧を印加すると、モールド２１の内部
の可動電荷によってモールドが分極し、ｐ＋コレクタ１
とほぼ同電位となるチャネルストッパ１６側に負の分極
電荷２２ａ、エミッタ側に正の分極電荷２２ｂが生じ
る。これによって基板表面の低濃度部分２３ａ〜２３ｃ
（即ち、ガードリング１４ａ〜１４ｄ同士の間隙部分等
のｎ−ドリフト層３）が影響を受け、全体として耐圧が
変動してしまい、ひどい場合は表面が反転してしまうこ
とで耐圧が大幅に劣化するという場合があった。
は、チップ界面の影響を受けて耐圧が劣化するといった
問題があった。例えば図６１のようにチップの上面がト
ランスファーモールド２１により封止された状態で、ｐ
＋コレクタ１に電圧を印加すると、モールド２１の内部
の可動電荷によってモールドが分極し、ｐ＋コレクタ１
とほぼ同電位となるチャネルストッパ１６側に負の分極
電荷２２ａ、エミッタ側に正の分極電荷２２ｂが生じ
る。これによって基板表面の低濃度部分２３ａ〜２３ｃ
（即ち、ガードリング１４ａ〜１４ｄ同士の間隙部分等
のｎ−ドリフト層３）が影響を受け、全体として耐圧が
変動してしまい、ひどい場合は表面が反転してしまうこ
とで耐圧が大幅に劣化するという場合があった。
【０００８】従来技術２においても同様にポリシリコン
ゲート電極１２とポリシリコンプレート１７との間がモ
ールド分極の影響を受け耐圧が変動・劣化する場合があ
った。
ゲート電極１２とポリシリコンプレート１７との間がモ
ールド分極の影響を受け耐圧が変動・劣化する場合があ
った。
【０００９】これに対して、従来技術３として、図５９
の従来技術１または図６０の従来技術２に対して、チッ
プ表面のパッシベーション膜１９として絶縁性を若干犠
牲にした半絶縁膜を使用することで、この半絶縁膜中の
電荷が熱エネルギー等によりホッピング伝導し、これに
よりパッシベーション膜１９中の電荷によってモールド
２１の分極２２ａ，２２ｂがキャンセルアウトされるこ
とで、ｎ−ドリフト層３の表面への影響を低減すること
ができる。
の従来技術１または図６０の従来技術２に対して、チッ
プ表面のパッシベーション膜１９として絶縁性を若干犠
牲にした半絶縁膜を使用することで、この半絶縁膜中の
電荷が熱エネルギー等によりホッピング伝導し、これに
よりパッシベーション膜１９中の電荷によってモールド
２１の分極２２ａ，２２ｂがキャンセルアウトされるこ
とで、ｎ−ドリフト層３の表面への影響を低減すること
ができる。
【００１０】しかしながら、この従来技術３では、パッ
シベーション膜１９として基本的には絶縁膜としての機
能を果たす必要があるため、半絶縁膜といえどもその導
電率に限度がある。したがって、上述したよようなパッ
シベーション膜１９による電荷のキャンセルアウト効果
にも限界があり、パッシベーション膜１９上のモールド
２１内の強い分極に対してはあまり効果がないという問
題があった。勿論、パッシベーション膜１９の導電率を
大きくすることで電荷のキャンセル効果は向上するが、
反対にリーク電流が増大してしまうという問題があっ
た。
シベーション膜１９として基本的には絶縁膜としての機
能を果たす必要があるため、半絶縁膜といえどもその導
電率に限度がある。したがって、上述したよようなパッ
シベーション膜１９による電荷のキャンセルアウト効果
にも限界があり、パッシベーション膜１９上のモールド
２１内の強い分極に対してはあまり効果がないという問
題があった。勿論、パッシベーション膜１９の導電率を
大きくすることで電荷のキャンセル効果は向上するが、
反対にリーク電流が増大してしまうという問題があっ
た。
【００１１】さらに、一般に半絶縁膜として窒化膜が知
られているが、この窒化膜には低濃度ポリシリコンを含
むポリシリコン素子の電気特性に影響を与える、という
問題がある。一般に、窒化膜系の半絶縁膜はＣＶＤ等を
用いて形成されるが、このときの膜形成の化学反応の生
成物として水素が発生する。この水素が電圧のバイアス
等でポリシリコンの表面のダングリングボンドを埋める
ことで、ポリシリコン表面の電気特性が変わってしま
う。これまでパワー素子の分野において、ポリシリコン
表面の電気特性の変化が大きな問題となってこなかった
のは、ポリシリコン素子が一般にゲート配線等の非常に
高濃度のポリシリコン素子にのみ用いられていて、界面
の変動に対して感度が低かったためである。ところが、
現在のパワーデバイスは、高性能化のために回路素子の
複合化などが進んでおり、ポリシリコン素子の複合化を
実施する必要が高まっており、ポリシリコン表面の電気
特性の変化の問題が顕在化してきている。
られているが、この窒化膜には低濃度ポリシリコンを含
むポリシリコン素子の電気特性に影響を与える、という
問題がある。一般に、窒化膜系の半絶縁膜はＣＶＤ等を
用いて形成されるが、このときの膜形成の化学反応の生
成物として水素が発生する。この水素が電圧のバイアス
等でポリシリコンの表面のダングリングボンドを埋める
ことで、ポリシリコン表面の電気特性が変わってしま
う。これまでパワー素子の分野において、ポリシリコン
表面の電気特性の変化が大きな問題となってこなかった
のは、ポリシリコン素子が一般にゲート配線等の非常に
高濃度のポリシリコン素子にのみ用いられていて、界面
の変動に対して感度が低かったためである。ところが、
現在のパワーデバイスは、高性能化のために回路素子の
複合化などが進んでおり、ポリシリコン素子の複合化を
実施する必要が高まっており、ポリシリコン表面の電気
特性の変化の問題が顕在化してきている。
【００１２】さらに、図６２〜図６５に示した従来技術
４のように、外周部の一部のみに電位の高い構造がある
場合は、分極の影響が顕著となる。ここで、図６２は電
力用半導体装置の平面図、図６３はその一部拡大平面
図、図６４は図６２のＡ−Ａ断面図、図６５は同じくそ
のＢ−Ｂ断面図である。
４のように、外周部の一部のみに電位の高い構造がある
場合は、分極の影響が顕著となる。ここで、図６２は電
力用半導体装置の平面図、図６３はその一部拡大平面
図、図６４は図６２のＡ−Ａ断面図、図６５は同じくそ
のＢ−Ｂ断面図である。
【００１３】図６２〜図６５において、コレクタとなる
チャネルストッパ１６とゲート１２との間には過電圧保
護用のポリシリコンツェナーダイオード２７が形成され
ており、その内周部にはゲート１２が、外周部にはチャ
ネルストッパ１６がそれぞれ接続されている。パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極の影響が無視できる場合、ガードリング１
４ａ〜１４ｄの電位とポリシリコンツェナーダイオード
２７の電位とがマッチングを取るように設計されるた
め、この部分での耐圧の劣化は起こらない。
チャネルストッパ１６とゲート１２との間には過電圧保
護用のポリシリコンツェナーダイオード２７が形成され
ており、その内周部にはゲート１２が、外周部にはチャ
ネルストッパ１６がそれぞれ接続されている。パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極の影響が無視できる場合、ガードリング１
４ａ〜１４ｄの電位とポリシリコンツェナーダイオード
２７の電位とがマッチングを取るように設計されるた
め、この部分での耐圧の劣化は起こらない。
【００１４】しかし、前述のようにパッシベーション膜
１９上のモールド２１内に分極が起こり、ｎ−ドリフト
層３の表面が反転してしまうと、ｎ−ドリフト層３の内
部の電位分布が変化し、各ポリシリコン層１２とポリシ
リコンプレート１７との電位のマッチングが取れなくな
るため、耐圧が劣化するという問題があった。
１９上のモールド２１内に分極が起こり、ｎ−ドリフト
層３の表面が反転してしまうと、ｎ−ドリフト層３の内
部の電位分布が変化し、各ポリシリコン層１２とポリシ
リコンプレート１７との電位のマッチングが取れなくな
るため、耐圧が劣化するという問題があった。
【００１５】さらに、ポリシリコンツェナーダイオード
２７自身が低濃度ポリシリコン部分を有するため、これ
を従来技術３のようにパッシベーション膜１９に半絶縁
膜を用いると、ポリシリコンツェナーダイオード２７自
身の耐圧が変動してしまっていた。
２７自身が低濃度ポリシリコン部分を有するため、これ
を従来技術３のようにパッシベーション膜１９に半絶縁
膜を用いると、ポリシリコンツェナーダイオード２７自
身の耐圧が変動してしまっていた。
【００１６】そこで、本発明の課題は、耐圧劣化を有効
に防ぎ得る電力用半導体装置及びそれに関連する技術を
提供することにある。
に防ぎ得る電力用半導体装置及びそれに関連する技術を
提供することにある。
【００１７】
【課題を解決するための手段】上記課題を解決すべく、
請求項１に記載の発明は、基板表面の所定の領域に形成
された低濃度第１導電型不純物基板表面と、前記基板表
面で前記低濃度第１導電型不純物基板表面に隣接して形
成された高濃度第２導電型不純物領域と、前記低濃度第
１導電型不純物基板表面に対して絶縁されるよう前記基
板表面の上方に形成された導電体と、前記低濃度第１導
電型不純物基板表面の上方で、前記導電体が形成されて
いない領域の少なくとも一部を含み、且つ、前記低濃度
第１導電型不純物基板表面と前記高濃度第２導電型不純
物領域との境界領域に被さる領域を含んで形成され、前
記低濃度第１導電型不純物基板表面及び前記高濃度第２
導電型不純物領域に対して所定の絶縁膜を介在させて形
成されるとともに、少なくとも一部が前記導電体に接続
される導電性の遮蔽物とを備えるものである。
請求項１に記載の発明は、基板表面の所定の領域に形成
された低濃度第１導電型不純物基板表面と、前記基板表
面で前記低濃度第１導電型不純物基板表面に隣接して形
成された高濃度第２導電型不純物領域と、前記低濃度第
１導電型不純物基板表面に対して絶縁されるよう前記基
板表面の上方に形成された導電体と、前記低濃度第１導
電型不純物基板表面の上方で、前記導電体が形成されて
いない領域の少なくとも一部を含み、且つ、前記低濃度
第１導電型不純物基板表面と前記高濃度第２導電型不純
物領域との境界領域に被さる領域を含んで形成され、前
記低濃度第１導電型不純物基板表面及び前記高濃度第２
導電型不純物領域に対して所定の絶縁膜を介在させて形
成されるとともに、少なくとも一部が前記導電体に接続
される導電性の遮蔽物とを備えるものである。
【００１８】請求項２に記載の発明は、請求項１に記載
の電力用半導体装置であって、前記遮蔽物の近傍に当該
遮蔽物から離間されて配置され、当該遮蔽物と電気的に
絶縁された導電素子が設けられ、前記導電素子の近傍に
おいて高濃度第２導電型不純物領域と前記低濃度第１導
電型不純物基板表面とが隣接する境界領域から、前記遮
蔽物にかけて、前記遮蔽物に接続されるとともに前記導
電素子から絶縁されて形成される他の遮蔽物をさらに備
えるものである。
の電力用半導体装置であって、前記遮蔽物の近傍に当該
遮蔽物から離間されて配置され、当該遮蔽物と電気的に
絶縁された導電素子が設けられ、前記導電素子の近傍に
おいて高濃度第２導電型不純物領域と前記低濃度第１導
電型不純物基板表面とが隣接する境界領域から、前記遮
蔽物にかけて、前記遮蔽物に接続されるとともに前記導
電素子から絶縁されて形成される他の遮蔽物をさらに備
えるものである。
【００１９】請求項３に記載の発明は、第１導電型の基
板表面に形成された第１の高濃度第２導電型不純物領域
を有する半導体素子領域と、前記半導体素子領域から基
板表面の方向に離間され形成された第１の高濃度第１導
電型不純物領域及び当該第１の高濃度第１導電型不純物
領域に接続された電極と、前記第１の高濃度第２導電型
不純物領域と前記第１の高濃度第１導電型不純物領域と
の間の前記基板表面に形成された耐圧保持用の１つまた
は複数の第２の高濃度第２導電型不純物領域と、前記各
第２の高濃度第２導電型不純物領域の少なくとも１つに
接続される遮蔽電極と、前記半導体素子領域に最も近接
した前記第２の高濃度第２導電型不純物領域と前記第１
の高濃度第２導電型不純物領域とに挟まれた領域、前記
第２の高濃度第２導電型不純物領域同士によって挟まれ
た領域、及び前記第１の高濃度第１導電型不純物領域に
最も接近した前記第２の高濃度第２導電型不純物領域と
前記第１の高濃度第１導電型不純物領域に挟まれた領域
の少なくともいずれかを含み、且つ、前記基板表面にお
ける前記第１及び／または第２の高濃度第２導電型不純
物領域及び前記第１の高濃度第１導電型不純物領域の前
記挟まれた領域に接するとともにそれぞれの境界領域に
被さる領域を含んで形成され、前記基板表面、前記第１
の高濃度第２導電型不純物領域、前記第２の高濃度第２
導電型不純物領域及び／または前記第１の高濃度第１導
電型不純物領域に対して所定の絶縁膜を介在させて形成
されるとともに前記遮蔽電極に接続される導電性の１つ
または複数の遮蔽物とを備えるものである。
板表面に形成された第１の高濃度第２導電型不純物領域
を有する半導体素子領域と、前記半導体素子領域から基
板表面の方向に離間され形成された第１の高濃度第１導
電型不純物領域及び当該第１の高濃度第１導電型不純物
領域に接続された電極と、前記第１の高濃度第２導電型
不純物領域と前記第１の高濃度第１導電型不純物領域と
の間の前記基板表面に形成された耐圧保持用の１つまた
は複数の第２の高濃度第２導電型不純物領域と、前記各
第２の高濃度第２導電型不純物領域の少なくとも１つに
接続される遮蔽電極と、前記半導体素子領域に最も近接
した前記第２の高濃度第２導電型不純物領域と前記第１
の高濃度第２導電型不純物領域とに挟まれた領域、前記
第２の高濃度第２導電型不純物領域同士によって挟まれ
た領域、及び前記第１の高濃度第１導電型不純物領域に
最も接近した前記第２の高濃度第２導電型不純物領域と
前記第１の高濃度第１導電型不純物領域に挟まれた領域
の少なくともいずれかを含み、且つ、前記基板表面にお
ける前記第１及び／または第２の高濃度第２導電型不純
物領域及び前記第１の高濃度第１導電型不純物領域の前
記挟まれた領域に接するとともにそれぞれの境界領域に
被さる領域を含んで形成され、前記基板表面、前記第１
の高濃度第２導電型不純物領域、前記第２の高濃度第２
導電型不純物領域及び／または前記第１の高濃度第１導
電型不純物領域に対して所定の絶縁膜を介在させて形成
されるとともに前記遮蔽電極に接続される導電性の１つ
または複数の遮蔽物とを備えるものである。
【００２０】請求項４に記載の発明は、請求項３に記載
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部の一端が、当該一端側に隣接する前記各遮蔽電極
に接続されるものである。
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部の一端が、当該一端側に隣接する前記各遮蔽電極
に接続されるものである。
【００２１】請求項５に記載の発明は、請求項３に記載
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部が、当該遮蔽物の両側に隣接する前記各遮蔽電極
のうちの高電位側の遮蔽電極にそれぞれ接続されるもの
である。
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部が、当該遮蔽物の両側に隣接する前記各遮蔽電極
のうちの高電位側の遮蔽電極にそれぞれ接続されるもの
である。
【００２２】請求項６に記載の発明は、請求項３に記載
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部が、当該遮蔽物の両側に隣接する前記各遮蔽電極
のうちの低電位側の遮蔽電極にそれぞれ接続されるもの
である。
の電力用半導体装置であって、前記各遮蔽物の少なくと
も一部が、当該遮蔽物の両側に隣接する前記各遮蔽電極
のうちの低電位側の遮蔽電極にそれぞれ接続されるもの
である。
【００２３】請求項７に記載の発明は、請求項３に記載
の電力用半導体装置であって、前記遮蔽物に対して電気
的に絶縁された所定の半導体部材と、前記各遮蔽物に接
続されて、前記半導体部材と前記各遮蔽物との間を覆う
よう形成された複数の導電部材をさらに備えるものであ
る。
の電力用半導体装置であって、前記遮蔽物に対して電気
的に絶縁された所定の半導体部材と、前記各遮蔽物に接
続されて、前記半導体部材と前記各遮蔽物との間を覆う
よう形成された複数の導電部材をさらに備えるものであ
る。
【００２４】請求項８に記載の発明は、請求項３に記載
の電力用半導体装置であって、少なくとも一部の前記遮
蔽物が、前記半導体素子領域の一部の端子に接続された
ものである。
の電力用半導体装置であって、少なくとも一部の前記遮
蔽物が、前記半導体素子領域の一部の端子に接続された
ものである。
【００２５】請求項９に記載の発明は、請求項１に記載
の電力用半導体装置であって、少なくとも前記遮蔽物の
上面に形成された表面保護用の高絶縁パッシベーション
膜をさらに備えるものである。
の電力用半導体装置であって、少なくとも前記遮蔽物の
上面に形成された表面保護用の高絶縁パッシベーション
膜をさらに備えるものである。
【００２６】請求項１０に記載の発明は、請求項９に記
載の電力用半導体装置であって、前記高絶縁パッシベー
ション膜の近傍に、高抵抗の低濃度不純物領域としての
ポリシリコン素子をさらに備えるものである。
載の電力用半導体装置であって、前記高絶縁パッシベー
ション膜の近傍に、高抵抗の低濃度不純物領域としての
ポリシリコン素子をさらに備えるものである。
【００２７】請求項１１に記載の発明は、請求項９また
は請求項１０に記載の電力用半導体装置であって、前記
遮蔽物が、内部で電位分布を有し得、且つ互いに離間し
た複数の位置において、互いに異なる電位の電極にそれ
ぞれ接続されるものである。
は請求項１０に記載の電力用半導体装置であって、前記
遮蔽物が、内部で電位分布を有し得、且つ互いに離間し
た複数の位置において、互いに異なる電位の電極にそれ
ぞれ接続されるものである。
【００２８】請求項１２に記載の発明は、請求項３に記
載の電力用半導体装置であって、少なくとも前記遮蔽物
の上面に形成された表面保護用の高絶縁パッシベーショ
ン膜と、前記高絶縁パッシベーション膜の近傍に、高抵
抗の低濃度不純物領域としてのポリシリコン素子とをさ
らに備え、前記遮蔽物が、内部で電位分布を有し得、且
つ両側に隣接して互いに異なる電位の遮蔽電極に共に接
続されるものである。
載の電力用半導体装置であって、少なくとも前記遮蔽物
の上面に形成された表面保護用の高絶縁パッシベーショ
ン膜と、前記高絶縁パッシベーション膜の近傍に、高抵
抗の低濃度不純物領域としてのポリシリコン素子とをさ
らに備え、前記遮蔽物が、内部で電位分布を有し得、且
つ両側に隣接して互いに異なる電位の遮蔽電極に共に接
続されるものである。
【００２９】請求項１３に記載の発明は、請求項１１ま
たは請求項１２に記載の電力用半導体装置であって、前
記遮蔽物が、高抵抗ポリシリコンを用いて形成されたも
のである。
たは請求項１２に記載の電力用半導体装置であって、前
記遮蔽物が、高抵抗ポリシリコンを用いて形成されたも
のである。
【００３０】請求項１４に記載の発明は、請求項１１ま
たは請求項１２に記載の電力用半導体装置であって、前
記遮蔽物が、少なくとも１つの逆バイアスされたダイオ
ードを含んで形成されたものである。
たは請求項１２に記載の電力用半導体装置であって、前
記遮蔽物が、少なくとも１つの逆バイアスされたダイオ
ードを含んで形成されたものである。
【００３１】請求項１５に記載の発明は、基板表面の所
定の領域に形成された低濃度第１導電型不純物基板表面
と、前記基板表面で前記低濃度第１導電型不純物基板表
面に隣接して形成された高濃度第２導電型不純物領域
と、前記低濃度第１導電型不純物基板表面及び前記高濃
度第２導電型不純物領域の上面に形成された絶縁膜と、
前記低濃度第１導電型不純物基板表面の少なくとも一部
の領域から前記高濃度第２導電型不純物領域との接合部
分までの領域上において前記絶縁膜の上面に形成された
遮蔽物と、前記遮蔽物の一部の上面に形成される高電位
領域と、前記高電位領域の下方の前記基板表面におい
て、前記低濃度第１導電型不純物基板表面と前記高濃度
第２導電型不純物領域との接合部分から基板表面方向に
離間して電気的に分離して形成された高濃度第２導電型
の単数または複数のスリット領域とを備えるものであ
る。
定の領域に形成された低濃度第１導電型不純物基板表面
と、前記基板表面で前記低濃度第１導電型不純物基板表
面に隣接して形成された高濃度第２導電型不純物領域
と、前記低濃度第１導電型不純物基板表面及び前記高濃
度第２導電型不純物領域の上面に形成された絶縁膜と、
前記低濃度第１導電型不純物基板表面の少なくとも一部
の領域から前記高濃度第２導電型不純物領域との接合部
分までの領域上において前記絶縁膜の上面に形成された
遮蔽物と、前記遮蔽物の一部の上面に形成される高電位
領域と、前記高電位領域の下方の前記基板表面におい
て、前記低濃度第１導電型不純物基板表面と前記高濃度
第２導電型不純物領域との接合部分から基板表面方向に
離間して電気的に分離して形成された高濃度第２導電型
の単数または複数のスリット領域とを備えるものであ
る。
【００３２】請求項１６に記載の発明は、請求項１５に
記載の電力用半導体装置であって、前記基板表面に、基
板表面方向に沿って電位勾配が生じ得るように、当該基
板表面方向に沿って間欠的に形成された複数の高濃度第
２導電型不純物領域と、前記電位勾配の方向に配置され
た多段接続ツェナーダイオードとをさらに備え、前記単
数または複数のスリット領域が、前記高濃度第２導電型
不純物領域に対して電気的に分離され、当該高濃度第２
導電型不純物領域の一部に平行に配置され、且つ前記多
段接続ツェナーダイオードの下方に限定して配置された
ものである。
記載の電力用半導体装置であって、前記基板表面に、基
板表面方向に沿って電位勾配が生じ得るように、当該基
板表面方向に沿って間欠的に形成された複数の高濃度第
２導電型不純物領域と、前記電位勾配の方向に配置され
た多段接続ツェナーダイオードとをさらに備え、前記単
数または複数のスリット領域が、前記高濃度第２導電型
不純物領域に対して電気的に分離され、当該高濃度第２
導電型不純物領域の一部に平行に配置され、且つ前記多
段接続ツェナーダイオードの下方に限定して配置された
ものである。
【００３３】請求項１７に記載の発明は、請求項１６に
記載の電力用半導体装置であって、前記各高濃度第２導
電型不純物領域が、所定の半導体素子の基板表面方向に
おける周囲に略環状に配置されたガードリングであっ
て、前記単数または複数のスリット領域が、前記ガード
リングの最外周部に配置されるものである。
記載の電力用半導体装置であって、前記各高濃度第２導
電型不純物領域が、所定の半導体素子の基板表面方向に
おける周囲に略環状に配置されたガードリングであっ
て、前記単数または複数のスリット領域が、前記ガード
リングの最外周部に配置されるものである。
【００３４】請求項１８に記載の発明は、基板表面の所
定の領域に形成された低濃度第１導電型不純物基板表面
と、前記基板表面の一部に形成された所定の半導体素子
と、前記所定の半導体素子を中心として基板表面方向に
沿って電位勾配が生じ得るように、当該基板表面方向に
沿って間欠的に形成された複数の高濃度第２導電型不純
物領域としての略環状のガードリングと、前記低濃度第
１導電型不純物基板表面及び前記ガードリングの上面に
形成された絶縁膜と、前記低濃度第１導電型不純物基板
表面の少なくとも一部の領域から前記高濃度第２導電型
不純物領域との接合部分までの領域上において前記絶縁
膜の上面に形成された遮蔽物と、前記遮蔽物の一部の上
面において最外周に配置される前記ガードリングよりも
外周側に形成される高電位領域とを備え、前記絶縁膜の
厚みをＴとした場合に、最外周に配置される前記ガード
リングの最外周位置の電位とその上部の前記高電位領域
の電位との電位差が次式のＶｘ以下となるように、最外
周に配置される前記ガードリングの最外周位置が設定さ
れるものである。 Ｖｘ（Ｖ）＝７２．３×Ｔ（μｍ）＋７７．６
定の領域に形成された低濃度第１導電型不純物基板表面
と、前記基板表面の一部に形成された所定の半導体素子
と、前記所定の半導体素子を中心として基板表面方向に
沿って電位勾配が生じ得るように、当該基板表面方向に
沿って間欠的に形成された複数の高濃度第２導電型不純
物領域としての略環状のガードリングと、前記低濃度第
１導電型不純物基板表面及び前記ガードリングの上面に
形成された絶縁膜と、前記低濃度第１導電型不純物基板
表面の少なくとも一部の領域から前記高濃度第２導電型
不純物領域との接合部分までの領域上において前記絶縁
膜の上面に形成された遮蔽物と、前記遮蔽物の一部の上
面において最外周に配置される前記ガードリングよりも
外周側に形成される高電位領域とを備え、前記絶縁膜の
厚みをＴとした場合に、最外周に配置される前記ガード
リングの最外周位置の電位とその上部の前記高電位領域
の電位との電位差が次式のＶｘ以下となるように、最外
周に配置される前記ガードリングの最外周位置が設定さ
れるものである。 Ｖｘ（Ｖ）＝７２．３×Ｔ（μｍ）＋７７．６
【００３５】請求項１９に記載の発明は、請求項１８に
記載の電力用半導体装置であって、最外周に配置される
前記ガードリングの最外周位置の上部にある前記高電位
領域の電位が前記Ｖｘ以下となるように、最外周に配置
される前記ガードリングの最外周位置が設定されるもの
である。
記載の電力用半導体装置であって、最外周に配置される
前記ガードリングの最外周位置の上部にある前記高電位
領域の電位が前記Ｖｘ以下となるように、最外周に配置
される前記ガードリングの最外周位置が設定されるもの
である。
【００３６】請求項２０に記載の発明は、低濃度第１導
電型不純物基板を形成する工程と、前記低濃度第１導電
型不純物基板の表面で、高濃度第２導電型不純物領域を
形成する工程と、前記低濃度第１導電型不純物基板の表
面及び前記高濃度第２導電型不純物領域の上面に絶縁膜
を形成する工程と、前記絶縁膜の上面であって、前記低
濃度第１導電型不純物基板表面の上方に位置し、前記導
電体が形成されていない領域の少なくとも一部を含み、
且つ、前記低濃度第１導電型不純物基板表面と前記高濃
度第２導電型不純物領域との境界領域に被さる領域を含
んで、導電性の遮蔽物を形成する工程と、前記遮蔽物の
少なくとも一部が接続される導電体を形成する工程とを
備える。
電型不純物基板を形成する工程と、前記低濃度第１導電
型不純物基板の表面で、高濃度第２導電型不純物領域を
形成する工程と、前記低濃度第１導電型不純物基板の表
面及び前記高濃度第２導電型不純物領域の上面に絶縁膜
を形成する工程と、前記絶縁膜の上面であって、前記低
濃度第１導電型不純物基板表面の上方に位置し、前記導
電体が形成されていない領域の少なくとも一部を含み、
且つ、前記低濃度第１導電型不純物基板表面と前記高濃
度第２導電型不純物領域との境界領域に被さる領域を含
んで、導電性の遮蔽物を形成する工程と、前記遮蔽物の
少なくとも一部が接続される導電体を形成する工程とを
備える。
【００３７】請求項２１に記載の発明は、第１導電型の
基板表面に形成された第１の高濃度第２導電型不純物領
域を有する半導体素子領域と、前記半導体素子領域から
基板表面の方向に離間され形成された第１の高濃度第１
導電型不純物領域及び当該第１の高濃度第１導電型不純
物領域に接続された電極と、前記第１の高濃度第２導電
型不純物領域と前記第１の高濃度第１導電型不純物領域
との間の前記基板表面に形成された耐圧保持用の１つま
たは複数の第２の高濃度第２導電型不純物領域と、前記
各第２の高濃度第２導電型不純物領域の少なくとも１つ
に接続される複数の遮蔽電極と、前記第１の高濃度第２
導電型不純物領域と前記第１の高濃度第１導電型不純物
領域とに挟まれた領域を含み、且つ前記基板表面におけ
る前記第１の高濃度第２導電型不純物領域及び前記第２
の高濃度第２導電型不純物領域のそれぞれの境界領域に
被さる領域を含んで形成され、前記基板表面、前記第１
の高濃度第２導電型不純物領域及び前記第１の高濃度第
１導電型不純物領域に対して、所定の絶縁膜を介して形
成されるとともに、少なくとも一部が前記遮蔽電極に接
続される導電性の１つまたは複数の遮蔽物とを備えるも
のである。
基板表面に形成された第１の高濃度第２導電型不純物領
域を有する半導体素子領域と、前記半導体素子領域から
基板表面の方向に離間され形成された第１の高濃度第１
導電型不純物領域及び当該第１の高濃度第１導電型不純
物領域に接続された電極と、前記第１の高濃度第２導電
型不純物領域と前記第１の高濃度第１導電型不純物領域
との間の前記基板表面に形成された耐圧保持用の１つま
たは複数の第２の高濃度第２導電型不純物領域と、前記
各第２の高濃度第２導電型不純物領域の少なくとも１つ
に接続される複数の遮蔽電極と、前記第１の高濃度第２
導電型不純物領域と前記第１の高濃度第１導電型不純物
領域とに挟まれた領域を含み、且つ前記基板表面におけ
る前記第１の高濃度第２導電型不純物領域及び前記第２
の高濃度第２導電型不純物領域のそれぞれの境界領域に
被さる領域を含んで形成され、前記基板表面、前記第１
の高濃度第２導電型不純物領域及び前記第１の高濃度第
１導電型不純物領域に対して、所定の絶縁膜を介して形
成されるとともに、少なくとも一部が前記遮蔽電極に接
続される導電性の１つまたは複数の遮蔽物とを備えるも
のである。
【００３８】
【発明の実施の形態】｛実施の形態１｝図１は本発明の
実施の形態１に係る電力用半導体装置を示す平面図、図
２は同じくその断面図を示している。尚、この実施の形
態では、従来技術１〜従来技術４と同等の機能を有する
要素には同一符号を付している。
実施の形態１に係る電力用半導体装置を示す平面図、図
２は同じくその断面図を示している。尚、この実施の形
態では、従来技術１〜従来技術４と同等の機能を有する
要素には同一符号を付している。
【００３９】この電力用半導体装置は、図１及び図２の
如く、第１導電型の基板としてのｎ−ドリフト層３の表
面である低濃度第１導電型（ｎ型）不純物基板表面２３
ｏの縁周部に高濃度第２導電型（ｐ型）不純物領域２４
が形成され、これらの表面の上方に、フィールド酸化膜
（絶縁膜）１１、ポリシリコン遮蔽物（遮蔽物）２５及
び遮蔽用アルミニウム電極２６が順次形成される。図２
中の符号８は層間絶縁膜、符号１９は表面保護用のパッ
シベーション膜をそれぞれ示している。
如く、第１導電型の基板としてのｎ−ドリフト層３の表
面である低濃度第１導電型（ｎ型）不純物基板表面２３
ｏの縁周部に高濃度第２導電型（ｐ型）不純物領域２４
が形成され、これらの表面の上方に、フィールド酸化膜
（絶縁膜）１１、ポリシリコン遮蔽物（遮蔽物）２５及
び遮蔽用アルミニウム電極２６が順次形成される。図２
中の符号８は層間絶縁膜、符号１９は表面保護用のパッ
シベーション膜をそれぞれ示している。
【００４０】ポリシリコン遮蔽物２５は、低濃度第１導
電型不純物基板表面２３ｏの上部にフィールド酸化膜１
１を介して形成され、かつその縁周部が、低濃度第１導
電型不純物基板表面２３ｏと高濃度第２導電型不純物領
域２４との境界領域に被さる（オーバーラップする）よ
うに形成されている。
電型不純物基板表面２３ｏの上部にフィールド酸化膜１
１を介して形成され、かつその縁周部が、低濃度第１導
電型不純物基板表面２３ｏと高濃度第２導電型不純物領
域２４との境界領域に被さる（オーバーラップする）よ
うに形成されている。
【００４１】また、ポリシリコン遮蔽物２５は遮蔽用ア
ルミニウム電極２６の底部に接続されて所定の電位に設
定される。遮蔽用アルミニウム電極２６の電位は、ポリ
シリコン遮蔽物２５とフィールド酸化膜１１と低濃度第
１導電型不純物基板表面２３ｏの３層で形成されるＭＯ
Ｓキャパシタのしきい値電圧以下に設定される。さら
に、ポリシリコン遮蔽物２５は高濃度にドープされて低
抵抗とされている。
ルミニウム電極２６の底部に接続されて所定の電位に設
定される。遮蔽用アルミニウム電極２６の電位は、ポリ
シリコン遮蔽物２５とフィールド酸化膜１１と低濃度第
１導電型不純物基板表面２３ｏの３層で形成されるＭＯ
Ｓキャパシタのしきい値電圧以下に設定される。さら
に、ポリシリコン遮蔽物２５は高濃度にドープされて低
抵抗とされている。
【００４２】この実施の形態１の電力用半導体装置で
は、反転等を防ぎたい低濃度第１導電型不純物基板表面
２３ｏの上部がポリシリコン遮蔽物２５で覆われてい
る。これにより、基板表面２３ｏ，２４の反転・蓄積
は、設定した所定の電位によって決定されることにな
り、モールド材の分極等の影響を受けることはない。
は、反転等を防ぎたい低濃度第１導電型不純物基板表面
２３ｏの上部がポリシリコン遮蔽物２５で覆われてい
る。これにより、基板表面２３ｏ，２４の反転・蓄積
は、設定した所定の電位によって決定されることにな
り、モールド材の分極等の影響を受けることはない。
【００４３】また、ポリシリコン遮蔽物２５の電位を基
板表面２３ｏ，２４が反転しないようなレベルに設定
し、基板表面２３ｏ，２４の反転を確実に防止する。
板表面２３ｏ，２４が反転しないようなレベルに設定
し、基板表面２３ｏ，２４の反転を確実に防止する。
【００４４】さらに、ポリシリコン遮蔽物２５が高濃度
にドープされており、これにより外部の電位変動に対し
ポリシリコン遮蔽物２５内部で電位勾配を持つことがな
いようにし、基板表面２３ｏ，２４への電位への影響を
防止する。
にドープされており、これにより外部の電位変動に対し
ポリシリコン遮蔽物２５内部で電位勾配を持つことがな
いようにし、基板表面２３ｏ，２４への電位への影響を
防止する。
【００４５】次に、図１及び図２中の各要素について、
電力用半導体装置の製造方法を説明する。
電力用半導体装置の製造方法を説明する。
【００４６】まず、第１導電型の基板３の縁周部に対し
て選択的に高濃度の第２導電型不純物を注入し、これを
拡散することで高濃度第２導電型不純物領域２４を形成
する。
て選択的に高濃度の第２導電型不純物を注入し、これを
拡散することで高濃度第２導電型不純物領域２４を形成
する。
【００４７】次に、選択酸化によりフィールド酸化膜１
１を形成する。
１を形成する。
【００４８】続いて、ＣＶＤ等によりポリシリコンのデ
ポジットを行い、写真製版等を用いて選択的にエッチン
グを行い、ポリシリコン遮蔽物２５を形成する。
ポジットを行い、写真製版等を用いて選択的にエッチン
グを行い、ポリシリコン遮蔽物２５を形成する。
【００４９】その後、層間絶縁膜８を形成し、写真製版
等を用いてコンタクト領域となる開口部を形成したの
ち、この開口部にアルミニウムをスパッタもしくは蒸着
させ、さらに写真製版等を用いて選択的にアルミニウム
をエッチングして遮蔽用アルミニウム電極２６を形成す
る。そして、ＣＶＤ等で絶縁膜を成膜した後に写真製版
技術を用いて絶縁膜をエッチングし、部分的にパッシベ
ーション膜１９を形成して、図１及び図２に示した電力
用半導体装置を形成することができる。一般的なＩＣや
パワーデバイス等の電力用半導体装置の製造工程におい
ては、上記したプロセスフローを含有していることが通
常であるため、ほとんどの場合、パターン形成の方法の
変更のみで上記電力用半導体装置の形成が可能であり、
プロセスの複雑化によるコスト上昇がない。
等を用いてコンタクト領域となる開口部を形成したの
ち、この開口部にアルミニウムをスパッタもしくは蒸着
させ、さらに写真製版等を用いて選択的にアルミニウム
をエッチングして遮蔽用アルミニウム電極２６を形成す
る。そして、ＣＶＤ等で絶縁膜を成膜した後に写真製版
技術を用いて絶縁膜をエッチングし、部分的にパッシベ
ーション膜１９を形成して、図１及び図２に示した電力
用半導体装置を形成することができる。一般的なＩＣや
パワーデバイス等の電力用半導体装置の製造工程におい
ては、上記したプロセスフローを含有していることが通
常であるため、ほとんどの場合、パターン形成の方法の
変更のみで上記電力用半導体装置の形成が可能であり、
プロセスの複雑化によるコスト上昇がない。
【００５０】このように、反転防止したい領域（例え
ば、低濃度第１導電型不純物基板表面２３ｏ）の上部に
ポリシリコン遮蔽物２５を形成することで、モールド等
の外部要因による電位変動を防ぐことができる。
ば、低濃度第１導電型不純物基板表面２３ｏ）の上部に
ポリシリコン遮蔽物２５を形成することで、モールド等
の外部要因による電位変動を防ぐことができる。
【００５１】尚、この実施の形態１では、高濃度第２導
電型（ｐ型）不純物領域２４と低濃度の第１の導電型の
基板（ｎ−ドリフト層３）とが異なる導電性を持つ例を
説明したが、同じ導電性を有していても良い。この場合
においても、ポリシリコン遮蔽物２５が基板（ｎ−ドリ
フト層３）の表面の低濃度第１導電型不純物基板表面２
３ｏを被い、かつ、高濃度第２導電型（ｐ型）不純物領
域２４へ影響が無いようにポリシリコン遮蔽物２５の電
位設定をすれば、所定の効果を得ることが可能である。
電型（ｐ型）不純物領域２４と低濃度の第１の導電型の
基板（ｎ−ドリフト層３）とが異なる導電性を持つ例を
説明したが、同じ導電性を有していても良い。この場合
においても、ポリシリコン遮蔽物２５が基板（ｎ−ドリ
フト層３）の表面の低濃度第１導電型不純物基板表面２
３ｏを被い、かつ、高濃度第２導電型（ｐ型）不純物領
域２４へ影響が無いようにポリシリコン遮蔽物２５の電
位設定をすれば、所定の効果を得ることが可能である。
【００５２】｛実施の形態２｝図３は本発明の実施の形
態２に係る電力用半導体装置を示す平面図、図４は同じ
くその断面図である。なお、この実施の形態２では従来
技術１〜従来技術４及び実施の形態１と同様の機能を有
する要素については同一符号を付している。
態２に係る電力用半導体装置を示す平面図、図４は同じ
くその断面図である。なお、この実施の形態２では従来
技術１〜従来技術４及び実施の形態１と同様の機能を有
する要素については同一符号を付している。
【００５３】この電力用半導体装置は、図３及び図４の
如く、第１導電型の基板としてのｎ−ドリフト層３の表
面である低濃度第１導電型（ｎ型）不純物基板表面２３
ｐ，２３ｑの縁周部に高濃度第２導電型（ｐ型）不純物
領域２４が形成され、これらの表面の上方に、フィール
ド酸化膜１１、ポリシリコン遮蔽物２５及び遮蔽用アル
ミニウム電極２６が順次形成される。
如く、第１導電型の基板としてのｎ−ドリフト層３の表
面である低濃度第１導電型（ｎ型）不純物基板表面２３
ｐ，２３ｑの縁周部に高濃度第２導電型（ｐ型）不純物
領域２４が形成され、これらの表面の上方に、フィール
ド酸化膜１１、ポリシリコン遮蔽物２５及び遮蔽用アル
ミニウム電極２６が順次形成される。
【００５４】ポリシリコン遮蔽物２５は、低濃度第１導
電型不純物基板表面２３ｐの一部の領域の上方を中心と
して、その一部の領域における低濃度第１導電型不純物
基板表面２３ｐと高濃度第２導電型不純物領域２４との
境界領域にオーバーラップするように形成されている。
電型不純物基板表面２３ｐの一部の領域の上方を中心と
して、その一部の領域における低濃度第１導電型不純物
基板表面２３ｐと高濃度第２導電型不純物領域２４との
境界領域にオーバーラップするように形成されている。
【００５５】また、遮蔽用アルミニウム電極２６も、残
りの低濃度第１導電型不純物基板表面２３ｐ，２３ｑの
所定領域の上方を中心として、低濃度第１導電型不純物
基板表面２３ｐと高濃度第２導電型不純物領域２４との
境界領域にオーバーラップするように形成されており、
さらにポリシリコン遮蔽物２５に被さるように形成さ
れ、その被さる領域内において遮蔽用アルミニウム電極
２６の底部とポリシリコン遮蔽物２５の上部とが接続さ
れている。ポリシリコン遮蔽物２５が高濃度にドープさ
れて低抵抗となっているのは実施の形態１と同様であ
る。
りの低濃度第１導電型不純物基板表面２３ｐ，２３ｑの
所定領域の上方を中心として、低濃度第１導電型不純物
基板表面２３ｐと高濃度第２導電型不純物領域２４との
境界領域にオーバーラップするように形成されており、
さらにポリシリコン遮蔽物２５に被さるように形成さ
れ、その被さる領域内において遮蔽用アルミニウム電極
２６の底部とポリシリコン遮蔽物２５の上部とが接続さ
れている。ポリシリコン遮蔽物２５が高濃度にドープさ
れて低抵抗となっているのは実施の形態１と同様であ
る。
【００５６】そして、この実施の形態２では、高濃度第
２導電型不純物領域２４の一部の領域の上方に、フィー
ルド酸化膜１１を挟んで、ポリシリコン遮蔽物２５とは
異なる電位のポリシリコン素子（導電素子）３４の一部
が形成されている。このポリシリコン素子３４とポリシ
リコン遮蔽物２５とは異なる電位であるため、これらを
接近させて形成することが望ましくない。このように、
ポリシリコン遮蔽物２５とポリシリコン素子３４との間
を離間させなければならない場合、ポリシリコン遮蔽物
２５で低濃度第１導電型不純物基板表面２３ｐ，２３ｑ
の全体を遮蔽することはできない。しかし、ポリシリコ
ン遮蔽物２５で遮蔽できない低濃度第１導電型不純物基
板表面２３ｐ，２３ｑの上方領域を遮蔽用アルミニウム
電極（他の遮蔽物）２６で遮蔽することで、障害物があ
る場合でも、パッシベーション膜１９上のモールド（図
６１中の符号２１参照）内の分極等の外部電荷の影響を
除去することができる。
２導電型不純物領域２４の一部の領域の上方に、フィー
ルド酸化膜１１を挟んで、ポリシリコン遮蔽物２５とは
異なる電位のポリシリコン素子（導電素子）３４の一部
が形成されている。このポリシリコン素子３４とポリシ
リコン遮蔽物２５とは異なる電位であるため、これらを
接近させて形成することが望ましくない。このように、
ポリシリコン遮蔽物２５とポリシリコン素子３４との間
を離間させなければならない場合、ポリシリコン遮蔽物
２５で低濃度第１導電型不純物基板表面２３ｐ，２３ｑ
の全体を遮蔽することはできない。しかし、ポリシリコ
ン遮蔽物２５で遮蔽できない低濃度第１導電型不純物基
板表面２３ｐ，２３ｑの上方領域を遮蔽用アルミニウム
電極（他の遮蔽物）２６で遮蔽することで、障害物があ
る場合でも、パッシベーション膜１９上のモールド（図
６１中の符号２１参照）内の分極等の外部電荷の影響を
除去することができる。
【００５７】また、基板表面２３ｐ，２３ｑが反転しな
いようにポリシリコン遮蔽物２５の電位を設定してお
き、表面が反転するのを防止する。
いようにポリシリコン遮蔽物２５の電位を設定してお
き、表面が反転するのを防止する。
【００５８】さらに、ポリシリコン遮蔽物２５が高濃度
にドープされているため、外部の電位変動に対しポリシ
リコン遮蔽物２５が電位を持つことがない等の利点も、
実施の形態１と同様である。
にドープされているため、外部の電位変動に対しポリシ
リコン遮蔽物２５が電位を持つことがない等の利点も、
実施の形態１と同様である。
【００５９】｛実施の形態３｝図５は本発明の実施の形
態３に係る電力用半導体装置を示す平面図、図６は同じ
くその断面図である。なお、図５及び図６では従来技術
１〜従来技術４、実施の形態１及び実施の形態２と同様
の機能を有する要素について同一符号を付している。
態３に係る電力用半導体装置を示す平面図、図６は同じ
くその断面図である。なお、図５及び図６では従来技術
１〜従来技術４、実施の形態１及び実施の形態２と同様
の機能を有する要素について同一符号を付している。
【００６０】この実施の形態の電力用半導体装置では、
上端部に配置された遮蔽用アルミニウム電極２６を通じ
て、ポリシリコン遮蔽物２５が高濃度第２導電型不純物
領域２４と電気的に接続されている。また、ポリシリコ
ン遮蔽物２５は、実施の形態１と同様に、低濃度第１導
電型不純物基板表面２３ｒの中央部を中心として、その
縁周部が低濃度第１導電型不純物基板表面２３ｒと高濃
度第２導電型不純物領域２４との境界領域にオーバーラ
ップするように形成されている。
上端部に配置された遮蔽用アルミニウム電極２６を通じ
て、ポリシリコン遮蔽物２５が高濃度第２導電型不純物
領域２４と電気的に接続されている。また、ポリシリコ
ン遮蔽物２５は、実施の形態１と同様に、低濃度第１導
電型不純物基板表面２３ｒの中央部を中心として、その
縁周部が低濃度第１導電型不純物基板表面２３ｒと高濃
度第２導電型不純物領域２４との境界領域にオーバーラ
ップするように形成されている。
【００６１】このように構成することで、ポリシリコン
遮蔽物２５の電位は高濃度第２導電型不純物領域２４の
電位と同じとなる。これにより、基板表面電位２３ｒは
基板３、高濃度第２導電型不純物領域２４及びポリシリ
コン遮蔽物２５のみで内部の電位が決定され、モールド
の影響を受けなくなる。
遮蔽物２５の電位は高濃度第２導電型不純物領域２４の
電位と同じとなる。これにより、基板表面電位２３ｒは
基板３、高濃度第２導電型不純物領域２４及びポリシリ
コン遮蔽物２５のみで内部の電位が決定され、モールド
の影響を受けなくなる。
【００６２】さらに、例えば電位決定のためのアルミニ
ウム配線等を引き回す必要がないので、素子面積の縮小
ができコスト低減が可能である。
ウム配線等を引き回す必要がないので、素子面積の縮小
ができコスト低減が可能である。
【００６３】｛実施の形態４｝図７は本発明の実施の形
態４に係る電力用半導体装置を示す平面図、図８は同じ
くその一部拡大平面図、図９は同じくその断面図であ
る。なお、図７〜図９では、従来技術１〜従来技術４及
び実施の形態１〜実施の形態３と同様の機能を有する要
素について同一符号を付している。尚、符号２３ｓ〜２
３ｗは低濃度第１導電型不純物基板表面を示している。
態４に係る電力用半導体装置を示す平面図、図８は同じ
くその一部拡大平面図、図９は同じくその断面図であ
る。なお、図７〜図９では、従来技術１〜従来技術４及
び実施の形態１〜実施の形態３と同様の機能を有する要
素について同一符号を付している。尚、符号２３ｓ〜２
３ｗは低濃度第１導電型不純物基板表面を示している。
【００６４】この実施の形態の電力用半導体装置は、縦
型パワーデバイスの外周構造に適用されるものであっ
て、基本的構造として、図９の如く、ｎ＋エミッタ５、
ゲート酸化膜６、ポリシリコンゲート電極７、層間絶縁
膜８、エミッタ電極９及びｐ＋分離ウェル１０から構成
される半導体素子領域を有したＮ型ＩＧＢＴに対して、
ガードリング構造を適用したものである。
型パワーデバイスの外周構造に適用されるものであっ
て、基本的構造として、図９の如く、ｎ＋エミッタ５、
ゲート酸化膜６、ポリシリコンゲート電極７、層間絶縁
膜８、エミッタ電極９及びｐ＋分離ウェル１０から構成
される半導体素子領域を有したＮ型ＩＧＢＴに対して、
ガードリング構造を適用したものである。
【００６５】即ち、この電力用半導体装置は、ｐ＋分離
ウェル（第１の高濃度第２導電型不純物領域）１０とｎ
−ドリフト層３の基板表面２３ｓとの接合のエッジでの
電界を抑えるように、高濃度ｐ＋領域としてのガードリ
ング（第２の高濃度第２導電型不純物領域）１４ａ〜１
４ｄを設けて耐圧を維持している。
ウェル（第１の高濃度第２導電型不純物領域）１０とｎ
−ドリフト層３の基板表面２３ｓとの接合のエッジでの
電界を抑えるように、高濃度ｐ＋領域としてのガードリ
ング（第２の高濃度第２導電型不純物領域）１４ａ〜１
４ｄを設けて耐圧を維持している。
【００６６】各ガードリング１４ａ〜１４ｄの上面にお
いて、遮蔽用アルミニウム電極（遮蔽電極）１５ａ〜１
５ｄがそれぞれ接続され、ガードリング１４ａ〜１４ｄ
同士に挟まれた基板表面２３ｔ〜２３ｖの上方には、各
フィールド酸化膜（絶縁膜）１１を介してポリシリコン
遮蔽物（遮蔽物）２５ａ〜２５ｄがそれぞれ形成されて
いる。
いて、遮蔽用アルミニウム電極（遮蔽電極）１５ａ〜１
５ｄがそれぞれ接続され、ガードリング１４ａ〜１４ｄ
同士に挟まれた基板表面２３ｔ〜２３ｖの上方には、各
フィールド酸化膜（絶縁膜）１１を介してポリシリコン
遮蔽物（遮蔽物）２５ａ〜２５ｄがそれぞれ形成されて
いる。
【００６７】また、最外周のガードリング１４ｄより外
周側の基板表面２３ｗの一部の上面には、フィールド酸
化膜１１を介してポリシリコン遮蔽物２５ｅが形成され
ており、このポリシリコン遮蔽物２５ｅは、最外周のガ
ードリング１４ｄと基板表面２３ｗとの境界領域にオー
バーラップするよう形成されている。
周側の基板表面２３ｗの一部の上面には、フィールド酸
化膜１１を介してポリシリコン遮蔽物２５ｅが形成され
ており、このポリシリコン遮蔽物２５ｅは、最外周のガ
ードリング１４ｄと基板表面２３ｗとの境界領域にオー
バーラップするよう形成されている。
【００６８】そして、ガードリング１４ａ〜１４ｄの内
周側、即ち、中央の半導体素子領域の縁周部のｐ＋分離
ウェル１０と最内周のガードリング１４ａとの間の第１
導電型不純物基板表面２３ｓの上方において、第１導電
型不純物基板表面２３ｓとｐ＋分離ウェル１０との境界
領域に被さる領域に、フィールド酸化膜（絶縁膜）１１
を介してポリシリコン遮蔽物２５ａが形成されている。
周側、即ち、中央の半導体素子領域の縁周部のｐ＋分離
ウェル１０と最内周のガードリング１４ａとの間の第１
導電型不純物基板表面２３ｓの上方において、第１導電
型不純物基板表面２３ｓとｐ＋分離ウェル１０との境界
領域に被さる領域に、フィールド酸化膜（絶縁膜）１１
を介してポリシリコン遮蔽物２５ａが形成されている。
【００６９】そして、この各シリコン遮蔽物２５ａ〜２
５ｄは、ガードリング１４ａ〜１４ｄの外周部側、即ち
高電位側の遮蔽用アルミニウム電極１５ａ〜１５ｄに接
続されている。かかる構造は、ガードリング１４ａ〜１
４ｄ全周に渡って実現されている。つまり、ガードリン
グ１４ａ〜１４ｄ間の基板表面２３ｓ〜２３ｖの露出部
分はすべてポリシリコン遮蔽物２５ａ〜２５ｄに覆われ
ている。
５ｄは、ガードリング１４ａ〜１４ｄの外周部側、即ち
高電位側の遮蔽用アルミニウム電極１５ａ〜１５ｄに接
続されている。かかる構造は、ガードリング１４ａ〜１
４ｄ全周に渡って実現されている。つまり、ガードリン
グ１４ａ〜１４ｄ間の基板表面２３ｓ〜２３ｖの露出部
分はすべてポリシリコン遮蔽物２５ａ〜２５ｄに覆われ
ている。
【００７０】これによってパッシベーション膜１９上の
モールド（図６１中の符号２１参照）内の分極など外部
の電位の影響を最も受けやすい基板表面２３ｓ〜２３ｖ
の表面状態は、それぞれ上部に配置されたポリシリコン
遮蔽物２５ａ〜２５ｄの効果で決定される。また、外周
側の基板表面２３ｗの一部もポリシリコン遮蔽物２５ｅ
によって遮蔽されているため、外部の電位の影響を緩和
できる。そして、ポリシリコン遮蔽物２５ａ〜２５ｅの
各電位は、ガードリング１４ａ〜１４ｄの電位で決定さ
れる。したがって、電力用半導体装置全体の電位分布
は、内部構造のみで決定され、外部の電位の影響を受け
にくい構造となっている。
モールド（図６１中の符号２１参照）内の分極など外部
の電位の影響を最も受けやすい基板表面２３ｓ〜２３ｖ
の表面状態は、それぞれ上部に配置されたポリシリコン
遮蔽物２５ａ〜２５ｄの効果で決定される。また、外周
側の基板表面２３ｗの一部もポリシリコン遮蔽物２５ｅ
によって遮蔽されているため、外部の電位の影響を緩和
できる。そして、ポリシリコン遮蔽物２５ａ〜２５ｅの
各電位は、ガードリング１４ａ〜１４ｄの電位で決定さ
れる。したがって、電力用半導体装置全体の電位分布
は、内部構造のみで決定され、外部の電位の影響を受け
にくい構造となっている。
【００７１】尚、この電力用半導体装置の最外周の基板
表面２３ｗには、部分的にポリシリコン遮蔽物（２５ａ
〜２５ｄに相当）が形成されない構造となっている。
表面２３ｗには、部分的にポリシリコン遮蔽物（２５ａ
〜２５ｄに相当）が形成されない構造となっている。
【００７２】また、チャネルストッパ１６は、各従来技
術と同様に、空乏層の伸びを防ぐようにポリシリコンプ
レート（フィールドプレート）１７を形成している。
術と同様に、空乏層の伸びを防ぐようにポリシリコンプ
レート（フィールドプレート）１７を形成している。
【００７３】この実施の形態４の電力用半導体装置の製
造方法を説明する。
造方法を説明する。
【００７４】まず、第１導電型の基板３に選択的に高濃
度の第２不純物を注入して拡散させることで、ガードリ
ング１４ａ〜１４ｄ、分離領域１０及び高濃度第２導電
型不純物領域２４を形成する。
度の第２不純物を注入して拡散させることで、ガードリ
ング１４ａ〜１４ｄ、分離領域１０及び高濃度第２導電
型不純物領域２４を形成する。
【００７５】次に、選択酸化によりフィールド酸化膜１
１を形成する。
１を形成する。
【００７６】続いて、フィールド酸化膜１１のセル部分
をエッチング除去した後、ゲート酸化膜６を形成し、続
いてＣＶＤ等によりポリシリコンデポジションを行う。
をエッチング除去した後、ゲート酸化膜６を形成し、続
いてＣＶＤ等によりポリシリコンデポジションを行う。
【００７７】さらに、写真製版等を用いて選択的にエッ
チングを行い、ＩＧＢＴのポリシリコンゲート電極７、
ポリシリコン遮蔽物２５ａ〜２５ｅ及びポリシリコンプ
レート（フィールドプレート）１７が生成される。
チングを行い、ＩＧＢＴのポリシリコンゲート電極７、
ポリシリコン遮蔽物２５ａ〜２５ｅ及びポリシリコンプ
レート（フィールドプレート）１７が生成される。
【００７８】その後、層間絶縁膜８を形成し、写真製版
等を用いてコンタクト領域を形成した後、アルミニウム
をスパッタもしくは蒸着させる。さらに写真製版等を用
いて選択的にアルミニウムエッチングすることでエミッ
タ電極９、チャネルストッパ接地電極１８及びガードリ
ング接地用の遮蔽用アルミニウム電極１５ａ〜１５ｄを
形成する。
等を用いてコンタクト領域を形成した後、アルミニウム
をスパッタもしくは蒸着させる。さらに写真製版等を用
いて選択的にアルミニウムエッチングすることでエミッ
タ電極９、チャネルストッパ接地電極１８及びガードリ
ング接地用の遮蔽用アルミニウム電極１５ａ〜１５ｄを
形成する。
【００７９】最後に、絶縁膜を成膜した後に写真製版技
術を用いて絶縁膜をエッチングし、部分的にパッシベー
ション膜１９を形成させて、電力用半導体装置を形成す
ることができる。
術を用いて絶縁膜をエッチングし、部分的にパッシベー
ション膜１９を形成させて、電力用半導体装置を形成す
ることができる。
【００８０】このように、この実施の形態４の電力用半
導体装置は、従来技術１と同様のＩＧＢＴを形成する標
準プロセスとほとんどそのままで、ポリシリコン遮蔽物
２５ａ〜２５ｅの形成が可能であり、プロセスの複雑化
によるコスト上昇がない。
導体装置は、従来技術１と同様のＩＧＢＴを形成する標
準プロセスとほとんどそのままで、ポリシリコン遮蔽物
２５ａ〜２５ｅの形成が可能であり、プロセスの複雑化
によるコスト上昇がない。
【００８１】また、ＩＧＢＴが適用されるパワーデバイ
スの外周領域として用意される領域幅は、上記した電力
用半導体装置のデザインルールに比べてはるかに大きく
十分であるため、特別にチップ面積を増加させずに効果
を得ることができる。
スの外周領域として用意される領域幅は、上記した電力
用半導体装置のデザインルールに比べてはるかに大きく
十分であるため、特別にチップ面積を増加させずに効果
を得ることができる。
【００８２】｛実施の形態５｝図１０は本発明の実施の
形態５に係る電力用半導体装置を示す平面図、図１１は
同じくその一部拡大平面図、図１２は同じくその断面図
である。なお、図１０〜図１２では従来技術１〜従来技
術４及び実施の形態１〜実施の形態４と同様の機能を有
する要素について同一符号を付している。
形態５に係る電力用半導体装置を示す平面図、図１１は
同じくその一部拡大平面図、図１２は同じくその断面図
である。なお、図１０〜図１２では従来技術１〜従来技
術４及び実施の形態１〜実施の形態４と同様の機能を有
する要素について同一符号を付している。
【００８３】この電力用半導体装置は、実施の形態４と
同様に、ＩＧＢＴに対しガードリング構造を適用したも
のであり、ｐ＋分離ウェル１０とｎ−ドリフト層３の接
合のエッジでの電界を抑えるように、ガードリング１４
ａ〜１４ｄを設けて耐圧を維持している。
同様に、ＩＧＢＴに対しガードリング構造を適用したも
のであり、ｐ＋分離ウェル１０とｎ−ドリフト層３の接
合のエッジでの電界を抑えるように、ガードリング１４
ａ〜１４ｄを設けて耐圧を維持している。
【００８４】そして、各ガードリング１４ａ〜１４ｄの
上方には、遮蔽用遮蔽用アルミニウム電極１５ａ〜１５
ｄがそれぞれ形成され、また、ガードリング１４ａ〜１
４ｄ同士に挟まれた基板表面２３ｘ〜２３ａａ及び外周
側の基板表面２３ａｂの一部の上方には、各フィールド
酸化膜１１を介してポリシリコン遮蔽物２５ｆ〜２５ｉ
がそれぞれ形成されている。
上方には、遮蔽用遮蔽用アルミニウム電極１５ａ〜１５
ｄがそれぞれ形成され、また、ガードリング１４ａ〜１
４ｄ同士に挟まれた基板表面２３ｘ〜２３ａａ及び外周
側の基板表面２３ａｂの一部の上方には、各フィールド
酸化膜１１を介してポリシリコン遮蔽物２５ｆ〜２５ｉ
がそれぞれ形成されている。
【００８５】この電力用半導体装置では、各ポリシリコ
ン遮蔽物２５ｆ〜２５ｉが、ガードリング１４ａ〜１４
ｄの間隙部分等の低濃度第１導電型不純物基板表面２３
ｘ〜２３ａｂの上方において、この低濃度第１導電型不
純物基板表面２３ｘ〜２３ａｂとガードリング１４ａ〜
１４ｄとの境界領域にオーバーラップするように形成さ
れており、それぞれをガードリング１４ａ〜１４ｄの一
端に遮蔽用アルミニウム電極１５ａ〜１５ｄを用いて電
気的に接続した構造という点では実施の形態４と同じで
あるが、各ポリシリコン遮蔽物２５ｆ〜２５ｉを内周部
側、即ち低電位側の遮蔽用アルミニウム電極１５ａ〜１
５ｄを通じて各ガードリング１４ａ〜１４ｄ側に接続
し、各ポリシリコン遮蔽物２５ｆ〜２５ｉとその内側の
各ガードリング１４ａ〜１４ｄの電位を同等としてい
る。
ン遮蔽物２５ｆ〜２５ｉが、ガードリング１４ａ〜１４
ｄの間隙部分等の低濃度第１導電型不純物基板表面２３
ｘ〜２３ａｂの上方において、この低濃度第１導電型不
純物基板表面２３ｘ〜２３ａｂとガードリング１４ａ〜
１４ｄとの境界領域にオーバーラップするように形成さ
れており、それぞれをガードリング１４ａ〜１４ｄの一
端に遮蔽用アルミニウム電極１５ａ〜１５ｄを用いて電
気的に接続した構造という点では実施の形態４と同じで
あるが、各ポリシリコン遮蔽物２５ｆ〜２５ｉを内周部
側、即ち低電位側の遮蔽用アルミニウム電極１５ａ〜１
５ｄを通じて各ガードリング１４ａ〜１４ｄ側に接続
し、各ポリシリコン遮蔽物２５ｆ〜２５ｉとその内側の
各ガードリング１４ａ〜１４ｄの電位を同等としてい
る。
【００８６】また、最外周の基板表面２３ａｂには、部
分的にポリシリコン遮蔽物（２５ｆ〜２５ｉに相当）が
形成されない構造となっている。
分的にポリシリコン遮蔽物（２５ｆ〜２５ｉに相当）が
形成されない構造となっている。
【００８７】さらに、チャネルストッパ１６は、各従来
技術と同様に、空乏層の伸びを防ぐようにポリシリコン
プレート（フィールドプレート）１７を形成している。
技術と同様に、空乏層の伸びを防ぐようにポリシリコン
プレート（フィールドプレート）１７を形成している。
【００８８】このように、この実施の形態５では、各ポ
リシリコン遮蔽物２５ｆ〜２５ｉと、その内側の各ガー
ドリング１４ａ〜１４ｄとの電位を同一にしているた
め、空乏層を伸ばす働きをしている。このため、外部電
荷の影響を受けることなく、安定して空乏層を伸ばすこ
とが可能となる。
リシリコン遮蔽物２５ｆ〜２５ｉと、その内側の各ガー
ドリング１４ａ〜１４ｄとの電位を同一にしているた
め、空乏層を伸ばす働きをしている。このため、外部電
荷の影響を受けることなく、安定して空乏層を伸ばすこ
とが可能となる。
【００８９】また、この電力用半導体装置は、最内周の
ガードリング１４ａとｐ＋分離ウェル１０との間の領域
２３ｘの上方において、ポリシリコンゲート電極１２を
延長して形成し、このポリシリコンゲート電極１２を、
ポリシリコン遮蔽物２５ｆ〜２５ｉと同様にして低濃度
第１導電型不純物基板表面２３ｘを遮蔽する遮蔽物とし
て利用している。ポリシリコンゲート電極１２は、ゲー
ト電極１３に接続しているため、このポリシリコンゲー
ト電極１２の電位を容易に固定できる。
ガードリング１４ａとｐ＋分離ウェル１０との間の領域
２３ｘの上方において、ポリシリコンゲート電極１２を
延長して形成し、このポリシリコンゲート電極１２を、
ポリシリコン遮蔽物２５ｆ〜２５ｉと同様にして低濃度
第１導電型不純物基板表面２３ｘを遮蔽する遮蔽物とし
て利用している。ポリシリコンゲート電極１２は、ゲー
ト電極１３に接続しているため、このポリシリコンゲー
ト電極１２の電位を容易に固定できる。
【００９０】｛実施の形態６｝図１３は本発明の実施の
形態６に係る電力用半導体装置を示す平面図、図１４は
同じくその一部拡大平面図、図１５は同じくその断面図
である。なお、図１３〜図１５では従来技術１〜従来技
術４及び実施の形態１〜実施の形態５と同様の機能を有
する要素について同一符号を付している。
形態６に係る電力用半導体装置を示す平面図、図１４は
同じくその一部拡大平面図、図１５は同じくその断面図
である。なお、図１３〜図１５では従来技術１〜従来技
術４及び実施の形態１〜実施の形態５と同様の機能を有
する要素について同一符号を付している。
【００９１】この電力用半導体装置も、実施の形態４及
び実施の形態５と同様に、ＩＧＢＴに対しガードリング
構造を適用したものであり、ｐ＋分離ウェル１０とｎ−
ドリフト層３の接合のエッジでの電界を抑えるように、
ガードリング１４ａ〜１４ｄを設けて耐圧を維持してい
る。尚、図１５中の符号２３ａｃ〜２３ａｇは基板表面
におけるガードリング１４ａ〜１４ｄに隣接する低濃度
第１導電型（ｎ型）不純物基板表面を示している。
び実施の形態５と同様に、ＩＧＢＴに対しガードリング
構造を適用したものであり、ｐ＋分離ウェル１０とｎ−
ドリフト層３の接合のエッジでの電界を抑えるように、
ガードリング１４ａ〜１４ｄを設けて耐圧を維持してい
る。尚、図１５中の符号２３ａｃ〜２３ａｇは基板表面
におけるガードリング１４ａ〜１４ｄに隣接する低濃度
第１導電型（ｎ型）不純物基板表面を示している。
【００９２】この電力用半導体装置では、ポリシリコン
遮蔽物２５ｆ〜２５ｉが、ガードリング１４ａ〜１４ｄ
同士の間隙領域等の低濃度第１導電型不純物基板表面２
３ａｃ〜２３ａｇの上方において、この低濃度第１導電
型不純物基板表面２３ａｃ〜２３ａｇとガードリング１
４ａ〜１４ｄとの境界領域にオーバーラップするように
配置されており、それぞれをガードリング１４ａ〜１４
ｄの一端に遮蔽用アルミニウム電極１５ａ〜１５ｄを用
いて電気的に接続した構造という点で、上述した実施の
形態４及び実施の形態５と同様である。
遮蔽物２５ｆ〜２５ｉが、ガードリング１４ａ〜１４ｄ
同士の間隙領域等の低濃度第１導電型不純物基板表面２
３ａｃ〜２３ａｇの上方において、この低濃度第１導電
型不純物基板表面２３ａｃ〜２３ａｇとガードリング１
４ａ〜１４ｄとの境界領域にオーバーラップするように
配置されており、それぞれをガードリング１４ａ〜１４
ｄの一端に遮蔽用アルミニウム電極１５ａ〜１５ｄを用
いて電気的に接続した構造という点で、上述した実施の
形態４及び実施の形態５と同様である。
【００９３】また、この実施の形態６の電力用半導体装
置は、最内周のガードリング１４ａとｐ＋分離ウェル１
０との間の領域上方において、ポリシリコンゲート電極
１２を延長して形成し、このポリシリコンゲート電極１
２を、ポリシリコン遮蔽物２５ｆ〜２５ｉと同様にして
低濃度第１導電型不純物基板表面２３ａを遮蔽する遮蔽
物として利用している点で、実施の形態５と同様であ
る。
置は、最内周のガードリング１４ａとｐ＋分離ウェル１
０との間の領域上方において、ポリシリコンゲート電極
１２を延長して形成し、このポリシリコンゲート電極１
２を、ポリシリコン遮蔽物２５ｆ〜２５ｉと同様にして
低濃度第１導電型不純物基板表面２３ａを遮蔽する遮蔽
物として利用している点で、実施の形態５と同様であ
る。
【００９４】さらに、この実施の形態６では、最外周の
ガードリング１４ｄとチャネルストッパ１６との間隙領
域の上方には、遮蔽膜としてのポリシリコン遮蔽物２５
ｉ及びポリシリコンプレート１７を形成している。
ガードリング１４ｄとチャネルストッパ１６との間隙領
域の上方には、遮蔽膜としてのポリシリコン遮蔽物２５
ｉ及びポリシリコンプレート１７を形成している。
【００９５】この実施の形態６の電力用半導体装置の製
造方法は、実施の形態４で説明した手順と同様であるた
め、ここではその説明を省略する。
造方法は、実施の形態４で説明した手順と同様であるた
め、ここではその説明を省略する。
【００９６】一般に、ＩＧＢＴ等のパワーデバイスの外
周構造では、空乏層を伸ばして電界を緩和する領域と、
空乏層の伸びを抑えてパンチスルー現象（降伏現象）を
抑えるという領域とを互いに作り分け、これにより所定
の耐圧を保持することが多い。実施の形態６では、空乏
層を伸ばしたい領域を、内周側（低電位側）のガードリ
ング１４ａに接地し、空乏層の伸びを抑えたい領域を、
外周側（高電位側）のガードリング１４ｄやチャネルス
トッパ１６に接地することで、所望の電位を得るために
領域分割することができる。
周構造では、空乏層を伸ばして電界を緩和する領域と、
空乏層の伸びを抑えてパンチスルー現象（降伏現象）を
抑えるという領域とを互いに作り分け、これにより所定
の耐圧を保持することが多い。実施の形態６では、空乏
層を伸ばしたい領域を、内周側（低電位側）のガードリ
ング１４ａに接地し、空乏層の伸びを抑えたい領域を、
外周側（高電位側）のガードリング１４ｄやチャネルス
トッパ１６に接地することで、所望の電位を得るために
領域分割することができる。
【００９７】さらに、異なるポリシリコン遮蔽物２５ｆ
〜２５ｉのすき間部分をガードリング接地用の遮蔽用ア
ルミニウム電極１５ａ〜１５ｄでシールドしており、外
周部全域にシールド効果があり、外部電荷の影響を防止
できる。
〜２５ｉのすき間部分をガードリング接地用の遮蔽用ア
ルミニウム電極１５ａ〜１５ｄでシールドしており、外
周部全域にシールド効果があり、外部電荷の影響を防止
できる。
【００９８】｛実施の形態７｝図１６は本発明の実施の
形態７に係る電力用半導体装置を示す平面図、図１７は
同じくその一部拡大平面図、図１８は図１６のＣ−Ｃ断
面図、図１９は図１６のＤ−Ｄ断面図、図２０は図１７
のＥ−Ｅ断面図、図２１は図１７のＦ−Ｆ断面図であ
る。なお、図１６〜図２１では従来技術１〜従来技術４
及び実施の形態１〜実施の形態６と同様の機能を有する
要素について同一符号を付している。
形態７に係る電力用半導体装置を示す平面図、図１７は
同じくその一部拡大平面図、図１８は図１６のＣ−Ｃ断
面図、図１９は図１６のＤ−Ｄ断面図、図２０は図１７
のＥ−Ｅ断面図、図２１は図１７のＦ−Ｆ断面図であ
る。なお、図１６〜図２１では従来技術１〜従来技術４
及び実施の形態１〜実施の形態６と同様の機能を有する
要素について同一符号を付している。
【００９９】この電力用半導体装置では、実施の形態４
〜実施の形態６と同様に、縦型パワーデバイスの外周構
造に適用されるものであり、過電圧保護のために、チャ
ネルストッパ１６とポリシリコンゲート電極１２との間
の領域に、過電圧保護用のポリシリコンツェナーダイオ
ード２７（遮蔽物）が形成されたＩＧＢＴに対して適用
している。
〜実施の形態６と同様に、縦型パワーデバイスの外周構
造に適用されるものであり、過電圧保護のために、チャ
ネルストッパ１６とポリシリコンゲート電極１２との間
の領域に、過電圧保護用のポリシリコンツェナーダイオ
ード２７（遮蔽物）が形成されたＩＧＢＴに対して適用
している。
【０１００】この実施の形態の電力用半導体装置では、
ポリシリコン遮蔽物２５ａ〜２５ｄが、ガードリング１
４ａ〜１４ｄの内周側の領域２３ｓ、当該ガードリング
１４ａ〜１４ｄ同士の間隙領域２３ｔ〜２３ｖ及びガー
ドリング１４ａ〜１４ｄの外周側の領域２３ｗといった
低濃度第１導電型（ｎ型）不純物基板表面の上方に配置
され、かつ、これらの低濃度第１導電型（ｎ型）不純物
基板表面２３ｓ〜２３ｗと高濃度第２導電型（ｐ型）不
純物領域としてのガードリング１４ａ〜１４ｄとの境界
領域にオーバーラップするように配置されており、それ
ぞれをガードリング１４ａ〜１４ｄの一端（外周側）に
遮蔽用アルミニウム電極１５ａ〜１５ｄを用いて電気的
に接続した構造という点で実施の形態５と同様である。
そして、この実施の形態の電力用半導体装置では、ポリ
シリコン遮蔽物２５ａ〜２５ｄとポリシリコンツェナー
ダイオード２７との境界部が、電気的に絶縁できる限り
可及的に狭い幅の領域まで近づけられている。
ポリシリコン遮蔽物２５ａ〜２５ｄが、ガードリング１
４ａ〜１４ｄの内周側の領域２３ｓ、当該ガードリング
１４ａ〜１４ｄ同士の間隙領域２３ｔ〜２３ｖ及びガー
ドリング１４ａ〜１４ｄの外周側の領域２３ｗといった
低濃度第１導電型（ｎ型）不純物基板表面の上方に配置
され、かつ、これらの低濃度第１導電型（ｎ型）不純物
基板表面２３ｓ〜２３ｗと高濃度第２導電型（ｐ型）不
純物領域としてのガードリング１４ａ〜１４ｄとの境界
領域にオーバーラップするように配置されており、それ
ぞれをガードリング１４ａ〜１４ｄの一端（外周側）に
遮蔽用アルミニウム電極１５ａ〜１５ｄを用いて電気的
に接続した構造という点で実施の形態５と同様である。
そして、この実施の形態の電力用半導体装置では、ポリ
シリコン遮蔽物２５ａ〜２５ｄとポリシリコンツェナー
ダイオード２７との境界部が、電気的に絶縁できる限り
可及的に狭い幅の領域まで近づけられている。
【０１０１】この電力用半導体装置の通常動作時には、
基板３の内部のガードリング１４ａ〜１４ｄと直上のポ
リシリコンツェナーダイオード２７の電位がアンマッチ
にならないように動作し、ガードリング１４ａ〜１４ｄ
の降伏電圧より低い所定の電圧でポリシリコンツェナー
ダイオード２７が降伏するように設計されている。
基板３の内部のガードリング１４ａ〜１４ｄと直上のポ
リシリコンツェナーダイオード２７の電位がアンマッチ
にならないように動作し、ガードリング１４ａ〜１４ｄ
の降伏電圧より低い所定の電圧でポリシリコンツェナー
ダイオード２７が降伏するように設計されている。
【０１０２】さらに、この電力用半導体装置では、パッ
シベーション膜１９上のモールド（図６１中の符号２１
参照）内に分極が発生した場合でも、ガードリング１４
ａ〜１４ｄのほとんどの領域がポリシリコン遮蔽物２５
ａ〜２５ｄで覆われているため、モールドの影響を受け
にくい。したがって、モールド１９内の分極による耐圧
劣化等の問題が発生しにくくなる。
シベーション膜１９上のモールド（図６１中の符号２１
参照）内に分極が発生した場合でも、ガードリング１４
ａ〜１４ｄのほとんどの領域がポリシリコン遮蔽物２５
ａ〜２５ｄで覆われているため、モールドの影響を受け
にくい。したがって、モールド１９内の分極による耐圧
劣化等の問題が発生しにくくなる。
【０１０３】｛実施の形態８｝図２２は本発明の実施の
形態８に係る電力用半導体装置を示す平面図、図２３は
同じくその一部拡大平面図、図２４は図２３のＧ−Ｇ断
面図、図２５は図２３のＨ−Ｈ断面図である。なお、図
２２〜図２５では従来技術１〜従来技術４及び実施の形
態１〜実施の形態７と同様の機能を有する要素について
同一符号を付している。
形態８に係る電力用半導体装置を示す平面図、図２３は
同じくその一部拡大平面図、図２４は図２３のＧ−Ｇ断
面図、図２５は図２３のＨ−Ｈ断面図である。なお、図
２２〜図２５では従来技術１〜従来技術４及び実施の形
態１〜実施の形態７と同様の機能を有する要素について
同一符号を付している。
【０１０４】この電力用半導体装置も、実施の形態４〜
実施の形態７と同様に、縦型パワーデバイスの外周構造
に適用されるものであり、図１８に示した実施の形態７
等と同様に、コレクタ（チャネルストッパ接地電極１
８）とポリシリコンゲート電極１２との間の領域に、過
電圧保護用のポリシリコンツェナーダイオード（半導体
部材）２７が部分的に形成されたデバイスであり、この
ポリシリコンツェナーダイオード２７に対して層間絶縁
膜８が介在することで非接続とされたポリシリコン遮蔽
物２５ａ〜２５ｄが形成された構造であるが、実施の形
態６と異なり、図２３のように、ポリシリコンツェナー
ダイオード２７とポリシリコン遮蔽物２５ａ〜２５ｄの
境界部分をポリシリコン遮蔽物２５ａ〜２５ｄと同電位
の遮蔽用アルミニウム電極（導電部材）１５ａ〜１５ｄ
で被っているものである。
実施の形態７と同様に、縦型パワーデバイスの外周構造
に適用されるものであり、図１８に示した実施の形態７
等と同様に、コレクタ（チャネルストッパ接地電極１
８）とポリシリコンゲート電極１２との間の領域に、過
電圧保護用のポリシリコンツェナーダイオード（半導体
部材）２７が部分的に形成されたデバイスであり、この
ポリシリコンツェナーダイオード２７に対して層間絶縁
膜８が介在することで非接続とされたポリシリコン遮蔽
物２５ａ〜２５ｄが形成された構造であるが、実施の形
態６と異なり、図２３のように、ポリシリコンツェナー
ダイオード２７とポリシリコン遮蔽物２５ａ〜２５ｄの
境界部分をポリシリコン遮蔽物２５ａ〜２５ｄと同電位
の遮蔽用アルミニウム電極（導電部材）１５ａ〜１５ｄ
で被っているものである。
【０１０５】これにより、図２４及び図２５の如く、基
板表面２３ａｍを含めて必要な部分は、すべてポリシリ
コン遮蔽物２５ａ〜２５ｄ、遮蔽用アルミニウム電極１
５ａ〜１５ｄ及びポリシリコンツェナーダイオード２７
で覆われている。このため耐圧を保持するための外周部
の空乏層の分布は内部構造だけで決定され、パッシベー
ション膜１９上のモールド（図６１中の符号２１参照）
内の分極等の影響を受けないため、安定した耐圧を保持
する装置を供給することができる。
板表面２３ａｍを含めて必要な部分は、すべてポリシリ
コン遮蔽物２５ａ〜２５ｄ、遮蔽用アルミニウム電極１
５ａ〜１５ｄ及びポリシリコンツェナーダイオード２７
で覆われている。このため耐圧を保持するための外周部
の空乏層の分布は内部構造だけで決定され、パッシベー
ション膜１９上のモールド（図６１中の符号２１参照）
内の分極等の影響を受けないため、安定した耐圧を保持
する装置を供給することができる。
【０１０６】尚、最内周のポリシリコン遮蔽物２５ａを
ポリシリコンゲート電極１２に接続するとともに、それ
以外のガードリング１４ａ〜１４ｄを、例えば図９や図
１８に示したように外周部側（高電位側）のガードリン
グ１４ａ〜１４ｄ側に接続している。ただし、かかる構
成に限られるものではない。ポリシリコン遮蔽物２５ａ
〜２５ｄを外周部側（高電位側）と内周部側（低電位
側）のどちらに接続しても、パッシベーション膜１９上
のモールド（図６１中の符号２１参照）内の分極の影響
を除去する効果を得ることができる。ポリシリコン遮蔽
物２５ａ〜２５ｄを高電位側と低電位側のどちらに接続
するかは、ポリシリコンツェナーダイオード２７が基板
表面２３ａｍ等に与える影響にできるだけ近似するよう
に選択設定することで、安定した耐圧を保持し得る電力
用半導体装置を得ることができる。
ポリシリコンゲート電極１２に接続するとともに、それ
以外のガードリング１４ａ〜１４ｄを、例えば図９や図
１８に示したように外周部側（高電位側）のガードリン
グ１４ａ〜１４ｄ側に接続している。ただし、かかる構
成に限られるものではない。ポリシリコン遮蔽物２５ａ
〜２５ｄを外周部側（高電位側）と内周部側（低電位
側）のどちらに接続しても、パッシベーション膜１９上
のモールド（図６１中の符号２１参照）内の分極の影響
を除去する効果を得ることができる。ポリシリコン遮蔽
物２５ａ〜２５ｄを高電位側と低電位側のどちらに接続
するかは、ポリシリコンツェナーダイオード２７が基板
表面２３ａｍ等に与える影響にできるだけ近似するよう
に選択設定することで、安定した耐圧を保持し得る電力
用半導体装置を得ることができる。
【０１０７】｛実施の形態９｝図２６は本発明の実施の
形態９に係る電力用半導体装置を示す平面図、図２７は
同じくその断面図である。尚、図２６及び図２７では従
来技術１〜従来技術４及び実施の形態１〜実施の形態８
と同様の機能を有する要素について同一符号を付してい
る。
形態９に係る電力用半導体装置を示す平面図、図２７は
同じくその断面図である。尚、図２６及び図２７では従
来技術１〜従来技術４及び実施の形態１〜実施の形態８
と同様の機能を有する要素について同一符号を付してい
る。
【０１０８】この電力用半導体装置では、図５及び図６
に示した実施の形態３と同様に、ポリシリコン遮蔽物２
５ａ〜２５ｄが、ガードリング１４ａ〜１４ｄの内周側
の領域２３ｓ、当該ガードリング１４ａ〜１４ｄ同士の
間隙領域２３ｔ〜２３ｖ及びガードリング１４ａ〜１４
ｄの外周側の領域２３ｗといった低濃度第１導電型（ｎ
型）不純物基板表面２３ｓ〜２３ｗの上方において、こ
の低濃度第１導電型（ｎ型）不純物基板表面２３ｓ〜２
３ｗと高濃度第２導電型（ｐ型）不純物領域としてのガ
ードリング１４ａ〜１４ｄとの境界領域にオーバーラッ
プするように配置されており、このポリシリコン遮蔽物
２５ａ〜２５ｄが各遮蔽用アルミニウム電極１５ａ〜１
５ｄを通じてガードリング１４ａ〜１４ｄの一端（外周
部側）に電気的に接続されている。
に示した実施の形態３と同様に、ポリシリコン遮蔽物２
５ａ〜２５ｄが、ガードリング１４ａ〜１４ｄの内周側
の領域２３ｓ、当該ガードリング１４ａ〜１４ｄ同士の
間隙領域２３ｔ〜２３ｖ及びガードリング１４ａ〜１４
ｄの外周側の領域２３ｗといった低濃度第１導電型（ｎ
型）不純物基板表面２３ｓ〜２３ｗの上方において、こ
の低濃度第１導電型（ｎ型）不純物基板表面２３ｓ〜２
３ｗと高濃度第２導電型（ｐ型）不純物領域としてのガ
ードリング１４ａ〜１４ｄとの境界領域にオーバーラッ
プするように配置されており、このポリシリコン遮蔽物
２５ａ〜２５ｄが各遮蔽用アルミニウム電極１５ａ〜１
５ｄを通じてガードリング１４ａ〜１４ｄの一端（外周
部側）に電気的に接続されている。
【０１０９】そして、この実施の形態の電力用半導体装
置は、パッシベーション膜（図５及び図６に示した実施
の形態３の符号１９に相当する）として高絶縁パッシベ
ーション膜２８が使用されている。
置は、パッシベーション膜（図５及び図６に示した実施
の形態３の符号１９に相当する）として高絶縁パッシベ
ーション膜２８が使用されている。
【０１１０】一般に実用化されている高絶縁パッシベー
ション膜２８の材質としては、ＬＴＯ膜やプラズマ酸化
膜等が使用される。このように、ＬＴＯ膜やプラズマ酸
化膜等の高絶縁パッシベーション膜２８が使用される場
合、この高絶縁パッシベーション膜２８自体ではモール
ド分極を低減する効果はほとんどない。
ション膜２８の材質としては、ＬＴＯ膜やプラズマ酸化
膜等が使用される。このように、ＬＴＯ膜やプラズマ酸
化膜等の高絶縁パッシベーション膜２８が使用される場
合、この高絶縁パッシベーション膜２８自体ではモール
ド分極を低減する効果はほとんどない。
【０１１１】しかし、かかる高絶縁パッシベーション膜
２８を用いても、内部の分極の影響が遮蔽用アルミニウ
ム電極１５ａ〜１５ｄによっててキャンセルされるた
め、下地であるガードリング１４ａ〜１４ｄや基板表面
２３ｓ〜２３ｗに影響を与えることはなく、安定した耐
圧を維持することが可能となる。
２８を用いても、内部の分極の影響が遮蔽用アルミニウ
ム電極１５ａ〜１５ｄによっててキャンセルされるた
め、下地であるガードリング１４ａ〜１４ｄや基板表面
２３ｓ〜２３ｗに影響を与えることはなく、安定した耐
圧を維持することが可能となる。
【０１１２】勿論、耐圧変動を抑える効果を高めるた
め、高絶縁パッシベーション膜２８として高絶縁性窒化
膜等を使用することで、ＬＴＯ膜やプラズマ酸化膜に比
べて絶縁性を低下させて構成することも可能である。
め、高絶縁パッシベーション膜２８として高絶縁性窒化
膜等を使用することで、ＬＴＯ膜やプラズマ酸化膜に比
べて絶縁性を低下させて構成することも可能である。
【０１１３】｛実施の形態１０｝図２８は本発明の実施
の形態１０に係る電力用半導体装置を示す平面図、図２
９は同じくその断面図、図３０は同じくその一部拡大断
面図である。なお、図２８〜図３０では従来技術１〜従
来技術４及び実施の形態１〜実施の形態９と同様の機能
を有する要素について同一符号を付している。
の形態１０に係る電力用半導体装置を示す平面図、図２
９は同じくその断面図、図３０は同じくその一部拡大断
面図である。なお、図２８〜図３０では従来技術１〜従
来技術４及び実施の形態１〜実施の形態９と同様の機能
を有する要素について同一符号を付している。
【０１１４】この電力用半導体装置は、実施の形態９と
同様の高絶縁パッシベーション膜２８を備えるととも
に、同一チップ上の一部に、濃度の低いポリシリコン素
子２９を含んでいる。尚、ポリシリコン遮蔽物２５ａ〜
２５ｄや遮蔽用遮蔽用アルミニウム電極１５ａ〜１５ｄ
等の他の構成については、例えば図２７の実施の形態９
等と同様である。
同様の高絶縁パッシベーション膜２８を備えるととも
に、同一チップ上の一部に、濃度の低いポリシリコン素
子２９を含んでいる。尚、ポリシリコン遮蔽物２５ａ〜
２５ｄや遮蔽用遮蔽用アルミニウム電極１５ａ〜１５ｄ
等の他の構成については、例えば図２７の実施の形態９
等と同様である。
【０１１５】ここで、低濃度のポリシリコン素子２９と
は、例えばポリシリコンで形成した高抵抗素子や、実施
の形態７で説明したようなポリシリコンツェナーダイオ
ード２７の低濃度不純物部分等が適用される。
は、例えばポリシリコンで形成した高抵抗素子や、実施
の形態７で説明したようなポリシリコンツェナーダイオ
ード２７の低濃度不純物部分等が適用される。
【０１１６】かかる低濃度のポリシリコン素子２９は、
一般に高絶縁パッシベーション膜２８中の水素の影響を
強く受け特性が変動する。したがって、次の（１）式で
示したＣＶＤ窒化膜のように、多くの水素を発生させる
反応を持つ膜を用いることが難しく、使用できる膜が限
定される。
一般に高絶縁パッシベーション膜２８中の水素の影響を
強く受け特性が変動する。したがって、次の（１）式で
示したＣＶＤ窒化膜のように、多くの水素を発生させる
反応を持つ膜を用いることが難しく、使用できる膜が限
定される。
【０１１７】
ＳｉＨ4＋ＮＨ3 → ＳｉＮＨ＋３Ｈ2 …（１）
ＬＴＯ膜やプラズマ酸化膜等は、水素による影響が比較
的少ない膜であるが、これらの膜は高絶縁パッシベーシ
ョン膜（モールド膜）２８内の分極等の影響をキャンセ
ルする能力がなく、基板表面に影響を与えてしまう。絶
縁度と水素発生量をコントロールできる膜があれば両立
が可能であるが、現在のところ実用化されていない。
的少ない膜であるが、これらの膜は高絶縁パッシベーシ
ョン膜（モールド膜）２８内の分極等の影響をキャンセ
ルする能力がなく、基板表面に影響を与えてしまう。絶
縁度と水素発生量をコントロールできる膜があれば両立
が可能であるが、現在のところ実用化されていない。
【０１１８】しかし、この実施の形態では、これらの酸
化膜を用いても高絶縁パッシベーション膜（モールド
膜）２８内の分極の影響は、ポリシリコン遮蔽物２５ａ
〜２５ｄや遮蔽用アルミニウム電極１５ａ〜１５ｄによ
っててキャンセルされるため、下地であるガードリング
１４ａ〜１４ｄや基板表面２３ｓ〜２３ｗに影響を与え
ることはなく、かつ、水素発生量の少ない高絶縁パッシ
ベーション膜（モールド膜）２８を用いても可能なこと
から、低濃度ポリシリコン素子の特性変動を抑えること
が可能である。
化膜を用いても高絶縁パッシベーション膜（モールド
膜）２８内の分極の影響は、ポリシリコン遮蔽物２５ａ
〜２５ｄや遮蔽用アルミニウム電極１５ａ〜１５ｄによ
っててキャンセルされるため、下地であるガードリング
１４ａ〜１４ｄや基板表面２３ｓ〜２３ｗに影響を与え
ることはなく、かつ、水素発生量の少ない高絶縁パッシ
ベーション膜（モールド膜）２８を用いても可能なこと
から、低濃度ポリシリコン素子の特性変動を抑えること
が可能である。
【０１１９】｛実施の形態１１｝図３１は本発明の実施
の形態１１に係る電力用半導体装置を示す平面図、図３
２は同じくその断面図である。なお、図３１及び図３２
では従来技術１〜従来技術４及び実施の形態１〜と同様
の機能を有する要素について同一符号を付している。
の形態１１に係る電力用半導体装置を示す平面図、図３
２は同じくその断面図である。なお、図３１及び図３２
では従来技術１〜従来技術４及び実施の形態１〜と同様
の機能を有する要素について同一符号を付している。
【０１２０】図３１及び図３２において、符号３０ａ，
３０ｂは一対の遮蔽用アルミニウム電極（電極）、符号
２３ａｎは基板表面、符号２４ａ，２４ｂは一対の高濃
度第２導電型不純物領域、符号２８は高絶縁パッシベー
ション膜をそれぞれ示している。
３０ｂは一対の遮蔽用アルミニウム電極（電極）、符号
２３ａｎは基板表面、符号２４ａ，２４ｂは一対の高濃
度第２導電型不純物領域、符号２８は高絶縁パッシベー
ション膜をそれぞれ示している。
【０１２１】また、ポリシリコン遮蔽物２５は、低濃度
の不純物を含み、所定の高抵抗値を有する抵抗体であっ
て、低濃度第１導電型（ｎ型）不純物基板表面２３ａｎ
の上方を中心として、かつ、かかる低濃度第１導電型
（ｎ型）不純物基板表面２３ａｎと高濃度第２導電型
（ｐ型）不純物領域２４ａ，２４ｂとの境界領域にオー
バーラップするように形成される。また、このポリシリ
コン遮蔽物２５の両端部分にそれぞれ遮蔽用アルミニウ
ム電極３０ａ，３０ｂが配置される。
の不純物を含み、所定の高抵抗値を有する抵抗体であっ
て、低濃度第１導電型（ｎ型）不純物基板表面２３ａｎ
の上方を中心として、かつ、かかる低濃度第１導電型
（ｎ型）不純物基板表面２３ａｎと高濃度第２導電型
（ｐ型）不純物領域２４ａ，２４ｂとの境界領域にオー
バーラップするように形成される。また、このポリシリ
コン遮蔽物２５の両端部分にそれぞれ遮蔽用アルミニウ
ム電極３０ａ，３０ｂが配置される。
【０１２２】ポリシリコン遮蔽物２５には両高濃度第２
導電型不純物領域２４ａ，２４ｂが共に接続される。両
高濃度第２導電型不純物領域２４ａ，２４ｂは、互いに
異なる電位を有する。したがって、ポリシリコン遮蔽物
２５は内部で電位分布を持つとになる。
導電型不純物領域２４ａ，２４ｂが共に接続される。両
高濃度第２導電型不純物領域２４ａ，２４ｂは、互いに
異なる電位を有する。したがって、ポリシリコン遮蔽物
２５は内部で電位分布を持つとになる。
【０１２３】基板３の内部における高濃度第２導電型不
純物領域２４ａ，２４ｂ間の電圧の保持は、高濃度第２
導電型不純物領域２４ａ，２４ｂと基板３との接合で耐
圧を決定することになる。
純物領域２４ａ，２４ｂ間の電圧の保持は、高濃度第２
導電型不純物領域２４ａ，２４ｂと基板３との接合で耐
圧を決定することになる。
【０１２４】仮に、基板表面２３ａｎにポリシリコン遮
蔽物２５がない場合、高絶縁パッシベーション膜（モー
ルド膜）２８内の分極によって基板３の電圧が反転した
り電荷が蓄積したりすると、高濃度第２導電型不純物領
域２４ａ，２４ｂの空乏層の伸び方が変化して耐圧が変
動してしまう。
蔽物２５がない場合、高絶縁パッシベーション膜（モー
ルド膜）２８内の分極によって基板３の電圧が反転した
り電荷が蓄積したりすると、高濃度第２導電型不純物領
域２４ａ，２４ｂの空乏層の伸び方が変化して耐圧が変
動してしまう。
【０１２５】さらに、高絶縁パッシベーション膜（モー
ルド膜）２８が高絶縁膜であるため、外部の電荷の影響
が表面に影響しやすい構造となっている。
ルド膜）２８が高絶縁膜であるため、外部の電荷の影響
が表面に影響しやすい構造となっている。
【０１２６】しかしながら、この実施の形態の電力用半
導体装置では、基板表面２３ａｎを被うようにポリシリ
コン遮蔽物２５を設けることで、外部電位の影響が基板
表面２３ａｎに及ばないようになっている。ポリシリコ
ン遮蔽物２５の電位勾配は、２つの電位で決定されるよ
うに設定し、下地である基板表面２３ａｎへの影響は、
このポリシリコン遮蔽物２５の電位勾配で決定するよう
になっているので、外部電荷の影響を受けることはな
い。
導体装置では、基板表面２３ａｎを被うようにポリシリ
コン遮蔽物２５を設けることで、外部電位の影響が基板
表面２３ａｎに及ばないようになっている。ポリシリコ
ン遮蔽物２５の電位勾配は、２つの電位で決定されるよ
うに設定し、下地である基板表面２３ａｎへの影響は、
このポリシリコン遮蔽物２５の電位勾配で決定するよう
になっているので、外部電荷の影響を受けることはな
い。
【０１２７】上記したポリシリコン遮蔽物２５の抵抗率
と一対の遮蔽用アルミニウム電極３０ａ，３０ｂの電位
の設定は、使用条件下で単位時間内に蓄積される高絶縁
パッシベーション膜（モールド膜）２８内の分極の電荷
量に対し、同一時間でそれ以上の電荷が流せるように、
ポリシリコン遮蔽物２５の抵抗率と遮蔽用アルミニウム
電極３０ａ，３０ｂの電位設定を行えばよい。そうすれ
ば、高絶縁パッシベーション膜（モールド膜）２８内に
蓄積された電荷は、ポリシリコン遮蔽物２５内でキャン
セルされて電極を通じて流れるため、下地である基板表
面２３ａｎに対する影響を無くすことができる。かかる
条件を満たす範囲であれば、ポリシリコン遮蔽物２５の
抵抗率はできるだけ高い方が望ましく、遮蔽用アルミニ
ウム電極３０ａ，３０ｂの電位も、高濃度第２導電型不
純物領域２４ａ，２４ｂの電位に適合することが望まし
い。
と一対の遮蔽用アルミニウム電極３０ａ，３０ｂの電位
の設定は、使用条件下で単位時間内に蓄積される高絶縁
パッシベーション膜（モールド膜）２８内の分極の電荷
量に対し、同一時間でそれ以上の電荷が流せるように、
ポリシリコン遮蔽物２５の抵抗率と遮蔽用アルミニウム
電極３０ａ，３０ｂの電位設定を行えばよい。そうすれ
ば、高絶縁パッシベーション膜（モールド膜）２８内に
蓄積された電荷は、ポリシリコン遮蔽物２５内でキャン
セルされて電極を通じて流れるため、下地である基板表
面２３ａｎに対する影響を無くすことができる。かかる
条件を満たす範囲であれば、ポリシリコン遮蔽物２５の
抵抗率はできるだけ高い方が望ましく、遮蔽用アルミニ
ウム電極３０ａ，３０ｂの電位も、高濃度第２導電型不
純物領域２４ａ，２４ｂの電位に適合することが望まし
い。
【０１２８】このように、この実施の形態の電力用半導
体装置では、外部電荷の影響を受けることの無いよう、
ポリシリコン遮蔽物２５を設けてその電位設定を行って
いるので、高絶縁パッシベーション膜（モールド膜）２
８内の分極等の影響を受ける高絶縁性膜を用いても、分
極等の外部の電位変化による装置の耐圧の変動が起こら
ない。
体装置では、外部電荷の影響を受けることの無いよう、
ポリシリコン遮蔽物２５を設けてその電位設定を行って
いるので、高絶縁パッシベーション膜（モールド膜）２
８内の分極等の影響を受ける高絶縁性膜を用いても、分
極等の外部の電位変化による装置の耐圧の変動が起こら
ない。
【０１２９】さらに、この実施の形態の電力用半導体装
置は、実施の形態１等と全く同様のプロセスで形成する
ことができるので、ほとんどの場合において写真製版パ
ターンの変更のみで形成が可能であり、プロセスの複雑
化によるコスト上昇がない。
置は、実施の形態１等と全く同様のプロセスで形成する
ことができるので、ほとんどの場合において写真製版パ
ターンの変更のみで形成が可能であり、プロセスの複雑
化によるコスト上昇がない。
【０１３０】尚、この実施の形態では、２つの遮蔽用ア
ルミニウム電極３０ａ，３０ｂを例に挙げて説明した
が、互いに電位の異なる電極は３対以上であっても差し
支えない。
ルミニウム電極３０ａ，３０ｂを例に挙げて説明した
が、互いに電位の異なる電極は３対以上であっても差し
支えない。
【０１３１】｛実施の形態１２｝図３３は本発明の実施
の形態１２に係る電力用半導体装置を示す平面図、図３
４は同じくその断面図である。なお、図３３及び図３４
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１１と同様の機能を有する要素について同一符号を
付している。尚、図３３及び図３４において、符号２３
ａｏは低濃度第１導電型不純物基板表面を示している。
の形態１２に係る電力用半導体装置を示す平面図、図３
４は同じくその断面図である。なお、図３３及び図３４
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１１と同様の機能を有する要素について同一符号を
付している。尚、図３３及び図３４において、符号２３
ａｏは低濃度第１導電型不純物基板表面を示している。
【０１３２】この電力用半導体装置のポリシリコン遮蔽
物２５は、低濃度の不純物を含み高抵抗に設定され、か
つ、低濃度第１導電型（ｎ型）不純物基板表面２３ａｏ
の上方を中心として、この低濃度第１導電型（ｎ型）不
純物基板表面２３ａｏと高濃度第２導電型（ｐ型）不純
物領域２４ａ，２４ｂとの境界領域にオーバーラップす
るように形成される。
物２５は、低濃度の不純物を含み高抵抗に設定され、か
つ、低濃度第１導電型（ｎ型）不純物基板表面２３ａｏ
の上方を中心として、この低濃度第１導電型（ｎ型）不
純物基板表面２３ａｏと高濃度第２導電型（ｐ型）不純
物領域２４ａ，２４ｂとの境界領域にオーバーラップす
るように形成される。
【０１３３】このポリシリコン遮蔽物２５の上面の各端
部には、異なる２つの遮蔽用アルミニウム電極２６ａ，
２６ｂが形成接続されている。
部には、異なる２つの遮蔽用アルミニウム電極２６ａ，
２６ｂが形成接続されている。
【０１３４】また、高濃度第２導電型不純物領域２４
ａ，２４ｂは互いに異なる電位を有している。
ａ，２４ｂは互いに異なる電位を有している。
【０１３５】この実施の形態の電力用半導体装置は、実
施の形態１０と同様の高抵抗の低濃度ポリシリコン素子
２９を備えると共に、水素含有量が少ないパッシベーシ
ョン膜１９を適用している。
施の形態１０と同様の高抵抗の低濃度ポリシリコン素子
２９を備えると共に、水素含有量が少ないパッシベーシ
ョン膜１９を適用している。
【０１３６】水素含有量が少ないパッシベーション膜１
９を適用する場合、低濃度ポリシリコン素子２９の伝導
率変動等の問題が起こらないが、絶縁率が低い膜（半絶
縁膜）が形成できないため、分極の影響を強く受ける。
反対にパッシベーション膜１９に半絶縁性膜を用いれ
ば、分極による表面の影響を緩和できるが、現在の技術
では水素の発生を抑えることが困難であり、基板３の界
面、特に基板３とポリシリコン要素２５，２９との界面
に水素の影響が及ぶことで、ポリシリコン素子の伝導率
が変動するなどの問題が生じる。
９を適用する場合、低濃度ポリシリコン素子２９の伝導
率変動等の問題が起こらないが、絶縁率が低い膜（半絶
縁膜）が形成できないため、分極の影響を強く受ける。
反対にパッシベーション膜１９に半絶縁性膜を用いれ
ば、分極による表面の影響を緩和できるが、現在の技術
では水素の発生を抑えることが困難であり、基板３の界
面、特に基板３とポリシリコン要素２５，２９との界面
に水素の影響が及ぶことで、ポリシリコン素子の伝導率
が変動するなどの問題が生じる。
【０１３７】しかし、この実施の形態では、水素含有量
が少ないパッシベーション膜１９が適用されているの
で、低濃度ポリシリコン素子２９の特性変動を抑えるこ
とができる。
が少ないパッシベーション膜１９が適用されているの
で、低濃度ポリシリコン素子２９の特性変動を抑えるこ
とができる。
【０１３８】さらに、外部電荷の影響を受けることの無
いよう、ポリシリコン遮蔽物２５を設けているので、電
位設定するため分極等の外部の電位変化による電力用半
導体装置の耐圧の変動が起こらない。
いよう、ポリシリコン遮蔽物２５を設けているので、電
位設定するため分極等の外部の電位変化による電力用半
導体装置の耐圧の変動が起こらない。
【０１３９】もちろん、低濃度ポリシリコン素子２９を
含まない構成でも、ポリシリコン遮蔽物２５の直下の基
板表面２３ａｏの反転を抑えることが可能である。
含まない構成でも、ポリシリコン遮蔽物２５の直下の基
板表面２３ａｏの反転を抑えることが可能である。
【０１４０】｛実施の形態１３｝図３５は本発明の実施
の形態１３に係る電力用半導体装置を示す平面図、図３
６は同じくその一部拡大平面図、図３７は同じくその断
面図である。なお、図３５〜図３７では従来技術１〜従
来技術４及び実施の形態１〜実施の形態１２と同様の機
能を有する要素について同一符号を付している。
の形態１３に係る電力用半導体装置を示す平面図、図３
６は同じくその一部拡大平面図、図３７は同じくその断
面図である。なお、図３５〜図３７では従来技術１〜従
来技術４及び実施の形態１〜実施の形態１２と同様の機
能を有する要素について同一符号を付している。
【０１４１】この電力用半導体装置は、縦型パワーデバ
イスの外周構造へ適用したものであって、図３５〜図３
７において、符号２５ｊ〜２５ｍはポリシリコン遮蔽
物、符号１５ａ〜１５ｄはガードリング１４ａ〜１４ｄ
に電気的に接続された遮蔽用アルミニウム電極、符号２
３ａｐ〜２３ａｔは基板表面である。
イスの外周構造へ適用したものであって、図３５〜図３
７において、符号２５ｊ〜２５ｍはポリシリコン遮蔽
物、符号１５ａ〜１５ｄはガードリング１４ａ〜１４ｄ
に電気的に接続された遮蔽用アルミニウム電極、符号２
３ａｐ〜２３ａｔは基板表面である。
【０１４２】また、この電力用半導体装置のポリシリコ
ン遮蔽物２５ｊ〜２５ｍは、図３７の如く、その両端に
隣り合うガードリング１４ａ〜１４ｄの遮蔽用アルミニ
ウム電極１５ａ〜１５ｄに電気的に接続されている。
ン遮蔽物２５ｊ〜２５ｍは、図３７の如く、その両端に
隣り合うガードリング１４ａ〜１４ｄの遮蔽用アルミニ
ウム電極１５ａ〜１５ｄに電気的に接続されている。
【０１４３】そして、ポリシリコン遮蔽物２５ｊ〜２５
ｍは、ガードリング１４ａ〜１４ｄの全周に渡って、当
該ガードリング１４ａ〜１４ｄに隣接する低濃度第１導
電型（ｎ型）不純物基板表面２３ａｐ〜２３ａｔの上方
を遮蔽している。
ｍは、ガードリング１４ａ〜１４ｄの全周に渡って、当
該ガードリング１４ａ〜１４ｄに隣接する低濃度第１導
電型（ｎ型）不純物基板表面２３ａｐ〜２３ａｔの上方
を遮蔽している。
【０１４４】このように、この実施の形態の電力用半導
体装置においては、ポリシリコン遮蔽物２５ｊ〜２５ｍ
は不純物基板表面２３ａｐ〜２３ａｔの上方を遮蔽して
いる。即ち、低濃度第１導電型不純物基板表面２３ａｐ
〜２３ａｔの部分は、その両側の領域のガードリング１
４ａ〜１４ｄの電位勾配を持ったポリシリコン遮蔽物２
５ｊ〜２５ｍのみの電位で表面状態が決定し、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極等の外部電荷の影響を受けない。したがっ
て、チップ内の電位設計を適切に行うことでパッシベー
ション膜１９上のモールド（図６１中の符号２１参照）
等の分極の影響を受けない電力用半導体装置を形成する
ことができる。
体装置においては、ポリシリコン遮蔽物２５ｊ〜２５ｍ
は不純物基板表面２３ａｐ〜２３ａｔの上方を遮蔽して
いる。即ち、低濃度第１導電型不純物基板表面２３ａｐ
〜２３ａｔの部分は、その両側の領域のガードリング１
４ａ〜１４ｄの電位勾配を持ったポリシリコン遮蔽物２
５ｊ〜２５ｍのみの電位で表面状態が決定し、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極等の外部電荷の影響を受けない。したがっ
て、チップ内の電位設計を適切に行うことでパッシベー
ション膜１９上のモールド（図６１中の符号２１参照）
等の分極の影響を受けない電力用半導体装置を形成する
ことができる。
【０１４５】この電力用半導体装置におけるポリシリコ
ン遮蔽物２５ｊ〜２５ｍとしては、例えば、低濃度のポ
リシリコン抵抗（高抵抗ポリシリコン）を適用したり、
あるいは、Ｂａｃｋ−Ｔｏ−Ｂａｃｋ型の多段のポリシ
リコンダイオード（逆バイアスされたダイオード）で形
成することが可能である。
ン遮蔽物２５ｊ〜２５ｍとしては、例えば、低濃度のポ
リシリコン抵抗（高抵抗ポリシリコン）を適用したり、
あるいは、Ｂａｃｋ−Ｔｏ−Ｂａｃｋ型の多段のポリシ
リコンダイオード（逆バイアスされたダイオード）で形
成することが可能である。
【０１４６】ポリシリコン遮蔽物２５ｊ〜２５ｍを低濃
度のポリシリコン抵抗で形成する場合は、両端の２つの
低濃度第１導電型不純物基板表面２３ａｐ，２３ａｔの
電圧設計をした後、所望の使用条件下で単位時間内に蓄
積されるパッシベーション膜１９上のモールド（図６１
中の符号２１参照）内の分極の電荷量に対し、同一時間
でそれ以上の電荷が流せるような最大の抵抗値に設定す
ればよい。
度のポリシリコン抵抗で形成する場合は、両端の２つの
低濃度第１導電型不純物基板表面２３ａｐ，２３ａｔの
電圧設計をした後、所望の使用条件下で単位時間内に蓄
積されるパッシベーション膜１９上のモールド（図６１
中の符号２１参照）内の分極の電荷量に対し、同一時間
でそれ以上の電荷が流せるような最大の抵抗値に設定す
ればよい。
【０１４７】あるいは、ポリシリコン遮蔽物２５ｊ〜２
５ｍをＢａｃｋ−Ｔｏ−Ｂａｃｋ型の多段のポリシリコ
ンダイオードで形成する場合は、両端の２つの低濃度第
１導電型不純物基板表面２３ａｐ，２３ａｔの電圧設計
をした後、１段あたりのポリシリコンダイオードの耐圧
（実際には１段分の順方向電圧降下約０．６Ｖが加わ
る）から段数を決定し設定すれば、用意に対応が可能で
ある。
５ｍをＢａｃｋ−Ｔｏ−Ｂａｃｋ型の多段のポリシリコ
ンダイオードで形成する場合は、両端の２つの低濃度第
１導電型不純物基板表面２３ａｐ，２３ａｔの電圧設計
をした後、１段あたりのポリシリコンダイオードの耐圧
（実際には１段分の順方向電圧降下約０．６Ｖが加わ
る）から段数を決定し設定すれば、用意に対応が可能で
ある。
【０１４８】この実施の形態１３の電力用半導体装置
は、実施の形態４と同様の製造方法で形成することが可
能であり、その説明は省略する。
は、実施の形態４と同様の製造方法で形成することが可
能であり、その説明は省略する。
【０１４９】｛実施の形態１４｝図３８は本発明の実施
の形態１４に係る電力用半導体装置を示す平面図、図３
９は同じくその断面図である。尚、図３８及び図３９で
は従来技術１〜従来技術４及び実施の形態１〜実施の形
態１３と同様の機能を有する要素について同一符号を付
している。
の形態１４に係る電力用半導体装置を示す平面図、図３
９は同じくその断面図である。尚、図３８及び図３９で
は従来技術１〜従来技術４及び実施の形態１〜実施の形
態１３と同様の機能を有する要素について同一符号を付
している。
【０１５０】この電力用半導体装置は、縦型パワーデバ
イスの外周構造へ適用したものであって、図３８及び図
３９の如く、多段に接続されたＢａｃｋ−Ｔｏ−Ｂａｃ
ｋ型の逆バイアスされたダイオードとしてのポリシリコ
ンツェナーダイオード（ポリシリコン遮蔽物）２７ａ
が、ガードリング１４ａ〜１４ｄ及びその間隙部分等の
低濃度第１導電型不純物基板表面２３ａｕ〜２３ａｙの
上部を被うよう、外周部のほぼ全面に亘るほどに形成さ
れており、内周部でエミッタ電極９に、外周部でポリシ
リコン電極としてのチャネルストッパ１６にそれぞれ接
続されている。
イスの外周構造へ適用したものであって、図３８及び図
３９の如く、多段に接続されたＢａｃｋ−Ｔｏ−Ｂａｃ
ｋ型の逆バイアスされたダイオードとしてのポリシリコ
ンツェナーダイオード（ポリシリコン遮蔽物）２７ａ
が、ガードリング１４ａ〜１４ｄ及びその間隙部分等の
低濃度第１導電型不純物基板表面２３ａｕ〜２３ａｙの
上部を被うよう、外周部のほぼ全面に亘るほどに形成さ
れており、内周部でエミッタ電極９に、外周部でポリシ
リコン電極としてのチャネルストッパ１６にそれぞれ接
続されている。
【０１５１】尚、ガードリング１４ａ〜１４ｄはポリシ
リコンツェナーダイオード（ポリシリコン遮蔽物）２７
ａとは電気的に接続されていない。
リコンツェナーダイオード（ポリシリコン遮蔽物）２７
ａとは電気的に接続されていない。
【０１５２】ここで、チャネルストッパ１６の電位はほ
ぼコレクタ電位に等しいことから、ポリシリコンツェナ
ーダイオード２７ａの内周部はエミッタ電位に、外周部
はほぼコレクタ電位に設定されていることになる。これ
により、このポリシリコンツェナーダイオード２７ａ
は、中心から外周へ向けて電位勾配を持っていることに
なる。
ぼコレクタ電位に等しいことから、ポリシリコンツェナ
ーダイオード２７ａの内周部はエミッタ電位に、外周部
はほぼコレクタ電位に設定されていることになる。これ
により、このポリシリコンツェナーダイオード２７ａ
は、中心から外周へ向けて電位勾配を持っていることに
なる。
【０１５３】ここで、ポリシリコンツェナーダイオード
２７ａの抵抗率を、パッシベーション膜１９上のモール
ド（図６１中の符号２１参照）内の分極等による外部電
荷をキャンセルアウトするように設定すれば、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極が基板表面２３ａｕ〜２３ａｖに影響する
ことがないので、外部の使用条件等に影響されない電力
用半導体装置を定期用できる。
２７ａの抵抗率を、パッシベーション膜１９上のモール
ド（図６１中の符号２１参照）内の分極等による外部電
荷をキャンセルアウトするように設定すれば、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内の分極が基板表面２３ａｕ〜２３ａｖに影響する
ことがないので、外部の使用条件等に影響されない電力
用半導体装置を定期用できる。
【０１５４】なお、この電力用半導体装置のポリシリコ
ンツェナーダイオード２７ａに代えて、実施の形態１３
と同様に、低濃度ポリシリコン（高抵抗ポリシリコン）
等で構成することが可能である。
ンツェナーダイオード２７ａに代えて、実施の形態１３
と同様に、低濃度ポリシリコン（高抵抗ポリシリコン）
等で構成することが可能である。
【０１５５】｛実施の形態１５｝図４０は本発明の実施
の形態１５に係る電力用半導体装置を示す平面図、図４
１は同じくその断面図である。尚、図４０及び図４１で
は従来技術１〜従来技術４及び実施の形態１〜実施の形
態１４と同様の機能を有する要素について同一符号を付
している。
の形態１５に係る電力用半導体装置を示す平面図、図４
１は同じくその断面図である。尚、図４０及び図４１で
は従来技術１〜従来技術４及び実施の形態１〜実施の形
態１４と同様の機能を有する要素について同一符号を付
している。
【０１５６】この電力用半導体装置は、縦型パワーデバ
イスの外周構造へ適用したものであって、図４０及び図
４１において、ポリシリコンツェナーダイオード（ポリ
シリコン遮蔽物）２７ｂが、基板表面１４ａ〜１４ｄ，
２３ａｚ〜２３ｂｄの上部を被うよう、外周部のほぼ全
面に亘るほどに形成されており、またポリシリコンツェ
ナーダイオード２７ｂの外周部がポリシリコン電極とし
てのチャネルストッパ１６に接続されている点は、実施
の形態１４と同様である。ただし、ポリシリコンツェナ
ーダイオード２７ｂの内周部がゲート電極１３に接続さ
れている点で実施の形態１４と異なっている。
イスの外周構造へ適用したものであって、図４０及び図
４１において、ポリシリコンツェナーダイオード（ポリ
シリコン遮蔽物）２７ｂが、基板表面１４ａ〜１４ｄ，
２３ａｚ〜２３ｂｄの上部を被うよう、外周部のほぼ全
面に亘るほどに形成されており、またポリシリコンツェ
ナーダイオード２７ｂの外周部がポリシリコン電極とし
てのチャネルストッパ１６に接続されている点は、実施
の形態１４と同様である。ただし、ポリシリコンツェナ
ーダイオード２７ｂの内周部がゲート電極１３に接続さ
れている点で実施の形態１４と異なっている。
【０１５７】このように、ポリシリコンツェナーダイオ
ード２７ｂの内周部がゲート電位とされ、外周部がチャ
ネルストッパ１６によりほぼコレクタ電位とされている
ので、ポリシリコンツェナーダイオード２７ｂは、中心
から外周へ向けて電位勾配を持っていることになる。
ード２７ｂの内周部がゲート電位とされ、外周部がチャ
ネルストッパ１６によりほぼコレクタ電位とされている
ので、ポリシリコンツェナーダイオード２７ｂは、中心
から外周へ向けて電位勾配を持っていることになる。
【０１５８】そして、コレクタ（チャネルストッパ１
６）とエミッタ（エミッタ５）との間の電圧が、ゲート
（ゲート電極１３）エミッタ（エミッタ５）との間の電
圧に比べて十分大きければ、実施の形態１４と同様の効
果を得ることができる。
６）とエミッタ（エミッタ５）との間の電圧が、ゲート
（ゲート電極１３）エミッタ（エミッタ５）との間の電
圧に比べて十分大きければ、実施の形態１４と同様の効
果を得ることができる。
【０１５９】ここで、コレクタ（チャネルストッパ１
６）とエミッタ（エミッタ５）との間の電圧を所定のレ
ベルに保つように、ポリシリコンツェナーダイオード２
７ｂの設定を行うのは、実施の形態１４と同様である。
６）とエミッタ（エミッタ５）との間の電圧を所定のレ
ベルに保つように、ポリシリコンツェナーダイオード２
７ｂの設定を行うのは、実施の形態１４と同様である。
【０１６０】さらに、この実施の形態の電力用半導体装
置では、ゲート電位のゲート電極１３とほぼコレクタ電
位のチャネルストッパ１６との間を結ぶように電位が設
定されていることで、チャネルストッパ１６のコレクタ
電位が過電圧になった場合に、ゲート電極１３に信号を
送る際の過電圧保護機能を持たせることができる。最も
簡単な例として、ゲート（ゲート電極１３）とエミッタ
（エミッタ５）との間に抵抗を設け、これらの間の電圧
が所定のコレクタ保護電圧になったときにポリシリコン
ツェナーダイオード２７ｂを通して流れる電流と、ゲー
ト（ゲート電極１３）とエミッタ（エミッタ５）との間
に抵抗との積が、この電力用半導体装置としてのパワー
デバイスのゲートしきい値以上になるように、ポリシリ
コンツェナーダイオード２７ｂに流れる電流値を設定し
ておくことで、コレクタ過電圧保護を容易に行うことが
できる。
置では、ゲート電位のゲート電極１３とほぼコレクタ電
位のチャネルストッパ１６との間を結ぶように電位が設
定されていることで、チャネルストッパ１６のコレクタ
電位が過電圧になった場合に、ゲート電極１３に信号を
送る際の過電圧保護機能を持たせることができる。最も
簡単な例として、ゲート（ゲート電極１３）とエミッタ
（エミッタ５）との間に抵抗を設け、これらの間の電圧
が所定のコレクタ保護電圧になったときにポリシリコン
ツェナーダイオード２７ｂを通して流れる電流と、ゲー
ト（ゲート電極１３）とエミッタ（エミッタ５）との間
に抵抗との積が、この電力用半導体装置としてのパワー
デバイスのゲートしきい値以上になるように、ポリシリ
コンツェナーダイオード２７ｂに流れる電流値を設定し
ておくことで、コレクタ過電圧保護を容易に行うことが
できる。
【０１６１】｛実施の形態１６｝図４２は本発明の実施
の形態１６に係る電力用半導体装置を示す平面図、図４
３は図４２のＩ−Ｉ断面図、図４４は図４２のＪ−Ｊ断
面図である。なお、図４２〜図４４では従来技術１〜従
来技術４及び実施の形態１〜実施の形態１５と同様の機
能を有する要素について同一符号を付している。
の形態１６に係る電力用半導体装置を示す平面図、図４
３は図４２のＩ−Ｉ断面図、図４４は図４２のＪ−Ｊ断
面図である。なお、図４２〜図４４では従来技術１〜従
来技術４及び実施の形態１〜実施の形態１５と同様の機
能を有する要素について同一符号を付している。
【０１６２】この電力用半導体装置では、図４２及び図
４３に示したように、電力用半導体装置の一部分に、一
定の幅を持つポリシリコンツェナーダイオード（ポリシ
リコン遮蔽物）２７ｃが配置され、このポリシリコンツ
ェナーダイオード２７ｃの一端がゲート電極１３に、他
端がチャネルストッパ１６（コレクタ）にそれぞれ接続
されている。
４３に示したように、電力用半導体装置の一部分に、一
定の幅を持つポリシリコンツェナーダイオード（ポリシ
リコン遮蔽物）２７ｃが配置され、このポリシリコンツ
ェナーダイオード２７ｃの一端がゲート電極１３に、他
端がチャネルストッパ１６（コレクタ）にそれぞれ接続
されている。
【０１６３】また、ポリシリコンツェナーダイオード２
７ｃとの接続部分を除くその他の外周部分は、図４２及
び図４４に示したようなポリシリコンツェナーダイオー
ド２７ｄが配置され、ポリシリコンツェナーダイオード
２７ｄの一端が、エミッタ電極９に、他端がチャネルス
トッパ１６（コレクタ）にそれぞれ接続されている。
７ｃとの接続部分を除くその他の外周部分は、図４２及
び図４４に示したようなポリシリコンツェナーダイオー
ド２７ｄが配置され、ポリシリコンツェナーダイオード
２７ｄの一端が、エミッタ電極９に、他端がチャネルス
トッパ１６（コレクタ）にそれぞれ接続されている。
【０１６４】これらのポリシリコンツェナーダイオード
２７ｃ，２７ｄは、いずれも多段のＢａｃｋ−Ｔｏ−Ｂ
ａｃｋ型のポリシリコンダイオード（逆バイアスされた
ダイオード）で形成されている。一方のポリシリコンツ
ェナーダイオード２７ｃの段数は、所望のコレクタ電圧
にて保護用の信号が出るように設定され、また他方のポ
リシリコンツェナーダイオード２７ｄの降伏電圧は、ゲ
ート保護信号が出る前に降伏しないよう若干高めに設定
される。
２７ｃ，２７ｄは、いずれも多段のＢａｃｋ−Ｔｏ−Ｂ
ａｃｋ型のポリシリコンダイオード（逆バイアスされた
ダイオード）で形成されている。一方のポリシリコンツ
ェナーダイオード２７ｃの段数は、所望のコレクタ電圧
にて保護用の信号が出るように設定され、また他方のポ
リシリコンツェナーダイオード２７ｄの降伏電圧は、ゲ
ート保護信号が出る前に降伏しないよう若干高めに設定
される。
【０１６５】かかる構成の電力用半導体装置によると、
ポリシリコンツェナーダイオード２７ｃ，２７ｄによっ
て、パッシベーション膜１９上のモールド（図６１中の
符号２１参照）内の分極等の影響をキャンセルアウトで
きると共に、ポリシリコンツェナーダイオード２７ｃに
よって、過電圧保護のためのフィードバック回路素子を
オンチップ化することができる。
ポリシリコンツェナーダイオード２７ｃ，２７ｄによっ
て、パッシベーション膜１９上のモールド（図６１中の
符号２１参照）内の分極等の影響をキャンセルアウトで
きると共に、ポリシリコンツェナーダイオード２７ｃに
よって、過電圧保護のためのフィードバック回路素子を
オンチップ化することができる。
【０１６６】さらに、ゲートフィードバック用のポリシ
リコンツェナーダイオード２７ｃ，２７ｄの幅を設定す
ることにより、フィードバック用の電流値を容易に設定
することができるので、設計が容易であり、例えば、最
小限の消費電流に設定することができる。
リコンツェナーダイオード２７ｃ，２７ｄの幅を設定す
ることにより、フィードバック用の電流値を容易に設定
することができるので、設計が容易であり、例えば、最
小限の消費電流に設定することができる。
【０１６７】｛実施の形態１７｝図４５は本発明の実施
の形態１７に係る電力用半導体装置を示す平面図、図４
６は同じくその断面図である。なお、図４５及び図４６
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１６と同様の機能を有する要素について同一符号を
付している。
の形態１７に係る電力用半導体装置を示す平面図、図４
６は同じくその断面図である。なお、図４５及び図４６
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１６と同様の機能を有する要素について同一符号を
付している。
【０１６８】この電力用半導体装置は、ｎ−基板３の表
面内に低濃度第１導電型（ｎ−）不純物基板表面２３ｂ
ｏと高濃度第２導電型（ｐ＋）不純物領域２４とが隣接
して配置され、その上部にフィールド酸化膜１１を介し
て高電位領域（後述の高電位ポリシリコン電極３３ａ）
が形成される場合において、フィールド酸化膜１１と高
電位領域３３ａとの間にポリシリコン遮蔽物２５ｎが配
置され、さらに、高電位領域３３ａの下方のｎ−基板３
内に、低濃度第１導電型（ｎ−）不純物基板表面２３ｂ
ｏと高濃度第２導電型（ｐ＋）不純物領域２４との接合
部分から離間して、高濃度ｐ＋スリット領域３１が形成
されたものである。
面内に低濃度第１導電型（ｎ−）不純物基板表面２３ｂ
ｏと高濃度第２導電型（ｐ＋）不純物領域２４とが隣接
して配置され、その上部にフィールド酸化膜１１を介し
て高電位領域（後述の高電位ポリシリコン電極３３ａ）
が形成される場合において、フィールド酸化膜１１と高
電位領域３３ａとの間にポリシリコン遮蔽物２５ｎが配
置され、さらに、高電位領域３３ａの下方のｎ−基板３
内に、低濃度第１導電型（ｎ−）不純物基板表面２３ｂ
ｏと高濃度第２導電型（ｐ＋）不純物領域２４との接合
部分から離間して、高濃度ｐ＋スリット領域３１が形成
されたものである。
【０１６９】具体的に、図４５及び図４６において、符
号２５ｎは高電位ポリシリコン、符号３３ａ，３３ｂは
高電位ポリシリコン電極、符号２３ｂｏはｎ−基板３の
基板表面、符号２４は高濃度ｐ＋領域、符号３１は高濃
度ｐ＋スリット領域をそれぞれ示している。
号２５ｎは高電位ポリシリコン、符号３３ａ，３３ｂは
高電位ポリシリコン電極、符号２３ｂｏはｎ−基板３の
基板表面、符号２４は高濃度ｐ＋領域、符号３１は高濃
度ｐ＋スリット領域をそれぞれ示している。
【０１７０】この電力用半導体装置においては、高濃度
ｐ＋スリット領域３１が一方の高電位ポリシリコン電極
３３ａの配置位置の直下にのみ形成され、また高濃度ｐ
＋スリット領域３１が高濃度第２導電型（ｐ＋）不純物
領域２４から電気的に分離されるように、高濃度ｐ＋ス
リット領域３１と高濃度第２導電型不純物領域２４との
間で一定の離間距離が設定されている。
ｐ＋スリット領域３１が一方の高電位ポリシリコン電極
３３ａの配置位置の直下にのみ形成され、また高濃度ｐ
＋スリット領域３１が高濃度第２導電型（ｐ＋）不純物
領域２４から電気的に分離されるように、高濃度ｐ＋ス
リット領域３１と高濃度第２導電型不純物領域２４との
間で一定の離間距離が設定されている。
【０１７１】ここで、高電位のポリシリコン遮蔽物２５
ｎは、両高電位ポリシリコン電極３３ａ，３３ｂに接続
されていることから、基板３の電位に比べて高い電位を
有しており、さらに他方の高電位ポリシリコン電極３３
ｂの電位が、一方の高電位ポリシリコン電極３３ａの電
位より高い状態となっているとする。
ｎは、両高電位ポリシリコン電極３３ａ，３３ｂに接続
されていることから、基板３の電位に比べて高い電位を
有しており、さらに他方の高電位ポリシリコン電極３３
ｂの電位が、一方の高電位ポリシリコン電極３３ａの電
位より高い状態となっているとする。
【０１７２】図４５及び図４６の如く、ｎ−基板３と高
濃度第２導電型不純物領域２４の接合部の上方に、高電
位のポリシリコン遮蔽物２５ｎの端部が配置されるた
め、高電位のポリシリコン遮蔽物２５ｎの影響で、基板
表面部分においては、ｎ−基板３から高濃度第２導電型
不純物領域２４にかけて電位が水平方向に変化する電位
分布となる。このため、ｎ−基板３と高濃度第２導電型
不純物領域２４の接合部の電界は、高電位のポリシリコ
ン遮蔽物２５ｎの端部が存在しない場合に比べて強くな
る。そうすると、ｎ−基板３と高濃度第２導電型不純物
領域２４の接合部の降伏電圧が低くなってしまうという
問題が発生する。
濃度第２導電型不純物領域２４の接合部の上方に、高電
位のポリシリコン遮蔽物２５ｎの端部が配置されるた
め、高電位のポリシリコン遮蔽物２５ｎの影響で、基板
表面部分においては、ｎ−基板３から高濃度第２導電型
不純物領域２４にかけて電位が水平方向に変化する電位
分布となる。このため、ｎ−基板３と高濃度第２導電型
不純物領域２４の接合部の電界は、高電位のポリシリコ
ン遮蔽物２５ｎの端部が存在しない場合に比べて強くな
る。そうすると、ｎ−基板３と高濃度第２導電型不純物
領域２４の接合部の降伏電圧が低くなってしまうという
問題が発生する。
【０１７３】しかし、この実施の形態の電力用半導体装
置では、高電位のポリシリコン遮蔽物２５ｎの直下、即
ち、ｎ−基板３と高濃度第２導電型不純物領域２４の接
合部の近傍に、高濃度ｐ＋スリット領域３１を配置して
いるので、この高濃度ｐ＋スリット領域３１により、ｎ
−基板３と高濃度第２導電型不純物領域２４の接合部に
おいて水平方向に変化する電位分布を平準化することが
できるため、当該接合部での降伏電圧の低下を緩和する
ことができる。
置では、高電位のポリシリコン遮蔽物２５ｎの直下、即
ち、ｎ−基板３と高濃度第２導電型不純物領域２４の接
合部の近傍に、高濃度ｐ＋スリット領域３１を配置して
いるので、この高濃度ｐ＋スリット領域３１により、ｎ
−基板３と高濃度第２導電型不純物領域２４の接合部に
おいて水平方向に変化する電位分布を平準化することが
できるため、当該接合部での降伏電圧の低下を緩和する
ことができる。
【０１７４】尚、この電力用半導体装置の製造方法とし
ては、高濃度第２導電型不純物領域２４を形成する際
に、同時に高濃度ｐ＋スリット領域３１を形成すればよ
い。
ては、高濃度第２導電型不純物領域２４を形成する際
に、同時に高濃度ｐ＋スリット領域３１を形成すればよ
い。
【０１７５】｛実施の形態１８｝図４７は本発明の実施
の形態１８に係る電力用半導体装置を示す平面図、図４
８は同じくその断面図である。なお、図４７及び図４８
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１７と同様の機能を有する要素について同一符号を
付している。
の形態１８に係る電力用半導体装置を示す平面図、図４
８は同じくその断面図である。なお、図４７及び図４８
では従来技術１〜従来技術４及び実施の形態１〜実施の
形態１７と同様の機能を有する要素について同一符号を
付している。
【０１７６】この実施の形態に係る電力用半導体装置
は、実施の形態１７と異なって、複数の高濃度ｐ＋スリ
ット領域３１ａ〜３１ｃが水平に配置されていて、各高
濃度ｐ＋スリット領域３１ａ〜３１ｃは、高濃度第２導
電型（ｐ＋）不純物領域２４に対して電気的に分離され
ており、また各高濃度ｐ＋スリット領域３１ａ〜３１ｃ
同士も相互に電気的に分離されている。
は、実施の形態１７と異なって、複数の高濃度ｐ＋スリ
ット領域３１ａ〜３１ｃが水平に配置されていて、各高
濃度ｐ＋スリット領域３１ａ〜３１ｃは、高濃度第２導
電型（ｐ＋）不純物領域２４に対して電気的に分離され
ており、また各高濃度ｐ＋スリット領域３１ａ〜３１ｃ
同士も相互に電気的に分離されている。
【０１７７】かかる構成にすれば、効率よく空乏層を伸
ばし電界を緩和することができ、高い降伏電圧を保持す
ることができる。
ばし電界を緩和することができ、高い降伏電圧を保持す
ることができる。
【０１７８】尚、各高濃度ｐ＋スリット領域３１ａ〜３
１ｃを高濃度第２導電型不純物領域２４を形成する際に
同時に形成するのは、実施の形態１７と同様である。
１ｃを高濃度第２導電型不純物領域２４を形成する際に
同時に形成するのは、実施の形態１７と同様である。
【０１７９】｛実施の形態１９｝図４９は本発明の実施
の形態１９に係る電力用半導体装置を示す平面図、図５
０は同じくその一部拡大平面図、図５１は図４９のＫ−
Ｋ断面図、図５２は図４９のＬ−Ｌ断面図である。な
お、図４９〜図５２では従来技術１〜従来技術４及び実
施の形態１〜実施の形態１８と同様の機能を有する要素
について同一符号を付している。尚、各図中の符号２３
ｂｒ〜２３ｂｕは基板表面を示している。
の形態１９に係る電力用半導体装置を示す平面図、図５
０は同じくその一部拡大平面図、図５１は図４９のＫ−
Ｋ断面図、図５２は図４９のＬ−Ｌ断面図である。な
お、図４９〜図５２では従来技術１〜従来技術４及び実
施の形態１〜実施の形態１８と同様の機能を有する要素
について同一符号を付している。尚、各図中の符号２３
ｂｒ〜２３ｂｕは基板表面を示している。
【０１８０】この実施の形態１９の電力用半導体装置
は、縦型パワーデバイスの外周構造へ適用したものであ
って、多段接続ツェナーダイオードとしてのポリシリコ
ンツェナーダイオード（逆バイアスされたダイオード）
２７の直下のチャネルストッパ接地電極１８付近にのみ
ｐ＋スリット領域３１ａ〜３１ｃが複数配置されてい
る。これらの各ｐ＋スリット領域３１ａ〜３１ｃは、高
濃度ｐ＋領域としての最外周のガードリング１４ｄに対
して電気的に分離されており、また各高濃度ｐ＋スリッ
ト領域３１ａ〜３１ｃ同士も相互に電気的に分離されて
いる。
は、縦型パワーデバイスの外周構造へ適用したものであ
って、多段接続ツェナーダイオードとしてのポリシリコ
ンツェナーダイオード（逆バイアスされたダイオード）
２７の直下のチャネルストッパ接地電極１８付近にのみ
ｐ＋スリット領域３１ａ〜３１ｃが複数配置されてい
る。これらの各ｐ＋スリット領域３１ａ〜３１ｃは、高
濃度ｐ＋領域としての最外周のガードリング１４ｄに対
して電気的に分離されており、また各高濃度ｐ＋スリッ
ト領域３１ａ〜３１ｃ同士も相互に電気的に分離されて
いる。
【０１８１】かかる構成により、パッシベーション膜１
９上のモールド（図６１中の符号２１参照）内の分極に
よってポリシリコンツェナーダイオード２７の直下の最
外周のガードリング１４ｄに電界が集中しても、効率よ
く空乏層を伸ばすことができるので、耐圧の劣化を防ぐ
ことができる。
９上のモールド（図６１中の符号２１参照）内の分極に
よってポリシリコンツェナーダイオード２７の直下の最
外周のガードリング１４ｄに電界が集中しても、効率よ
く空乏層を伸ばすことができるので、耐圧の劣化を防ぐ
ことができる。
【０１８２】なお、この実施の形態では、ポリシリコン
ツェナーダイオード２７の直下の最外周のガードリング
１４ｄより外周側にのみｐ＋スリット領域３１ａ〜３１
ｃを形成したが、ポリシリコンツェナーダイオード２７
の直下の中間部分にあるガードリング１４ａ〜１４ｄ同
士の間隙部分２３ｂｓ〜２３ｂｕや、あるいは、最内周
のガードリング１４ｄより内周側２３ｂｒといった他の
低濃度第１導電型不純物基板表面２３ｂｒ〜２３ｂｕ内
に形成してもよい。この場合、パッシベーション膜１９
上のモールド（図６１中の符号２１参照）内の分極時に
各低濃度第１導電型不純物基板表面２３ｂｒ〜２３ｂｕ
での電界緩和に効果を持たせることができる。
ツェナーダイオード２７の直下の最外周のガードリング
１４ｄより外周側にのみｐ＋スリット領域３１ａ〜３１
ｃを形成したが、ポリシリコンツェナーダイオード２７
の直下の中間部分にあるガードリング１４ａ〜１４ｄ同
士の間隙部分２３ｂｓ〜２３ｂｕや、あるいは、最内周
のガードリング１４ｄより内周側２３ｂｒといった他の
低濃度第１導電型不純物基板表面２３ｂｒ〜２３ｂｕ内
に形成してもよい。この場合、パッシベーション膜１９
上のモールド（図６１中の符号２１参照）内の分極時に
各低濃度第１導電型不純物基板表面２３ｂｒ〜２３ｂｕ
での電界緩和に効果を持たせることができる。
【０１８３】｛実施の形態２０｝図５３は本発明の実施
の形態２０に係る電力用半導体装置を示す平面図、図５
４は図５３のＭ−Ｍ断面図の一例、図５５は図５３のＭ
−Ｍ断面図の他の例、図５６は図５３のＮ−Ｎ断面図で
ある。尚、図５３〜図５６では従来技術１〜従来技術４
及び実施の形態１〜実施の形態１９と同様の機能を有す
る要素について同一符号を付している。
の形態２０に係る電力用半導体装置を示す平面図、図５
４は図５３のＭ−Ｍ断面図の一例、図５５は図５３のＭ
−Ｍ断面図の他の例、図５６は図５３のＮ−Ｎ断面図で
ある。尚、図５３〜図５６では従来技術１〜従来技術４
及び実施の形態１〜実施の形態１９と同様の機能を有す
る要素について同一符号を付している。
【０１８４】この電力用半導体装置は、保護用としてゲ
ート−コレクタ間にクランプダイオードを形成したＩＧ
ＢＴであって、外周構造のガードリング１４ａ〜１４ｄ
構造の一部にポリシリコンツェナーダイオード２７を形
成しており、このポリシリコンツェナーダイオード２７
の一端をゲート電極１３に、他端をコレクタとしてのチ
ャネルストッパ接地電極１８に接続することで、ポリシ
リコンツェナーダイオード２７を、過電流時に電流を放
電して電力用半導体装置を保護するためのクランプダイ
オードとして使用している。
ート−コレクタ間にクランプダイオードを形成したＩＧ
ＢＴであって、外周構造のガードリング１４ａ〜１４ｄ
構造の一部にポリシリコンツェナーダイオード２７を形
成しており、このポリシリコンツェナーダイオード２７
の一端をゲート電極１３に、他端をコレクタとしてのチ
ャネルストッパ接地電極１８に接続することで、ポリシ
リコンツェナーダイオード２７を、過電流時に電流を放
電して電力用半導体装置を保護するためのクランプダイ
オードとして使用している。
【０１８５】それ以外の部分ではパッシベーション膜１
９及びフィールド酸化膜１１を介してガードリング１４
ａ〜１４ｄ基板表面２３ｂｗ〜２３ｃａ（図５４），２
３ｃｂ〜２３ｃｆ（図５５），２３ｃｇ〜２３ｃｋ（図
５６）が露出している構造となっている。
９及びフィールド酸化膜１１を介してガードリング１４
ａ〜１４ｄ基板表面２３ｂｗ〜２３ｃａ（図５４），２
３ｃｂ〜２３ｃｆ（図５５），２３ｃｇ〜２３ｃｋ（図
５６）が露出している構造となっている。
【０１８６】この電力用半導体装置の設計においては、
図５４及び図５６のように、電力用半導体装置全体のサ
イズを変更せずに、ガードリング１４ａ〜１４ｄの形成
幅を変化させることで、最外周のガードリング１４ｄの
位置が変化することを示している。尚、図５４及び図５
６において、ｐ＋分離ウェル１０とチャネルストッパ１
６までの距離は一定であり、故にポリシリコンツェナー
ダイオード２７の長さが一定であることを前提としてい
る。
図５４及び図５６のように、電力用半導体装置全体のサ
イズを変更せずに、ガードリング１４ａ〜１４ｄの形成
幅を変化させることで、最外周のガードリング１４ｄの
位置が変化することを示している。尚、図５４及び図５
６において、ｐ＋分離ウェル１０とチャネルストッパ１
６までの距離は一定であり、故にポリシリコンツェナー
ダイオード２７の長さが一定であることを前提としてい
る。
【０１８７】一般に、パッシベーション膜１９上のモー
ルド（図６１中の符号２１参照）内の分極が無視できる
場合は、内部のガードリング１４ａ〜１４ｄの電位分布
とその上部のポリシリコンツェナーダイオード２７の電
位とが互いにマッチングしているため、電力用半導体装
置として所望の耐圧を容易に維持できる。しかしなが
ら、パッシベーション膜１９上のモールド（図６１中の
符号２１参照）内の分極が発生して、ガードリング１４
ａ〜１４ｄの基板表面２３ｂｗ〜２３ｃａ（図５４），
２３ｃｂ〜２３ｃｆ（図５５），２３ｃｇ〜２３ｃｋ
（図５６）が反転するなどして電位保持ができなくなる
と、内部のガードリング１４ａ〜１４ｄの電位分布とそ
の上部のポリシリコンツェナーダイオード２７の電位と
の間でアンマッチが発生する。この状態において、ポリ
シリコンツェナーダイオード２７を設けている場合、ポ
リシリコンツェナーダイオード２７の上部の電位が高電
位になっているため、最外周のガードリング１４ｄの直
下部分が他の部分より電界が高くなり、電力用半導体装
置の耐圧が大幅に劣化してしまう。
ルド（図６１中の符号２１参照）内の分極が無視できる
場合は、内部のガードリング１４ａ〜１４ｄの電位分布
とその上部のポリシリコンツェナーダイオード２７の電
位とが互いにマッチングしているため、電力用半導体装
置として所望の耐圧を容易に維持できる。しかしなが
ら、パッシベーション膜１９上のモールド（図６１中の
符号２１参照）内の分極が発生して、ガードリング１４
ａ〜１４ｄの基板表面２３ｂｗ〜２３ｃａ（図５４），
２３ｃｂ〜２３ｃｆ（図５５），２３ｃｇ〜２３ｃｋ
（図５６）が反転するなどして電位保持ができなくなる
と、内部のガードリング１４ａ〜１４ｄの電位分布とそ
の上部のポリシリコンツェナーダイオード２７の電位と
の間でアンマッチが発生する。この状態において、ポリ
シリコンツェナーダイオード２７を設けている場合、ポ
リシリコンツェナーダイオード２７の上部の電位が高電
位になっているため、最外周のガードリング１４ｄの直
下部分が他の部分より電界が高くなり、電力用半導体装
置の耐圧が大幅に劣化してしまう。
【０１８８】ここで、図５７は、パッシベーション膜１
９上のモールド（図６１中の符号２１参照）内に強い分
極が起こった場合の電力用半導体装置の保持耐圧（実
線）と、最外周のガードリング１４ｄの外周上部点Ｘで
のポリシリコンツェナーダイオード２７の電位（破線）
を示した図であって、図５７の横軸は外周上部点Ｘの位
置を表すパラメータとして、この外周上部点Ｘからチャ
ネルストッパ１６までの離間距離ｄ（図５４参照）を適
用している。
９上のモールド（図６１中の符号２１参照）内に強い分
極が起こった場合の電力用半導体装置の保持耐圧（実
線）と、最外周のガードリング１４ｄの外周上部点Ｘで
のポリシリコンツェナーダイオード２７の電位（破線）
を示した図であって、図５７の横軸は外周上部点Ｘの位
置を表すパラメータとして、この外周上部点Ｘからチャ
ネルストッパ１６までの離間距離ｄ（図５４参照）を適
用している。
【０１８９】まず、パッシベーション膜１９上のモール
ド（図６１中の符号２１参照）内の分極が起こらない場
合は、ガードリング１４ａ〜１４ｄとポリシリコンツェ
ナーダイオード２７との電位のマッチングが取れている
ため、電力用半導体装置の耐圧はポリシリコンツェナー
ダイオード２７によって決定される設計値（例えば３０
０Ｖ）で一定であり、最外周のガードリング１４ｄの外
周上部点Ｘの位置に依存しない。
ド（図６１中の符号２１参照）内の分極が起こらない場
合は、ガードリング１４ａ〜１４ｄとポリシリコンツェ
ナーダイオード２７との電位のマッチングが取れている
ため、電力用半導体装置の耐圧はポリシリコンツェナー
ダイオード２７によって決定される設計値（例えば３０
０Ｖ）で一定であり、最外周のガードリング１４ｄの外
周上部点Ｘの位置に依存しない。
【０１９０】しかし、パッシベーション膜１９上のモー
ルド（図６１中の符号２１参照）内の分極が起こるよう
な状況下では、外周上部点Ｘからチャネルストッパ１６
までの離間距離ｄを小さくする（即ち、最外周のガード
リング１４ｄの外周上部点Ｘをチャネルストッパ１６側
に近づける）と電力用半導体装置の耐圧が低下し、逆に
離間距離ｄを大きくする（外周上部点Ｘをｐ＋分離ウェ
ル１０側に近づける）と電力用半導体装置の耐圧が上昇
することとなる。
ルド（図６１中の符号２１参照）内の分極が起こるよう
な状況下では、外周上部点Ｘからチャネルストッパ１６
までの離間距離ｄを小さくする（即ち、最外周のガード
リング１４ｄの外周上部点Ｘをチャネルストッパ１６側
に近づける）と電力用半導体装置の耐圧が低下し、逆に
離間距離ｄを大きくする（外周上部点Ｘをｐ＋分離ウェ
ル１０側に近づける）と電力用半導体装置の耐圧が上昇
することとなる。
【０１９１】例えば、外周上部点Ｘからチャネルストッ
パ１６までの離間距離ｄが約２００μｍの場合は２２０
Ｖ程度だが、約１００μｍの場合は、シミュレーション
で約１５０Ｖに下がってしまう。
パ１６までの離間距離ｄが約２００μｍの場合は２２０
Ｖ程度だが、約１００μｍの場合は、シミュレーション
で約１５０Ｖに下がってしまう。
【０１９２】しかし、このときの最外周のガードリング
１４ｄの外周上部点Ｘの電位は、約１２０Ｖ程度でほと
んど変化しない。つまり、最外周のガードリング１４ｄ
の外周上部点Ｘの電位が、この１２０Ｖを超えないよう
に設計すれば、パッシベーション膜１９上のモールド
（図６１中の符号２１参照）内に分極が発生しても、電
力用半導体装置として所望の耐圧を保持できることにな
る。
１４ｄの外周上部点Ｘの電位は、約１２０Ｖ程度でほと
んど変化しない。つまり、最外周のガードリング１４ｄ
の外周上部点Ｘの電位が、この１２０Ｖを超えないよう
に設計すれば、パッシベーション膜１９上のモールド
（図６１中の符号２１参照）内に分極が発生しても、電
力用半導体装置として所望の耐圧を保持できることにな
る。
【０１９３】図５８は、外周上部点Ｘからチャネルスト
ッパ１６までの離間距離ｄが一定であるとして、フィー
ルド酸化膜１１の厚さを変化させた場合の素子の降伏電
圧を示す図である。図５８の如く、フィールド酸化膜１
１の厚みを大きくするほど、電力用半導体装置が保持で
きる耐圧が高くなる。フィールド酸化膜１１の厚みが約
１．０μｍの場合、シミュレーションで単純化している
パッシベーション膜１９上のモールド（図６１中の符号
２１参照）内の分極が激しい構造では、約１５０Ｖ程度
の降伏電圧が得られることとなる。
ッパ１６までの離間距離ｄが一定であるとして、フィー
ルド酸化膜１１の厚さを変化させた場合の素子の降伏電
圧を示す図である。図５８の如く、フィールド酸化膜１
１の厚みを大きくするほど、電力用半導体装置が保持で
きる耐圧が高くなる。フィールド酸化膜１１の厚みが約
１．０μｍの場合、シミュレーションで単純化している
パッシベーション膜１９上のモールド（図６１中の符号
２１参照）内の分極が激しい構造では、約１５０Ｖ程度
の降伏電圧が得られることとなる。
【０１９４】次の（２）式は、図５８の実線を線形近似
した数式である。
した数式である。
【０１９５】
Ｖｘ＝５４．２×Ｔ＋５８．２（Ｖ） …（２）
これらのことから、フィールド酸化膜１１の厚みをＴと
したとき、最外周のガードリング１４ｄの最外周の電位
が（２）式のＶｘ以下となるように、最外周に配置され
るガードリング１４ｄの最外周位置が設定されれば、パ
ッシベーション膜１９上のモールド（図６１中の符号２
１参照）内の分極時も、電力用半導体装置として耐圧劣
化しないことになる。
したとき、最外周のガードリング１４ｄの最外周の電位
が（２）式のＶｘ以下となるように、最外周に配置され
るガードリング１４ｄの最外周位置が設定されれば、パ
ッシベーション膜１９上のモールド（図６１中の符号２
１参照）内の分極時も、電力用半導体装置として耐圧劣
化しないことになる。
【０１９６】本発明者が実際にシミュレーションと同一
条件の耐圧１５０Ｖで実測した結果として、ポリシリコ
ンツェナーダイオード２７の電位Ｖｘが約２００Ｖであ
ることが解っている。このため、本発明者は、実効的に
は、次の（３）式のような条件にすれば、保証電圧に対
し電力用半導体装置の耐圧劣化を防ぎ得ることを見出し
た。
条件の耐圧１５０Ｖで実測した結果として、ポリシリコ
ンツェナーダイオード２７の電位Ｖｘが約２００Ｖであ
ることが解っている。このため、本発明者は、実効的に
は、次の（３）式のような条件にすれば、保証電圧に対
し電力用半導体装置の耐圧劣化を防ぎ得ることを見出し
た。
【０１９７】
Ｖｘ＝７２．３×Ｔ＋７７．６（Ｖ） …（３）
この（３）式を用いて、例えば、フィールド酸化膜１１
の厚みＴが１．０μｍ程度であるならば、ポリシリコン
ツェナーダイオード２７の電位Ｖｘが約１５０Ｖ以下に
なるように設計すればよい。したがって、３００Ｖの耐
圧の電力用半導体装置であれば、最外周のガードリング
１４ｄの外周上部点Ｘをポリシリコンツェナーダイオー
ド２７の約中間部分に来るように設計すれば、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内に分極が発生しても所望の耐圧を保持することが
できる。
の厚みＴが１．０μｍ程度であるならば、ポリシリコン
ツェナーダイオード２７の電位Ｖｘが約１５０Ｖ以下に
なるように設計すればよい。したがって、３００Ｖの耐
圧の電力用半導体装置であれば、最外周のガードリング
１４ｄの外周上部点Ｘをポリシリコンツェナーダイオー
ド２７の約中間部分に来るように設計すれば、パッシベ
ーション膜１９上のモールド（図６１中の符号２１参
照）内に分極が発生しても所望の耐圧を保持することが
できる。
【０１９８】実際、パッシベーション膜１９上のモール
ド（図６１中の符号２１参照）内の分極は、高温・高電
界の状態（高温のオフ状態）が続くことで電荷が蓄積さ
れ、徐々に表面に影響を与えることになる。ただし、パ
ッシベーション膜１９上のモールド（図６１中の符号２
１参照）の材料によって影響が異なり、劣化しても極限
まで劣化するとは限らないので、完全を期すことを前提
にして考慮した上述のような構成を適用すると、チップ
面積効率上無駄が生じる。
ド（図６１中の符号２１参照）内の分極は、高温・高電
界の状態（高温のオフ状態）が続くことで電荷が蓄積さ
れ、徐々に表面に影響を与えることになる。ただし、パ
ッシベーション膜１９上のモールド（図６１中の符号２
１参照）の材料によって影響が異なり、劣化しても極限
まで劣化するとは限らないので、完全を期すことを前提
にして考慮した上述のような構成を適用すると、チップ
面積効率上無駄が生じる。
【０１９９】二次的な対策として、電源電圧以下に耐圧
劣化が進まないようにポリシリコンツェナーダイオード
２７の電位Ｖｘを設定すれば、オフ時に熱暴走すること
はないので、熱暴走する破壊を十分に防ぐことができ
る。つまり、電源電圧印加時に（２）式または（３）式
を満たすよう設計すればよい。
劣化が進まないようにポリシリコンツェナーダイオード
２７の電位Ｖｘを設定すれば、オフ時に熱暴走すること
はないので、熱暴走する破壊を十分に防ぐことができ
る。つまり、電源電圧印加時に（２）式または（３）式
を満たすよう設計すればよい。
【０２００】例えば、２００Ｖの電源電圧で駆動する場
合は、最外周のガードリング１４ｄの外周上部点Ｘをポ
リシリコンツェナーダイオード２７の約３／４の位置よ
り内側の部分に来るように設計すれば、熱暴走による素
子破壊を最低限に防ぐことができる。
合は、最外周のガードリング１４ｄの外周上部点Ｘをポ
リシリコンツェナーダイオード２７の約３／４の位置よ
り内側の部分に来るように設計すれば、熱暴走による素
子破壊を最低限に防ぐことができる。
【０２０１】以上、いくつかの実施の形態について説明
を行ったが、当然この実施の形態にとどまるものではな
く、別の構造への適用や、個々の組み合わせを適用して
もよい。
を行ったが、当然この実施の形態にとどまるものではな
く、別の構造への適用や、個々の組み合わせを適用して
もよい。
【０２０２】例えば、一部の実施の形態において従来技
術１のガードリング構造と同様の構造のものについて説
明したが、図６０の従来技術２のようなフィールドプレ
ートの構造に適用することも可能である。この場合、チ
ャネルドープ４とチャネルストッパ１６の間の構造を実
施の形態６の最外周のガードリングとチャネルストッパ
の構造にすればよい。
術１のガードリング構造と同様の構造のものについて説
明したが、図６０の従来技術２のようなフィールドプレ
ートの構造に適用することも可能である。この場合、チ
ャネルドープ４とチャネルストッパ１６の間の構造を実
施の形態６の最外周のガードリングとチャネルストッパ
の構造にすればよい。
【０２０３】また、実施の形態４では、ポリシリコン遮
蔽物２５ａ〜２５ｄを外周部側（高電位側）のガードリ
ング１４ａ〜１４ｄ側に接続し、また実施の形態５で
は、ポリシリコン遮蔽物２５ｆ〜２５ｉを内周部側（低
電位側）のガードリング１４ａ〜１４ｄ側に接続してい
たが、これらを組み合わせて対応しても差し支えない。
ポリシリコン遮蔽物２５ａ〜２５ｄを高電位側と低電位
側のどちらに接続しても、パッシベーション膜１９上の
モールド（図６１中の符号２１参照）内の分極の影響を
除去する効果を得ることができる。ポリシリコン遮蔽物
２５ａ〜２５ｄを高電位側と低電位側のどちらに接続す
るかは、電力用半導体装置の基板３の極性と、基板３と
ポリシリコン遮蔽物２５ａ〜２５ｉ及びポリシリコンプ
レート（フィールドプレート）１７で決定される耐圧特
性に基づいて決定すればよい。
蔽物２５ａ〜２５ｄを外周部側（高電位側）のガードリ
ング１４ａ〜１４ｄ側に接続し、また実施の形態５で
は、ポリシリコン遮蔽物２５ｆ〜２５ｉを内周部側（低
電位側）のガードリング１４ａ〜１４ｄ側に接続してい
たが、これらを組み合わせて対応しても差し支えない。
ポリシリコン遮蔽物２５ａ〜２５ｄを高電位側と低電位
側のどちらに接続しても、パッシベーション膜１９上の
モールド（図６１中の符号２１参照）内の分極の影響を
除去する効果を得ることができる。ポリシリコン遮蔽物
２５ａ〜２５ｄを高電位側と低電位側のどちらに接続す
るかは、電力用半導体装置の基板３の極性と、基板３と
ポリシリコン遮蔽物２５ａ〜２５ｉ及びポリシリコンプ
レート（フィールドプレート）１７で決定される耐圧特
性に基づいて決定すればよい。
【０２０４】また、例えば、実施の形態７中のポリシリ
コン遮蔽物２５ａ〜２５ｄの効果と、実施の形態２０中
の最外周のガードリング１４ｄの電位設定条件とを組み
合わせることで、より良い効果を得ることができるのは
言うまでもない。
コン遮蔽物２５ａ〜２５ｄの効果と、実施の形態２０中
の最外周のガードリング１４ｄの電位設定条件とを組み
合わせることで、より良い効果を得ることができるのは
言うまでもない。
【０２０５】さらに、上記各実施の形態では、主として
ＩＧＢＴに対する適用について記述したが、その他、一
般的なＭＯＳＦＥＴ、バイポーラトランジスタ、及び同
様な外周構造をもつ他のＩＣ等に対しても適用可能であ
る。
ＩＧＢＴに対する適用について記述したが、その他、一
般的なＭＯＳＦＥＴ、バイポーラトランジスタ、及び同
様な外周構造をもつ他のＩＣ等に対しても適用可能であ
る。
【０２０６】さらにまた、上記各実施の形態では、第１
導電型をｎ型とし、第２導電型をｐ型としていたが、逆
に第１導電型をｐ型とし、第２導電型をｎ型としても差
し支えない。
導電型をｎ型とし、第２導電型をｐ型としていたが、逆
に第１導電型をｐ型とし、第２導電型をｎ型としても差
し支えない。
【０２０７】
【発明の効果】請求項１及び請求項２０に記載の発明に
よると、基板表面の所定の領域に形成された低濃度第１
導電型不純物基板表面と、基板表面で低濃度第１導電型
不純物基板表面に隣接して形成された高濃度第２導電型
不純物領域と、低濃度第１導電型不純物基板表面に対し
て絶縁されるよう基板表面の上方に形成された導電体
と、低濃度第１導電型不純物基板表面の上方で、導電体
が形成されていない領域の少なくとも一部を含み、且
つ、低濃度第１導電型不純物基板表面と高濃度第２導電
型不純物領域との境界領域に被さる領域を含んで形成さ
れ、低濃度第１導電型不純物基板表面及び高濃度第２導
電型不純物領域に対して所定の絶縁膜を介在させて形成
されるとともに、少なくとも一部が導電体に接続される
導電性の遮蔽物とを備えるので、半導体装置の上方がモ
ールドされた場合に、半導体装置の基板表面方向に沿っ
て電位分布が生じてモールド内に分極が発生しても、導
電性の遮蔽物によってモールド内の分極の基板内への影
響を防止でき、これにより耐圧劣化等の悪影響を防止で
きる。
よると、基板表面の所定の領域に形成された低濃度第１
導電型不純物基板表面と、基板表面で低濃度第１導電型
不純物基板表面に隣接して形成された高濃度第２導電型
不純物領域と、低濃度第１導電型不純物基板表面に対し
て絶縁されるよう基板表面の上方に形成された導電体
と、低濃度第１導電型不純物基板表面の上方で、導電体
が形成されていない領域の少なくとも一部を含み、且
つ、低濃度第１導電型不純物基板表面と高濃度第２導電
型不純物領域との境界領域に被さる領域を含んで形成さ
れ、低濃度第１導電型不純物基板表面及び高濃度第２導
電型不純物領域に対して所定の絶縁膜を介在させて形成
されるとともに、少なくとも一部が導電体に接続される
導電性の遮蔽物とを備えるので、半導体装置の上方がモ
ールドされた場合に、半導体装置の基板表面方向に沿っ
て電位分布が生じてモールド内に分極が発生しても、導
電性の遮蔽物によってモールド内の分極の基板内への影
響を防止でき、これにより耐圧劣化等の悪影響を防止で
きる。
【０２０８】請求項２に記載の発明によると、遮蔽物か
ら絶縁されて当該遮蔽物から離間して配置される導電素
子が設けられている場合に、この遮蔽物と導電素子とが
離間した領域において、その遮蔽物に接続された他の遮
蔽物が形成されているので、半導体装置の上方がモール
ドされた場合に、半導体装置の基板表面方向に沿って電
位分布が生じてモールド内に分極が発生しても、両方の
遮蔽物によってモールド内の分極の基板内への影響を確
実に防止でき、これにより耐圧劣化等の悪影響を防止で
きる。
ら絶縁されて当該遮蔽物から離間して配置される導電素
子が設けられている場合に、この遮蔽物と導電素子とが
離間した領域において、その遮蔽物に接続された他の遮
蔽物が形成されているので、半導体装置の上方がモール
ドされた場合に、半導体装置の基板表面方向に沿って電
位分布が生じてモールド内に分極が発生しても、両方の
遮蔽物によってモールド内の分極の基板内への影響を確
実に防止でき、これにより耐圧劣化等の悪影響を防止で
きる。
【０２０９】請求項３に記載の発明によると、第１導電
型の基板表面に形成された第１の高濃度第２導電型不純
物領域を有する半導体素子領域と、半導体素子領域から
基板表面の方向に離間され形成された第１の高濃度第１
導電型不純物領域及び当該第１の高濃度第１導電型不純
物領域に接続された電極と、第１の高濃度第２導電型不
純物領域と第１の高濃度第１導電型不純物領域との間の
基板表面に形成された耐圧保持用の１つまたは複数の第
２の高濃度第２導電型不純物領域と、各第２の高濃度第
２導電型不純物領域の少なくとも１つに接続される遮蔽
電極と、半導体素子領域に最も近接した第２の高濃度第
２導電型不純物領域と第１の高濃度第２導電型不純物領
域とに挟まれた領域、第２の高濃度第２導電型不純物領
域同士によって挟まれた領域、及び第１の高濃度第１導
電型不純物領域に最も接近した第２の高濃度第２導電型
不純物領域と第１の高濃度第１導電型不純物領域に挟ま
れた領域の少なくともいずれかを含み、且つ、基板表面
における第１及び／または第２の高濃度第２導電型不純
物領域及び第１の高濃度第１導電型不純物領域の挟まれ
た領域に接するとともにそれぞれの境界領域に被さる領
域を含んで形成され、基板表面、第１の高濃度第２導電
型不純物領域、第２の高濃度第２導電型不純物領域及び
／または第１の高濃度第１導電型不純物領域に対して所
定の絶縁膜を介在させて形成されるとともに遮蔽電極に
接続される導電性の１つまたは複数の遮蔽物とを備えて
いるので、半導体装置の上方がモールドされた場合に、
半導体装置の基板表面方向に沿って電位分布が生じてモ
ールド内に分極が発生しても、各遮蔽物によってモール
ド内の分極の基板内への影響を防止でき、これにより耐
圧劣化等の悪影響を防止できる。
型の基板表面に形成された第１の高濃度第２導電型不純
物領域を有する半導体素子領域と、半導体素子領域から
基板表面の方向に離間され形成された第１の高濃度第１
導電型不純物領域及び当該第１の高濃度第１導電型不純
物領域に接続された電極と、第１の高濃度第２導電型不
純物領域と第１の高濃度第１導電型不純物領域との間の
基板表面に形成された耐圧保持用の１つまたは複数の第
２の高濃度第２導電型不純物領域と、各第２の高濃度第
２導電型不純物領域の少なくとも１つに接続される遮蔽
電極と、半導体素子領域に最も近接した第２の高濃度第
２導電型不純物領域と第１の高濃度第２導電型不純物領
域とに挟まれた領域、第２の高濃度第２導電型不純物領
域同士によって挟まれた領域、及び第１の高濃度第１導
電型不純物領域に最も接近した第２の高濃度第２導電型
不純物領域と第１の高濃度第１導電型不純物領域に挟ま
れた領域の少なくともいずれかを含み、且つ、基板表面
における第１及び／または第２の高濃度第２導電型不純
物領域及び第１の高濃度第１導電型不純物領域の挟まれ
た領域に接するとともにそれぞれの境界領域に被さる領
域を含んで形成され、基板表面、第１の高濃度第２導電
型不純物領域、第２の高濃度第２導電型不純物領域及び
／または第１の高濃度第１導電型不純物領域に対して所
定の絶縁膜を介在させて形成されるとともに遮蔽電極に
接続される導電性の１つまたは複数の遮蔽物とを備えて
いるので、半導体装置の上方がモールドされた場合に、
半導体装置の基板表面方向に沿って電位分布が生じてモ
ールド内に分極が発生しても、各遮蔽物によってモール
ド内の分極の基板内への影響を防止でき、これにより耐
圧劣化等の悪影響を防止できる。
【０２１０】請求項４に記載の発明によると、各遮蔽物
の少なくとも一部の一端が、当該一端側に隣接する各遮
蔽電極に接続されることで、この遮蔽電極を通じて各第
２の高濃度第２導電型不純物領域と同電位とされるの
で、遮蔽物の電位と第２の高濃度第２導電型不純物領域
の電位とのアンマッチを緩和でき、且つ簡便に電位設定
を行うことができる。
の少なくとも一部の一端が、当該一端側に隣接する各遮
蔽電極に接続されることで、この遮蔽電極を通じて各第
２の高濃度第２導電型不純物領域と同電位とされるの
で、遮蔽物の電位と第２の高濃度第２導電型不純物領域
の電位とのアンマッチを緩和でき、且つ簡便に電位設定
を行うことができる。
【０２１１】請求項５に記載の発明によると、各遮蔽物
の少なくとも一部が、当該遮蔽物の両側に隣接する各遮
蔽電極のうちの高電位側の遮蔽電極にそれぞれ接続され
ることで、この遮蔽電極を通じて各高電位側の第２の高
濃度第２導電型不純物領域と同電位とされるので、空乏
層の伸びを容易に抑制できる。
の少なくとも一部が、当該遮蔽物の両側に隣接する各遮
蔽電極のうちの高電位側の遮蔽電極にそれぞれ接続され
ることで、この遮蔽電極を通じて各高電位側の第２の高
濃度第２導電型不純物領域と同電位とされるので、空乏
層の伸びを容易に抑制できる。
【０２１２】請求項６に記載の発明によると、各遮蔽物
の少なくとも一部が、当該遮蔽物の両側に隣接する各遮
蔽電極のうちの低電位側の遮蔽電極にそれぞれ接続され
ることで、この遮蔽電極を通じて各低電位側の第２の高
濃度第２導電型不純物領域と同電位とされるので、空乏
層の伸びを容易に増大することができる。
の少なくとも一部が、当該遮蔽物の両側に隣接する各遮
蔽電極のうちの低電位側の遮蔽電極にそれぞれ接続され
ることで、この遮蔽電極を通じて各低電位側の第２の高
濃度第２導電型不純物領域と同電位とされるので、空乏
層の伸びを容易に増大することができる。
【０２１３】請求項７に記載の発明によると、遮蔽物に
対して電気的に絶縁された所定の半導体部材と、各遮蔽
物に接続されて、半導体部材と各遮蔽物との間を覆うよ
う形成された複数の導電部材をさらに備えているので、
この導電部材により静電遮断を効果的に行うことができ
る。
対して電気的に絶縁された所定の半導体部材と、各遮蔽
物に接続されて、半導体部材と各遮蔽物との間を覆うよ
う形成された複数の導電部材をさらに備えているので、
この導電部材により静電遮断を効果的に行うことができ
る。
【０２１４】請求項８に記載の発明によると、少なくと
も一部の遮蔽物が、半導体素子領域の一部の端子に接続
されているので、遮蔽物の電位を簡便に設定固定するこ
とができる。
も一部の遮蔽物が、半導体素子領域の一部の端子に接続
されているので、遮蔽物の電位を簡便に設定固定するこ
とができる。
【０２１５】請求項９に記載の発明によると、表面保護
用の高絶縁パッシベーション膜自体では分極抑制効果が
ない場合に、遮蔽物により分極を抑制することが可能と
なる。
用の高絶縁パッシベーション膜自体では分極抑制効果が
ない場合に、遮蔽物により分極を抑制することが可能と
なる。
【０２１６】請求項１０に記載の発明によると、高絶縁
パッシベーション膜の近傍に、高抵抗の低濃度不純物領
域としてのポリシリコン素子をさらに備えているので、
水素含有量が多い半絶縁性パッシベーション膜を使用す
る場合に比べて、低濃度不純物領域としてのポリシリコ
ン素子の特性変動を緩和できるとともに、モールドの分
極等による耐圧劣化を防止できる。
パッシベーション膜の近傍に、高抵抗の低濃度不純物領
域としてのポリシリコン素子をさらに備えているので、
水素含有量が多い半絶縁性パッシベーション膜を使用す
る場合に比べて、低濃度不純物領域としてのポリシリコ
ン素子の特性変動を緩和できるとともに、モールドの分
極等による耐圧劣化を防止できる。
【０２１７】請求項１１に記載の発明によると、遮蔽物
が、内部で電位分布を有し得、且つ互いに離間した複数
の位置において、互いに異なる電位の電極にそれぞれ接
続されるので、両電極間の電位差に対して、遮蔽物によ
り静電遮蔽を効率よく行うことができる。
が、内部で電位分布を有し得、且つ互いに離間した複数
の位置において、互いに異なる電位の電極にそれぞれ接
続されるので、両電極間の電位差に対して、遮蔽物によ
り静電遮蔽を効率よく行うことができる。
【０２１８】請求項１２に記載の発明によると、高絶縁
パッシベーション膜の近傍に、高抵抗の低濃度不純物領
域としてのポリシリコン素子をさらに備えることで、水
素含有量が多い半絶縁性パッシベーション膜を使用する
場合に比べて、低濃度不純物領域としてのポリシリコン
素子の特性変動を緩和できる。この場合において、遮蔽
物が、内部で電位分布を有し得、且つ両側に隣接して互
いに異なる電位の遮蔽電極に共に接続されるので、遮蔽
物により、基板内の電位勾配に合致した静電シールドを
行うことができる。
パッシベーション膜の近傍に、高抵抗の低濃度不純物領
域としてのポリシリコン素子をさらに備えることで、水
素含有量が多い半絶縁性パッシベーション膜を使用する
場合に比べて、低濃度不純物領域としてのポリシリコン
素子の特性変動を緩和できる。この場合において、遮蔽
物が、内部で電位分布を有し得、且つ両側に隣接して互
いに異なる電位の遮蔽電極に共に接続されるので、遮蔽
物により、基板内の電位勾配に合致した静電シールドを
行うことができる。
【０２１９】請求項１３に記載の発明によると、遮蔽物
が、高抵抗ポリシリコンを用いて形成されているので、
複雑な製造プロセスを実施することなく遮蔽物を容易に
形成できる。
が、高抵抗ポリシリコンを用いて形成されているので、
複雑な製造プロセスを実施することなく遮蔽物を容易に
形成できる。
【０２２０】請求項１４に記載の発明によると、遮蔽物
が、逆バイアスされたダイオードを用いて形成されるの
で、複雑な製造プロセスを実施することなく遮蔽物を容
易に形成できる。
が、逆バイアスされたダイオードを用いて形成されるの
で、複雑な製造プロセスを実施することなく遮蔽物を容
易に形成できる。
【０２２１】請求項１５に記載の発明によると、基板表
面の所定の領域に形成された低濃度第１導電型不純物基
板表面と、基板表面で低濃度第１導電型不純物基板表面
に隣接して形成された高濃度第２導電型不純物領域と、
低濃度第１導電型不純物基板表面及び高濃度第２導電型
不純物領域の上面に形成された絶縁膜と、低濃度第１導
電型不純物基板表面の少なくとも一部の領域から高濃度
第２導電型不純物領域との接合部分までの領域上におい
て絶縁膜の上面に形成された遮蔽物と、遮蔽物の一部の
上面に形成される高電位領域と、高電位領域の下方の基
板表面において、低濃度第１導電型不純物基板表面と高
濃度第２導電型不純物領域との接合部分から基板表面方
向に離間して電気的に分離して形成された高濃度第２導
電型の単数または複数のスリット領域とを備えているの
で、スリット領域での電界緩和により、絶縁膜上の高電
位部の影響を受けて基板表面の接合が容易に降伏するの
を防止できる。
面の所定の領域に形成された低濃度第１導電型不純物基
板表面と、基板表面で低濃度第１導電型不純物基板表面
に隣接して形成された高濃度第２導電型不純物領域と、
低濃度第１導電型不純物基板表面及び高濃度第２導電型
不純物領域の上面に形成された絶縁膜と、低濃度第１導
電型不純物基板表面の少なくとも一部の領域から高濃度
第２導電型不純物領域との接合部分までの領域上におい
て絶縁膜の上面に形成された遮蔽物と、遮蔽物の一部の
上面に形成される高電位領域と、高電位領域の下方の基
板表面において、低濃度第１導電型不純物基板表面と高
濃度第２導電型不純物領域との接合部分から基板表面方
向に離間して電気的に分離して形成された高濃度第２導
電型の単数または複数のスリット領域とを備えているの
で、スリット領域での電界緩和により、絶縁膜上の高電
位部の影響を受けて基板表面の接合が容易に降伏するの
を防止できる。
【０２２２】請求項１６に記載の発明によると、基板表
面に、基板表面方向に沿って電位勾配が生じ得るよう
に、当該基板表面方向に沿って間欠的に形成された複数
の高濃度第２導電型不純物領域と、電位勾配の方向に配
置された多段接続ツェナーダイオードとをさらに備え、
単数または複数のスリット領域が、高濃度第２導電型不
純物領域に対して電気的に分離され、当該高濃度第２導
電型不純物領域の一部に平行に配置され、且つ多段接続
ツェナーダイオードの下方に限定して配置されているの
で、スリット領域により、高濃度第２導電型不純物領域
での局所的な電界集中を容易に防止できる。
面に、基板表面方向に沿って電位勾配が生じ得るよう
に、当該基板表面方向に沿って間欠的に形成された複数
の高濃度第２導電型不純物領域と、電位勾配の方向に配
置された多段接続ツェナーダイオードとをさらに備え、
単数または複数のスリット領域が、高濃度第２導電型不
純物領域に対して電気的に分離され、当該高濃度第２導
電型不純物領域の一部に平行に配置され、且つ多段接続
ツェナーダイオードの下方に限定して配置されているの
で、スリット領域により、高濃度第２導電型不純物領域
での局所的な電界集中を容易に防止できる。
【０２２３】請求項１７に記載の発明によると、各高濃
度第２導電型不純物領域が、所定の半導体素子の基板表
面方向における周囲に略環状に配置されたガードリング
であって、単数または複数のスリット領域が、ガードリ
ングの外周部に配置されるので、最外周のガードリング
への電界集中をスリット領域により容易に抑制すること
ができる。
度第２導電型不純物領域が、所定の半導体素子の基板表
面方向における周囲に略環状に配置されたガードリング
であって、単数または複数のスリット領域が、ガードリ
ングの外周部に配置されるので、最外周のガードリング
への電界集中をスリット領域により容易に抑制すること
ができる。
【０２２４】請求項１８に記載の発明によると、基板表
面の所定の領域に形成された低濃度第１導電型不純物基
板表面と、基板表面の一部に形成された所定の半導体素
子と、所定の半導体素子を中心として基板表面方向に沿
って電位勾配が生じ得るように、当該基板表面方向に沿
って間欠的に形成された複数の高濃度第２導電型不純物
領域としての略環状のガードリングと、低濃度第１導電
型不純物基板表面及びガードリングの上面に形成された
絶縁膜と、低濃度第１導電型不純物基板表面の少なくと
も一部の領域から高濃度第２導電型不純物領域との接合
部分までの領域上において絶縁膜の上面に形成された遮
蔽物と、遮蔽物の一部の上面において最外周に配置され
るガードリングよりも外周側に形成される高電位領域と
を備え、絶縁膜の厚みをＴとした場合に、最外周に配置
されるガードリングの最外周位置の電位とその上部の高
電位領域の電位との電位差がＶｘ（＝７２．３×Ｔ＋７
７．６）以下となるように、最外周に配置されるガード
リングの最外周位置が設定されるので、半導体装置の上
面にモールドを形成する場合に、そのモールドの内部で
分極が発生しても、容易に所定の耐圧を保持することが
できる。
面の所定の領域に形成された低濃度第１導電型不純物基
板表面と、基板表面の一部に形成された所定の半導体素
子と、所定の半導体素子を中心として基板表面方向に沿
って電位勾配が生じ得るように、当該基板表面方向に沿
って間欠的に形成された複数の高濃度第２導電型不純物
領域としての略環状のガードリングと、低濃度第１導電
型不純物基板表面及びガードリングの上面に形成された
絶縁膜と、低濃度第１導電型不純物基板表面の少なくと
も一部の領域から高濃度第２導電型不純物領域との接合
部分までの領域上において絶縁膜の上面に形成された遮
蔽物と、遮蔽物の一部の上面において最外周に配置され
るガードリングよりも外周側に形成される高電位領域と
を備え、絶縁膜の厚みをＴとした場合に、最外周に配置
されるガードリングの最外周位置の電位とその上部の高
電位領域の電位との電位差がＶｘ（＝７２．３×Ｔ＋７
７．６）以下となるように、最外周に配置されるガード
リングの最外周位置が設定されるので、半導体装置の上
面にモールドを形成する場合に、そのモールドの内部で
分極が発生しても、容易に所定の耐圧を保持することが
できる。
【０２２５】請求項１９に記載の発明によると、最外周
に配置されるガードリングの最外周位置の上部にある高
電位領域の電位がＶｘ以下となるように、最外周に配置
されるガードリングの最外周位置が設定されるので、半
導体装置の上面にモールドを形成する場合に、そのモー
ルドの内部で分極が発生しても、通常の動作内での半導
体素子の熱暴走による破壊を容易に防止できる。
に配置されるガードリングの最外周位置の上部にある高
電位領域の電位がＶｘ以下となるように、最外周に配置
されるガードリングの最外周位置が設定されるので、半
導体装置の上面にモールドを形成する場合に、そのモー
ルドの内部で分極が発生しても、通常の動作内での半導
体素子の熱暴走による破壊を容易に防止できる。
【０２２６】請求項２１に記載の発明によると、第１導
電型の基板表面に形成された第１の高濃度第２導電型不
純物領域を有する半導体素子領域と、半導体素子領域か
ら基板表面の方向に離間され形成された第１の高濃度第
１導電型不純物領域及び当該第１の高濃度第１導電型不
純物領域に接続された電極と、第１の高濃度第２導電型
不純物領域と第１の高濃度第１導電型不純物領域との間
の基板表面に形成された耐圧保持用の１つまたは複数の
第２の高濃度第２導電型不純物領域と、各第２の高濃度
第２導電型不純物領域の少なくとも１つに接続される複
数の遮蔽電極と、第１の高濃度第２導電型不純物領域と
第１の高濃度第１導電型不純物領域とに挟まれた領域を
含み、且つ基板表面における第１の高濃度第２導電型不
純物領域及び第２の高濃度第２導電型不純物領域のそれ
ぞれの境界領域に被さる領域を含んで形成され、基板表
面、第１の高濃度第２導電型不純物領域及び第１の高濃
度第１導電型不純物領域に対して、所定の絶縁膜を介し
て形成されるとともに、少なくとも一部が遮蔽電極に接
続される導電性の１つまたは複数の遮蔽物とを備えてい
るので、半導体基板表面方向に沿って電位分布が生じモ
ールド内に分極が発生しても各遮蔽物によってモールド
内の分極の基板内への影響を防止でき、これにより耐圧
劣化等の悪影響を防止できる。
電型の基板表面に形成された第１の高濃度第２導電型不
純物領域を有する半導体素子領域と、半導体素子領域か
ら基板表面の方向に離間され形成された第１の高濃度第
１導電型不純物領域及び当該第１の高濃度第１導電型不
純物領域に接続された電極と、第１の高濃度第２導電型
不純物領域と第１の高濃度第１導電型不純物領域との間
の基板表面に形成された耐圧保持用の１つまたは複数の
第２の高濃度第２導電型不純物領域と、各第２の高濃度
第２導電型不純物領域の少なくとも１つに接続される複
数の遮蔽電極と、第１の高濃度第２導電型不純物領域と
第１の高濃度第１導電型不純物領域とに挟まれた領域を
含み、且つ基板表面における第１の高濃度第２導電型不
純物領域及び第２の高濃度第２導電型不純物領域のそれ
ぞれの境界領域に被さる領域を含んで形成され、基板表
面、第１の高濃度第２導電型不純物領域及び第１の高濃
度第１導電型不純物領域に対して、所定の絶縁膜を介し
て形成されるとともに、少なくとも一部が遮蔽電極に接
続される導電性の１つまたは複数の遮蔽物とを備えてい
るので、半導体基板表面方向に沿って電位分布が生じモ
ールド内に分極が発生しても各遮蔽物によってモールド
内の分極の基板内への影響を防止でき、これにより耐圧
劣化等の悪影響を防止できる。
【図１】 本発明の実施の形態１の電力用半導体装置を
示す平面図である。
示す平面図である。
【図２】 本発明の実施の形態１の電力用半導体装置を
示す断面図である。
示す断面図である。
【図３】 本発明の実施の形態２の電力用半導体装置を
示す平面図である。
示す平面図である。
【図４】 本発明の実施の形態２の電力用半導体装置を
示す断面図である。
示す断面図である。
【図５】 本発明の実施の形態３の電力用半導体装置を
示す平面図である。
示す平面図である。
【図６】 本発明の実施の形態３の電力用半導体装置を
示す断面図である。
示す断面図である。
【図７】 本発明の実施の形態４の電力用半導体装置を
示す平面図である。
示す平面図である。
【図８】 本発明の実施の形態４の電力用半導体装置を
示す一部拡大平面図である。
示す一部拡大平面図である。
【図９】 本発明の実施の形態４の電力用半導体装置を
示す断面図である。
示す断面図である。
【図１０】 本発明の実施の形態５の電力用半導体装置
を示す平面図である。
を示す平面図である。
【図１１】 本発明の実施の形態５の電力用半導体装置
を示す一部拡大平面図である。
を示す一部拡大平面図である。
【図１２】 本発明の実施の形態５の電力用半導体装置
を示す断面図である。
を示す断面図である。
【図１３】 本発明の実施の形態６の電力用半導体装置
を示す平面図である。
を示す平面図である。
【図１４】 本発明の実施の形態６の電力用半導体装置
を示す一部拡大平面図である。
を示す一部拡大平面図である。
【図１５】 本発明の実施の形態６の電力用半導体装置
を示す断面図である。
を示す断面図である。
【図１６】 本発明の実施の形態７の電力用半導体装置
を示す平面図である。
を示す平面図である。
【図１７】 本発明の実施の形態７の電力用半導体装置
を示す一部拡大平面図である。
を示す一部拡大平面図である。
【図１８】 図１６のＣ−Ｃ断面図である。
【図１９】 図１６のＤ−Ｄ断面図である。
【図２０】 図１７のＥ−Ｅ断面図である。
【図２１】 図１７のＦ−Ｆ断面図である。
【図２２】 本発明の実施の形態８の電力用半導体装置
を示す平面図である。
を示す平面図である。
【図２３】 本発明の実施の形態８の電力用半導体装置
を示す一部拡大平面図である。
を示す一部拡大平面図である。
【図２４】 図２３のＧ−Ｇ断面図である。
【図２５】 図２３のＨ−Ｈ断面図である。
【図２６】 本発明の実施の形態９の電力用半導体装置
を示す平面図である。
を示す平面図である。
【図２７】 本発明の実施の形態９の電力用半導体装置
を示す断面図である。
を示す断面図である。
【図２８】 本発明の実施の形態１０の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図２９】 本発明の実施の形態１０の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図３０】 本発明の実施の形態１０の電力用半導体装
置を示す一部拡大断面図である。
置を示す一部拡大断面図である。
【図３１】 本発明の実施の形態１１の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図３２】 本発明の実施の形態１１の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図３３】 本発明の実施の形態１２の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図３４】 本発明の実施の形態１２の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図３５】 本発明の実施の形態１３の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図３６】 本発明の実施の形態１３の電力用半導体装
置を示す一部拡大平面図である。
置を示す一部拡大平面図である。
【図３７】 本発明の実施の形態１３の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図３８】 本発明の実施の形態１４の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図３９】 本発明の実施の形態１４の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図４０】 本発明の実施の形態１５の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図４１】 本発明の実施の形態１５の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図４２】 本発明の実施の形態１６の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図４３】 図４２のＩ−Ｉ断面図である。
【図４４】 図４２のＪ−Ｊ断面図である。
【図４５】 本発明の実施の形態１７の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図４６】 本発明の実施の形態１７の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図４７】 本発明の実施の形態１８の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図４８】 本発明の実施の形態１８の電力用半導体装
置を示す断面図である。
置を示す断面図である。
【図４９】 本発明の実施の形態１９の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図５０】 本発明の実施の形態１９の電力用半導体装
置を示す一部拡大平面図である。
置を示す一部拡大平面図である。
【図５１】 図４９のＫ−Ｋ断面平面図である。
【図５２】 図４９のＬ−Ｌ断面図である。
【図５３】 本発明の実施の形態２０の電力用半導体装
置を示す平面図である。
置を示す平面図である。
【図５４】 図５３のＭ−Ｍ断面図である。
【図５５】 図５３のＭ−Ｍ断面図である。
【図５６】 図５３のＮ−Ｎ断面図である。
【図５７】 パッシベーション膜上のモールド内に強い
分極が起こった場合の電力用半導体装置の保持耐圧と最
外周のガードリングの外周上部点でのポリシリコンツェ
ナーダイオードの電位を示す図である。
分極が起こった場合の電力用半導体装置の保持耐圧と最
外周のガードリングの外周上部点でのポリシリコンツェ
ナーダイオードの電位を示す図である。
【図５８】 フィールド酸化膜の厚さを変化させた場合
の素子の降伏電圧を示す図である。
の素子の降伏電圧を示す図である。
【図５９】 従来技術１の電力用半導体装置を示す断面
図である。
図である。
【図６０】 従来技術２の電力用半導体装置を示す断面
図である。
図である。
【図６１】 従来技術１においてチップの上面がトラン
スファーモールドにより封止された状態を示す断面図で
ある。
スファーモールドにより封止された状態を示す断面図で
ある。
【図６２】 従来技術４の電力用半導体装置の平面図で
ある。
ある。
【図６３】 従来技術４の電力用半導体装置を示す一部
拡大平面図である。
拡大平面図である。
【図６４】 図６２のＡ−Ａ断面図である。
【図６５】 図６２のＢ−Ｂ断面図である。
３ 基板（ドリフト層）、５ エミッタ、６ ゲート酸
化膜、７ ポリシリコンゲート電極、８ 層間絶縁膜、
９ エミッタ電極、１０ 分離ウェル、１１フィールド
酸化膜、１２ ポリシリコンゲート電極、１３ ゲート
電極、１４ａ〜１４ｄ ガードリング、１５ａ〜１５ｄ
遮蔽用アルミニウム電極、１６ チャネルストッパ、
１７ ポリシリコンプレート、１８ チャネルストッパ
接地電極、１９ パッシベーション膜、２０ フィール
ドプレート、２１ トランスファーモールド、２３，２
３ａ〜２３ｃ，２３ｏ〜２３ｚ，２３ａａ〜２３ａｇ，
２３ａｍ〜２３ａｚ，２３ｂａ〜２３ｂｄ，２３ｂｏ，
２３ｂｒ〜２３ｂｕ，２３ｂｗ〜２３ｂｚ，２３ｃａ〜
２３ｃｋ 低濃度第１導電型不純物基板表面、２４，２
４ａ，２４ｂ 高濃度第２導電型不純物領域、２５，２
５ａ〜２５ｎ ポリシリコン遮蔽物、２６，２６ａ，２
６ｂ 遮蔽アルミニウム電極、２７，２７ａ〜２７ｄ
ポリシリコンツェナーダイオード、２８ 高絶縁パッシ
ベーション膜、２９ 低濃度ポリシリコン素子、３０ａ
アルミニウム電極、３１，３１ａ〜３１ｃ スリット
領域、３３ａ，３３ｂ 高電位ポリシリコン電極、３３
ｂ高電位ポリシリコン電極、３４ ポリシリコン素子。
化膜、７ ポリシリコンゲート電極、８ 層間絶縁膜、
９ エミッタ電極、１０ 分離ウェル、１１フィールド
酸化膜、１２ ポリシリコンゲート電極、１３ ゲート
電極、１４ａ〜１４ｄ ガードリング、１５ａ〜１５ｄ
遮蔽用アルミニウム電極、１６ チャネルストッパ、
１７ ポリシリコンプレート、１８ チャネルストッパ
接地電極、１９ パッシベーション膜、２０ フィール
ドプレート、２１ トランスファーモールド、２３，２
３ａ〜２３ｃ，２３ｏ〜２３ｚ，２３ａａ〜２３ａｇ，
２３ａｍ〜２３ａｚ，２３ｂａ〜２３ｂｄ，２３ｂｏ，
２３ｂｒ〜２３ｂｕ，２３ｂｗ〜２３ｂｚ，２３ｃａ〜
２３ｃｋ 低濃度第１導電型不純物基板表面、２４，２
４ａ，２４ｂ 高濃度第２導電型不純物領域、２５，２
５ａ〜２５ｎ ポリシリコン遮蔽物、２６，２６ａ，２
６ｂ 遮蔽アルミニウム電極、２７，２７ａ〜２７ｄ
ポリシリコンツェナーダイオード、２８ 高絶縁パッシ
ベーション膜、２９ 低濃度ポリシリコン素子、３０ａ
アルミニウム電極、３１，３１ａ〜３１ｃ スリット
領域、３３ａ，３３ｂ 高電位ポリシリコン電極、３３
ｂ高電位ポリシリコン電極、３４ ポリシリコン素子。
Claims (21)
- 【請求項１】 基板表面の所定の領域に形成された低濃
度第１導電型不純物基板表面と、 前記基板表面で前記低濃度第１導電型不純物基板表面に
隣接して形成された高濃度第２導電型不純物領域と、 前記低濃度第１導電型不純物基板表面に対して絶縁され
るよう前記基板表面の上方に形成された導電体と、 前記低濃度第１導電型不純物基板表面の上方で、前記導
電体が形成されていない領域の少なくとも一部を含み、
且つ、前記低濃度第１導電型不純物基板表面と前記高濃
度第２導電型不純物領域との境界領域に被さる領域を含
んで形成され、前記低濃度第１導電型不純物基板表面及
び前記高濃度第２導電型不純物領域に対して所定の絶縁
膜を介在させて形成されるとともに、少なくとも一部が
前記導電体に接続される導電性の遮蔽物とを備える電力
用半導体装置。 - 【請求項２】 請求項１に記載の電力用半導体装置であ
って、 前記遮蔽物の近傍に当該遮蔽物から離間されて配置さ
れ、当該遮蔽物と電気的に絶縁された導電素子が設けら
れ、 前記導電素子の近傍において高濃度第２導電型不純物領
域と前記低濃度第１導電型不純物基板表面とが隣接する
境界領域から、前記遮蔽物にかけて、前記遮蔽物に接続
されるとともに前記導電素子から絶縁されて形成される
他の遮蔽物をさらに備える電力用半導体装置。 - 【請求項３】 第１導電型の基板表面に形成された第１
の高濃度第２導電型不純物領域を有する半導体素子領域
と、 前記半導体素子領域から基板表面の方向に離間され形成
された第１の高濃度第１導電型不純物領域及び当該第１
の高濃度第１導電型不純物領域に接続された電極と、 前記第１の高濃度第２導電型不純物領域と前記第１の高
濃度第１導電型不純物領域との間の前記基板表面に形成
された耐圧保持用の１つまたは複数の第２の高濃度第２
導電型不純物領域と、 前記各第２の高濃度第２導電型不純物領域の少なくとも
１つに接続される遮蔽電極と、 前記半導体素子領域に最も近接した前記第２の高濃度第
２導電型不純物領域と前記第１の高濃度第２導電型不純
物領域とに挟まれた領域、前記第２の高濃度第２導電型
不純物領域同士によって挟まれた領域、及び前記第１の
高濃度第１導電型不純物領域に最も接近した前記第２の
高濃度第２導電型不純物領域と前記第１の高濃度第１導
電型不純物領域に挟まれた領域の少なくともいずれかを
含み、且つ、前記基板表面における前記第１及び／また
は第２の高濃度第２導電型不純物領域及び前記第１の高
濃度第１導電型不純物領域の前記挟まれた領域に接する
とともにそれぞれの境界領域に被さる領域を含んで形成
され、前記基板表面、前記第１の高濃度第２導電型不純
物領域、前記第２の高濃度第２導電型不純物領域及び／
または前記第１の高濃度第１導電型不純物領域に対して
所定の絶縁膜を介在させて形成されるとともに前記遮蔽
電極に接続される導電性の１つまたは複数の遮蔽物とを
備える電力用半導体装置。 - 【請求項４】 請求項３に記載の電力用半導体装置であ
って、 前記各遮蔽物の少なくとも一部の一端が、当該一端側に
隣接する前記各遮蔽電極に接続される電力用半導体装
置。 - 【請求項５】 請求項３に記載の電力用半導体装置であ
って、 前記各遮蔽物の少なくとも一部が、当該遮蔽物の両側に
隣接する前記各遮蔽電極のうちの高電位側の遮蔽電極に
それぞれ接続される電力用半導体装置。 - 【請求項６】 請求項３に記載の電力用半導体装置であ
って、 前記各遮蔽物の少なくとも一部が、当該遮蔽物の両側に
隣接する前記各遮蔽電極のうちの低電位側の遮蔽電極に
それぞれ接続される電力用半導体装置。 - 【請求項７】 請求項３に記載の電力用半導体装置であ
って、 前記遮蔽物に対して電気的に絶縁された所定の半導体部
材と、 前記各遮蔽物に接続されて、前記半導体部材と前記各遮
蔽物との間を覆うよう形成された複数の導電部材をさら
に備える電力用半導体装置。 - 【請求項８】 請求項３に記載の電力用半導体装置であ
って、 少なくとも一部の前記遮蔽物が、前記半導体素子領域の
一部の端子に接続された電力用半導体装置。 - 【請求項９】 請求項１に記載の電力用半導体装置であ
って、 少なくとも前記遮蔽物の上面に形成された表面保護用の
高絶縁パッシベーション膜をさらに備える電力用半導体
装置。 - 【請求項１０】 請求項９に記載の電力用半導体装置で
あって、 前記高絶縁パッシベーション膜の近傍に、高抵抗の低濃
度不純物領域としてのポリシリコン素子をさらに備える
電力用半導体装置。 - 【請求項１１】 請求項９または請求項１０に記載の電
力用半導体装置であって、 前記遮蔽物が、内部で電位分布を有し得、且つ互いに離
間した複数の位置において、互いに異なる電位の電極に
それぞれ接続されることを特徴とする電力用半導体装
置。 - 【請求項１２】 請求項３に記載の電力用半導体装置で
あって、 少なくとも前記遮蔽物の上面に形成された表面保護用の
高絶縁パッシベーション膜と、 前記高絶縁パッシベーション膜の近傍に、高抵抗の低濃
度不純物領域としてのポリシリコン素子とをさらに備
え、 前記遮蔽物が、内部で電位分布を有し得、且つ両側に隣
接して互いに異なる電位の遮蔽電極に共に接続されるこ
とを特徴とする電力用半導体装置。 - 【請求項１３】 請求項１１または請求項１２に記載の
電力用半導体装置であって、 前記遮蔽物が、高抵抗ポリシリコンを用いて形成された
ことを特徴とする電力用半導体装置。 - 【請求項１４】 請求項１１または請求項１２に記載の
電力用半導体装置であって、 前記遮蔽物が、少なくとも１つの逆バイアスされたダイ
オードを含んで形成されたことを特徴とする電力用半導
体装置。 - 【請求項１５】 基板表面の所定の領域に形成された低
濃度第１導電型不純物基板表面と、 前記基板表面で前記低濃度第１導電型不純物基板表面に
隣接して形成された高濃度第２導電型不純物領域と、 前記低濃度第１導電型不純物基板表面及び前記高濃度第
２導電型不純物領域の上面に形成された絶縁膜と、 前記低濃度第１導電型不純物基板表面の少なくとも一部
の領域から前記高濃度第２導電型不純物領域との接合部
分までの領域上において前記絶縁膜の上面に形成された
遮蔽物と、 前記遮蔽物の一部の上面に形成される高電位領域と、 前記高電位領域の下方の前記基板表面において、前記低
濃度第１導電型不純物基板表面と前記高濃度第２導電型
不純物領域との接合部分から基板表面方向に離間して電
気的に分離して形成された高濃度第２導電型の単数また
は複数のスリット領域とを備える電力用半導体装置。 - 【請求項１６】 請求項１５に記載の電力用半導体装置
であって、 前記基板表面に、基板表面方向に沿って電位勾配が生じ
得るように、当該基板表面方向に沿って間欠的に形成さ
れた複数の高濃度第２導電型不純物領域と、 前記電位勾配の方向に配置された多段接続ツェナーダイ
オードとをさらに備え、 前記単数または複数のスリット領域が、前記高濃度第２
導電型不純物領域に対して電気的に分離され、当該高濃
度第２導電型不純物領域の一部に平行に配置され、且つ
前記多段接続ツェナーダイオードの下方に限定して配置
されたことを特徴とする電力用半導体装置。 - 【請求項１７】 請求項１６に記載の電力用半導体装置
であって、 前記各高濃度第２導電型不純物領域が、所定の半導体素
子の基板表面方向における周囲に略環状に配置されたガ
ードリングであって、 前記単数または複数のスリット領域が、前記ガードリン
グの最外周部に配置されることを特徴とする電力用半導
体装置。 - 【請求項１８】 基板表面の所定の領域に形成された低
濃度第１導電型不純物基板表面と、 前記基板表面の一部に形成された所定の半導体素子と、 前記所定の半導体素子を中心として基板表面方向に沿っ
て電位勾配が生じ得るように、当該基板表面方向に沿っ
て間欠的に形成された複数の高濃度第２導電型不純物領
域としての略環状のガードリングと、 前記低濃度第１導電型不純物基板表面及び前記ガードリ
ングの上面に形成された絶縁膜と、 前記低濃度第１導電型不純物基板表面の少なくとも一部
の領域から前記高濃度第２導電型不純物領域との接合部
分までの領域上において前記絶縁膜の上面に形成された
遮蔽物と、 前記遮蔽物の一部の上面において最外周に配置される前
記ガードリングよりも外周側に形成される高電位領域と
を備え、 前記絶縁膜の厚みをＴとした場合に、最外周に配置され
る前記ガードリングの最外周位置の電位とその上部の前
記高電位領域の電位との電位差が次式のＶｘ以下となる
ように、最外周に配置される前記ガードリングの最外周
位置が設定されることを特徴とする電力用半導体装置。 Ｖｘ＝７２．３×Ｔ＋７７．６ - 【請求項１９】 請求項１８に記載の電力用半導体装置
であって、 最外周に配置される前記ガードリングの最外周位置の上
部にある前記高電位領域の電位が前記Ｖｘ以下となるよ
うに、最外周に配置される前記ガードリングの最外周位
置が設定されることを特徴とする電力用半導体装置。 - 【請求項２０】 低濃度第１導電型不純物基板を形成す
る工程と、 前記低濃度第１導電型不純物基板の表面で、高濃度第２
導電型不純物領域を形成する工程と、 前記低濃度第１導電型不純物基板の表面及び前記高濃度
第２導電型不純物領域の上面に絶縁膜を形成する工程
と、 前記絶縁膜の上面であって、前記低濃度第１導電型不純
物基板表面の上方に位置し、前記導電体が形成されてい
ない領域の少なくとも一部を含み、且つ、前記低濃度第
１導電型不純物基板表面と前記高濃度第２導電型不純物
領域との境界領域に被さる領域を含んで、導電性の遮蔽
物を形成する工程と、 前記遮蔽物の少なくとも一部が接続される導電体を形成
する工程とを備える電力用半導体装置の製造方法。 - 【請求項２１】 第１導電型の基板表面に形成された第
１の高濃度第２導電型不純物領域を有する半導体素子領
域と、 前記半導体素子領域から基板表面の方向に離間され形成
された第１の高濃度第１導電型不純物領域及び当該第１
の高濃度第１導電型不純物領域に接続された電極と、 前記第１の高濃度第２導電型不純物領域と前記第１の高
濃度第１導電型不純物領域との間の前記基板表面に形成
された耐圧保持用の１つまたは複数の第２の高濃度第２
導電型不純物領域と、 前記各第２の高濃度第２導電型不純物領域の少なくとも
１つに接続される複数の遮蔽電極と、 前記第１の高濃度第２導電型不純物領域と前記第１の高
濃度第１導電型不純物領域とに挟まれた領域を含み、且
つ前記基板表面における前記第１の高濃度第２導電型不
純物領域及び前記第２の高濃度第２導電型不純物領域の
それぞれの境界領域に被さる領域を含んで形成され、前
記基板表面、前記第１の高濃度第２導電型不純物領域及
び前記第１の高濃度第１導電型不純物領域に対して、所
定の絶縁膜を介して形成されるとともに、少なくとも一
部が前記遮蔽電極に接続される導電性の１つまたは複数
の遮蔽物とを備える電力用半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152090A JP2003347547A (ja) | 2002-05-27 | 2002-05-27 | 電力用半導体装置及びその製造方法 |
| US10/300,812 US6888206B2 (en) | 2002-05-27 | 2002-11-21 | Power semiconductor device and method of manufacturing the same |
| DE10362232A DE10362232B8 (de) | 2002-05-27 | 2003-01-23 | Leistungshalbleitervorrichtung |
| DE10302628A DE10302628B4 (de) | 2002-05-27 | 2003-01-23 | Leistungshalbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152090A JP2003347547A (ja) | 2002-05-27 | 2002-05-27 | 電力用半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347547A true JP2003347547A (ja) | 2003-12-05 |
Family
ID=29545392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152090A Pending JP2003347547A (ja) | 2002-05-27 | 2002-05-27 | 電力用半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6888206B2 (ja) |
| JP (1) | JP2003347547A (ja) |
| DE (2) | DE10302628B4 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016482A (ja) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009038356A (ja) * | 2007-07-12 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009088159A (ja) * | 2007-09-28 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR101279216B1 (ko) | 2011-08-17 | 2013-06-26 | 주식회사 케이이씨 | 반도체 장치의 제조 방법 |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| JP2013172087A (ja) * | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体装置 |
| JP2013201451A (ja) * | 2013-06-03 | 2013-10-03 | Renesas Electronics Corp | 半導体装置 |
| JP2015070184A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置 |
| WO2018163872A1 (ja) * | 2017-03-09 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2373634B (en) * | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
| US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| JP5036327B2 (ja) * | 2007-01-23 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5286706B2 (ja) * | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
| JP5195186B2 (ja) * | 2008-09-05 | 2013-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8476732B2 (en) * | 2008-12-10 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP5376365B2 (ja) * | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
| JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
| DE102010024257B4 (de) * | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| DE112012004043B4 (de) * | 2011-09-28 | 2018-03-22 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
| JP5637154B2 (ja) * | 2012-02-22 | 2014-12-10 | トヨタ自動車株式会社 | 半導体装置 |
| CN104170090B (zh) | 2012-03-22 | 2017-02-22 | 丰田自动车株式会社 | 半导体装置 |
| DE112013004981B4 (de) * | 2012-10-11 | 2024-05-29 | Mitsubishi Electric Corporation | Halbleiterbauteil und Verfahren zu dessen Herstellung |
| JP6089733B2 (ja) * | 2013-01-30 | 2017-03-08 | 富士電機株式会社 | 半導体装置 |
| US8836090B1 (en) * | 2013-03-01 | 2014-09-16 | Ixys Corporation | Fast recovery switching diode with carrier storage area |
| US20160013266A1 (en) * | 2013-03-27 | 2016-01-14 | Toyota Jidosha Kabushiki Kaisha | Vertical semiconductor device |
| CN104332494B (zh) * | 2013-07-22 | 2018-09-21 | 无锡华润上华科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
| US10424635B2 (en) * | 2016-04-06 | 2019-09-24 | Littelfuse, Inc. | High voltage semiconductor device with guard rings and method associated therewith |
| DE102016207117A1 (de) * | 2016-04-27 | 2017-11-02 | Robert Bosch Gmbh | Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements |
| JP6649198B2 (ja) * | 2016-07-14 | 2020-02-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| DE102016120301A1 (de) * | 2016-10-25 | 2018-04-26 | Infineon Technologies Ag | Leistungshalbleitervorrichtungs-Abschlussstruktur |
| CN108511516A (zh) * | 2018-06-04 | 2018-09-07 | 中山汉臣电子科技有限公司 | 一种具有新型终端结构的功率半导体器件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211272A (ja) | 1985-07-09 | 1987-01-20 | Toshiba Corp | 高耐圧プレ−ナ型半導体装置 |
| DE4024728B4 (de) * | 1989-08-03 | 2004-09-30 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleitereinrichtung und Verfahren zu ihrer Herstellung |
| JP3275536B2 (ja) | 1994-05-31 | 2002-04-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5629552A (en) * | 1995-01-17 | 1997-05-13 | Ixys Corporation | Stable high voltage semiconductor device structure |
| JPH08306911A (ja) | 1995-04-28 | 1996-11-22 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP3331846B2 (ja) | 1995-12-28 | 2002-10-07 | 株式会社日立製作所 | 半導体装置 |
| KR0175277B1 (ko) * | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
| JP3191747B2 (ja) | 1997-11-13 | 2001-07-23 | 富士電機株式会社 | Ｍｏｓ型半導体素子 |
| JP3850146B2 (ja) | 1998-07-07 | 2006-11-29 | 三菱電機株式会社 | 分離構造とその分離構造を備える半導体装置 |
| JP2000269520A (ja) | 1999-03-15 | 2000-09-29 | Toshiba Corp | 高耐圧型半導体装置 |
| JP4797225B2 (ja) | 1999-05-27 | 2011-10-19 | 富士電機株式会社 | 半導体装置 |
| JP3776666B2 (ja) | 2000-02-25 | 2006-05-17 | 沖電気工業株式会社 | 半導体装置 |
-
2002
- 2002-05-27 JP JP2002152090A patent/JP2003347547A/ja active Pending
- 2002-11-21 US US10/300,812 patent/US6888206B2/en not_active Expired - Lifetime
-
2003
- 2003-01-23 DE DE10302628A patent/DE10302628B4/de not_active Expired - Fee Related
- 2003-01-23 DE DE10362232A patent/DE10362232B8/de not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8546223B2 (en) | 2007-07-03 | 2013-10-01 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| JP2009016482A (ja) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009038356A (ja) * | 2007-07-12 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009088159A (ja) * | 2007-09-28 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| US8779504B2 (en) | 2007-09-28 | 2014-07-15 | Fuji Electric Co., Ltd. | Semiconductor device |
| KR101279216B1 (ko) | 2011-08-17 | 2013-06-26 | 주식회사 케이이씨 | 반도체 장치의 제조 방법 |
| JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| JP2013172087A (ja) * | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体装置 |
| JP2013201451A (ja) * | 2013-06-03 | 2013-10-03 | Renesas Electronics Corp | 半導体装置 |
| JP2015070184A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置 |
| WO2018163872A1 (ja) * | 2017-03-09 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
| US10879348B2 (en) | 2017-03-09 | 2020-12-29 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US6888206B2 (en) | 2005-05-03 |
| US20030218220A1 (en) | 2003-11-27 |
| DE10362232B4 (de) | 2011-06-30 |
| DE10362232B8 (de) | 2011-11-10 |
| DE10302628A1 (de) | 2003-12-18 |
| DE10302628B4 (de) | 2012-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003347547A (ja) | 電力用半導体装置及びその製造方法 | |
| US11107912B2 (en) | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same | |
| CN100502002C (zh) | 半导体装置及其制造方法 | |
| US9312332B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5477681B2 (ja) | 半導体装置 | |
| JP4156717B2 (ja) | 半導体装置 | |
| EP0738011B1 (en) | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor | |
| JP2982785B2 (ja) | デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ | |
| KR100852302B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4797225B2 (ja) | 半導体装置 | |
| US9893055B2 (en) | Semiconductor device including an insulated gate bipolar transistor and a circuit configured to control the insulated gate bipolar transistor provided on the same semiconductor substrate | |
| WO2015040662A1 (ja) | 半導体装置 | |
| US20020153564A1 (en) | Semiconductor device | |
| US8022479B2 (en) | Semiconductor apparatus | |
| CN109524452B (zh) | 半导体器件 | |
| CN112713124A (zh) | 半导体装置 | |
| US9202907B2 (en) | Protection diode | |
| JP2014204067A (ja) | 半導体装置およびその製造方法 | |
| US20050067632A1 (en) | Semiconductor device | |
| JP4682533B2 (ja) | 半導体装置 | |
| US20230418319A1 (en) | Semiconductor transistors having minimum gate-to-source voltage clamp circuits | |
| JPH10256542A (ja) | 半導体装置 | |
| KR20070058165A (ko) | 반도체 장치의 정전 방전 보호 소자 | |
| TW202336978A (zh) | 半導體結構 | |
| JP2021114529A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |