DE10128757B4 - Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung - Google Patents

Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung Download PDF

Info

Publication number
DE10128757B4
DE10128757B4 DE10128757A DE10128757A DE10128757B4 DE 10128757 B4 DE10128757 B4 DE 10128757B4 DE 10128757 A DE10128757 A DE 10128757A DE 10128757 A DE10128757 A DE 10128757A DE 10128757 B4 DE10128757 B4 DE 10128757B4
Authority
DE
Germany
Prior art keywords
circuit
signal path
signal
replicas
digital circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10128757A
Other languages
English (en)
Other versions
DE10128757A1 (de
Inventor
Jörg Dr. Berthold
Henning Lorch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10128757A priority Critical patent/DE10128757B4/de
Priority to US10/171,121 priority patent/US7110932B2/en
Publication of DE10128757A1 publication Critical patent/DE10128757A1/de
Application granted granted Critical
Publication of DE10128757B4 publication Critical patent/DE10128757B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078Fixed delay
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078Fixed delay
    • H03K2005/00097Avoiding variations of delay using feedback, e.g. controlled by a PLL

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Verfahren zum Ermitteln eines Maßes einer Signallaufzeit einer Digitalschaltung mittels einer der Digitalschaltung zugeordneten Hilfsschaltung (7–10), die wenigstens zwei Nachbildungen (7, 8) eines aus in Serie verschalteten Schaltungselementen (1x–6x) aufgebauten Signalpfads der Digitalschaltung aufweist, wobei die mittlere Signallaufzeit der Schaltungselemente (1x–6x) der Signalpfadnachbildungen (7, 8) in einem bekannten Verhältnis zu der mittleren Signallaufzeit der Schaltungselemente des nachgebildeten Signalpfads der Digitalschaltung steht, bei welchem Verfahren die Signalpfadnachbildungen (7, 8) und die Digitalschaltung den gleichen Betriebsbedingungen ausgesetzt werden und als Maß für die Signallaufzeit der Digitalschaltung der Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) zuzüglich eines zeitlichen Sicherheitsabstands ermittelt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Ermitteln eines Maßes einer Signallaufzeit einer Digitalschaltung, ein Verfahren zum Regeln der Betriebsspannung einer Digitalschaltung sowie eine Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung.
  • Die Leistungsfähigkeit einer Digitalschaltung wird maßgeblich von der Signallaufzeit ihrer Schaltungselemente bestimmt. Wenn die Signale in der Digitalschaltung die Schaltungselemente in einer kurzen Signallaufzeit bzw. schnell durchlaufen können, kann die Digitalschaltung mit einer höheren Frequenz und somit höheren Leistung betrieben werden. Dabei wird die Leistungsfähigkeit insbesondere von der Signallaufzeit des längsten Signalpfads, auch kritischer Pfad genannt, bestimmt. Die Anzahl der kritischen Pfade in einer Digitalschaltung reicht von einem Exemplar bis zu mehreren Tausenden, letzteres beispielsweise bei Schaltungen, die eine hohe Anzahl von Bits parallel verarbeiten und/oder viele Pipelinestufen aufweisen. Die maximale Betriebsfrequenz bei synchronen, getakteten Digitalschaltungen entspricht dann dem Kehrwert der Laufzeit des längsten Signalpfads. Aufgrund von Temperatureinflüssen, Spannungsschwankungen und Fertigungseinflüssen ist die Signallaufzeit des kritischen Signalpfads nicht genau bekannt. Üblicherweise wird ein Sicherheitsabstand eingeführt, in dem eine zulässige Höchstbetriebsfrequenz festgelegt wird, die dem Kehrwert einer Maximallaufzeit entspricht, wobei die Maximallaufzeit die Summe der Signallaufzeit des kritischen Pfads und weiteren Signallaufzeitverlängerungen ist, die sich bei den zu erwartenden Temperaturschwankungen bzw. Spannungsschwankungen bzw. Fertigungseinflüssen maximal ergeben können. So wird die Laufzeitverlängerung aufgrund des Temperatureinflusses durch den spezifizierten Temperaturbe reich bestimmt, der beispielsweise von –20°C bis +100°C reichen kann. Die Laufzeitverlängerung aufgrund der Versorgungsspannung gibt den Einfluss der sporadischen Änderung der Versorgungsspannung wieder. Wird die Versorgungsspannung variiert, ändern sich die Signallaufzeiten, wobei eine höhere Spannung zu kürzeren Signallaufzeiten führt und eine niedrigere Spannung zu längeren Laufzeiten führt.
  • Die Abhängigkeit der Signallaufzeit von der Betriebsspannung kann zum Einstellen der Maximallaufzeit verwendet werden, indem über eine geeignete Nachweisschaltung für die Digitalschaltung und die augenblickliche Temperatur die Laufzeit des kritischen Pfads bestimmt wird. Die Einflüsse durch Temperatur und Prozessschwankungen auf die Laufzeit des kritischen Pfads werden damit kompensiert. Wird beispielsweise die Schaltung bei Raumtemperatur betrieben und besitzen die Schaltungselemente der Digitalschaltung eine kurze Signallaufzeit, reicht auch eine niedrigere Versorgungsspannung aus, um die geforderte Frequenz zu erreichen. Die Schaltung weist damit einen niedrigeren Leistungsverbrauch auf, was insbesondere bei portablen Anwendungen angestrebt wird.
  • Die Druckschrift DE 39 38 459 A1 beschreibt eine Digital-Schaltung mit Signalpfaden, denen jeweils eine Signalpfadnachbildung nachgeschaltet ist. Die Signale, die die einzelnen Signalpfade durchlaufen, werden am Ende der Signalpfade invertiert und durch die entsprechenden Nachbildungen hindurch geleitet. Am Ende der Nachbildungen wird das Signal wieder invertiert, um es in der richtigen Polarität zu erhalten. Mithilfe dieser Nachbildungen sollen Impulslängenveränderungen des der Nachbildung entsprechenden Signalpfades kompensiert werden.
  • Die Druckschrift DE 692 24 270 T2 beschreibt einen Digitalspeicher mit einzelnen Speicherzellen, wobei die einzelnen Speicherzellen mit einer Vorladung versehen werden, sobald sie von einem Decoder angesprochen werden. Dabei soll das Problem gelöst werden, dass der Decoder eine gewisse Zeit benötigt, um die anzusprechende Speicherzelle auszuwählen. Dies kann dazu führen, dass der Vorladungsimpuls eintrifft, bevor der Decoder die vorzuladende Speicherzelle ausgewählt hat. Um dies zu vermeiden, ist in dieser Druckschrift eine Verzögerungsschaltung vorgesehen, die das Vorladen der einzelnen Speicherzellen um im Wesentlichen den gleichen Zeitbetrag verzögert, der von dem Decoder zum Ausbilden der richtigen Speicherzelle benötigt wird. Die Verzögerungsschaltung stellt dabei eine Hilfsschaltung dar, um eine zeitliche Verzögerung des Decoders zu simulieren. Dabei stellt die Hilfsschaltung die Verzögerung des Decoders nach, um zwei Ereignisse zu synchronisieren.
  • Zum Betreiben einer Digitalschaltung mit einer möglichst geringen Betriebsspannung ist es bekannt, der Digitalschaltung eine Hilfsschaltung mit einer Nachbildung eines kritischen Pfads zuzuordnen. Überschreitet die Signallaufzeit in diesem nachgebildeten kritischen Pfad einen bestimmten Wert, wird die Versorgungsspannung erhöht. Sinkt die Laufzeit unter einen festgelegten Wert, wird diese abgesenkt.
  • Dieses bekannte Verfahren weist insbesondere den Nachteil auf, dass bei großen Schwankungen der Laufzeiten der einzelnen Schaltungselemente es zu einem großen Unterschied zwischen der Signallaufzeit in der Nachbildung des kritischen Pfads und der Signallaufzeit in der Digitalschaltung kommen kann, so dass durch Regelung der Betriebsspannung anhand der Signallaufzeit in der Nachbildung unzulässig hohe Signallauf zeiten in der Digitalschaltung auftreten können. Um dies zu vermeiden, kann mit zunehmender Schwankung der Signallaufzeiten der Schaltungselemente ein zunehmender Sicherheitsabstand vorgesehen werden, der jedoch nachteiligerweise zur Folge hat, dass unter Umständen eine unnötig hohe Betriebsspannung eingestellt wird. Dabei nehmen die statistischen Schwankungen der Gatterlaufzeit bei gleichen Abmessungen der Halbleiterstrukturen zu, so dass gerade bei modernen CMOS-Technologien bei hochperformanten Schaltungen, bei denen die Betriebsfrequenz über 1 GHZ liegen kann, mit dem bekannten Verfahren die Betriebsspannung höchstens unter Inkaufnahme einer nachteilig überhöhten Betriebsspannung geregelt werden kann.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur Regelung der Betriebsspannung einer Digitalschaltung sowie ein Verfahren zum Bestimmen eines Maßes für die Signallaufzeit einer Digitalschaltung zu schaffen, bei denen auch bei hohen Schwankungen der Signallaufzeiten der einzelnen Schaltungselemente eine hohe Genauigkeit erzielt werden kann, um insbesondere die Betriebsspannung nicht unnötig hoch einstellen zu müssen.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zum Ermitteln eines Maßes einer Signallaufzeit einer Digitalschaltung mit den Merkmalen des Patentanspruchs 1, ein Verfahren zum Regeln der Betriebsspannung einer Digitalschaltung mit den Merkmalen des Patentanspruchs 2 sowie eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 6 gelöst.
  • Bei dem erfindungsgemäßen Verfahren kann auch mit einer relativ geringen Anzahl von Nachbildungen ein genaues Maß für die Signallaufzeit in der Digitalschaltung zuverlässig ermittelt werden. Sobald die Laufzeiten der Schaltungselemente im Wesentlichen normalverteilt sind, stellt sich der Effekt ein, dass der Mittelwert auch einer relativ geringen Anzahl von Nachbildungen dem Mittelwert einer sehr großen Anzahl von Signalpfaden und insbesondere kritischen Signalpfaden sehr nahe kommt. Bei der erfindungsgemäßen Lösung kann daher die Signallaufzeit der Digitalschaltung zuverlässig auch mit einer geringen Anzahl von Nachbildungen bzw. einem geringen Aufwand ermittelt werden.
  • Vorteilhafterweise sind die Signalpfadnachbildungen auf dem gleichen Halbleiter wie die Digitalschaltung integriert, so dass sie der Digitalschaltung mit geringem Aufwand zugeordnet werden können und sichergestellt ist, dass sie die gleichen Eigenschaften aufweisen und den gleichen Betriebsbedingungen bzw. der gleichen Temperatur und der gleichen Spannung ausgesetzt sind.
  • Vorteilhafterweise wird der Mittelwert der Signallaufzeiten der Signalpfadnachbildungen ermittelt, indem die einzelnen Nachbildungen parallel geschaltet werden und als ein einziger Signalpfad betrachtet werden. Wenn nun die Signallaufzeit dieses Einzelpfads ermittelt wird, entspricht dieser mit einer sehr hohen Genauigkeit dem Mittelwert dieser Laufzeiten der einzelnen Signalpfadnachbildungen. Simulationen haben ergeben, dass die Laufzeit eines solchen Einzelpfads bzw. von parallel geschalteten Schaltungselementen nur in einem sehr geringen Umfang von der Breite der Signallaufzeitverteilung abhängt. Insbesondere wirken sich extreme Abweichungen nicht aus, weil die Mehrheit der Schaltungselemente den Umschaltzeitpunkt und damit die Signallaufzeit bestimmt. Dabei kann die Parallelschaltung der Signalpfadnachbildungen auf verschiedene Arten geschehen. Beispielsweise können nur die Eingänge und die Ausgänge der einzelnen Signalpfadnachbildungen parallel geschaltet bzw. miteinander verbunden werden. Daneben ist es jedoch auch möglich, die Ausgänge bzw. die Eingänge von Schaltungselementen, die sich in den verschiedenen Signalpfadnachbildungen an der gleichen Stelle befinden, miteinander zu verbinden. Auf diese Weise werden nicht nur die Signalpfadnachbildungen sondern auch einzelne Bestandteile bzw. Schaltungselemente der Signalpfadnachbildungen paral lel geschaltet. Insbesondere können dabei auch alle Schaltungselemente parallel geschaltet werden bzw. die Ausgänge aller sich an gleicher Stelle in den verschiedenen Signalpfadnachbildungen befindlichen Schaltungselemente miteinander verbunden werden, so dass derartig verschaltete Signalpfadnachbildungen auch als Serienschaltung parallel geschalteter Schaltungselemente betrachtet werden können.
  • Die Anzahl der parallel geschalteten Signalpfadnachbildungen kann sich beispielsweise von 10 bis 20 bewegen.
  • Um einen Sicherheitsabstand bei der Bestimmung des Maßes für die Signallaufzeit der Digitalschaltung bzw. bei der Regelung der Betriebsspannung für die Digitalschaltung zu erreichen, können die Signalpfadnachbildungen jeweils zusätzliche in Serie geschaltete Schaltungselemente aufweisen, die die Signallaufzeiten in den Signalpfadnachbildungen weiter verzögern. Auf diese Weise wird eine im Vergleich zur Digitalschaltung höhere Signallaufzeit ermittelt. Wird diese Signallaufzeit zur Regelung der Betriebsspannung verwendet, wird in einem solchen Fall die Betriebsspannung auf einen Wert geregelt, der in einem Sicherheitsabstand über dem zum Erreichen der beabsichtigen Betriebsfrequenz erforderlichen Wert liegt.
  • Solche zusätzlichen Schaltungselemente in den Signalpfadnachbildungen können beispielsweise verwendet werden, um die Anzahl der kritischen Pfade in der Digitalschaltung zu berücksichtigen. Nimmt die Anzahl der kritischen Pfade in der Digitalschaltung zu, steigt auch die Wahrscheinlichkeit für das Auftreten von gegenüber dem Mittelwert verlängerten Signallaufzeiten. Dabei kann mit statistischen Methoden die maximale Laufzeit des kritischen Pfads in einer Digitalschaltung bestimmt werden. Beispielsweise kann bestimmt werden, wie groß der Sicherheitsabstand in Standardabweichungen der Pfadlaufzeit sein muss, damit mit einer vorgegeben Wahrscheinlichkeit kein Pfad in der Digitalschaltung eine darüberliegende Signallaufzeit aufweist.
  • Weiterhin kann mit Hilfe der zusätzlichen Schaltungselemente in den Signalpfadnachbildungen auch die statistische Schwankung der Schaltungselemente berücksichtigt werden. Wenn beispielsweise die statistische Schwankung größer ist, steigt damit auch die Gefahr von weit über dem Mittelwert liegenden Signallaufzeiten, so dass ein erhöhter Sicherheitsabstand erforderlich ist, damit mit einer bestimmten Wahrscheinlichkeit kein zu geringer Wert für die Signallaufzeit in der Digitalschaltung ermittelt wird.
  • Die Schaltungselemente der Digitalschaltung bzw. der Signalpfadnachbildungen können beispielsweise auch Gatter sein, die mehrere Eingänge aufweisen können. Um bei den Signalpfadnachbildungen eine einfache Signalkette ohne Verzweigungen zu erreichen, wird bei Schaltungselementen mit mehreren Eingängen jeweils nur ein Eingang. zum Aufbau der Signalpfadnachbildung verwendet, wobei die restlichen Eingänge mit einem statischen Signal so beaufschlagt werden, dass das an dem verwendeten Schaltungselementeingang angelegte Signal weitergeleitet wird. Sind die Schaltungselemente beispielsweise UND-Gatter, werden die nichtverwendeten Eingänge auf High gelegt, um ein Weiterleiten des Signals am verwendeten Eingang zu gewährleisten.
  • Die Erfindung wird nachfolgend anhand eines bevorzugten. Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
  • 1 zeigt eine Schaltungsanordnung zur Ermittlung einer Signallaufzeit eines Signalpfads, und
  • 2 zeigt den Aufbau mehrerer parallel geschalteter Signalpfadnachbildungen.
  • In 1 ist eine Hilfsschaltung zur Ermittlung eines Maßes für die Signallaufzeit in einer Digitalschaltung dargestellt.
  • Diese Hilfsschaltung weist Signalpfadnachbildungen 7, 8 auf, die zu einem Block parallel geschaltet sind, so dass sie nur einen Eingang und einen Ausgang aufweisen. An den Eingang der Signalpfadnachbildungen 7, 8 ist ein Taktgenerator 9 angeschlossen, der ein Taktsignal mit der Betriebsfrequenz der Digitalschaltung erzeugt. Der Ausgang der Signalpfadnachbildungen 7, 8 ist mit einem Eingang eines XOR-Gatters 10 verbunden, dessen anderer Eingang an den Taktgenerator 9 angeschlossen ist. Der Ausgang des XOR-Gatters 10 wird nur dann High, wenn an den beiden Eingängen unterschiedliche Signale anliegen. Wenn beispielsweise die Signalpfadnachbildungen 7, 8 eine Signallaufzeit von 0 aufweist, liegen an den beiden Eingängen des XOR-Gatters 10 immer die gleichen Signale an, so dass der Ausgang auf Low bleibt. In dem Maße, in dem die Signallaufzeit der Signalpfadnachbildungen 7, 8 ansteigt, wird das Ausgangssignal der Signalpfadnachbildungen 7, 8 gegenüber dem Taktsignal des Taktgenerators 9 verzögert, so dass die Zeitdauern, in denen an den Eingängen des XOR-Gatters 10 unterschiedliche Signale anliegen, länger werden. Am Ausgang des XOR-Gatters 10 liegt daher ein Rechtecksignal an, dessen Impulsdauern mit steigender Signallaufzeit der Signalpfadnachbildungen 7, 8 ansteigen.
  • Diese in 1 dargestellte Hilfsschaltung ist zusammen mit einer nicht dargestellten Digitalschaltung in einem gemeinsamen Halbleiter integriert und an die gleiche Spannungsversorgung angeschlossen. Somit wird sichergestellt, dass die Signallaufzeiten der Schaltungselemente sowohl der Digitalschaltung als auch der Signalpfadnachbildungen 7, 8 den gleichen Einflüssen aufgrund der Betriebsspannung, der Fertigung und der Temperatur unterliegen. Somit entsprechen die Signallaufzeiten der Schaltungselemente in den Signalpfadnachbildungen 7, 8 im Wesentlichen den Signallaufzeiten der Schaltungselemente in der Digitalschaltung, wobei insbesondere jeweils die Mittelwerte der Signallaufzeiten gleich sind. Auf diese Weise ist durch Bestimmung der Signallaufzeit der Signalpfadnach bildungen 7, 8 ein hinreichend gesicherter Rückschluss auf die Signallaufzeiten in der Digitalschaltung möglich.
  • An den Ausgang des XOR-Gatters 10 schließt sich eine nicht dargestellte Regeleinrichtung an, die anhand des Ausgangssignals des XOR-Gatters 10, das ein Maß für die Signallaufzeit in den Signalpfadnachbildungen 7, 8 bzw. in der Digitalschaltung darstellt, die Betriebsspannung der Digitalschaltung und damit auch der Signalpfadnachbildungen so regelt, dass die Signallaufzeit in den Signalpfadnachbildungen 7, 8 einen bestimmten Grenzwert nicht überschreitet.
  • Die Signalpfadnachbildungen 7, 8 weisen zum einen Nachbildungen 7 eines kritischen Pfads der Digitalschaltung auf. Die mit Hilfe der Nachbildung 7 eines kritischen Pfads ermittelte Signallaufzeit entspricht daher zumindest theoretisch der höchsten, in der Digitalschaltung auftretenden Signallaufzeit. Da aufgrund der wesentlich höheren Anzahl an kritischen Pfaden in der Digitalschaltung und der nicht auszuschließenden statistischen Schwankung der Laufzeiten der verschiedenen Schaltungselemente nie auszuschließen ist, dass in der Digitalschaltung längere Signallaufzeiten als die der Nachbildung 7 des kritischen Pfads auftreten, weisen die Signalpfadnachbildungen 7, 8 zusätzlich seriell geschaltete Schaltungselemente 8 auf, die die Signallaufzeit der Signalpfadnachbildungen 7, 8 zusätzlich verlängern. Auf diese Weise wird mit der in 1 dargestellten Hilfsschaltung eine Signallaufzeit ermittelt, die mit einer gewissen Wahrscheinlichkeit einen bestimmten Sicherheitsabstand über der längsten in der Digitalschaltung auftretenden Signallaufzeit liegt, wobei der Sicherheitsabstand von der Anzahl der jeweils in Serie geschalteten Schaltungselemente 8 sowie deren Signallaufzeiten bestimmt wird.
  • Der zur Erreichung der geforderten Betriebsfrequenz erforderliche Sicherheitsabstand wird in Standardabweichungen der Pfadlaufzeit angegeben, wobei die statistische Schwankung der Signallaufzeiten der Schaltungselemente berücksichtigt werden muss.
  • Wenn beispielsweise die statistische Schwankung der Signallaufzeit der Schaltungselemente 15% betragen kann und die maximale Signallaufzeit des kritischen Pfads mit einer Wahrscheinlichkeit von wenigstens 95% nicht zu gering ermittelt werden soll, muss der Sicherheitsabstand in Standardabweichungen der Pfadlaufzeit die folgenden Werte besitzen:
    Pfadanzahl Anzahl der Standardabweichungen der Pfadlaufzeit
    1 1,65
    10 2,55
    102 3,33
    103 3,9
    104 4,4
    105 4,9
    106 5,32
    107 5,73
  • Die zusätzlichen Schaltungselemente 8 der Signalpfadnachbildungen 7, 8 werden so ausgewählt, dass sich mit ihnen der erforderliche Sicherheitsabstand in Abhängigkeit von der Anzahl der kritischen Pfade und der statistischen Schwankung der Signallaufzeiten der Schaltungselemente erzielen lässt.
  • In 2 ist der Aufbau der Signalpfadnachbildungen 7, 8 im Detail dargestellt. Jede Signalpfadnachbildung besteht aus einer Kette von Schaltungselementen 1x 6x , die seriell verschaltet sind. Von den vorhandenen Signalpfadnachbildungen sind nur drei beispielshaft dargestellt, wobei die Gesamtanzahl der Signalpfadnachbildungen beispielsweise zwischen 10 und 20 betragen kann.
  • Um den Mittelwert der Signallaufzeiten der Signalpfadnachbildungen einfach ermitteln zu können, sind diese parallel ge schaltet. Dazu sind zum einen die Eingänge der Signalpfadnachbildungen bzw. die Eingänge der jeweils ersten Schaltungselemente 1x miteinander verbunden und bilden den Eingang der Signalpfadnachbildungen 7, 8. Ebenso sind die Ausgänge der jeweils letzten Schaltungselemente 6x miteinander verbunden und bilden den Ausgang der Signalpfadnachbildungen 7, 8.
  • Darüber hinaus sind auch die Ausgänge der übrigen sich an gleicher Stelle der Signalpfadnachbildungen 7, 8 befindlichen Schaltungselemente 1x 5x miteinander verbunden bzw. parallel geschaltet. Auf diese Weise bestehen die Signalpfadnachbildungen 7, 8 aus einer Serienschaltung von jeweils parallel geschalteten Schaltungselementen 1x 6x , wobei im vorliegenden Ausführungsbeispiel die Schaltungselemente 1x 4x jeweils den kritischen Pfad der Digitalschaltung nachstellen und die Schaltungselemente 5x , 6x als zusätzliche Schaltungselemente 8 vorgesehen sind, um den erforderlichen Sicherheitsabstand zu erreichen. Die tiefergestellten Ziffern bei den Bezugsziffern der Schaltungselemente 1x 6x der Signalpfadnachbildungen 7, 8 geben jeweils an, zu welcher Signalpfadnachbildung das betreffende Schaltungselement gehört.
  • Das zweite und das vierte Schaltungselement 2x , 4x weist zwei Eingänge auf, von denen jedoch nur einer mit dem Ausgang des vorangehenden Schaltungselements 1x bzw. 3x verbunden ist. Um eine Weiterleitung des Signals zu gewährleisten, sind die jeweils freien Signaleingänge dieser beiden Schaltungselemente 2x bzw. 4x in den verschiedenen Signalpfadnachbildungen parallel geschaltet und mit einem Anschluss 11 bzw. 12 versehen. An diese beiden Anschlüsse 11, 12 sind statische Signale angelegt, die es den Schaltungselementen 2x bzw. 4x ermöglichen, das Signal vom jeweils vorangehenden Schaltungselement 1x bzw. 3x weiterzuleiten. Da an den Anschluss 11 bzw. 12 anzulegende statische Signal richtet sich nach der Art des entsprechenden Schaltungselements 2x bzw. 4x .
  • Mit Hilfe der erfindungsgemäßen Lösung ist es möglich, ein Maß für die Signallaufzeit in einer Digitalschaltung mittels einer Nachbildung eines kritischen Pfads der Digitalschaltung zu ermitteln, wobei für die Signalpfadnachbildungen nur ein geringer Aufwand bzw. eine geringe Anzahl von Signalpfadnachbildungen erforderlich ist.

Claims (12)

  1. Verfahren zum Ermitteln eines Maßes einer Signallaufzeit einer Digitalschaltung mittels einer der Digitalschaltung zugeordneten Hilfsschaltung (710), die wenigstens zwei Nachbildungen (7, 8) eines aus in Serie verschalteten Schaltungselementen (1x 6x ) aufgebauten Signalpfads der Digitalschaltung aufweist, wobei die mittlere Signallaufzeit der Schaltungselemente (1x 6x ) der Signalpfadnachbildungen (7, 8) in einem bekannten Verhältnis zu der mittleren Signallaufzeit der Schaltungselemente des nachgebildeten Signalpfads der Digitalschaltung steht, bei welchem Verfahren die Signalpfadnachbildungen (7, 8) und die Digitalschaltung den gleichen Betriebsbedingungen ausgesetzt werden und als Maß für die Signallaufzeit der Digitalschaltung der Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) zuzüglich eines zeitlichen Sicherheitsabstands ermittelt wird.
  2. Verfahren zum Regeln der Betriebsspannung einer Digitalschaltung mit einer zugeordneten Hilfsschaltung, die wenigstens zwei Nachbildungen (7, 8) eines aus in Serie verschalteten Schaltungselementen aufgebauten Signalpfads der Digitalschaltung aufweist, wobei die mttlere Signallaufzeit der Schaltungselemente (1x 6x ) der Signalpfadnachbildungen (7, 8) in einem bekannten Verhältnis zu der mittleren Signallaufzeit der Schaltungselemente des nachgebildeten Signalpfads der Digitalschaltung stehen, bei welchem Verfahren die Signalpfadnachbildungen (7, 8) und die Digitalschaltung den gleichen Betriebsbedingungen ausgesetzt werden, der Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) ermittelt wird und die Betriebsspannung derart geregelt wird, dass der ermittelte Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) zuzüglich eines zeitlichen Sicherheitsabstands unter einem Grenzwert liegt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der nachgebildete Signalpfad der Digitalschaltung ein kritischer Signalpfad der Digitalschaltung bzw. ein Signalpfad mit der größten in der Digitalschaltung auftretenden Länge ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass Signalpfadnachbildungen jeweils zusätzliche seriell geschaltete Schaltungselemente (8) aufweisen, wobei die zusätzlichen Schaltungselemente (8) derart eingerichtet sind, dass sie die Signallaufzeit der Signalpfadnachbildungen (7, 8) um einen Wert verlängern, der in Abhängigkeit der Anzahl an kritischen Pfaden bzw. an Signalpfaden mit der größten in der Digitalschaltung auftretenden Länge in der Digitalschaltung bestimmt ist.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Signalpfadnachbildungen jeweils zusätzliche seriell geschaltete Schaltungselemente (8) aufweisen, wobei die zusätzlichen Schaltungselemente (8) derart eingerichtet sind, dass sie die Signallaufzeit der Signalpfadnachbildungen (7, 8) um einen Wert verlängern, der in Abhängigkeit der statistischen Schwankung der Signallaufzeiten der Schaltungselemente der Digitalschaltung bestimmt ist.
  6. Schaltungsanordnung mit einer Digitalschaltung mit einer zugeordneten Hilfsschaltung (710), die wenigstens zwei Nachbildungen (7, 8) eines aus in Serie verschalteten Schaltungselementen (1x 6x ) aufgebauten Signalpfads der Digitalschaltung aufweist, wobei die Schaltungsanordnung derart eingerichtet ist, dass die Signalpfadnachbildungen (7, 8) und die Digitalschaltung den gleichen Betriebsbedingungen ausgesetzt sind, die mittlere Signallaufzeit der Schaltungselemente (1x 6x ) der Signalpfadnachbildungen (7, 8) in einem bekannten Verhältnis zu der mittleren Signallaufzeit des nachgebildeten Signalpfads der Digitalschaltung steht und die Schaltungsan ordnung eine Regeleinrichtung aufweist, die derart eingerichtet ist, dass sie den Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) ermittelt und die Betriebsspannung derart regelt, dass der ermittelte Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) zuzüglich eines zeitlichen Sicherheitsabstands unter einem Grenzwert liegt.
  7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Digitalschaltung und die Hilfsschaltung (710) auf einem Halbleiter gemeinsam integriert sind.
  8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Eingänge der Signalpfadnachbildungen (7, 8) und die Ausgänge wenigstens der an letzter Stelle in den Signalpfadnachbildungen (7, 8) angeordneten Schaltungselemente (6x ) miteinander verbunden sind und die Regeleinrichtung derart eingerichtet ist, dass sie den Mittelwert der Signallaufzeiten der Signalpfadnachbildungen (7, 8) durch Ermitteln der Signallaufzeit zwischen den parallel geschalteten Eingängen der Signalpfadnachbildungen (7, 8) und den parallel geschalteten Ausgängen der Schaltungselemente (6x ) der Signalpfadnachbildungen (7, 8) ermittelt.
  9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Ausgänge aller an gleicher Stelle in den Signalpfadnachbildungen (7, 8) angeordneten Schaltungselemente (1x 6x ) miteinander verbunden sind.
  10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass der nachgebildete Signalpfad der Digitalschaltung ein kritischer Signalpfad der Digitalschaltung bzw. ein Signal pfad mit der größten in der Digitalschaltung auftretenden Länge ist.
  11. Schaltungsanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Signalpfadnachbildungen (7, 8) jeweils zusätzlich in Serie geschaltete Schaltungselemente (8) aufweisen, wobei die zusätzlichen Schaltungselemente (8) derart eingerichtet sind, dass sie die Signallaufzeit der Nachbildungen (7, 8) um einen Wert verlängern, der in Abhängigkeit der Anzahl an kritischen Pfaden bzw. an Signalpfaden mit der größten in der Digitalschaltung auftretenden Länge in der Digitalschaltung bestimmt ist.
  12. Schaltungsanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Signalpfadnachbildungen (7, 8) jeweils zusätzliche seriell geschaltete Schaltungselemente (8) aufweisen, wobei die zusätzlichen Schaltungselemente (8) derart eingerichtet sind, dass sie die Signallaufzeit der Nachbildungen (7) um einen Wert verlängern, der in Abhängigkeit der statistischen Schwankung der Signallaufzeiten der Schaltungselemente der Digitalschaltung bestimmt ist.
DE10128757A 2001-06-13 2001-06-13 Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung Expired - Fee Related DE10128757B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10128757A DE10128757B4 (de) 2001-06-13 2001-06-13 Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung
US10/171,121 US7110932B2 (en) 2001-06-13 2002-06-13 Method and circuit arrangement for regulating the operating voltage of a digital circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10128757A DE10128757B4 (de) 2001-06-13 2001-06-13 Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung

Publications (2)

Publication Number Publication Date
DE10128757A1 DE10128757A1 (de) 2003-01-02
DE10128757B4 true DE10128757B4 (de) 2005-03-03

Family

ID=7688194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10128757A Expired - Fee Related DE10128757B4 (de) 2001-06-13 2001-06-13 Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung

Country Status (2)

Country Link
US (1) US7110932B2 (de)
DE (1) DE10128757B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015232A1 (en) * 2003-11-18 2009-01-15 Anton Rozen Method and device for regulating a voltage supply to a semiconductor device
US8558626B2 (en) * 2008-11-24 2013-10-15 Freescale Semiconductor, Inc. Method and apparatus for generating a clock signal
TWI398752B (zh) * 2009-04-30 2013-06-11 Asustek Comp Inc 中央處理器的超頻控制方法和超頻控制程式
US20110191602A1 (en) * 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3938459A1 (de) * 1989-11-20 1991-05-23 Philips Patentverwaltung Schaltungsanordnung zur kompensation von impulslaengenveraenderungen
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
DE69224270T2 (de) * 1991-11-20 1998-05-14 Fujitsu Ltd Speicher mit Generator zum Folgen eines Vorladungsimpulses

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041892A (ja) * 1983-08-17 1985-03-05 Nec Corp 予測符号化回路
US4980586A (en) * 1987-10-07 1990-12-25 Tektronix, Inc. Digital integrated circuit propagation delay regulator
US5365463A (en) * 1990-12-21 1994-11-15 International Business Machines Corporation Method for evaluating the timing of digital machines with statistical variability in their delays
US5406198A (en) * 1992-06-05 1995-04-11 Hitachi, Ltd. Digital circuitry apparatus
US5457719A (en) * 1993-08-11 1995-10-10 Advanced Micro Devices Inc. All digital on-the-fly time delay calibrator
JP3378440B2 (ja) * 1996-07-22 2003-02-17 株式会社東芝 演算装置及びその遅延時間制御方法
US5870404A (en) * 1996-08-08 1999-02-09 International Business Machines Corporation Self-timed circuit having critical path timing detection
JP4457423B2 (ja) * 1999-01-20 2010-04-28 ソニー株式会社 電源電圧制御装置
US6477659B1 (en) * 1999-09-03 2002-11-05 Sun Microsystems, Inc. Measuring timing margins in digital systems by varying a programmable clock skew
DE10101540A1 (de) * 2001-01-15 2002-08-01 Infineon Technologies Ag Verfahren zur Bestimmung des kritischen Pfades einer integrierten Schaltung
US6535735B2 (en) * 2001-03-22 2003-03-18 Skyworks Solutions, Inc. Critical path adaptive power control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3938459A1 (de) * 1989-11-20 1991-05-23 Philips Patentverwaltung Schaltungsanordnung zur kompensation von impulslaengenveraenderungen
DE69224270T2 (de) * 1991-11-20 1998-05-14 Fujitsu Ltd Speicher mit Generator zum Folgen eines Vorladungsimpulses
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers

Also Published As

Publication number Publication date
DE10128757A1 (de) 2003-01-02
US20030037307A1 (en) 2003-02-20
US7110932B2 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE3689797T2 (de) Verfahren zum Optimieren der Verzögerungen der zeitlichen Lage von Signalen und der Leistungsaufnahme in LSI-Schaltungen.
DE4212202C2 (de) Logikgatter
DE69802865T2 (de) Logische Domino-Schaltungen
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE102015208720A1 (de) Gatetreibereinheit, Gatetreiberschaltung und Treiberverfahren derselben sowie Anzeigevorrichtung
DE3904901A1 (de) Integrierte gegentakt-ausgangsstufe
DE3940897C2 (de) Schaltungsanordnung und Verfahren zur Berechnung digitaler Summen in einem Halbleiteraddierer mit Parallelübertrag
DE2140305A1 (de) Schieberegister mit Isolierschicht Feld effekttransistoren
DE10142840B4 (de) Verzögerungsschaltung
DE3232843C2 (de) MOS-Logikschaltung
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE1942420C3 (de) Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren
EP1612936A2 (de) Taktsteuerzelle
DE10128757B4 (de) Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung
DE3904910C2 (de)
DE3834760C2 (de)
DE2608983A1 (de) Logische flip-flop-schaltung
DE3787414T2 (de) Selbstgetaktetes, programmierbares logisches Feld mit Vorladungsschaltung.
DE10101540A1 (de) Verfahren zur Bestimmung des kritischen Pfades einer integrierten Schaltung
DE10324049A1 (de) Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE3531599C2 (de)
DE3837080C2 (de)
EP0054338B1 (de) Verknüpfungsschaltung in 2-Phasen-MOS-Technik
DE10103052C1 (de) Schaltkreis zum Erzeugen eines asynchronen Signalpulses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: LORCH, HENNING, 80469 MUENCHEN, DE

Inventor name: BERTHOLD, JOERG, DR., 81675 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee