DE1942420C3 - Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren - Google Patents
Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-TransistorenInfo
- Publication number
- DE1942420C3 DE1942420C3 DE1942420A DE1942420A DE1942420C3 DE 1942420 C3 DE1942420 C3 DE 1942420C3 DE 1942420 A DE1942420 A DE 1942420A DE 1942420 A DE1942420 A DE 1942420A DE 1942420 C3 DE1942420 C3 DE 1942420C3
- Authority
- DE
- Germany
- Prior art keywords
- equivalence
- antivalence
- field effect
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Antivalenz/Äquivalenz-Schaltung mit einem Antivalenz/Äquivalenz-Glied, das
von zwei Feldeffekt-Transistoren mit im wesentlichen gleichen Eigenschaften gebildet wird, deren Source
jeweils mit dem Gate des anderen Transistors, deren Gate mit je einem Eingang der Schaltung und deren
Drains mit dem Ausgang der Schaltung verbunden sind, wobei zwischen der Energiequelle für die Schaltung und
dem Ausgang des Antivalenz/Äquivalenz-Gliedes ein Lastelement liegt.
Logische Schaltkreise, die in Additions- und Subtraktionsvorrichtungen
oder bei ähnlichen Einrichtungen verwendet werden, benötigen häufig eine beträchtliche
Anzahl logischer Elemente. Werden derartige Antivalenz/Äquivalenz-Schaltungen beispielsweise zum Aufbau
einer Additions- und Subtraktionsvorrichtung verwandt, so wird der gesamte Schaltungsaufbau einer
solchen Vorrichtung merklich vereinfacht, da der Aufbau der einzelnen Ahtivalenz/Äquivalenz-Schaltkreise
selbst sehr einfach ist.
Die Verwendung derartiger Antivalenz/Äquivalenz-Schaltungen, die aus Feldeffekt-Transistoren aufgebaut
sind, bringt jedoch den Nachteil mit, daß Feldeffekt-Transistoren eine relativ hohe Ausgangsimpedanz
aufweisen, wenn die Transistoren durchgeschaltet werden, so daß eine relativ hohe Eingangsspannung
erforderlich ist. Im durchgeschalteten Zustand des Transistors ist die Ausgangsspanniing i7aus gleich der
Summe der Eingangsspannung Ucm an der Source des
angesteuerten Transistors und des über dem Drain-Source-Weg auftretenden Spannungsabfalls U1. Diese
Ausgangsspannung Uam läßt sich wie folgt darstellen:
t/au.= ΙΛ,π + LL.
(3)
Wenn die Eingangsspannung Ucm beispielsweise
-2 V beträgt und der Spannungsabfall über dem Drain-Source-Weg des Feldeffekl-Transistors bei -2 V
liegt, dann ergibt sich eine Ausgangsspannung i/aUs von
— 4 V. Wenn alle Transistoren auf eine Schwellenspannung von —4 V eingestellt sind, so ist es gut möglich,
daß das Gate eines anderen Feldeffekt-Transistors in einem nachgeschalteten UND/ODER-Glied angesteuert
wird, was Fehlschaltungen zur Folge hätte. Um derartige Fehlschaltungen zu verhindern, müßte der
Leitwert gm der Transistoren entsprechend klein gehalten werden. Das hätte aber wiederum zur Folge,
daß bei der Ausbildung einer Antivalenz/Äquivalenz-Schaltung der obengenannten Art in integrierter Form
der Flächenbereich vergrößert werden müßte, der von den Transistoren eingenommen wird. Das steht einer
gewünschten Verkleinerung eines solchen integrierten Schaltkreises entgegen.
Die der Erfindung zugrunde liegende Aufgabe liegt daher darin, bei einer Antivalenz/Äquivalenz-Schaltung
der eingangs genannten Art dafür zu sorgen, daß der Leitwert gm der Antivalenz/Äquivalenz-Schaltung
ohne eine Vergrößerung der Transistoren klein bleibt und selbst dann klein gehalten werden kann, wenn der
von den Feldeffekt-Transistoren in einer integrierten Schaltung eingenommene Flächenbereich verringert
wird. Dabei soll für die mit dem Ausgang der Transistoren verbundenen Elemente die gleiche
Schwellenspannung zugelassen werden, so daß die Ausbildung der Schaltung in integrierter Form möglich
ist.
Diese Aufgabe wird erfindungsgemäß durch zwei Inverter gelöst, die den Eingängen des Antivalenz/Äquivalenz-Gliedes
jeweils vorgeschaltet sind.
Die vorgeschalteten Inverter sorgen für einen kleinen
Leitwert gm der Antivalenz/Äquivalenz-Schaltung, so daß der obengenannte, sich aus der großen Ausgangsimpedanz
der Transistoren ergebende nachteilige Effekt stark abgebaut werden kann und Fehlschaltungen
soweit als möglich ausgeschlossen sind.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel
der Erfindung an Hand der Zeichnung näher erläutert.
Fig. I zeigt das Schaltbild des Ausführungsbeispiels;
Fig. 2 zeigt einen Teil des in Fig. 1 dargestellten Ausführungsbeispiels mit Leitwertangaben.
Fig. 1 zeigt ein Antivalenz/Äquivalenz-Glied 1 mit bekanntem Aufbau und zwei mit den Eingängen des
Antivalenz/Äquivalcnz-Glicdes 1 verbundene Inverter 2. Das Antivalenz/Äquivalenz-Glied 1 weist zwei
MOS-Feldeffekt-Transistoren 3 und 4 vom P-Kanaltyp auf, deren Source jeweils mit dem Gate des anderen
Transistors verbunden ist. Die Verbindungspunkte bilden die Eingänge A und B. Die miteinander
verbundenen Drains der Transistoren bilden gemeinsam den Ausgang S. Ein weiterer Feldeffekt-Transistor 5
liegt zwischen dem Ausgang Sund der Anschlußklemme E einer Energieversorgungsquelle und wirkt als
Lastelement.
Die Inverter 2 enthalten zwei MOS-Feldeffekt-Transistoren 6 und 7, deren Sourcen miteinander verbunden
sind und an Masse liegen und deren Drains mit der Klemme E der Energieversorgungsquelle über weitere
als Last geschaltete MOS-Feldeffekt-Transistoren 8 und 9 verbunden sind. Die Gates der Feldeffekt-Transistoren
6 und 7 stehen mit Signaleingangsklemmen u und b in Verbindung, während die Drains die Ausgänge X und
Y bilden, die mit den Eingängen A und B des Antivalenz/Äquivalenz-Gliedcs 1 verbunden sind.
Unter der oben bereits getroffenen Annahme, daß die Feldeffekt-Transistoren des Antivaienz/Äauivalenz-
Gliedes die gleiche Schwellenspannung von z. B. -4 V aufweisen, so daß der Aufbau der Schaltung in
integrierter Form möglich ist, wird dann, wenn an den Eingängen a und b eine Spannung von — 9 V bzw. - 2 V
liegt, der Transistor 6 der Inverter eingeschaltet und der
Transistor 7 ausgeschaltet
Dann liegt am Ausgang X eine Einschaltspannung, während am Ausgang Y eine Ausschaltspannung liegt,
die einen Wert von etwa —14 V erreicht, wie es in
F i g. 2 dargestellt ist Demzufolge wird der Transistor 3 des Antivalenz/Äquivalenz-Gliedes 1 eingeschaltet,
während gleichzeitig der Transistor 4 ausgeschaltet wird. Das Ausgangssignal am Ausgang S springt auf
einen dem Wert 1 entsprechenden Potentialpegel. Die Ausgangsspannung am Ausgang 5 kann, wie es in F i g. 2
dargestellt ist, als Summe der Spannungsabfälle ausgedrückt werden, die über den Drain-Source-Wegen
der Transistoren 6 bzw. 3 auftreten, wenn diese durchgeschaltet sind. In Fig.2 beträgt der Spannungsabfall
über den Drain-Source-Weg des Transistors 6 etwa — 1 V, während der des Transistors 3 bei ebenfalls
— 1 V liegt, so daß sich die Ausgangsspannung am Ausgang Szu etwa —2 V bemißt. Wie erwähnt, läßt sich
die Ausgangsspannung des Antivalenz/Äquivalenz-Gliedes als Spannungsabfall über dem Drain-Source-Weg
jedes Transistors darstellen, wenn dieser eingeschaltet ist, unabhängig vom Wert der Eingangsspannung, so daß die Ausgangsspannung konstant
gehalten werden kann.
Solange die Spannung am Eingang b — 4 V beträgt, bleibt der Transistor 7 gesperrt. Fällt diese Spannung
dagegen von —4 V auf einen negativeren Wert ab, so wird der Transistor 7 durchgeschaltet.
Es wird nun der Fall betrachtet, daß, wie in Fig. 2
dargestellt, der niedere Pegel der Eingangsspannung
— 9 V beträgt, während der obere Pegel der Ausgangsspannung bei -2 V liegt, und es soll die Breite IVund
die Länge L des Gates des Feldeffekt-Transistor^; 3
abgeschätzt werden. Das Ergebnis läßt sich durch die folgende Gleichung ausdrücken:
(4) Darin bedeutet
/,/ = Drainst'om,
fco< = Dielektrizitätskonstante des Siliciumoxyds,
foi = Siliciumoxydschichtdicke,
// = Löcherbeweglichkeit,
Uc: = Spannung über der Gate-Source-Strecke,
U,h = Schwellen-bzw. Schleusenspannung,
Uo = Drain-Spannung,
Us = Source-Spannung.
Wird ein Drain-Strom Id von etwa 0,3 mA iugrunde
gelegt, so folgt:
Daraus folgt
W _
L
„,, \
L
{Ua -
Der Leitwert gm des Transistors 3 läßt sich aus der folgenden Gleichung bestimmen:
g»> = γ
1Ox."
I0x
Wird die Siliciumoxydschichtdicke zu ίο,-2500 A
angenommen, so ergibt sich
gm = 250 μ5 = 250 ■ 10"'1Ii"1.
ΐϊ Theoretisch läßt sich gm durch Differentiation des
Stromes U nach der Spannung Uc aus Gleichung (4) bestimmen. Id in Gleichung (4) wird jedoch in einem
ungesättigten Bereich bestimmt, während gm im allgemeinen für einen gesättigten Bereich bestimmt
jo wird, so daß Gleichung (7) sich nicht direkt aus
Gleichung (4) ableiten läßt.
Wird der Leitwert der Inverter der Eingangsstufe in gleicher Weise wie oben beschrieben ermittelt, so ergibt
sich dafür ein Wert von 500 \iS. Wird der Leitwert gm.
j-, der Last-MOS-Feldeffekt-Transistoren 5, 8 und 9~in
ähnlicher Weise bestimmt, so ergibt sich für diese ein Wert von etwa 25 μ5. Daraus ergibt sich, daß Inverter in
der ersten Stufe einer Antivalenz/Äquivalenz-Schaltung den nachteiligen Effekt abbauen können, der sich bei
in einem Feldeffekt-Transistor aus seiner übergroßen
Ausgangsimpedanz beim Einschalten ergibt.
Bei der vorerwähnten Anordnung liegt der besondere Vorteil darin, daß Vergrößerungen der MOS-Feldeffekt-Transistoren,
selbst die, die in der Antivalenz/Äqui-
r> valenz-Schaltung verwendet werden, nicht notwendig
sind, und daß eine unzulässige Beeinflussung eines mit dem Ausgang des Transistors verbundenen Elements
verhindert wird, wobei der Pegel der Ausgangsspannung stets konstant gehalten werden kann, selbst wenn
κι Antivalenz/Äquivalenz-Glieder in zwei Stufen miteinander
verbunden sind. Die erfindungsgemäße Antivalenz/Äquivalenz-Schaltung hat weiterhin den Vorteil,
daß es für den Betrieb lediglich erforderlich ist, die Signale dem Gate der Inverter 2 zuzuführen, ohne daß
π ein besonderer eingangsseitiger Arbeitsslrom erforderlich
wäre. Bei integriertem Aufbau können die Gesamtabmessungen des Schaltkreises vermindert
werden, wodurch sich der Vorteil ergibt, daß sich ein höheres Maß an Integration verwirklichen läßt.
-in Weiterhin besteht nicht die Gefahr, daß die Schaltgeschwindigkeit
in irgendeiner Weise vermindert wird.
Bei der soweit beschriebenen Ausruht ungsform der
Erfindung sind die Inverter durch Verbindung eines Paars von Feldeffekt-Transistoren aufgebaut. Für diese
π Inverter können jedoch auch gewöhnliche Transistoren
verwendet werden. Weiterhin werden Feldeffekt-Transistoren 5, 8 und 9 zur Begrenzung der Belastung der
Antivalenz/Äquivalenz-Glieder verwendet. Beim integrierten Schaltungsaufbau ist es jedoch auch möglich,
ίο diese Belastung durch lineare Widerstände, beispielsweise
durch Diffusionswiderstände, zu realisieren.
Claims (2)
1. Antivalenz/Äquivalenz-Schaltung mit einem Antivalenz/Äquivalenz-Glied, das von zwei Feldeffelct-Transistoren
mit im wesentlichen gleichen Eigenschaften gebildet wird, deren Source jeweils mit dem Gate des anderen Transistors, deren Gate
mit je einem Eingang der Schaltung und deren Drains mit dem Ausgang der Schaltung verbunden ι ο
sind, wobei zwischen der Energiequelle für die Schaltung und dem Ausgang des Antivalenz/Äquivalenz-Gliedes
ein Lastelement liegt, gekennzeichnet durch zwei Inverter, die den Eingängen
des Antivalenz/Äquivalenz-Gliedes jeweils is vorgeschaltet sind.
2. Antivalenz/Äquivalenz-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der
beiden Inverter einen Feldeffekt-Transistor enthält, dessen Drain mit einem Eingang des Antivalenz/ :<
> Äquivalenz-Gliedes und dessen Source mit Masse verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5905268 | 1968-08-20 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1942420A1 DE1942420A1 (de) | 1970-02-26 |
DE1942420B2 DE1942420B2 (de) | 1976-05-13 |
DE1942420C3 true DE1942420C3 (de) | 1980-06-12 |
Family
ID=13102151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1942420A Expired DE1942420C3 (de) | 1968-08-20 | 1969-08-20 | Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren |
Country Status (6)
Country | Link |
---|---|
US (1) | US3602732A (de) |
CH (1) | CH503434A (de) |
DE (1) | DE1942420C3 (de) |
FR (1) | FR2015998A1 (de) |
GB (1) | GB1252036A (de) |
NL (1) | NL6912636A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1559897C2 (de) * | 1966-10-14 | 1982-07-15 | 4900 Herford Richard Heinze Gmbh & Co Kg | Möbelscharnier mit 170 bis 180° Schwenkwinkel |
US3676700A (en) * | 1971-02-10 | 1972-07-11 | Motorola Inc | Interface circuit for coupling bipolar to field effect transistors |
BE790491A (fr) * | 1971-10-26 | 1973-02-15 | Rca Corp | Circuit diviseur de frequence |
US3755690A (en) * | 1972-06-06 | 1973-08-28 | Standard Microsyst Smc | M.o.s. input circuit with t. t. l. compatability |
JPS4927428U (de) * | 1972-06-08 | 1974-03-08 | ||
US3801831A (en) * | 1972-10-13 | 1974-04-02 | Motorola Inc | Voltage level shifting circuit |
US3980897A (en) * | 1974-07-08 | 1976-09-14 | Solid State Scientific, Inc. | Logic gating system and method |
GB1553250A (en) * | 1976-08-03 | 1979-09-26 | Nat Res Dev | Unidirectional signal paths |
US4233524A (en) * | 1978-07-24 | 1980-11-11 | National Semiconductor Corporation | Multi-function logic circuit |
US4367420A (en) * | 1980-06-02 | 1983-01-04 | Thompson Foss Incorporated | Dynamic logic circuits operating in a differential mode for array processing |
US4562365A (en) * | 1983-01-06 | 1985-12-31 | Commodore Business Machines Inc. | Clocked self booting logical "EXCLUSIVE OR" circuit |
US4680539A (en) * | 1983-12-30 | 1987-07-14 | International Business Machines Corp. | General linear shift register |
GB2207572A (en) * | 1987-07-29 | 1989-02-01 | Intel Corp | CMOS exclusive ORing circuit |
-
1969
- 1969-08-15 GB GB1252036D patent/GB1252036A/en not_active Expired
- 1969-08-18 US US850946A patent/US3602732A/en not_active Expired - Lifetime
- 1969-08-20 DE DE1942420A patent/DE1942420C3/de not_active Expired
- 1969-08-20 CH CH1264669A patent/CH503434A/de not_active IP Right Cessation
- 1969-08-20 NL NL6912636A patent/NL6912636A/xx unknown
- 1969-08-20 FR FR6928519A patent/FR2015998A1/fr active Pending
Also Published As
Publication number | Publication date |
---|---|
US3602732A (en) | 1971-08-31 |
NL6912636A (de) | 1970-02-24 |
GB1252036A (de) | 1971-11-03 |
FR2015998A1 (de) | 1970-04-30 |
DE1942420B2 (de) | 1976-05-13 |
CH503434A (de) | 1971-02-15 |
DE1942420A1 (de) | 1970-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3708499C2 (de) | ||
DE2252130C2 (de) | Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren | |
DE1762866A1 (de) | Logikschaltung | |
DE1942420C3 (de) | Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE3842288A1 (de) | Schaltungsanordnung zur erzeugung einer konstanten bezugsspannung | |
DE2925331C2 (de) | Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen | |
DE2241267B2 (de) | Rückstellbarer binärer Flip-Flop aus Halbleiterbauelementen | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2301855C3 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung | |
DE2611159C2 (de) | Josephson-Schaltung | |
DE2108101B2 (de) | Schalterstromkrels | |
DE69001669T2 (de) | Gegen rauschen geschuetzter schwellwertdetektor. | |
DE3904910C2 (de) | ||
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE69023358T2 (de) | Logische Schaltung. | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops | |
DE2552849C3 (de) | Logische Schaltung | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE2438519A1 (de) | Logische gatterschaltung | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |