DE3904901A1 - Integrierte gegentakt-ausgangsstufe - Google Patents

Description

Die Erfindung bezieht sich auf eine integrierte Gegentakt-Ausgangsstufe zum Erzeugen eines impulsförmigen Ausgangssignals in Abhängigkeit von einem impulsförmigen Eingangssignal mit komplementären Ausgangs-Feldeffekttransistoren, die jeweils aus zwei Gruppen parallel geschalteter Teiltransistoren vom jeweils gleichen Leitungstyp bestehen.

Bei integrierten Halbleiterschaltungen, die speziell zur Erzielung hoher Schaltgeschwindigkeiten entwickelt wurden, haben sich parasitäre Induktivitäten der Zuleitungen zu den aktiven Schaltungselementen als sehr nachteilig erwiesen, da sie keine Umsetzung der theoretisch möglichen hohen Schaltgeschwindigkeiten in der Praxis verhindern. Insbesondere in den Ausgangsstufen integrierter Schaltungen, in denen relativ hohe Ströme fließen, werden in den parasitären Leitungsinduktivitäten bei schnellen Schaltvorgängen, also beispielsweise beim schnellen Umschalten zwischen einem hohen Spannungspegel und einem niedrigen Spannungspegel, hohe Spannungsspitzen erzeugt, die zu einem starken Überschwingen an den von der jeweiligen Ausgangsstufe abgegebenen Impulsen führen. Dieses Überschwingen kann zu fehlerhaften Ausgangssignalen führen, da es vor allem beim niedrigen Signalwert, der im Bereich des Massepotentials liegt, zu einem unerwünschten Anheben dieses Potentials kommt, das von nachfolgenden Schaltungsstufen im ungünstigen Fall dazu führt, daß das von der Ausgangsstufe abgegebene Signal wegen der Überschwingerscheinungen als Signal mit hohem Wert interpretiert wird, während es eigentlich ein Signal mit niedrigem Wert sein sollte. Diese Erscheinung wird im englischen Sprachgebrauch als "ground bounce" bezeichnet.

Das Überschwingen kann natürlich dadurch reduziert werden, daß die Schaltflanken der impulsförmigen Signale langsamer gemacht werden, was allerdings dem Ziel der Erreichung hoher Schaltgeschwindigkeiten entgegensteht. In dem von der Firma Texas Instruments herausgegebenen Buch "Advanced CMOS Logic, Designers Handbook", das 1987 herausgegeben wurde, ist im Kapitel 3.1.5, Seite 3-9, eine Ausgangsstufe beschrieben, in der Maßnahmen angewendet sind, um das ungünstige Überschwingen zu reduzieren. In dieser Ausgangsstufe sind die Ausgangstransistoren jeweils aus mehreren Einzeltransistoren gebildet, die zueinander parallel geschaltet sind. Die Gate-Zonen dieser Einzeltransistoren sind in Serie geschaltet und wirken wie eine widerstandsbehaftete Leitung. Da diese Leitung auch eine gewisse Kapazität hat, wirkt die Serienschaltung der Gate-Zonen wie eine Verzögerungsleitung, so daß das Signal vom ersten Transistor bis zum letzten Transistor der parallelgeschalteten Einzeltransistoren eine gewisse Laufzeit benötigt. Ohne besondere Maßnahmen ist diese Verzögerung aber nicht groß genug, um die Flanken der Schaltimpulse so weit zu verlangsamen, daß unerwünschte Überschwingungen nicht mehr auftreten. Die besondere Maßnahme Reduzierung der Überschwingungen umfaßt bei dieser bekannten Ausgangsstufe die Verwendung eines Stromableittransistors, der an die Serienschaltung der Gate-Zone der Ausgangstransistoren einer der beiden Gruppen von Einzeltransistoren in der Gegentakt-Ausgangsstufe angeschlossen ist und im eingeschalteten Zustand das Fließen eines Stroms durch die Serienschaltung der Gate-Zonen nach Masse hervorruft.

Das Fließen des Stroms durch die Serienschaltung der Gate- Zonen hat zur Folge, daß an den einzelnen Gate-Zonen, die wie einzelne Widerstände wirken, Spannungsabfälle auftreten, so daß sich die Gate-Spannungen vom ersten Transistor der Gruppe bis zum letzten nacheinander verringern. Dieser durch den Stromableittransistor hervorgerufene zusätzliche Strom durch die Serienschaltung der Gate-Zonen wirkt aufgrund der an den einzelnen Gate-Zonen auftretenden Spannungsabfälle dem Entstehen der Überschwingungen entgegen. Der Stromableittransistor muß aber nach einer definierten Zeit auch wieder gesperrt werden, damit nicht ständig durch die Gate-Zonen Strom fließt. Dieses Sperren wird in Abhängigkeit vom Eingangssignal der Ausgangsstufe durchgeführt, aus dem mittels einer Verzögerungsschaltung ein Steuersignal erzeugt wird, das nach der von der Verzögerungsschaltung erzeugten Verzögerungszeit den Stromableittransistor wieder sperrt. Im günstigsten Fall, also dann, wenn die herstellungsbedingten Parameter der Ausgangsstufe gute Werte haben, muß die Verzögerungsschaltung den Stromableittransistor lang genug leitend halten, damit der Strom durch die Serienschaltung der Gate-Zonen lange genug fließt, um den gewünschten Effekt der Gate-Spannungsreduzierung für eine genügend lange Zeitdauer aufrechtzuerhalten. Dieser Stromfluß mit dem damit verbundenen Spannungsabfall an den Gate-Zonen ist die Vorraussetzung dafür, daß die unerwünschten Überschwingungen stark reduziert werden. Wenn allerdings die herstellungsbedingten Parameter der integrierten Ausgangsstufe ungünstige Werte haben, ist die Laufzeit des Signals durch die Gate-Zonen von vornherein bereits relativ lang, so daß der durch den Stromableittransistor zusätzlich hervorgerufene Strom mit der damit verbundenen weiteren Verlängerung der Laufzeit zu einer starken Verlangsamung der Flanken des Ausgangssignals der Ausgangsstufe führt, was höchst unerwünscht ist, da der Stromableittransistor zwar das Überschwingen reduzieren soll, nicht aber die Flankensteilheit der Ausgangsimpulse zu stark verlangsamen darf.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Gegentakt- Ausgangsstufe zu schaffen, bei der das Überschwingen an den Impulsen des Ausgangssignals wesentlich reduziert wird, ohne daß die Schaltgeschwindigkeit der Ausgangsstufe merklich beeinträchtigt wird.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß in die Zuleitung zu jeder Gate-Elektrode jedes der Teiltransistoren in jeder Gruppe ein Widerstandselement eingefügt ist, daß jedem Teiltransistor in jeder Gruppe ein Abschalt-Feldeffekttransistor zugeordnet ist und daß zu jeder Gruppe von Teiltransistoren ein Feldeffekttransistor vom jeweils entgegengesetzten Leitungstyp parallel geschaltet ist, der bezüglich des Eingangssignals und des Ausgangssignals als Source-Folger geschaltet ist.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert, die ein Schaltbild der integrierten Gegentakt-Ausgangsstufe nach der Erfindung zeigt.

Die in der Zeichnung dargestellte Ausgangsstufe ist eine CMOS-Gegentakt-Ausgangsstufe, deren Ausgangstransistoren jeweils in vier Teiltransistoren, nämlich in die P-Kanal-Transistoren P 1, P 2, P 3, P 4 und die N-Kanaltransistoren N 1, N 2, N 3, N 4, unterteilt sind. Wie zu erkennen ist, sind die Teiltransistoren jeder Gruppe zueinander parallelgeschaltet, wobei jeweils ein Teiltransistor der einen Gruppe mit einem Teiltransistor der anderen Gruppe in Serie geschaltet ist, also beispielsweise der Transistor P 4 mit dem Transistor N 4. Zwischen den Gate-Elektroden der parallelgeschalteten Teiltransistoren P 1 bis P 4 und N 1 bis N 4 sind Widerstandselemente TP 1, TP 2, TP 3 und TN 1, TN 2, TN 3 eingefügt. Diese Widerstandselemente sind, wie dies in der Technologie der integrierten Schaltungen üblich ist, jeweils aus zwei parallelgeschalteten Einzeltransistoren gebildet, wobei einer der Transistoren ein N-Kanal- Transistor und der andere ein P-Kanal-Transistor ist. Das der Gate-Elektrode des jeweils ersten Teiltransistors P 1, N 1 vorgeschaltete Widerstandselement besteht jeweils aus einem Feldeffekttransistor TP 0 bzw. TN 0, jedoch könnte auch dieses Widerstandselement ebenso wie die Widerstandselemente TP 1 bis TP 3 bzw. TN 1 bis TN 3 aufgebaut sein. Parallel zu jeder Gruppe aus Teiltransistoren P 1 bis P 4, N 1 bis N 4 liegt jeweils ein Transistor MN bzw. MP, der als Source-Folger geschaltet ist, was bedeutet, daß an seiner Source-Elektrode abgesehen von der an ihm als Spannungsabfall auftretenden Gate-Source-Spannung jeweils die seiner Gate-Elektrode zugeführte Spannung abgegeben wird.

Mit jeder Gate-Elektrode jedes Teiltransistors P 1 bis P 4 und N 1 bis N 4 ist jeweils ein Abschalttransistor PD 1 bis PD 4 bzw. ND 1 bis ND 4 verbunden, der in bestimmten Betriebsphasen für ein sicheres Abschalten der jeweiligen Teiltransistoren sorgt.

Die beschriebene Ausgangsstufe verhält sich wie folgt:

Es wird davon ausgegangen, daß an der Eingangsklemme 10 der Ausgangsstufe ein Signal mit niedrigem Spannungswert anliegt. In diesem Zustand ist der Transistor ND gesperrt, während sich der Transistor PD im leitenden Zustand befindet. Die Transistoren PD 1 bis PD 4 sind leitend, während die Transistoren ND 1 bis ND 4 gesperrt sind. An der Ausgangsklemme 12 der Ausgangsstufe liegt ebenfalls ein Signal mit niedrigem Spannungswert an. Die Transistoren MN und MP sind ebenfalls gesperrt, weil zwischen ihren Gate- und Source-Elektroden keine Spannungsdifferenz vorhanden ist, die aber notwendig wäre, um diese Transistoren in den leitenden Zustand zu versetzen. Die Transistoren P 1 bis P 4 sind wegen des leitenden Zustandes der Transistoren PD 1 bis PD 4 gesperrt, während die Transistoren N 1 bis N 4 im leitenden Zustand gehalten sind.

Es wird nun angenommen, daß die Eingangsspannung an der Eingangsklemme 10 ansteigt, so daß der Transistor ND leitend wird. Gleichzeitig werden die Transistoren PD 1 bis PD 4 gesperrt. Es wird hier vorausgesetzt, daß der Spannungsanstieg an der Eingangsklemme 10 mit steiler Flanke erfolgt. Die von Transistoren gebildeten Widerstandselemente TP 0 bis TP 3 bilden zusammen mit den Gate-Kapazitäten der Transistoren P 1 bis P 4 ein verteiltes RC-Netzwerk, das wie eine Laufzeitkette wirkt. Dies bedeutet, daß mit dem Ansteigen des Spannungswerts des Signals an der Eingangsklemme 10 und dem Übergang des Transistors ND in den leitenden Zustand die Transistoren P 1 bis P 4 nicht gleichzeitig, sondern mit einer gewissen Verzögerung nacheinander leitend werden, was bedeutet, daß der Spannungssprung des Eingangssignals nur in verlangsamter Form im Ausgangssignal reproduziert wird. Da die Transistoren P 1 bis P 4 nacheinander leitend werden, muß nicht ein großer Strom in sehr kurzer Zeit zu fließen beginnen, sondern es beginnen nacheinander kleinere Teilströme zu fließen, was zur Folge hat, daß in den an die Ausgangsklemme angeschlossenen Leitungen die Stromänderung pro Zeiteinheit niedriger wird, so daß die in den Leitungsinduktivitäten induzierten Spannungen herabgesetzt werden.

Da die Widerstandselemente TP 0 bis TP 3 aus Transistoren aufgebaut sind, unterliegen sie weitgehend denselben Parameterschwankungen des Herstellungsprozesses wie die als Kapazitäten wirkenden Transistoren P 1 bis P 4. Werden die Widerstandselemente TP 0 bis TP 3 infolge einer Prozeßabweichung hochohmiger, dann werden die unter dem Einfluß der gleichen Prozeßabweichungen entstehenden Gate-Kapazitäten der Transistoren P 1 bis P 4 zwangsläufig kleiner, so daß das Produkt aus Widerstand und Kapazität, daß die RC-Zeitkonstante des erwähnten RC-Netzwerks annähernd konstant bleibt.

Der zu den Teiltransistoren P 1 bis P 4 parallelgeschaltete Transistor MN trägt wesentlich dazu bei, daß es beim Umschalten des Eingangssignals von einem niedrigen Spannungswert auf einen hohen Spannungswert nicht zu einem starken Überschwingen kommt. Der Transistor MN empfängt an seiner Gate-Elektrode auf direktem Wege das Eingangssignal, so daß er in den leitenden Zustand übergeht, nachdem das Eingangssignal seinen Schwellenspannungswert überschritten hat. Da die Spannung an der Ausgangsklemme 12 den hohen Spannungswert nur mit Verzögerung erreicht, liegt zwischen der Gate-Elektrode des Transistors MN und seiner mit der Ausgangsklemme 12 verbundenen Source-Elektrode nur während der Anstiegsflanke des Eingangssignals eine Spannungsdifferenz an, so daß dieser Transistor MN auch nur Strom leiten kann, solange sich das Eingangssignal ändert. Liegt dagegen ein konstanter Spannungswert an der Eingangsklemme 10, kann der Transistor MN wegen der Gleichheit der Spannungen an seiner Gate-Elektrode und an seiner Source-Elektrode keinen Strom leiten.

Die Verwendung des als Source-Folger geschalteten Transistors MN bringt einen weiteren Vorteil mit sich. Wenn die Schaltung prozeßabhängig niederohmigere Parameter hat oder wenn am Ausgang 12 eine kleinere (hochohmigere) Last liegt, ist der Transistor MN infolge der resultierenden steileren Flanke des Ausgangssignals für eine kürzere Zeitperiode wirksam als bei hochohmigeren Schaltungsparametern und größerer (niederohmigerer) Last. Diese Gegenkopplungswirkung tritt ein, weil der Transistor MN, wie oben erwähnt, abhängig von der Spannungsdifferenz zwischen seiner Gate-Elektrode und seiner Drain- Elektrode wirksam ist.

Da der Transistor MN gemäß der obigen Erläuterung nur während des Übergangs des Eingangssignals vom niedrigen Spannungswert auf den hohen Spannungswert wirksam sein kann, beeinflußt dieser Transistor den Verlauf der Anstiegsflanke des Signals an der Ausgangsklemme 12. Der als Source-Folger geschaltete Transistor MN macht die Flanke im Mittelbereich des Anstiegs steiler, ohne daß jedoch die Gefahr besteht, daß es zu einem Überschwingen kommt, da er wieder in den gesperrten Zustand übergeht, sobald sich die Spannung an der Ausgangsklemme 12 um weniger als den am Transistor MN auftretenden Gate-Source-Spannungsabfall von der Spannung an der Eingangsklemme 10 unterscheidet.

Im Falle des Überganges des Signals an der Eingangsklemme 10 vom niedrigen Spannungswert zum hohen Spannungswert wirken die Transistoren ND 1 bis ND 4 für die Transistoren N 1 bis N 4 als Abschalttransistoren, da sie an die Gate-Elektroden der Transistoren N 1 bis N 4 mit dem Ansteigen der Eingangsspannung das Massesignal anlegen, das diese Transistoren zuverlässig sperrt, so daß nur noch die Transistoren P 1 bis P 4 wirksam werden können.

Die Zusammenschaltung der Transistoren P 1 bis P 4 mit den Widerstandselementen TP 0 bis TP 3 zur Bildung eines verteilten RC-Netzwerks mit der Wirkung einer Laufzeitkette ermöglicht das Arbeiten mit einem steilflankigen Übergang vom niedrigen Spannungswert auf den hohen Spannungswert an der Eingangsklemme 10, da dieses RC-Netzwerk die Flankensteilheit am Flankenbeginn und am Flankenende herabsetzt. Der Transistor MN sorgt dafür, daß dies nicht zu einer wesentlichen Verlangsamung der Flanke in ihrer Gesamtheit führt, da, wie oben erläutert, dieser Transistor die Flanke in ihren Mittelbereich steiler macht.

Die bisherige Beschreibung betraf den Übergang der Spannung an der Eingangsklemme 10 von einem niedrigen Wert zu einem hohen Wert. Für den Fall des Übergangs von einem hohen Wert zu einem niedrigen Wert gilt das entsprechende, wobei dann jeweils die komplementären Transistoren mit ihrem entsprechenden Verhalten wirksam werden. In diesem Fall wirken dann die Transistoren N 1 bis N 4 mit ihren zugeordneten Widerstandselementen TN 0 bis TN 3 als verteiltes RC-Netzwerk mit der Wirkung einer Laufzeitkette, und der zu den Transistoren N 1 bis N 4 parallelgeschaltete Transistor MP übernimmt die oben beschriebene Wirkung des Transistors MN.

Die beschriebene Schaltung ermöglicht somit die Erzeugung eines steilflankigen Ausgangssignals, wobei die Flankensteilheit sowohl bei ansteigenden als auch bei fallenden Flanken erreicht wird. Trotz der Flankensteilheit wird ein unerwünschtes Überschwingen vermieden.

Claims (3)

1. Integrierte Gegentakt-Ausgangsstufe zum Erzeugen eines impulsförmigen Ausgangssignals in Abhängigkeit von einem impulsförmigen Eingangssignal mit komplementären Ausgangs-Feldeffekttransistoren, die jeweils aus zwei Gruppen parallelgeschalteter Teiltransistoren vom jeweils gleichen Leitungstyp bestehen, dadurch gekennzeichnet,

• a) daß in die Zuleitung zu jeder Gate-Elektrode jedes der Teiltransistoren (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) in jeder Gruppe ein Widerstandselement (TP 0, TP 1, TP 2, TP 3; TN 0, TN 1, TN 2, TN 3) eingefügt ist,
• b) daß jedem Teiltransistor (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) in jeder Gruppe ein Abschalt-Feldeffekttransistor (PD 1, PD 2, PD 3, PD 4; ND 1, ND 2, ND 3, ND 4) zugeordnet ist und
• c) daß zu jeder Gruppe von Teiltransistoren (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) ein Feldeffekttransistor (MN, MP) vom jeweils entgegengesetzten Leitungstyp parallelgeschaltet ist, der bezüglich des Eingangssignals und des Ausgangssignals als Source-Folger geschaltet ist.

2. Integrierte Gegentakt-Ausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandselemente (TP 1, TP 2, TP 3; TN 1, TN 2, TN 3), die zwischen den Gate-Elektroden aufeinanderfolgender Teiltransistoren (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) eingefügt sind, aus zwei komplementären, parallelgeschalteten Feldeffekttransistoren gebildet sind.

3. Integrierte Gegentakt-Ausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Abschalttransistoren PD 1, PD 2, PD 3, PD 4; ND 1, ND 2, ND 3, ND 4) vom jeweils gleichen Typ wie die Teiltransistoren (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) sind, denen sie zugeordnet sind, und mit der Gate-Elektrode des jeweiligen Teiltransistors (P 1, P 2, P 3, P 4; N 1, N 2, N 3, N 4) verbunden sind.