DE10142840B4

DE10142840B4 - Verzögerungsschaltung

Info

Publication number: DE10142840B4
Application number: DE10142840A
Authority: DE
Inventors: Toshiyuki Okayasu
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2000-08-29
Filing date: 2001-08-29
Publication date: 2008-11-13
Anticipated expiration: 2021-08-30
Also published as: DE10142840A1; JP2002076855A; US20020026622A1; US6944835B2; US20030173645A1; US6598212B2

Abstract

Verzögerungsschaltung (200) mit einem ersten Puffer (202), einem zweiten Puffer (204) und einem Pfad (206), der zwischen dem ersten Puffer und dem zweiten Puffer angeordnet ist,
gekennzeichnet durch
einen Feldeffekttransistor (210) mit einem Sourcebereich (S), einem Drainbereich (D), einer Gateelektrode (G) und einem Substrat, in welchem der Sourcebereich (S) und der Drainbereich (D) angeordnet sind, wobei der Sourcebereich (S) und der Drainbereich (D) mit dem Pfad (206) verbunden sind, und
eine Spannungssteuereinheit (220) mit einem Digital/Analog-Wandler (DAC), die mit der Gateelektrode (G) des Feldeffekttransistors (210) verbunden ist und an diese eine gewünschte Spannung anlegt, um die Kapazität des Feldeffekttransistors (210) zu steuern.

Description

Die vorliegende Erfindung bezieht sich auf eine Verzögerungsschaltung. Insbesondere bezieht sich die vorliegende Erfindung auf eine Verzögerungsschaltung, welche eine gewünschte Verzögerungszeit erzeugt, indem die Sperrschichtkapazität eines Feldeffekttransistors geändert wird.
1 zeigt eine herkömmliche Verzögerungsschaltung 300. Die herkömmliche Verzögerungsschaltung 300 hat einen ersten Puffer 302, welcher die Wellenform eines Eingangssignals formt und dann das erhaltene geformte Signal ausgibt, einen Pfad 306, über welchen das Ausgangssignal übertragen wird, einen ersten Kondensator 312, welcher die Kapazität C zu dem Pfad 306 hinzufügt, einen zweiten Kondensator 314, welcher die Kapazität C' zu dem Pfad 306 hinzufügt, eine erste Schaltvorrichtung 308, welche den Pfad 306 und den ersten Kondensator 312 elektrisch verbindet oder trennt, eine zweite Schaltvorrichtung 310, welche den Pfad 306 und den zweiten Kondensator 314 elektrisch verbindet oder trennt, und einen zweiten Puffer 304, welcher die Wellenform des Signals formt, das über den Pfad 306 übertragen wurde, und das erhaltene geformte Signal ausgibt. Eine in der Zeichnung nicht gezeigte Steuereinheit steuert die Schaltvorrichtungen 308 und 310, um die zu dem Pfad 306 hinzugefügte Kapazität zu verändern. Auf diese Weise verzögert die in der Zeichnung nicht gezeigte Steuereinheit das über den Pfad 306 übertragene Signal um eine gewünschte Zeitdauer.
Die herkömmliche Verzögerungsschaltung 300 erzielt eine feine Verzögerungsauflösung durch selektives Hinzufügen entweder der Kapazität C oder der Kapazität C', welche sich geringfügig von der Kapazität C unterscheidet. Jedoch unterscheidet sich bei der herkömmlichen Verzögerungsschaltung 300 die Kanalkapazität der ersten Schaltvorrichtung 308 von der der zweiten Schaltvorrichtung 310, und die Drahtkapazität des Drahtes, welcher den ersten Kondensator 312 mit dem Pfad 306 verbindet, unterscheidet von der Drahtkapazität des Drahtes, welcher den zweiten Kondensator 314 mit dem Pfad 306 verbindet. Die Kapazitätsunterschiede beeinflussen die zu dem Pfad 306 hinzugefügte Kapazität. Als eine Folge ist es sehr schwierig, die gewünschte feine Auflösung der Verzögerung, die durch Verwendung des geringen Unterschieds zwischen der Kapazität C und der Kapazität C' erhalten werden soll, zu erzielen.
Aus der DE 693 08 978 T2 ist eine steuerbare Verzögerungsschaltung bekannt, die eine zwischen einen Signaleingang und einen Signalausgang geschaltete Logikschaltung sowie einen steuerbaren Lastkreis, der eine an den Ausgang der Logikschaltung geschaltete kapazitive Last enthält, umfasst.
Die kapazitive Last weist mehrere steuerbare Kapazitäten auf, die jeweils einen Feldeffekttransistor mit isolierter Steuerelektrode enthalten, dessen Drain-Elektrode und Source-Elektrode gemeinsam mit dem Ausgang der Logikschaltung verbunden sind und dessen Gate-Elektrode ein binäres Steuersignal empfängt, wobei die Steuersignale aller Feldeffekttransistoren ein Digitalwort bilden, derart, dass je nach dem Zustand der einzelnen Steuersignale der zugeordnete Feldeffekttransistor den Verzögerungswert beeinflusst oder nicht beeinflusst.
Weiterhin zeigt die DE 100 05 620 A1 eine steuerbare Verzögerungsschaltung, bei der eine ein Signal übertragende Leitung mit mehreren Justiereinrichtungen verbunden ist. Die einzelnen Justiereinrichtungen enthalten jeweils einen Schalter und einen Kondensator, wobei der Kondensator durch den Schalter mit der Leitung verbindbar oder von dieser trennbar ist, so dass über den Zustand des Schalters die Signallaufzeit auf der Leitung beeinflusst werden kann. Die einzelnen Kondensatoren sind parallel zueinander geschaltet und können jeweils unabhängig voneinander zu- oder abgeschaltet werden. Sie können auch als Feldeffekttransistoren mit steuerbarer Gate-Kapazität ausgebildet sein.
Es ist die Aufgabe der vorliegenden Erfindung, eine Verzögerungsschaltung zu schaffen, welche das vorbeschriebene Problem überwindet und eine genaue Einstellung der Verzögerung ermöglicht. Diese Aufgabe wird gelöst durch die in dem unabhängigen Anspruch beschriebene Kombination. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
Gemäß der vorliegenden Erfindung ist eine Verzögerungsschaltung vorgesehen mit einem ersten Puffer, einem zweiten Puffer und einem Pfad, der zwischen dem ersten Puffer und dem zweiten Puffer angeordnet ist, einem Feldeffekttransistor mit einem Sourcebereich, einem Drainbereich, einer Gateelektrode und einem Substrat, in welchem der Sourcebereich und der Drainbereich angeordnet sind, wobei der Sourcebereich und der Drainbereich mit dem Pfad verbunden sind, und einer Spannungssteuereinheit mit einem Digital/Analog-Wandler, die mit der Gateelektrode des Feldeffekttransistors verbunden ist und an diese eine gewünschte Spannung anlegt, um die Kapazität des Feldeffekttransistors zu steuern.
Darüber hinaus ist es bevorzugt, daß die Verzögerungsschaltung mehrere Feldeffekttransistoren hat, die derart mit dem Pfad verbunden sind, daß die Spannungssteuereinheit die zu dem Pfad hinzugefügte Kapazität steuert, indem eine gewünschte Spannung an die Gateelektrode jedes der mehreren Feldeffekttransistoren angelegt wird. Darüber hinaus kann die Verzögerungsschaltung einen Kondensator mit einer vorbestimmten Kapazität besitzen, der mit dem Pfad verbunden ist.
Die Erfindung wird im Folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:
1 eine herkömmliche Verzögerungsschaltung,
2 eine Prüfvorrichtung zum Prüfen einer elekt ronischen Vorrichtung, die eine Verzögerungsschaltung enthält,
3 eine Verzögerungsschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, und
4 ein anderes Ausführungsbeispiel der Verzögerungsschaltung nach der vorliegenden Erfindung.
2 zeigt eine Prüfvorrichtung 100, welche eine elektronische Vorrichtung prüft. Die Prüfvorrichtung 100 hat eine Mustererzeugungseinheit 110, welche Musterdaten eines Prüfsignals erzeugt, das in eine zu prüfende elektronische Vorrichtung 160 einzugeben ist, eine Wellenform-Formungseinheit 120,
Weiter auf Seite 6 der ursprünglichen Unterlagen welche die Musterdaten formt, eine Signaleingabe/-ausgabe-Einheit 140, welche die geformten Musterdaten zu der elektronischen Vorrichtung 160 liefert und ein von der elektronischen Vorrichtung 160 ausgegebenes Signal empfängt, und eine Beurteilungseinheit 150, welche beurteilt, ob die elektronische Vorrichtung 160 zufriedenstellend ist oder nicht. Darüber hinaus hat die Wellenform-Formungseinheit 120 eine Verzögerungsschaltung 200. Diese Verzögerungsschaltung 200 hat einen Feldeffekttransistor und eine Spannungssteuereinheit. Der Feldeffekttransistor hat einen Sourcebereich S, einen Drainbereich D, eine Gateelektrode G und ein Substrat B, in welchem der Sourcebereich S und der Drainbereich D angeordnet sind (siehe 3(A)). Der Sourcebereich S und der Drainbereich D sind elektrisch mit einem Pfad verbunden, über welchen das in die Wellenform-Formungseinheit 120 eingegebene Signal übertragen wird. Die Spannungssteuereinheit legt eine gewünschte Spannung an die Gateelektrode G an.
Die Mustererzeugungseinheit 110 erzeugt Musterdaten, welche ein in die elektronische Vorrichtung 160 einzugebendes Prüfmuster sind, und Erwartungswertdaten, welche die elektronische Vorrichtung 160 auf der Grundlage der empfangenen Eingangsmusterdaten ausgeben sollte. Darüber hinaus gibt die Mustererzeugungseinheit 110 nicht nur die Musterdaten zu der Wellenform-Formungseinheit 120 aus, sondern auch den Erwartungswert, welcher von der elektronischen Vorrichtung 160 auszugeben ist, zu der Beurteilungseinheit 150. Zusätzlich gibt die Mustererzeugungseinheit 110 ein Zeitsetzsignal, welches die Erzeugung eines Verzögerungstaktsignals bezeichnet, das eine vorbestimmte Verzögerungsgröße hat, welches den Operationscharakteristiken der elektronischen Vorrichtung 160 ent spricht, zu der Verzögerungsschaltung 200 aus.
Die Verzögerungsschaltung 200 erzeugt ein Verzögerungssignal mit einer Verzögerungsgröße, die durch das Zeitsetzsignal bezeichnet ist. Die Wellenform-Formungseinheit 120 formt die Musterdaten auf der Grundlage des von der Verzögerungsschaltung 200 gelieferten Verzögerungssignals und die geformten Musterdaten, welche den Operationscharakteristik der elektronischen Vorrichtung 160 entsprechen, zu der Signaleingabe/-ausgabe-Einheit 140 aus. Die elektronische Vorrichtung 160 gibt Ausgangswerte, die den geformten Musterdaten entsprechen, über die Signaleingabe/-ausgabe-Einheit 140 zu der Beurteilungseinheit 150 aus. Die Beurteilungseinheit 150 vergleicht die Ausgangswerte mit den Erwartungswerten, die von der Mustererzeugungseinheit 110 geliefert wurden, und beurteilt, ob die elektronischen Vorrichtung 160 akzeptierbar ist oder nicht.
3 zeigt eine Verzögerungsschaltung 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In 3(A) hat die Verzögerungsschaltung 200 einen Puffer 202, einen Feldeffekttransistor (FET) 210, einen zweiten Puffer 204, eine Spannungssteuereinheit 220 und einen Pfad 206, der elektrisch zwischen dem ersten Puffer 202, dem zweiten Puffer 204 und dem FET 210 angeordnet ist. Der erste Puffer 202 und der zweite Puffer 204 formen die Wellenform eines Eingangssignals und geben das erhaltene geformte Signal aus. Bei diesem Ausführungsbeispiel haben sowohl der erste Puffer 202 als auch der zweite Puffer 204 einen Inverter.
Der FET 210 hat einen Sourcebereich S, einen Drainbereich D, eine Gateelektrode G und ein Substrat B, in welchem der Sourcebereich S und der Drainbereich D angeordnet sind. Der Sourcebereich S und der Drainbereich D sind elektrische mit dem Pfad 206 verbunden, über welchen ein von dem ersten Puffer 202 ausgegebenes Signal übertragen wird. Der FET 210 kann entweder ein p-Kanal-FET oder n-Kanal-FET sein. Darüber hinaus kann der FET 210 ein FET vom Anreicherungstyp oder ein FET vom Verarmungstyp sein. Es ist bevorzugt, daß der Substratbereich B auf einem vorgeschriebenen Spannungswert gehalten wird. Bei diesem Ausführungsbeispiel ist der Substratbereich B geerdet. Eine vorgeschriebene Kapazität, welche eine pn-Sperrschichtkapazität ist, ist zwischen dem Sourcebereich S, dem Drainbereich D und dem Substratbereich B gebildet, entsprechend der Fläche des pn-Sperrbereichs, der von dem Sourcebereich S, dem Drainbereich D und dem Substratbereich B gebildet ist, und der Dicke der in dem pn-Sperrbereich gebildeten Verarmungsschicht. Daher ist bei der Verzögerungsschaltung 200 gemäß diesem Ausführungsbeispiel der FET 210 mit einem ersten Anschluß verbunden, an welchem der Sourcebereich S und der Drainbereich D mit der Spannungssteuereinheit 220 verbunden sind. Der FET 210 bildet zusammen mit einem zweiten Anschluß, an welchem das Substrat B auf einer vorbestimmten Spannung gehalten wird, einen Kondensator.
Die Spannungssteuereinheit 220 legt eine Spannung mit einem gewünschten Wert an die Gateelektrode G des FET 210 an. Die Spannungssteuereinheit 220 kann so ausgebildet sein, daß sie drei oder mehr bestimmte Spannungswerte erzeugt, so daß einer der drei oder mehr bestimmten Spannungswerte ausgewählt und dann die Spannung mit dem ausgewählten Wert an die Gateelektrode G angelegt wird. Darüber hinaus kann der Wert der Spannung, welche die Spannungssteuereinheit 220 an die Gateelektrode G anlegt, zwischen dem Spannungswert, bei welchem das Signal, das über den Pfad 206 übertragen wird, eine H-Logik (VDD) darstellt, und dem Spannungswert, bei welchem das Signal, das über den Pfad 206 übertragen wird, eine L-Logik (VSS) darstellt, sein. Bei diesem Ausführungsbeispiel hat die Spannungssteuereinheit 220 einen Digital/Analog-Wandler (DAC) und legt eine gewünschte Spannung an die Gateelektrode G auf der Grundlage eines Befehls, welcher von einer in der Zeichnung nicht gezeigten Steuereinheit geliefert wird, an. Darüber hinaus hängt die zwischen dem Sourcebereich S, dem Drainbereich D und dem Substratbereich B gebildete Kapazität von dem elektrischen Potential der Gateelektrode G mit Bezug auf das elektrische Potential des Substratbereichs B, das ein elektrisches Bezugspotential ist, an. Die Spannungssteuereinheit 220 steuert die Kapazität, welche zwischen dem Sourcebereich S, dem Drainbereich D und dem Substratbereich B gebildet ist, durch Steuerung des elektrischen Potentials der Gateelektrode G mit Bezug auf das elektrische Potential des Substratbereichs B.
Das von dem ersten Puffer 202 ausgegebene Signal wird über den Pfad 206 übertragen, um die Zeitdauer, welche der zwischen dem Sourcebereich S, dem Drainbereich D und dem Substratbereich B gebildeten Kapazität entspricht, verzögert und in den zweiten Puffer 204 eingegeben. Der zweite Puffer 204 invertiert dann die Wellenform des verzögerten Signals, formt die Wellenform des invertierten verzögerten Signals und gibt das geformte invertierte verzögerte Signal aus.
Die Verzögerungsschaltung 200 gemäß diesem Ausführungsbeispiel kann die Kapazität des Quellenbereichs S und des Drainbereichs D mit Bezug auf den Substrat bereich B steuern, indem der Wert der an die Gateelektrode G des FET 210 anzulegenden Spannung gesteuert wird. Daher kann die Verzögerungsschaltung 200 gemäß diesem Ausführungsbeispiel die zu dem Pfad 206 hinzugefügte Kapazität steuern. Als eine Folge kann die Verzögerungsschaltung 200 gemäß diesem Ausführungsbeispiel eine Verzögerung jeder gewünschten Größe einfach erzeugen, indem die zu dem Pfad hinzugefügte Kapazität gesteuert wird, ohne daß eine Schaltvorrichtung wie ein Übertragungsgate oder ein Schalter zwischen dem Kondensator zur Erzeugung einer Verzögerungsgröße und dem Pfad, über welchen Signale übertragen werden, vorhanden ist. Darüber hinaus kann selbst in dem Fall, in welchem die Verzögerungsschaltung 200 eine Schaltvorrichtung zwischen dem Kondensator zur Erzeugung einer Verzögerungsgröße und dem Pfad, über welchen Signale übertragen werden, hat, die Verzögerungsschaltung 200 die Varianz von Verzögerungsgrößen korrigieren, die durch die Unterschiede in den Eigenschaften der Drähte und Schaltvorrichtungen aufgrund von Verarbeitungsvarianzen bei den Herstellungsvorgängen der Drähte und Schaltvorrichtungen bewirkt werden, indem einfach die zu dem Pfad hinzugefügte Kapazität gesteuert wird.
Wie in 3(b) gezeigt ist, kann die Verzögerungsschaltung 200 mehrere Feldeffekttransistoren 210-1 bis 210-n haben, so daß jeder FET 210-k einen Sourcebereich S-k und einen Drainbereich D-k hat, welche mit dem Pfad 206 verbunden sind, wobei 1 ≤ k ≤ n. Darüber hinaus ist es wünschenswert, daß die Verzögerungsschaltung 200 weiterhin mehrere Spannungssteuereinheiten 220-1 bis 220-n hat für das Anlegen von Spannungen mit gewünschten Werten an die Gateelektroden G-1 bis G-n der Feldeffekttransistoren 210-1 bis 210-n. Die Spannungssteuereinheiten 220-1 bis 220-n steuern die Werte der an die Gateelektroden G-1 bis G-n der Feldeffekttransistoren 210-1 bis 210-n anzulegenden Spannungen auf der Grundlage eines von einer in der Zeichnung nicht gezeigten Steuereinheit gelieferten Befehls, um ein Signal, das über den Pfad 206 übertragen wird, um eine gewünschte Zeitdauer zu verzögern.
4 zeigt ein anderes Ausführungsbeispiel der Verzögerungsschaltung 200. 4(a) zeigt eine beispielhafte Spannungssteuereinheit 220, welche drei unterschiedliche Spannungswerte erzeugt. In 4(a) hat die Spannungssteuereinheit 220 eine Spannungserzeugungseinheit 212, welche drei Spannungswerte erzeugt, und eine Spannungsauswahleinheit 214, welche einen der drei unterschiedlichen Spannungswerte, die von der Spannungserzeugungseinheit 212 erzeugt werden, auswählt. Die Spannungserzeugungseinheit 212 hat vier miteinander verbundene Widerstände. In der Spannungserzeugungseinheit 212 wird eine Spannung mit einem ersten vorbestimmten Wert an ein Ende der vier in Reihe geschalteten Widerstände angelegt, und eine andere Spannung mit einem zweiten vorbestimmten Wert wird an das andere Ende der vier in Reihe geschalteten Widerstände angelegt. Es ist bevorzugt, daß die Spannungserzeugungseinheit 212 drei Spannungen mit unterschiedlichen Werten in einer solchen Weise erzeugt, daß jeder dieser unterschiedlichen Wert zwischen dem Wert der an das eine Ende der in Reihe geschalteten Widerstände angelegten Spannung und dem Wert der an das andere Ende der in Reihe geschalteten Widerständen angelegten Spannung liegt. Bei diesem Ausführungsbeispiel hat die Spannungserzeugungseinheit 212 in Reihe geschaltete Feldeffekttransistoren 216-1 bis 216-4. Bei dieser Spannungserzeugungseinheit 212 ist eine Spannung VDD an den Sourcebereich oder Drainbereich des ersten FET 216-1 und die Gateelektrode des FET 216-1 angelegt, und eine Spannung VSS ist an den Drainbereich oder den Sourcebereich des letzten FET 216-4 angelegt. Aufgrund des Kanalwiderstandes jedes der in Reihe geschalteten Feldeffekttransistoren 216-1 bis 216-4 werden, wenn die Spannungen VDD und VSS auf diese Weise angelegt werden, die Werte der Spannungen an den Knoten N-1, N-2 und N-3, welche den Sourcebereich eines FET mit dem Drainbereich des benachbarten FET verbinden, auf der anderen Seite der Reihe, alle unterschiedlichen und liegen zwischen dem Wert von VDD und dem Wert von VSS. Auf diese Weise werden drei Spannungen mit unterschiedlichen Werten, die zwischen dem Wert von VDD und dem Wert von VSS liegen, erzeugt. Um n Spannungen mit unterschiedlichen Werten, welche zwischen dem Wert von VDD und dem Wert von VSS liegen, wobei n ≥ 4 ist, zu erzeugen, werden n + 1 in Reihe geschaltete Feldeffekttransistoren 216-1 bis 216-(n + 1) in der Spannungserzeugungseinheit angeordnet. In diesem Fall wird eine Spannung VDD an den Sourcebereich oder Drainbereich des ersten FET 216-1 und die Gateelektrode des FET 216-1 angelegt, und eine Spannung VSS wird an den Drainbereich oder den Sourcebereich des letzten FET 216-(n + 1) angelegt.
In dem Fall, welchem drei Spannungen mit unterschiedlichen Werten erzeugt werden, hat die Spannungsauswahleinheit 214 drei Feldeffekttransistoren 218-1 bis 218-3, welche als Schaltvorrichtungen dienen. Es ist bevorzugt, daß der Sourcebereich oder Drainbereich von jedem der Feldeffekttransistoren 218-1 bis 218-3 mit den Knoten N-1, N-2 bzw. N-3 in der Spannungserzeugungseinheit 212 verbunden ist. Die in der Zeichnung nicht gezeigte Steuereinheit legt eine Spannung an die Gateelektrode von einem Feldeffekttransistoren 218-1 bis 218-3 an, um eine Spannung mit einem vorbestimmten Wert an die Gateelektrode G des FET 210 anzulegen. In dem Fall der Erzeugung von n Spannung mit unterschiedlichen Werten, welche zwischen dem Wert von VDD und dem Wert von VSS, wobei n ≥ 4 ist, hat die Spannungsauswahleinheit 214n Feldeffekttransistoren 218-1 bis 218-n, welche als Schaltvorrichtungen dienen. Es ist bevorzugt, daß der Sourcebereich oder der Drainbereich von jedem der Feldeffekttransistoren 218-1 bis 218-n mit jeweils einem der Knoten N-1 bis N-n in der Spannungserzeugungseinheit 212 verbunden ist. In diesem Fall legt die in der Zeichnung nicht gezeigte Steuereinheit eine Spannung an die Gateelektrode von einem der Feldeffekttransistoren 218-1 bis 218-n an, um eine Spannung mit einem vorbestimmten Wert an die Gateelektrode G des FET 210 anzulegen. Auf diese Weise wird das Signal, das über den Pfad 206 übertragen wird, um eine gewünschte Zeitdauer verzögert.
Wie in 4(b) gezeigt ist, kann die Verzögerungsschaltung 200 einen zusätzlichen Kondensator 230 mit einer vorbestimmten Kapazität aufweisen. Es ist bevorzugt, daß der Kondensator 230 eine feste Kapazität hat. Es ist bevorzugt, daß die feste Kapazität des Kondensators 230 ein vorbestimmtes Verhältnis mit Bezug auf die Änderung der Kapazität des FET 210, die zu dem Pfad 206 hinzugefügt wir, hat.
Wie aus der vorstehenden Beschreibung ersichtlich ist, kann gemäß der vorliegenden Erfindung eine gewünschte Verzögerungsgröße erzeugt werden.

Claims

Verzögerungsschaltung (200) mit einem ersten Puffer (202), einem zweiten Puffer (204) und einem Pfad (206), der zwischen dem ersten Puffer und dem zweiten Puffer angeordnet ist, gekennzeichnet durch einen Feldeffekttransistor (210) mit einem Sourcebereich (S), einem Drainbereich (D), einer Gateelektrode (G) und einem Substrat, in welchem der Sourcebereich (S) und der Drainbereich (D) angeordnet sind, wobei der Sourcebereich (S) und der Drainbereich (D) mit dem Pfad (206) verbunden sind, und eine Spannungssteuereinheit (220) mit einem Digital/Analog-Wandler (DAC), die mit der Gateelektrode (G) des Feldeffekttransistors (210) verbunden ist und an diese eine gewünschte Spannung anlegt, um die Kapazität des Feldeffekttransistors (210) zu steuern.
Verzögerungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Feldeffekttransistoren (210-1, ..., 210-n) vorgesehen sind, die mit dem Pfad (206) verbunden sind, und dass die Spannungssteuereinheit (220) eine Kapazität, die zu dem Pfad (206) hinzugefügt wird, steuert, indem eine gewünschte Spannung an die Gateelektrode (G) von jedem der mehreren Feldeffekttransistoren (210-1, ..., 210-n) angelegt wird.
Verzögerungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Kondensator (230) mit einer vorbestimmten Kapazität in der Weise vorgesehen ist, dass der Kondensator (230) mit dem Pfad (206) verbunden ist.