CN1510745A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1510745A
CN1510745A CNA2003101131384A CN200310113138A CN1510745A CN 1510745 A CN1510745 A CN 1510745A CN A2003101131384 A CNA2003101131384 A CN A2003101131384A CN 200310113138 A CN200310113138 A CN 200310113138A CN 1510745 A CN1510745 A CN 1510745A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
semiconductor
insulating component
constituting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101131384A
Other languages
English (en)
Other versions
CN1322583C (zh
Inventor
定别当裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1510745A publication Critical patent/CN1510745A/zh
Application granted granted Critical
Publication of CN1322583C publication Critical patent/CN1322583C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体器件及其制造方法，在制造例如称作BGA的半导体器件时，即使需要研磨工序，也能够以低价使用低精度的研磨装置简单地进行研磨。在基板(1)上的粘接层(2)上的预定多个部位，布置被称作CSP的半导体构成体(3)。接着，在半导体构成体(3)之间，布置由热固化性树脂构成的绝缘构件材料(13A)，通过使用一对加热加压板进行加热加压，形成绝缘构件。此时，即使绝缘构件材料(13A)中的树脂向半导体构成体(3)上流出，也能够以低价使用低精度的抛光或循环研磨带来简单地对其研磨后除去。然后，在其上形成上层绝缘膜、上层再布线、焊锡球等，接着，在相互邻接的半导体构成体(3)之间进行切断后，可以得到多个具备焊锡球的半导体器件。

Description

半导体器件及其制造方法
技术领域
本发明涉及内置芯片尺寸的半导体单元的半导体器件及其制造方法。
背景技术
近年来，正在开发以便携式电话为代表的便携式电子设备的小型化相关而被称作CSP(chip size package：芯片级封装)的半导体器件。该CSP是如下的器件：在形成了多个用于外部连接的连接焊盘(pad)的裸露的半导体器件的上表面设置钝化膜(中间绝缘膜)，在该钝化膜的各连接焊盘的对应部上形成开口部，并形成通过该开口部与各连接焊盘连接的再布线，在各再布线的另一端部侧形成柱状的外部连接用电极，而且在各外部连接用电极间填充密封构件。这样一来，如果采用CSP，则在各柱状外部连接用电极上形成焊锡球(焊料球)，由此，可以在具有连接端子的电路板上以面朝下方式接合，能够使安装面积与裸露的半导体器件尺寸相同，所以，与现有的使用引线接合法等的面朝上方式的接合方法相比较，能够使电子设备大幅小型化。这样，在CSP中，例如有USP6467674，为了提高生产性，有的在晶片状态的半导体衬底上形成钝化膜、再布线、外部连接用电极、及密封构件，还在未被密封构件覆盖而露出的外部连接用电极的上表面上形成焊锡球，然后在切片生产线进行切断。
但是，在上述现有半导体器件中，随着集成化的发展，外部连接用电极的数量增加时，存在如下问题。也就是说，如上所述，由于CSP在裸露的半导体器件的上表面排列外部连接用电极，所以通常排列成矩阵状，因此在外部连接用电极数量多的半导体器件的情况下，存在外部连接用电极的尺寸及节距极端变小的缺点，为此，虽然是裸露半导体器件的尺寸，但不能适用于外部连接用电极多的器件。也就是说，如果外部连接用电极的尺寸及节距极端变小，则与电路板的位置配合不仅困难，而且发生接合强度不足、接合时电极间发生短路、通常由硅衬底构成的半导体衬底与电路板的线性膨胀系数之差引起而发生的应力导致外部连接用电极被破坏等的致命问题。
发明内容
因此，本发明的目的在于提供一种新型半导体器件，即使外部连接用电极的数量增加，也能使其尺寸及节距形成必要的尺寸。
根据本发明的半导体器件，具备：半导体构成体(3)，在上表面具有多个外部连接部(11、5)；绝缘构件(13)，设置在上述半导体构成体(3)的侧方，由含有加固材料的树脂构成；绝缘膜(14、8)，设置在上述半导体构成体(3)的、除外部连接部(11、5)之外的上表面及上述绝缘构件(13)的上表面上；以及多个上层再布线(19)，在上述绝缘膜(14、8)上，分别与上述半导体构成体(3)的外部连接部(11、5)连接而设置，且具有连接焊盘部，至少为一层；上述上层再布线(19)中的最上层的上层再布线(19)的至少一部分连接焊盘部，设置在与上述绝缘构件(13)对应的区域上。
附图说明
图1是作为本发明实施方式1的半导体器件的剖面图。
图2是图1所示半导体器件的制造方法的一个例子中初期准备的器件剖面图。
图3是上接图2的制造工序的器件剖面图。
图4是上接图3的制造工序的器件剖面图。
图5是上接图4的制造工序的器件剖面图。
图6是上接图5的制造工序的器件剖面图。
图7是上接图6的制造工序的器件剖面图。
图8是上接图7的制造工序的器件剖面图。
图9是上接图8的制造工序的器件剖面图。
图10是上接9的制造工序的器件剖面图。
图11是上接图10的制造工序的器件剖面图。
图12是上接图11的制造工序的器件剖面图。
图13是上接图12的制造工序的器件剖面图。
图14是上接图13的制造工序的器件剖面图。
图15是上接图14的制造工序的器件剖面图。
图16是上接图15的制造工序的器件剖面图。
图17是上接图16的制造工序的器件剖面图。
图18示出图1所示半导体器件的制造方法的变形例1，是初期准备的基板的剖面图。
图19涉及图18所示的变形例1，是主要部分的制造工序的器件剖面图。
图20示出图1所示的半导体器件的制造方法的变形例2，是主要部分的制造工序的器件剖面图。
图21是上接图20的制造工序的剖面图。
图22示出图1所示的半导体器件的制造方法的变形例3，是主要部分的制造工序的器件剖面图。
图23示出图1所示的半导体器件的制造方法的变形例4，是主要部分的制造工序的器件剖面图。
图24是上接图23的制造工序的剖面图。
图25是作为本发明实施方式2的半导体器件的剖面图。
图26是作为本发明实施方式3的半导体器件的剖面图。
图27是作为本发明实施方式4的半导体器件的剖面图。
图28是作为本发明实施方式5的半导体器件的剖面图。
图29是作为本发明实施方式6的半导体器件的剖面图。
图30示出图29所示的半导体器件的制造方法，是主要部分的制造工序的器件剖面图。
图31是上接图30的制造工序的剖面图。
图32是上接图31的制造工序的剖面图。
图33是上接图32的制造工序的剖面图。
图34是作为本发明实施方式7的半导体器件的剖面图。
图35是作为本发明实施方式8的半导体器件的剖面图。
图36是作为本发明实施方式9的半导体器件的剖面图。
图37示出用于说明作为本发明其它实施方式的半导体器件制造方法的器件剖面图。
具体实施方式
(实施方式1)
图1是作为本发明实施方式1的半导体器件的剖面图。该半导体器件具备由硅、玻璃、陶瓷等构成的平面矩形形状的基板1。在基板1的上表面设置由粘接剂、粘附片、两面粘接带构成的粘接层2。
在粘接层2的上表面中央部，粘接着尺寸稍小于基板1的尺寸的平面矩形形状的半导体构成体3的下表面。此时，半导体构成体3被称作CSP，具备粘接在粘接层2的上表面中央部上的硅衬底(半导体衬底)4。
在硅衬底4的上表面中央部设置集成电路(未图示)，在上表面周边部与集成电路连接地设置由铝系金属构成的多个连接焊盘5。在硅衬底4的除连接焊盘5中央部以外的上表面，设置由氧化硅构成的绝缘膜6，连接焊盘5的中央部通过设置在绝缘膜6上的开口部7而露出。
在此，在硅衬底4上设置连接焊盘5和绝缘膜6而形成的结构，通常是对晶片状态的硅衬底4进行切片而形成单个芯片的情况下所能得到的。但是在该实施方式中，在晶片状态的硅衬底4上形成了连接焊盘5和绝缘膜6的状态下，不进行切片，而如以下说明的那样，在得到具有再布线10和柱状电极11的半导体构成体3的状态下，对晶片状态的硅衬底4进行切片。
接着，对被称作CSP的半导体构成体3的构成进行说明。在设置于硅衬底4上的绝缘膜6的上表面上，形成由环氧系树脂和聚酰亚胺等构成的保护膜(绝缘膜)8。此时，在与绝缘膜6的开口部7对应的部分的保护膜8上，设置开口部9。从通过两开口部7、9露出的连接焊盘5的上表面到保护膜8上表面的预定部位，设置由基底金属层10a和设置在该基底金属层10a上的上层金属层10b构成的再布线10。
在再布线10的连接焊盘部上表面，设置由铜构成的柱状电极11。在包含再布线10在内的保护膜8的上表面，设置由环氧系树脂和聚酰亚胺等构成的密封膜(绝缘膜)12，使该密封膜12的上表面与柱状电极11的上表面为同一平面。这样一来，被称作CSP的半导体构成体3的构成为，含有硅衬底4、连接焊盘5、绝缘膜6，还含有保护膜8、再布线10、柱状电极11、密封膜12。
在半导体构成体3周围的、粘接层2的上表面上，设置矩形框状的绝缘构件13。绝缘构件13由在环氧系树脂和BT树脂等热固化性树脂中含有纤维和填料等加固材料的物质构成。纤维是玻璃纤维和芳族聚酰胺纤维等。填料是硅土填料和陶瓷系填料等。绝缘构件13的厚度与半导体构成体3的厚度大致相同。
在半导体构成体3和绝缘构件13的上表面，设置由环氧系树脂和聚酰亚胺等构成的第1上层绝缘膜14。在与柱状电极11的上表面中央部对应的部分的第1上层绝缘膜14上，设置开口部15。从通过开口部15而露出的柱状电极11的上表面到第1上层绝缘膜14的上表面的预定部位，设置由第1基底金属层16a和设置在该第1基底金属层16a上的第1上层金属层16b构成的第1上层再布线16。
在包含第1上层再布线16在内的第1上层绝缘膜14的上表面，设置由环氧系树脂和聚酰亚胺等构成的第2上层绝缘膜17。在与第1上层再布线16的连接焊盘部对应的部分的第2上层绝缘膜17上，设置开口部18。在从通过开口部18而露出的第1上层再布线16的连接焊盘部上表面到第2上层绝缘膜17的上表面的预定部位，设置由第2基底金属层19a和设置在该第2基底金属层19a上的第2上层金属层19b构成的第2上层再布线19。
在包含第2上层再布线19在内的第2上层绝缘膜17的上表面，设置由环氧系树脂和聚酰亚胺等构成的第3上层绝缘膜20。在与第2上层再布线19的连接焊盘部对应的部分的第3上层绝缘膜20上，设置开口部21。在开口部21内及其上方，与第2上层再布线19的连接焊盘部连接地设置焊锡球22。多个焊锡球22在第3上层绝缘膜20上布置成矩阵状。
但是，使基板1的尺寸稍大于半导体构成体3的尺寸的原因是，对应于硅衬底4上的连接焊盘5的数量增加，使焊锡球22的布置区域稍大于半导体构成体3的尺寸，由此，使第2上层再布线19的连接焊盘部(第3上层绝缘膜20的开口部21内的部分)的尺寸及节距稍大于柱状电极11的尺寸及节距。
因此，布置成矩阵状的第2上层再布线19的连接焊盘部，不仅布置在与半导体构成体3对应的区域，而且设置在与在半导体构成体3周边外侧设置的绝缘构件13对应的区域上。也就是说，布置成矩阵状的焊锡球22之中，至少最外周的焊锡球22布置在位于半导体构成体3外侧的周围。
这种情况，作为变形例子，也可以将第2上层再布线19的连接焊盘部全部布置在位于半导体构成体3外侧的周围。另外，也可以使上层再布线为1层，即、只有第1上层再布线16，至少使最外周的连接焊盘部布置在位于半导体构成体3外侧的周围。
这样一来，在该半导体器件中，其结构特征是，不仅在硅衬底4上具有连接焊盘5、绝缘膜6，而且在进一步形成了保护膜8、再布线10、柱状电极11、密封膜12等的半导体构成体3的周围设置绝缘构件13，并在其上表面至少形成第1上层绝缘膜14、以及通过形成在第1上层绝缘膜14上的开口部15与柱状电极11连接的第1上层再布线16。
此时，布置在半导体构成体3周围的矩形框状的绝缘构件13，由在热固化性树脂中含有纤维和填料等加固材料的物质构成，所以与仅由热固化性树脂构成的情况相比较，可以减少热固化性树脂固化时收缩引起的应力，继而可以使基板1难以翘曲。另外，通过使用绝缘构件13，使上表面平坦化，如后所述地，使通过以后的工序形成的上层再布线16、19和焊锡球22上表面的高度位置均匀，可以提高接合时的可靠性。
(制造方法)
接着，为了说明该半导体器件的制造方法的一个例子，首先说明半导体构成体3的制造方法的一个例子。此时，首先如图2所示准备如下的半导体构成体：在晶片状态的硅衬底(半导体衬底)4上，设置铝系金属等构成的连接焊盘5、氧化硅等构成的绝缘膜6、及环氧系树脂和聚酰亚胺等构成的保护膜8，连接焊盘5的中央部通过形成在绝缘膜6及保护膜8上的开口部7、9而露出。
接着，如图3所示，在包含通过两开口部7、9露出的连接焊盘5的上表面在内的保护膜8的上表面全体上，形成基底金属层10a。此时，基底金属层10a可以仅是通过无电解电镀形成的铜层，还可以仅是通过溅射形成的铜层，也可以是在由溅射形成的钛等薄膜层上再由溅射形成铜层的。后述的上层基底金属层16a、19a的情况也与此相同。
接着，在基底金属层10a的上表面构图形成防镀膜31。此时，在与再布线10形成区域对应的部分的防镀膜31上形成开口部32。接着，以基底金属层10a作为电镀电流通路进行铜的电解电镀，由此，在防镀膜31的开口部32内的基底金属层10a的上表面形成上层金属层10b。接着，剥离防镀膜31。
接着，如图4所示，在包含上层金属层10b在内的基底金属层10a的上表面构图形成防镀膜33。此时，在与柱状电极11形成区域对应的部分的防镀膜33上形成开口部34。接着，以基底金属层10a作为电镀电流通路进行铜的电解电镀，由此，在防镀膜33的开口部34内的上层金属层10b的连接焊盘部上表面形成柱状电极11。
接着，剥离防镀膜33，然后，以柱状电极11和上层金属层10b作为掩模来腐蚀并除去基底金属层10a的不需要的部分。如图5所示，仅在上层金属层10b下残存基底金属层10a，由该残存的基底金属层10a及形成在其上表面全体上的上层金属层10b形成再布线10。
接着，如图6所示，采用丝网印刷法和旋转覆盖法等，在包含柱状电极11及再布线10在内的保护膜8的上表面全体上，形成由环氧系树脂和聚酰亚胺等构成的密封膜12，该密封膜12的厚度大于柱状电极11的高度。因此，在该状态下，柱状电极11的上表面由密封膜12覆盖。
接着，适当研磨密封膜12和柱状电极11的上表面侧，如图7所示，使柱状电极11的上表面露出，而且使包含该露出的柱状电极11的上表面在内的密封膜12的上表面平坦化。接着，如图8所示，经过切片工序，得到多个图1所示的半导体构成体3。
此外，适当研磨柱状电极11的上表面侧的目的是，由于通过电解电镀形成的柱状电极11的高度有偏差，所以消除该偏差使柱状电极11的高度均匀。另外，此时，为了同时研磨由软质铜形成的柱状电极11和由环氧系树脂构成的密封膜12，使用具备粗度适当的研磨石的研磨机。
接着，对使用如上得到的半导体构成体3制造图1所示的半导体器件的情况的一个例子进行说明。首先，如图9所示，利用能采用图1所示的基板1的尺寸，在基板1的上表面全体上形成粘接层2，虽然没有限定的意思，但基板1的平面形状为长方形、最好是大致正方形。接着，将各半导体构成体3的硅衬底4的下表面，粘接在粘接层2上表面的预定的多个部位。
接着，在半导体构成体3之间及最外周布置的半导体构成体3的外侧的粘接层2的上表面上，布置含有纤维和填料等加固材料的半硬化的、环氧系树脂或BT树脂等热固化性树脂构成的绝缘构件材料13A，将绝缘构件材料13A布置成稍微超过半导体构成体3的上表面。
接着，如图10所示，使用一对加热加压板35、36对绝缘构件材料13A进行加热加压，由此，在半导体构成体3之间及最外周布置的半导体构成体3的外侧的粘接层2的上表面上形成绝缘构件13，该绝缘构件13的上表面与半导体构成体3的上表面基本为同一平面。
此时，如图7所示，在晶片状态下，使半导体构成体3的柱状电极11的高度均匀，而且使包含柱状电极11的上表面在内的密封膜12的上表面平坦化，所以在图10所示的状态，多个半导体构成体3的各自的厚度相同。
在此，在图10所示的状态下，当将半导体构成体3的上表面作为加压限制面进行加热加压时，绝缘构件13的厚度基本与半导体构成体3的厚度相同。另外，作为具备一对加热加压板35、36的加压装置，如果使用开放式平面加压装置，则绝缘构件材料13A中的剩余部分的热固化性树脂被向一对加热加压板35、36的外侧压出。然后，在该状态下，当绝缘构件13中半固化的热固化性树脂固化时，绝缘构件13的上表面与半导体构成体3的上表面基本为同一平面。另外，在图10所示的制造工序中，也可以用不同的装置分别进行加热和加压，使得仅从上表面侧加压，加热是通过加热器等对半导体构成体3的下表面侧进行，也可以在不同的工序进行加压和加热。
这样一来，经加热加压或者只经加压，绝缘构件13的厚度就可与半导体构成体3的厚度大致相同，所以不需要研磨工序。因此，基板1的尺寸即使比较大，例如500×500mm左右，对于其上配置的多个半导体构成体3，也可以简单地统一进行绝缘构件13的平坦化处理。
在此，即使绝缘构件材料13A中的剩余部分的热固化性树脂稍微流出到半导体构成体3上，若由该流出形成的热固化性树脂层的厚度薄到可以忽略，则没有什么妨碍。另一方面，在由该流出形成的热固化性树脂层的厚度厚到不能忽略的情况，也可以通过抛光研磨将它除去。
也就是说，这时的研磨不是研磨半导体构成体3的上表面侧、即由铜构成的柱状电极11的上表面侧，而是除去对半导体构成体3的上表面、及应形成厚度的绝缘构件13的上表面进行覆盖的热固化性树脂层，而且，在该热固化性树脂层中，不包含纤维和填料等加固材料，因此可以使用廉价且低精度的抛光研磨装置简单地进行研磨。
作为研磨的其它例子，也可以使廉价且低精度的循环研磨带的一部分平坦化，将半导体构成体3的上表面作为研磨限制面，用该平坦化的部分，对覆盖半导体构成体3的上表面、及应形成厚度的绝缘构件13的上表面的热固化性树脂层进行平滑化研磨。
而且，在使用抛光和循环研磨带的研磨装置中，即使基板1的尺寸比较大，例如500×500mm左右，在可以容易地对应的基础上，研磨工序还可以一次完成，能够用短时间简单地研磨。这样，在该工序中，在生产性方面可望实现与用磨石等进行的研磨不同的、在柱状电极11的上表面侧不产生塌边(ダレ)的研磨。
但是，在半导体构成体3周围配置的方形框状的绝缘构件13，由在热固化性树脂中含有纤维和填料等加固材料的物质构成，因此，与只由热固化性树脂构成的情况相比，可以减小由热固化性树脂固化时的收缩而造成的应力，而且还可以使基板1不易翘曲。而且，绝缘构件材料13A也可以事先根据各半导体构成体3所布置的位置，使用形成了与半导体构成体3的尺寸基本相同、或尺寸稍大的开口部的片状材料。另外，在上述实施例中，以在基板1上布置多个半导体构成体3之后布置绝缘构件材料13A的情况进行说明，但也可以在基板1上布置形成了与各半导体构成体3对应的开口部的绝缘构件材料13A之后，再布置半导体构成体3。
其次，若图10所示的工序结束，则接着如图11所示，在基本成同一平面的半导体构成体3及绝缘构件13的上表面全体上，形成第1上层绝缘膜14。此时，第1上层绝缘膜14的形成可以利用树脂薄膜的层压，也可以利用液态树脂的涂敷。并且，在由环氧系树脂和卡尔德(カルド)树脂等感光树脂形成第1上层绝缘膜14的情况下，在与柱状电极11上表面中央部对应的部分的第1上层绝缘膜14上，通过光刻法形成开口部15。
在由环氧系树脂和BT树脂等非感光树脂形成第1上层绝缘膜14的情况下，通过照射激光束的激光加工，在第1上层绝缘膜14上形成开口部15。此时，在图10所示的制造工序中，绝缘构件材料13A中的剩余部分的热固化性树脂稍微流出到半导体构成体3上，即使由该流出形成的热固化性树脂层的厚度是不能忽略的程度，在薄到利用激光加工能形成开口的程度的情况下，也可以省略上述研磨工序。
接着，如图12所示，在包含通过开口部15露出的柱状电极11上表面在内的第1上层绝缘膜14的上表面全体上，形成第1基底金属层16a。然后，在第1基底金属层16a的上表面构图形成防镀膜37。此时，在与第1上层再布线16形成区域对应的部分的防镀膜37上，形成开口部38。接着，将第1基底金属层16a作为电镀电流通路进行铜的电解电镀，由此，在防镀膜37的开口部38内的第1基底金属层16a的上表面，形成第1上层金属层16b。
接着，剥离防镀膜37，然后将第1上层金属层16b作为掩模，对第1基底金属层16a的不需要的部分进行腐蚀后除去时，如图13所示，仅在第1上层金属层16b下残存第1基底金属层16a，由该残存的第1基底金属层16a、及形成在其上表面全体上的第1上层金属层16b，形成第1上层再布线16。
接着，如图14所示，采用丝网印刷法和旋转覆盖法等，在包含第1上层再布线16在内的第1上层绝缘膜14的上表面全体上，形成由环氧系树脂和聚酰亚胺等构成的第2上层绝缘膜17。此时，在与第1上层再布线16的连接焊盘部对应的部分的第2上层绝缘膜17上，形成开口部18。接着，在包含通过开口部18露出的第1上层再布线16的连接焊盘部在内的第2上层绝缘膜17的上表面全体上，形成第2基底金属层19a。
接着，在第2基底金属层19a的上表面构图形成防镀膜39。此时，在与第2上层再布线19形成区域对应的部分的防镀膜39上，形成开口部40。接着，将第2基底金属层19a作为电镀电流通路进行铜的电解电镀，由此，在防镀膜39的开口部40内的第2基底金属层19a的上表面，形成第2上层金属层19b。
接着剥离防镀膜39，然后将第2上层金属层19b作为掩模，对第2基底金属层19a的不需要的部分进行腐蚀后除去，则如图15所示，仅在第2上层金属层19b下残存第2基底金属层19a，由该残存的第2基底金属层19a、及形成在其上表面全体上的第2上层金属层19b，形成第2上层再布线19。
接着，如图16所示，通过丝网印刷法和旋转覆盖法等，在包含第2上层再布线19在内的第2上层绝缘膜17的上表面全体上，形成由环氧系树脂和聚酰亚胺等构成的第3上层绝缘膜20。此时，在与第2上层再布线19的连接焊盘部对应的部分的第3上层绝缘膜20上，形成开口部21。接着，在开口部21内及其上方，与第2上层再布线19的连接焊盘部连接地形成焊锡球22。
接着，如图17所示，在相互邻接的半导体构成体3之间，切断3层绝缘膜20、17、14、绝缘构件13、粘接层2及基板1，可以得到多个图1所示的半导体器件。
在这样获得的半导体器件中，通过无电解电镀(或溅射)及电解电镀，形成与半导体构成体3的柱状电极11连接的第1基底金属层16a及第1上层金属层16b，并通过无电解电镀(或溅射)及电解电镀，形成与第1上层再布线16的连接焊盘部连接的第2基底金属层19a及第2上层金属层19b，所以，可以确保半导体构成体3的柱状电极11和第1上层再布线16之间的导电连接、及第1上层再布线16和第2上层再布线19之间的导电连接。
另外，在上述制造方法中，在基板1上的粘接层2上布置多个半导体构成体3，对多个半导体构成体3统一形成绝缘构件13、第1～第3上层绝缘膜14、17、20、第1及第2基底金属层16a、19a、第1及第2上层金属层16b、19b以及焊锡球22，然后分断以得到多个半导体器件，所以可以简化制造工序。
另外，由于可以与基板1一起搬送多个半导体构成体3，所以由此也可以简化制造工序。再有，如果使基板1的外形尺寸一定，则可以与要制造的半导体器件的外形尺寸无关，使搬送***通用化。
再有，在上述制造方法中，如图9所示，将具备再布线10及柱状电极11的CSP型半导体构成体3粘接在粘接层2上，所以，与例如将在硅衬底4上设置连接焊盘5及绝缘膜6的通常的半导体芯片粘接在粘接层2上后，在半导体芯片周围设置的密封膜上等形成再布线及柱状电极的情况相比较，可以降低成本。
例如，切断前的基板1如硅晶片那样形成一定尺寸的大致圆形形状时，如果在粘接在粘接层2上的半导体芯片周围设置的密封膜上等形成再布线及柱状电极，则处理面积增大。换而言之，为了成为低密度处理，每一次的处理枚数减少，生产量降低，所以成本上升。
与此相对，在上述制造方法中，在粘接层2上粘接了具备再布线10及柱状电极11的CSP型半导体构成体3之后进行组装(build up)，所以，虽然工序数增大，但由于形成柱状电极11之前进行高密度处理，所以效率好，即使考虑工序数的增加，也可以降低整体的价格。
另外，在上述实施方式中，虽然将焊锡球22同半导体构成体3上及绝缘构件13上的整个面相对应布置成矩阵状，但也可以仅在与半导体构成体3周围的绝缘构件13上相对应的区域上设置焊锡球22。此时，不仅在半导体构成体3的整个周围，还可以只在半导体构成体3的4个边中1～3边的侧方设置焊锡球33。另外，在这种情况下，也可以不必使绝缘构件13形成为矩形框状，仅布置在设置有焊锡球22的边的侧方。
(制造方法的变形例1)
接着，对图1所示的半导体器件的制造方法的变形例1进行说明。首先，如图18所示，进行如下准备：在由紫外线透过性的透明树脂板和玻璃板等构成的其它基板41的上表面全体上，粘接由紫外线固化型粘接片等构成的粘接层42，在粘接层42的上表面粘接上面说明过的基板21及粘接层22。
然后，经过图9～图16分别示出的制造工序之后，如图19所示，切断3层绝缘膜20、17、14、绝缘构件13、粘接层2、基板1和粘接层42，不切断其它基板41。接着，从其它的基板41的下表面侧照射紫外线，使粘接层42固化。如此，则粘接层42对被断开的基板1的下表面的粘接性降低。在此，如果将存在于粘接层42上的成为单片的制品一个一个剥离后拾起，则可以得到多个图1所示的半导体器件。
在本制造方法中，在图19所示的状态下，存在于粘接层42上的成为单片的半导体器件不会分散，所以，不需要使用专用的用于放置半导体器件的托盘，就能原封不动地在安装到未图示出的电路板上时，一个一个剥离后拾起。另外，将在其它基板41上表面上残存的、粘接性降低的粘接层42剥离后，可以再利用其它基板41。再有，如果将其它基板41的外形尺寸设定为一定，则可以与要制造的半导体器件的外形尺寸无关，使搬送***通用化。
另外，在此，作为其它基板41，可以使用通过膨胀而取出半导体器件的通常的切片胶带，这种情况下，粘接层也可以不是紫外线固化型。另外，也可以通过研磨或腐蚀来除去其它基板41。
(制造方法的变形例2)
接着，对图1所示的半导体器件的制造方法的变形例2进行说明。在该制造方法中，在图11所示的制造工序之后，如图20所示，在包含通过开口部15露出的柱状电极11的上表面在内的第1上层绝缘膜14的上表面全体上，通过铜的无电解电镀形成第1基底金属层16a。接着，将第1基底金属层16a作为电镀电流通路进行铜的电解电镀，由此，在第1基底金属层16a的上表面全体上，形成第1上层金属形成用层16c。接着，在第1上层金属形成用层16c的上表面的、与第1上层再布线形成区域相对应的部分，构图形成抗蚀剂膜43。
接着，将抗蚀剂膜43作为掩模，对第1上层金属形成用层16c和第1基底金属层16a的不需要的部分进行腐蚀后除去时，则如图21所示，仅在抗蚀剂膜43下残存第1上层再布线层16。之后，剥离抗蚀剂膜43。另外，也可以通过与上述相同的形成方法，形成第2上层再布线19。
但是，也可以使图9所示的基板1或图19所示的其它基板41形成盘子状。也就是说，使基板形成为排列半导体构成体3的区域低于周围的托盘形状。然后，也可以在该盘子状基板的、围住半导体构成体3排列区域的周围的上表面，设置电镀电流通路用金属层，用导电部件连接该电镀电流通路用金属层和电镀电流通路用的基底金属层(16a、19a)，来进行电解电镀。此时，通过使托盘的外形尺寸相同，即使制造的半导体器件的尺寸不同时，也能够使用相同的制造装置，效率高。
(制造方法的变形例3)
接着，对图1所示的半导体器件的制造方法的变形例3进行说明。在该制造方法中，如图22所示，在基板1上的粘接层2上布置的多个半导体构成体3上，布置由包含纤维和填料等加固材料的半固化环氧系树脂和BT树脂等热固化性树脂构成的片状的绝缘构件材料13B。
接着，使用一对加热加压板35、36，将半导体构成体3的上表面作为加压限制面进行加热加压，由此，将片状的绝缘构件材料13B中的热固化性树脂与加固材料一起，压入到半导体构成体3之间以及最外周布置的半导体构成体3的外侧上的粘接层2上，与图10所示的情况一样，形成上表面与半导体构成体3的上表面大致为同一平面的绝缘构件13。
(制造方法的变形例4)
接着，对图1所示的半导体器件的制造方法的变形例4进行说明。在该制造方法中，在图9所示的制造工序之后，如图23所示，在多个半导体构成体3的上表面及绝缘构件材料13A的上表面，使用层压加工等临时粘接由环氧系树脂和卡尔德(カルド)树脂等感光性树脂构成的片状的第1上层绝缘膜材料14A。此时，作为形成片状的第1上层绝缘膜材料14A的感光性树脂，最好使用流动性比较低的树脂。
接着，通过光照射，使第1上层绝缘膜材料14A临时固化。该临时固化的目的是，为了在接下来的加热加压工序中，不使绝缘构件材料13A中的热固化性树脂流出到半导体构成体3上，同时，不使绝缘构件材料13A中的热固化性树脂与形成第1上层绝缘膜材料14A的感光性树脂混合。
接着，如图24所示，使用一对加热加压板35、36，将应形成的第1上层绝缘膜14的上表面作为加热限制面进行加热加压，由此，在半导体构成体3之间以及最外周布置的半导体构成体3外侧的粘接层2的上表面形成绝缘膜13，该绝缘膜13的上表面与半导体构成体3的上表面基本为同一平面，而且，在基本为同一平面的半导体构成体3及绝缘构件13的上表面全体上，形成第1上层绝缘膜14。
此时的加热加压处理，由于通过由感光性树脂构成的第1上层绝缘膜材料14A对半导体构成体3加压，所以可以减轻作用在半导体构成体3上的压力。接着，由于用于临时固化的光已经照射在由感光性树脂构成的第1上层绝缘膜14上，所以可以不通过光刻法，而通过激光加工，在与状状电极11上表面中央部相对应的部分的第1上层绝缘膜14上形成开口部15(参照图11)。
(实施方式2)
在图9所示的制造工序中，在半导体构成体3的硅基板4的下表面分别设置粘接层2、并将这些粘接层2粘接在基板1的上表面的各预定部位时，在图10所示的制造工序中，由于绝缘构件13的下表面与基板1的下表面接合，所以能得到作为图25所示的本发明的实施方式2的半导体器件。
在这样得到的半导体器件中，例如，硅基板4的下表面通过粘接层2与基板1的上表面粘接，另外，硅基板4的侧面通过绝缘构件13与基板1的上表面接合，所以可以某种程度地增加半导体构成体3相对基板1的接合强度。
(实施方式3)
图26是表示作为本发明实施方式3的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体器件的不同点在于，不具备基板1和粘接层2。
在制造实施方式3的半导体器件时，例如图16所示，在形成焊锡球22之后，通过研磨和腐蚀等除去基板1和粘接层2，接着，在相互邻接的半导体构成体3之间，切断3层的绝缘膜20、17、14及绝缘构件13，则可以得到多个图26所示的半导体器件。在这样得到的半导体器件中，不具备基板1和粘接层2，所以仅这部分就可以使其薄型化。
(实施方式4)
另外，在通过研磨和腐蚀等除去基板1和粘接层2之后，适当研磨硅基板4和绝缘构件13的下表面侧，接着，在相互邻接的半导体构成体3之间，切断3层绝缘膜20、17、14及绝缘构件13，则可以得到多个图27所示的本发明实施方式4的半导体器件。这样得到的半导体器件可以进一步薄型化。
另外，还可以在形成焊锡球22之前，通过研磨和腐蚀等除去基板1和粘接层2(根据需要还可以适当研磨硅衬底4和绝缘构件13的下表面侧)，接着形成焊锡球22，接着在相互邻接的半导体构成体3之间切断3层绝缘膜20、17、14及绝缘构件13。
(实施方式5)
图28是示出本发明实施方式5的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体器件的不同点在于，在粘接层2的下表面粘接着用于散热的金属层44。金属层44由厚度为数十μm的铜箔等构成。
在制造该实施方式5的半导体器件时，例如图16所示，在形成焊锡球22之后，通过研磨和腐蚀等除去基板1，接着在粘接层2的下表面全体上粘接金属层44，接着在相互邻接的半导体构成体3之间，切断3层绝缘膜20、17、14、绝缘构件13、粘接层2和金属层44，则可以得到多个图28所示的半导体器件。
另外，也可以通过研磨和腐蚀等除去粘接层2(根据需要进一步适当研磨硅衬底4和绝缘构件13的下表面侧)，通过新的粘接层将金属层44粘接在硅衬底4和绝缘构件13的下表面上。
(实施方式6)
图29是示出本发明实施方式6的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体器件的大的不同点在于，使用与绝缘构件13相同的材料形成第1上层绝缘膜14，在半导体构成体3和绝缘构件13之间形成间隙23，在该间隙23中设置由树脂构成的绝缘膜24。
接着，对该半导体器件的制造方法的一个例子进行说明。首先，如图30所示，在设置于基板1上的粘接层2的上表面的预定部位，粘接格子状绝缘构件3的下表面。格子状绝缘构件13是通过冲压加工和腐蚀等，在含有纤维和填料等加固材料的、由热固化性树脂构成的片状绝缘构件材料(例如预浸料)上形成多个矩形形状的开口部25而得到的。开口部25的尺寸稍大于半导体构成体3的尺寸。
接着，分别将半导体构成体3的硅衬底4的下表面，粘接在格子状绝缘构件13的各开口部25内的粘接层2的上表面中央部。在此，格子状绝缘构件13的厚度稍稍薄于半导体构成体3的厚度。为此，格子状绝缘构件13的上表面被配置在半导体构成体3的上表面的稍下方。另外，由于绝缘构件13的开口部25的尺寸稍大于半导体构成体3的尺寸，所以在绝缘构件13和半导体构成体3之间形成间隙23。
接着，如图31所示，在多个半导体构成体3的上表面上，仅单纯放置由含有纤维和填料等加固材料的半固化的热固化性树脂构成的片状第1上层绝缘膜材料(例如预浸料)14B。在此，在绝缘构件13和半导体构成体3之间的间隙23的间隔，比第1上层绝缘膜材料14B中的、纤维和填料等构成的加固材料的直径小。
接着，使用一对加热加压板35、36进行加热加压。如此，第1上层绝缘膜材料14B中的纤维和填料等构成的加固材料的直径，变得大于绝缘构件13和半导体构成体3之间的间隙23的间隔，所以如图32所示，仅第1上层绝缘膜材料14B中的热固化性树脂被压入到绝缘构件13和半导体构成体3之间的间隙23而形成绝缘膜24，同时，在该绝缘膜24、绝缘构件13和半导体构成体3的上表面，形成由含有加固材料的热固化性树脂构成的第1上层绝缘膜材料14。
此时，如果将比半导体构成体3的上表面仅高出第1上层绝缘膜材料14中的加固材料的直径的假想面作为加压限制面，则半导体构成体3上的第1上层绝缘膜14的厚度与其中的加固材料的直径相同。在此，将绝缘膜13的上表面布置在半导体构成体3的上表面的稍下方，是因为将比绝缘构件13的上表面仅高出第1上层绝缘膜材料14中的加固材料的直径的假想面不能作为加压限制面的缘故。另外，由于第1上层绝缘膜材料14的上表面被上侧的加热加压板36的下表面按压，所以变成平坦面。因此，不需要用于使第1上层绝缘膜材料14的上表面平坦的研磨工序。
接着，如图33所示，由于第1上层绝缘膜材料14含有加固材料，所以通过激光加工，在与柱状电极11的上表面中央部相对应的部分的第1上层绝缘膜材料14上形成开口部15。以下，例如经过图12～图17中各自示出的制造工序，则可以得到多个图29所示的半导体器件。
(实施方式7)
例如，在图1所示的情况下，在半导体构成体3上的第3上层绝缘膜20上也布置焊锡球22，但并不限于此。例如，也可以像图34示出的本发明的实施方式7那样，仅在绝缘构件13上的第3上层绝缘膜20上布置焊锡球22，在半导体构成体3上的第3上层绝缘膜20上，设置用于防止光射入硅衬底4上的集成电路上的、由遮光性金属构成的遮光膜26。遮光膜26可以是金属片，也可以通过溅射和无电解电镀等形成。
(实施方式8)
图35是示出本发明实施方式8的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体构成体3相比较，半导体构成体3使用不具备柱状电极11和密封膜12的半导体构成体。此时，例如，若经过图23和图24分别示出的制造工序，则在半导体构成体3周围的粘接层2的上表面上形成方形框状的绝缘构件13，同时，在包含再布线10在内的保护膜8和绝缘构件13的上表面上形成第1上层绝缘膜14。然后，通过激光加工，在与再布线10的连接焊盘部相对应的部分的第1上层绝缘膜14上形成开口部15，通过该开口部15，使第1上层再布线16与再布线10的连接焊盘部连接。
但是，虽然此时的半导体构成体3不具备柱状电极11和密封膜12，但例如参照图23进行说明，则在加热加压处理时，通过由感光性树脂构成的第1上层绝缘膜材料14A进行加压，所以减轻作用在半导体构成体3上的压力，没有其它妨碍。
(实施方式9)
例如，在图17所示的情况下，在相互邻接的半导体构成体3之间进行切断，但并不限于此，也能够以2个或2个以上的半导体构成体3为1组进行切断，例如像图36示出的本发明的实施方式9那样，以3个半导体构成体3为1组进行切断，得到多芯片模块型的半导体器件。此时，3个1组的半导体构成体3可以是同种类，也可以是不同种类。
(其它实施方式)
在上述各实施方式中，对利用含有加固材料的热固化性树脂形成绝缘构件13的情况进行了说明，但本发明不仅限于此，也可以仅利用热固化性树脂形成，或者也可以仅利用液晶聚合物或PEET(聚醚酮)等热可塑性树脂形成。
在仅利用热可塑性树脂形成绝缘构件13的情况下，例如像图9中符号13A所示那样，也可以通过丝网印刷法来印刷液态的热可塑树脂。另外，例如像图37中符号13C所示那样，也能够以覆盖半导体构成体3的方式，涂敷液态的热可塑树脂，以半导体构成体3的上表面作为加压限制面进行加热加压，在半导体构成体3之间等形成绝缘构件13。
例如，在图1所示的情况下，在半导体构成体3和绝缘构件13的上表面设置的第1上层绝缘膜14的上表面，设置第1上层再布线16，但并不限于此，也可以不设置第1上层绝缘膜14，而在半导体构成体3和绝缘构件13的上表面，设置上层再布线16。
发明的效果
如以上说明的那样，根据本发明，由于在半导体构成体的侧面设置的绝缘构件上，设置最上层的上层再布线的至少一部分连接焊盘部，所以即使最上层的上层再布线的连接焊盘部数量增加，也能够使其尺寸及节距为需要的尺寸。

Claims (19)

1.一种半导体器件，其特征在于，具备：
半导体构成体(3)，在上表面具有多个外部连接部(11、5)；
绝缘构件(13)，设置在上述半导体构成体(3)的侧方，由含有加固材料的树脂构成；
绝缘膜(14、8)，设置在上述半导体构成体(3)的、除外部连接部(11、5)之外的上表面及上述绝缘构件(13)的上表面上；以及
多个上层再布线(19)，在上述绝缘膜(14、8)上，分别与上述半导体构成体(3)的外部连接部(11、5)连接而设置，且具有连接焊盘部，至少为一层；
上述上层再布线(19)中的最上层的上层再布线(19)的至少一部分连接焊盘部，设置在与上述绝缘构件(13)对应的区域上。
2.如权利要求1所记载的半导体器件，其特征在于，具有多个上述半导体构成体(3)。
3.如权利要求1所记载的半导体器件，其特征在于，上述绝缘构件(13、5)的上表面与上述半导体构成体(3)的上表面基本成一个平面。
4.如权利要求1所记载的半导体器件，其特征在于，上述绝缘构件(13)的上表面布置在稍低于上述半导体构成体(3)的上表面的位置。
5.如权利要求1所记载的半导体器件，其特征在于，上述绝缘构件(13)由含有加固材料的树脂构成。
6.如权利要求5所记载的半导体器件，其特征在于，在上述半导体构成体(3)和上述绝缘构件(13)之间设置绝缘膜(24)，该绝缘膜(24)不含上述绝缘膜(14)中的加固材料，由与上述绝缘膜(14)中的树脂相同的树脂构成。
7.如权利要求1所记载的半导体器件，其特征在于，上述绝缘构件(13)为框状。
8.如权利要求1所记载的半导体器件，其特征在于，上述半导体构成体(3)具备：在上表面具有多个连接焊盘的半导体衬底(4)；具有露出上述连接焊盘(5)的开口部(9)、且覆盖上述半导体衬底(4)而形成的绝缘膜(6)；分别通过上述绝缘膜(6)的上述开口部(9)连接、且具有连接焊盘部的多个再布线(10)；分别在上述再布线(10)的上述连接焊盘部上形成的多个柱状电极(11)；以及设在上述半导体衬底(4)上的上述柱状电极(11)周围的密封膜(12)。
9.如权利要求1所记载的半导体器件，其特征在于，在最上层的上述上层再布线(19)的上述连接焊盘部上，设置有焊锡球(22)。
10.一种半导体器件的制造方法，其特征在于，
在基板(1)上，配置分别在上表面具有多个外部连接部(11、5)的多个半导体构成体(3)、和在邻接的上述半导体构成体(3)之间的绝缘材(13)；
对布置在上述基板(1)上的上述绝缘构件(13)进行加热或加压来进行平坦化；
上述绝缘构件(13)上设置多个上层再布线(19)，上述上层再布线(19)具有与至少任一上述外部连接部(11、5)连接的一个连接焊盘部，且至少为一层；以及
切断上述半导体构成体(3)之间的上述绝缘构件(13)，得到包含一个半导体器件的各个半导体器件，在上述半导体器件中，在与设置于上述半导体构成体(3)的侧方的上述绝缘构件(13)对应的区域上布置至少一个上述连接焊盘部。
11.如权利要求10所记载的半导体器件的制造方法，其特征在于，切断上述半导体构成体(3)之间的上述绝缘构件(13)，是以含有多个上述半导体构成体(3)的方式进行的。
12.如权利要求10所记载的半导体器件的制造方法，其特征在于，上述绝缘构件(13)由含有加固材料的树脂构成。
13.如权利要求10所记载的半导体器件的制造方法，其特征在于，进行上述平坦化，是使在上述半导体构成体(3)之间布置的上述绝缘构件(3)的上表面与上述半导体构成体(3)的上表面基本为同一平面。
14.如权利要求10所记载的半导体器件的制造方法，其特征在于，在布置上述绝缘构件(13)之后，在上述绝缘构件(13)上形成绝缘膜(14)，进行上述平坦化是对上述绝缘膜(14)进行加热加压而进行的。
15.如权利要求10所记载的半导体器件的制造方法，其特征在于，进行上述平坦化是将上述半导体构成体(3)的上表面作为加压限制面而进行的。
16.如权利要求10所记载的半导体器件的制造方法，其特征在于，在进行上述平坦化之后，研磨上述半导体构成体(3)的上表面及上述绝缘构件(13)的上表面。
17.如权利要求10所记载的半导体器件的制造方法，其特征在于，具有在上述连接焊盘部上形成焊锡球(22)的步骤。
18.如权利要求10所记载的半导体器件的制造方法，其特征在于，切断上述绝缘构件(13)包括切断上述基板(1)的步骤。
19.如权利要求18所记载的半导体器件的制造方法，其特征在于，具有在切断前的上述基板(1)下布置其它基板(41)、且在切断上述基板(1)之后除去上述其它的基板(41)的步骤。
CNB2003101131384A 2002-12-24 2003-12-24 半导体器件及其制造方法 Expired - Fee Related CN1322583C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002371538A JP3888302B2 (ja) 2002-12-24 2002-12-24 半導体装置
JP2002371538 2002-12-24

Publications (2)

Publication Number Publication Date
CN1510745A true CN1510745A (zh) 2004-07-07
CN1322583C CN1322583C (zh) 2007-06-20

Family

ID=32652650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101131384A Expired - Fee Related CN1322583C (zh) 2002-12-24 2003-12-24 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US6882054B2 (zh)
JP (1) JP3888302B2 (zh)
KR (2) KR100651076B1 (zh)
CN (1) CN1322583C (zh)
HK (1) HK1067788A1 (zh)
TW (1) TWI266376B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256962B (zh) * 2004-11-24 2010-06-02 精工爱普生株式会社 电子部件及其制造方法
CN102332408A (zh) * 2010-07-13 2012-01-25 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
CN110614762A (zh) * 2018-06-18 2019-12-27 卡西欧计算机株式会社 树脂片的制造方法
CN110651007A (zh) * 2017-06-09 2020-01-03 长濑化成株式会社 环氧树脂组合物、电子部件安装结构体及其制造方法
WO2023123106A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3951854B2 (ja) * 2002-08-09 2007-08-01 カシオ計算機株式会社 半導体装置およびその製造方法
JP3918681B2 (ja) * 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4434845B2 (ja) * 2004-06-08 2010-03-17 三洋電機株式会社 半導体モジュールとその製造方法および半導体装置
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4725178B2 (ja) * 2005-04-28 2011-07-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
US8749065B2 (en) 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
WO2008093531A1 (ja) * 2007-01-29 2008-08-07 Nec Corporation 半導体装置及びその製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法
CN102013428B (zh) * 2009-09-04 2012-10-24 尼克森微电子股份有限公司 金氧半导体芯片及其制作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
CN102201458B (zh) * 2010-03-23 2013-11-13 精材科技股份有限公司 晶片封装体
US8426948B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012156238A (ja) * 2011-01-25 2012-08-16 Elpida Memory Inc 半導体装置
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
JP2014033070A (ja) * 2012-08-03 2014-02-20 Toshiba Corp 半導体装置及びその製造方法並びに半導体装置形成用基材
JP6169713B2 (ja) * 2013-09-27 2017-07-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102466362B1 (ko) 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
KR102115197B1 (ko) * 2018-10-16 2020-05-27 주식회사 탑 엔지니어링 패널 합착 방법
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JP3685564B2 (ja) 1996-09-04 2005-08-17 住友ベークライト株式会社 半導体パッケージ用プリント回路基板の製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3706492B2 (ja) 1998-12-25 2005-10-12 三洋電機株式会社 半導体装置およびその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3409759B2 (ja) 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3664432B2 (ja) * 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP3455948B2 (ja) * 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP4656737B2 (ja) * 2000-06-23 2011-03-23 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4183375B2 (ja) 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP4869488B2 (ja) * 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP4108285B2 (ja) * 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP3459234B2 (ja) * 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2003110237A (ja) * 2001-09-28 2003-04-11 Shinko Electric Ind Co Ltd 多層配線基板及び多層半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256962B (zh) * 2004-11-24 2010-06-02 精工爱普生株式会社 电子部件及其制造方法
CN102332408A (zh) * 2010-07-13 2012-01-25 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
CN110651007A (zh) * 2017-06-09 2020-01-03 长濑化成株式会社 环氧树脂组合物、电子部件安装结构体及其制造方法
US11608435B2 (en) 2017-06-09 2023-03-21 Nagase Chemtex Corporation Epoxy resin composition, electronic component mounting structure, and method for producing the same
CN110614762A (zh) * 2018-06-18 2019-12-27 卡西欧计算机株式会社 树脂片的制造方法
CN110614762B (zh) * 2018-06-18 2022-01-21 卡西欧计算机株式会社 树脂片的制造方法
WO2023123106A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Also Published As

Publication number Publication date
JP3888302B2 (ja) 2007-02-28
US6882054B2 (en) 2005-04-19
TWI266376B (en) 2006-11-11
KR100651076B1 (ko) 2006-11-30
JP2004207306A (ja) 2004-07-22
KR20040057934A (ko) 2004-07-02
US20040124547A1 (en) 2004-07-01
KR100651628B1 (ko) 2006-12-01
US7192805B2 (en) 2007-03-20
USRE41369E1 (en) 2010-06-08
KR20060109399A (ko) 2006-10-20
HK1067788A1 (en) 2005-04-15
US20050146051A1 (en) 2005-07-07
TW200416912A (en) 2004-09-01
CN1322583C (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
CN1510745A (zh) 半导体器件及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1277309C (zh) 半导体器件及其制造方法
CN1167122C (zh) 半导体器件
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1649162A (zh) 光传感器模块
CN1476100A (zh) 摄像机模块及其制造方法
CN1677660A (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
CN1275246A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1531090A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1381070A (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1633705A (zh) 半导体装置及其制造方法
CN1945816A (zh) 半导体器件及其制造方法
CN1508968A (zh) 电子元件及其制造方法
CN101066001A (zh) 布线基板及其制造方法以及半导体器件
CN1826688A (zh) 半导体器件的制造方法
CN1191619C (zh) 电路装置及其制造方法
CN1211848C (zh) 电路装置的制造方法
CN1645597A (zh) 半导体器件及其制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1067788

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan, Japan

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070620

Termination date: 20161224