JP4990492B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4990492B2
JP4990492B2 JP2004335712A JP2004335712A JP4990492B2 JP 4990492 B2 JP4990492 B2 JP 4990492B2 JP 2004335712 A JP2004335712 A JP 2004335712A JP 2004335712 A JP2004335712 A JP 2004335712A JP 4990492 B2 JP4990492 B2 JP 4990492B2
Authority
JP
Japan
Prior art keywords
layer wiring
insulating layer
semiconductor structure
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004335712A
Other languages
English (en)
Other versions
JP2006147835A (ja
Inventor
裕康 定別当
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2004335712A priority Critical patent/JP4990492B2/ja
Publication of JP2006147835A publication Critical patent/JP2006147835A/ja
Application granted granted Critical
Publication of JP4990492B2 publication Critical patent/JP4990492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

この発明は、光電変換デバイス領域等を備えた半導体装置に関する。
従来の光電変換デバイス領域を備えた半導体装置には、シリコン基板の下面中央部にＣＣＤ（電荷結合素子）等の素子を含む光電変換デバイス領域が設けられ、シリコン基板の下面周辺部に複数の接続パッドが設けられ、シリコン基板の上面およびその周囲に絶縁層が設けられ、シリコン基板および絶縁層の下面に下層配線が接続パッドに接続されて設けられ、下層配線を含むシリコン基板および絶縁層の下面に透明接着層を介してベース基板としてのガラス基板が設けられ、絶縁層の上面に上層配線が下層配線の接続パッド部に接続されて設けられ、上層配線の接続パッド部上面に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある（例えば、特許文献１参照）。
特開２００４−１１１７９２号公報（図１）
上記従来の半導体装置を製造する場合、生産性を高めるため、完成された半導体装置を複数個形成することが可能な面積を有するガラス基板上に透明接着層を介して複数のシリコン基板が設けられた状態とした後において、絶縁層、上層配線、柱状電極、封止膜および半田ボールをこの順で形成し、シリコン基板間における封止膜、絶縁層、透明接着層およびガラス基板を切断して、上記従来の半導体装置を複数個得ている。
しかしながら、上記従来の半導体装置の製造方法では、特に、絶縁層を形成するとき、未硬化樹脂からなる絶縁層形成用層を加熱により硬化収縮させて絶縁層を形成するため、ガラス基板が大きく反ってしまい、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来すという問題があった。
そこで、この発明は、ベース基板の反りを低減することができる半導体装置を提供することを目的とする。
この発明は、上記目的を達成するため、上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ハードシートは前記ベース基板の熱膨張係数と同じ熱膨張係数を有する材料からなることを特徴とするものである。
本発明は、上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ハードシートは前記絶縁層の上面に埋め込まれ、前記絶縁層および前記ハードシートの上面は前記半導体構成体の上面と面一であることを特徴とするものである。
本発明は、上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ベース基板は透明基板からなり、前記半導体構成体の半導体基板の下面に光電変換デバイス領域が設けられ、前記透明基板はガラス基板であり、前記ハードシートは、前記ガラス基板の熱膨張係数と同じ熱膨張係数を有するセラミックスシートまたは金属シートであることを特徴とするものである。
この発明によれば、ベース基板上に設けられた絶縁層上にハードシートを設けているので、この部分における厚さ方向の材料構成がほぼ対称的となり、絶縁層を形成するとき、未硬化樹脂からなる絶縁膜形成用膜を加熱加圧しても、絶縁層形成用層が厚さ方向にほぼ対称的に硬化収縮し、ひいては、ベース基板の反りを低減することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のガラス基板等からなる透明基板（ベース基板）１を備えている。透明基板１の上面の所定の箇所には銅箔からなる下層配線２が設けられている。下層配線２を含む透明基板１の上面には、透明基板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体（光センサ）３が設けられている。
半導体構成体３はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面中央部にはＣＣＤ、フォトダイオード、フォトトランジスタ等の素子を含む光電変換デバイス領域５が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が光電変換デバイス領域５に接続されて設けられている。
接続パッド６の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。絶縁膜７の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
保護膜９の下面には銅等からなる下地金属層１１が両開口部８、１０を介して接続パッド６に接続されて設けられている。下地金属層１１の下面全体には銅からなる柱状電極（外部接続用電極）１２が設けられている。保護膜９の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３がその下面が柱状電極１２の下面と面一となるように設けられている。
そして、半導体構成体３は、柱状電極１２の下面が透明基板１上の下層配線２の内側の接続パッド部上面に半田層１４を介して接続されていることにより、下層配線２を含む透明基板１の上面に設けられている。この場合、透明基板１と半導体構成体３との間およびその周辺部にはエポキシ系樹脂等からなるアンダーフィル材１５が設けられている。
半導体構成体３の周囲における下層配線２を含む透明基板１の上面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
絶縁層２１の上面周辺部には方形枠状のハードシート２２が埋め込まれている。ハードシート２２は、例えばガラスからなる透明基板１の熱膨張係数と同じかそれに近い熱膨張係数を有する材料、例えばセラミックスシートやニッケル合金等の低膨張金属シートからなっている。そして、絶縁層２１およびハードシート２２の上面は半導体構成体３の上面とほぼ面一となっている。
半導体構成体３、絶縁層２１およびハードシート２２の上面には上層絶縁膜２３がその上面を平坦とされて設けられている。上層絶縁膜２３は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等からなる補強材を分散させたものからなっている。
透明基板１上の下層配線２の外側の接続パッド部に対応する部分における上層絶縁膜２３および絶縁層２１には開口部２４が設けられている。上層絶縁膜２３の上面には銅等からなる上層下地金属層２５が設けられている。上層下地金属層２５の上面全体には銅からなる上層配線２６が設けられている。上層下地金属層２５を含む上層配線２６の一端部は、上層絶縁膜２３および絶縁層２１の開口部２４を介して下層配線２の外側の接続パッド部上面に接続されている。
上層配線２６を含む上層絶縁膜２３の上面にはソルダーレジスト等からなるオーバーコート膜２７が設けられている。上層配線２６の接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８が設けられている。開口部２８内およびその上方には半田ボール２９が上層配線２６の接続パッド部に接続されて設けられている。複数の半田ボール２９は、絶縁層２１上におけるオーバーコート膜２７上にマトリクス状に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にＣＣＤ等からなる光電変換デバイス領域５、アルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。
この場合、ウエハ状態のシリコン基板４の上面の各半導体構成体３が形成される領域の中央部に光電変換デバイス領域５が形成され、当該領域の周辺部に形成された接続パッド６は、それぞれ、対応する領域に形成された光電変換デバイス領域５に電気的に接続されている。
次に、図３に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１１の上面にメッキレジスト膜３１をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１１の上面に柱状電極１２を形成する。次に、メッキレジスト膜３１を剥離し、次いで、柱状電極１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図４に示すように、柱状電極１２下にのみ下地金属層１１が残存される。
次に、図５に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極１２を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図６に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
次に、シリコン基板４の下面をダイシングテープ（図示せず）に貼り付け、図７に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示す半導体構成体３が複数個得られる。なお、図６に示す工程後に、柱状電極１２の上面に半田層１４（図１参照）を設け、この後に、ダイシングを行なうようにしてもよい。
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図８に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するガラス基板等からなる透明基板１を用意する。この場合、透明基板１の上面には、透明基板１の上面にラミネートされた銅箔をフォトリソグラフィ法によりバターニングすることにより、下層配線２が形成されている。
次に、半導体構成体３の柱状電極１２の下面を透明基板１上の下層配線２の内側の接続パッド部上面に半田層１４を介して接続することにより、半導体構成体３を下層配線２を含む透明基板１の上面に配置する。次に、透明基板１と半導体構成体３との間およびその周辺部にエポキシ系樹脂等からなるアンダーフィル材１５を充填する。
次に、図９に示すように、半導体構成体３の周囲における下層配線２を含む透明基板１の上面に、格子状の２枚の絶縁層形成用シート２１ａ、２１ｂおよび同じく格子状の１枚のハードシート２２をピン等で位置決めしながら積層して配置する。なお、２枚の絶縁層形成用シート２１ａ、２１ｂおよび１枚のハードシート２２を積層して配置した後に、半導体構成体３を配置するようにしてもよい。
格子状の絶縁層形成用シート２１ａ、２１ｂは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態（Ｂステージ）にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部３３を形成することにより得られる。
格子状のハードシート２２は、例えばガラス基板からなる透明基板１の熱膨張係数と同じかそれに近い熱膨張係数を有する材料、例えばセラミックスシートやニッケル合金等の低膨張金属シートに、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部３４を形成することにより得られる。
ここで、ハードシート２２の開口部３４のサイズは絶縁層形成用シート２１ａ、２１ｂの開口部３３のサイズよりもある程度大きくなっている。これは、図１に示す開口部２４を形成することができるようにするためである。また、絶縁層形成用シート２１ａ、２１ｂの開口部３３のサイズは半導体構成体３のサイズよりもやや大きくなっている。このため、絶縁層形成用シート２１ａ、２１ｂおよびハードシート２２と半導体構成体３との間には隙間３５が形成されている。
また、絶縁層形成用シート２１ａ、２１ｂおよびハードシート２２の合計厚さは、半導体構成体３の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、絶縁層形成用シート２１ａ、２１ｂ中の熱硬化性樹脂によって隙間３５を十分に埋めることができる程度の厚さとなっている。
ところで、絶縁層形成用シート２１ａ、２１ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、２層であってもよいが、１層または３層以上であってもよい。要は、絶縁層形成用シートの上面にハードシート２２が配置されていればよい。
次に、ハードシート２２の上面に上層絶縁膜形成用シート２３ａを配置する。この場合、上層絶縁膜形成用シート２３ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
次に、図１０に示すように、一対の加熱加圧板３６、３７を用いて上下から絶縁層形成用シート２１ａ、２１ｂ、ハードシート２２および上層絶縁膜形成用シート２３ａを加熱加圧する。すると、絶縁層形成用シート２１ａ、２１ｂ中の溶融された熱硬化性樹脂が図９に示す隙間３５内に押し出されて充填され、その後の冷却により、半導体構成体３の周囲における下層配線２を含む透明基板１の上面に絶縁層２１が形成される。
ハードシート２２は、セラミックスシートやニッケル合金等の低膨張金属シートからなっているため、加熱加圧されても変形せず、絶縁層２１の上面の所定の領域（例えば、図１に示す開口部２４を除く領域）に埋め込まれる。そして、この状態では、絶縁層２１およびハードシート２２の上面は半導体構成体１の上面とほぼ面一となる。なお、ハードシート２２は、必ずしもその上面が絶縁層２１の上面と面一となるように埋め込む必要はなく、また、半導体構成体３の上面とも面一にする必要もない。
また、半導体構成体３、絶縁層２１およびハードシート２２の上面に上層絶縁膜２３が形成される。この場合、上層絶縁膜２３の上面は、上側の加熱加圧板３８の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜２３の上面を平坦化するための研磨工程は不要である。
ところで、図９に示すように、下層配線２を含む透明基板１の上面に配置された絶縁層形成用シート２１ａ、２１ｂの上面に、透明基板１の熱膨張係数と同じかそれに近い熱膨張係数を有する材料からなるハードシート２２を配置しているので、この部分における厚さ方向の材料構成がほぼ対称的となる。また、絶縁層形成用シート２１ａ、２１ｂの合計体積をハードシート２２の体積に相当する分だけ少なくすることができる。
この結果、加熱加圧により、絶縁層形成用シート２１ａ、２１ｂおよび上層絶縁膜形成用シート２３ａが厚さ方向にほぼ対称的に硬化収縮し、ひいては、透明基板１に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
なお、上層絶縁膜形成用シート２３ａとして、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１１に示すように、ＣＯ2レーザ等のレーザビームを照射するレーザ加工により、下層配線２の外側の接続パッドに対応する部分における上層絶縁膜２３および絶縁層２１に開口部２４を形成する。次に、必要に応じて、開口部２４内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１２に示すように、開口部２４を介して露出された下層配線２の外側の接続パッド上面を含む上層絶縁膜２３の上面全体に、銅の無電解メッキ等により、上層下地金属層２５を形成する。次に、上層下地金属層２５の上面にメッキレジスト膜３８をパターン形成する。この場合、上層配線２６形成領域に対応する部分におけるメッキレジスト膜３８には開口部３９が形成されている。
次に、上層下地金属層２５をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３８の開口部３９内の上層下地金属層２５の上面に上層配線２６を形成する。次に、メッキレジスト膜３８を剥離し、次いで、上層配線２６をマスクとして上層下地金属層２５の不要な部分をエッチングして除去すると、図１３に示すように、上層配線２６下にのみ上層下地金属層２５が残存される。この状態では、上層下地金属層２５を含む上層配線２６の一端部は、上層絶縁膜２３および絶縁層２１の開口部２４を介して下層配線２の外側の接続パッド部上面に接続されている。
次に、図１４に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、上層配線２６を含む第２の上層絶縁膜２３の上面にソルダーレジスト等からなるオーバーコート膜２７を形成する。この場合、上層配線２６の接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８が形成されている。
次に、開口部２８内およびその上方に半田ボール２９を上層配線２６の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体３間において、オーバーコート膜２７、上層絶縁膜２３、ハードシート２２、絶縁層２１および透明基板１を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、透明基板１の上面に設けられた絶縁層２１の上面に、透明基板１の熱膨張係数と同じかそれに近い熱膨張係数を有するハードシート２２が設けられているので、この部分における厚さ方向の材料構成がほぼ対称的となり、したがって、全体として反りにくい構造とすることができる。
ところで、上記製造方法では、透明基板１上に複数の半導体構成体３を配置し、複数の半導体構成体３に対して、上層配線２６および半田ボール２９の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１０に示す製造工程以降では、透明基板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１５はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、透明基板１と半導体構成体３との間の周辺部のみにアンダーフィル材１５を設け、且つ、半導体構成体３の下面中央部に対向する部分における透明基板１の上面に座ぐり加工により凹部４１を設けた点である。
この半導体装置では、半導体構成体３の下面中央部とそれに対向する部分における透明基板１との間に比較的大きな空洞部４２が形成されるため、半導体構成体３のシリコン基板４の下面中央部に設けられた光電変換デバイス領域５への応力を低減することができる。なお、透明基板１と半導体構成体３との間の周辺部のみにアンダーフィル材１５を設け、透明基板１の上面に凹部４１を設けないようにしてもよい。
（第３実施形態）
図１６はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、複数の上層配線２６の接続パッド部を上層絶縁膜２３上のほぼ全面にマトリクス状に配置し、複数の半田ボール２９をオーバーコート膜２７上のほぼ全面にマトリクス状に配置した点である。
（第４実施形態）
図１７はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体３の上面にハードシート２２の一部を設けた点である。この場合、上層絶縁膜２３および絶縁層２１の開口部２４に対応する部分におけるハードシート２２には開口部４３が設けられている。
なお、この半導体装置では、複数の上層配線２６の接続パッド部はほぼ半導体構成体３上における上層絶縁膜２３上にマトリクス状に配置され、複数の半田ボール２９はほぼ半導体構成体３上におけるオーバーコート膜２７上にマトリクス状に配置されている。
（第５実施形態）
図１８はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、上層絶縁膜および上層配線を２層とした点である。すなわち、第１の上層配線２６Ａを含む第１の上層絶縁膜２３Ａの上面には第１の上層絶縁膜２３Ａと同じ材料からなる第２の上層絶縁膜２３Ｂが設けられている。第２の上層絶縁膜２３Ｂの上面には下地金属層２５Ｂを含む第２の上層配線２６Ｂが設けられている。
下地金属層２５Ａを含む第１の上層配線２６Ａの一端部は、第１の上層絶縁膜２３Ａおよび絶縁層２１の開口部２４Ａを介して下層配線２の外側の接続パッド部上面に接続されている。下地金属層２５Ｂを含む第２の上層配線２６Ｂの一端部は、第２の上層絶縁膜２３Ｂの開口部２４Ｂを介して第１の上層配線２６Ａの接続パッド部上面に接続されている。半田ボール２９は、オーバーコート膜２７の開口部２８を介して第２の上層配線２６Ｂの接続パッド部上面に接続されている。なお、上層絶縁膜および上層配線は３層以上としてもよい。
（その他の実施形態）
上記各実施形態では、半導体基板４に光電変換デバイス領域５が形成されているものとしたが、光電変換デバイス領域５に限らず、メモリ用や制御用の集積回路、ＭＥＭＳ（Micro Electro Mechanical System）等のセンサ、表面弾性（ＳＡＷ）フィルタ等が形成されているデバイスにも適用可能である。この場合、ベース基板としては、透明にする必要がない場合には、有害な光を遮断するため、不透明なセラミック等の絶縁基板を用いるようにしてもよい。
また、上記第１実施形態では、図１４に示す工程後に、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。例えば、２個の半導体構成体を１組として切断し、一方の半導体構成体を光電変換デバイス領域を有する光センサとし、他方の半導体構成体を光センサの周辺駆動回路としての機能を有するものとし、両者を下層配線や上層配線で電気的に接続するようにしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面 図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 この発明の第２実施形態を説明するために示す所定の工程の断面図。 この発明の第３実施形態を説明するために示す所定の工程の断面図。 この発明の第４実施形態を説明するために示す所定の工程の断面図。 この発明の第５実施形態を説明するために示す所定の工程の断面図。
符号の説明
１ 透明基板
２ 下層配線
３ 半導体構成体
４ シリコン基板
５ 光電変換デバイス領域
６ 接続パッド
１２ 柱状電極
１３ 封止膜
２１ 絶縁層
２２ ハードシート
２３ 上層絶縁膜
２４ 開口部
２５ 上層配線
２７ オーバーコート膜
２９ 半田ボール

Claims (4)

  1. 上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ハードシートは前記ベース基板の熱膨張係数と同じ熱膨張係数を有する材料からなることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記ハードシートの一部は前記半導体構成体の上面に設けられていることを特徴とする半導体装置。
  3. 上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ハードシートは前記絶縁層の上面に埋め込まれ、前記絶縁層および前記ハードシートの上面は前記半導体構成体の上面と面一であることを特徴とする半導体装置。
  4. 上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、少なくとも前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線と、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜と、前記上層配線の接続パッド部上に設けられた半田ボールとを備え、前記ベース基板は透明基板からなり、前記半導体構成体の半導体基板の下面に光電変換デバイス領域が設けられ、前記透明基板はガラス基板であり、前記ハードシートは、前記ガラス基板の熱膨張係数と同じ熱膨張係数を有するセラミックスシートまたは金属シートであることを特徴とする半導体装置。
JP2004335712A 2004-11-19 2004-11-19 半導体装置 Expired - Fee Related JP4990492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004335712A JP4990492B2 (ja) 2004-11-19 2004-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335712A JP4990492B2 (ja) 2004-11-19 2004-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2006147835A JP2006147835A (ja) 2006-06-08
JP4990492B2 true JP4990492B2 (ja) 2012-08-01

Family

ID=36627174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335712A Expired - Fee Related JP4990492B2 (ja) 2004-11-19 2004-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4990492B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4486005B2 (ja) 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
JP5783236B2 (ja) * 2013-12-17 2015-09-24 大日本印刷株式会社 センサ素子モジュール
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2023147595A (ja) * 2022-03-30 2023-10-13 浜松ホトニクス株式会社 光半導体パッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674536B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JPH07273243A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 半導体パッケージ
JP2977124B2 (ja) * 1995-10-13 1999-11-10 株式会社メイコー 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
JPH10256429A (ja) * 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JP2001230515A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP4045083B2 (ja) * 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
JP2002368027A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP2004311793A (ja) * 2003-04-09 2004-11-04 Matsushita Electric Ind Co Ltd 複合材料及び多層基板の製造方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板

Also Published As

Publication number Publication date
JP2006147835A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4012496B2 (ja) 半導体装置
JP3945483B2 (ja) 半導体装置の製造方法
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
JP4285707B2 (ja) 半導体装置
JP2006173232A (ja) 半導体装置およびその製造方法
JP2004221417A (ja) 半導体装置およびその製造方法
JP3925503B2 (ja) 半導体装置
JP4316624B2 (ja) 半導体装置
JP4990492B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP4725178B2 (ja) 半導体装置およびその製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP5042762B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4241284B2 (ja) 半導体装置
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体
JP4913372B2 (ja) 半導体装置
JP2007059950A (ja) 半導体装置内蔵基板及びその製造方法
JP3955059B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP3979404B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees