CN105489516A - 一种扇出型芯片的封装方法及封装结构 - Google Patents

一种扇出型芯片的封装方法及封装结构 Download PDF

Info

Publication number
CN105489516A
CN105489516A CN201610046689.0A CN201610046689A CN105489516A CN 105489516 A CN105489516 A CN 105489516A CN 201610046689 A CN201610046689 A CN 201610046689A CN 105489516 A CN105489516 A CN 105489516A
Authority
CN
China
Prior art keywords
chip
fan
projection
packing
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610046689.0A
Other languages
English (en)
Inventor
仇月东
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201610046689.0A priority Critical patent/CN105489516A/zh
Publication of CN105489516A publication Critical patent/CN105489516A/zh
Priority to PCT/CN2016/082832 priority patent/WO2017124671A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种扇出型芯片的封装方法及封装结构，所述封装结构包括：带凸块的芯片，所述芯片表面形成有介质层，其表面露出有各凸块；塑封材料，填充于各带凸块的芯片之间，所述塑封材料的高度不超过各凸块，以使各凸块露出于塑封材料的表面；重新布线层，形成于各带凸块的芯片表面，以实现各芯片之间的互连；以及凸块下金属层以及微凸点。本发明通过在带凸块的芯片表面形成露出各凸块的介质层，不仅可以对各凸块进行保护，且可以实现后续芯片之间的互连，可以避免后续制作重新布线层或焊料微凸点的过程中，由于热膨胀而导致的凸块的破损或断裂等情况，大大提高了封装的性能，同时提高成品率。

Description

一种扇出型芯片的封装方法及封装结构
技术领域
本发明涉及一种半导体芯片的封装方法及封装结构，特别是涉及一种扇出型芯片的封装方法及封装结构。
背景技术
随着集成电路制造业的快速发展，人们对集成电路的封装技术的要求也不断提高，现有的封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和***封装(SiP)等。其中，圆片级封装(WLP)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(WLP)具有其独特的优点：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLP的研究、开发和生产。
在现有的扇出型芯片封装技术中，切割后的半导体芯片大多数不会带有凸块，然而，在实际生产过程中，可能遇到一些的异常问题，例如，如何封装预先形成有初始凸块的半导体芯片，或者如何实现预先形成有初始凸块的芯片以及不带有初始凸块的芯片之间的互连。
如图1a～图1d所示，在现有的工艺中，一般是先将预先形成有初始凸块104的半导体芯片203粘贴于载体101的贴膜102上，如图1a所示，然后采用塑封材料105进行塑封，如图1b所示，塑封之后将载体101及贴膜102去除，如图1c所示，之后会制作重新布线层106以及制作凸块107，如图1d所示。在之后的重新布线层工艺以及凸块回流工艺的过程中，塑封材料由于具有较大的热膨胀系数，从而会使金属凸块出现变形弯曲等问题，尤其是容易造成初始凸块的破损断裂等情况，从而大大影响封装产品的性能。
鉴于以上原因，提供一种能够提高带有初始凸块的半导体芯片的封装质量的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型芯片的封装方法，用于解决现有技术中带有初始凸块的半导体芯片的封装质量不高的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型芯片的封装方法，所述扇出型封装方法包括：步骤1)，提供带凸块的芯片，于所述芯片表面形成介质层，所述介质层的表面露出有各凸块；步骤2)，提供一表面形成有粘合层的载体，并将各带凸块的芯片粘合于所述粘合层；步骤3)，对各带凸块的芯片进行封装；步骤4)，于各带凸块的芯片上形成重新布线层，以实现各芯片之间的互连；以及步骤5)，于所述重新布线层上形成凸块下金属层以及微凸点。
作为本发明的扇出型芯片的封装方法的一种优选方案，还包括步骤6)，去除所述载体以及粘合层。
作为本发明的扇出型芯片的封装方法的一种优选方案，所述载体包括玻璃、透明半导体材料、以及透明聚合物中的一种。
进一步地，所述粘合层包括UV粘合胶，步骤6)中，采用曝光方法使所述UV粘合胶降低黏性，以实现其与塑封材料的分离。
作为本发明的扇出型芯片的封装方法的一种优选方案，所述介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
作为本发明的扇出型芯片的封装方法的一种优选方案，采用旋涂法、化学气相沉积法或等离子增强化学气相沉积法于所述芯片表面形成介质层。
作为本发明的扇出型芯片的封装方法的一种优选方案，步骤3)中，对各带凸块的芯片进行封装后的塑封材料高度不超过各凸块，以使各凸块露出于塑封材料的表面。
作为本发明的扇出型芯片的封装方法的一种优选方案，步骤3)中，对各带凸块的芯片进行封装采用的塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为本发明的扇出型芯片的封装方法的一种优选方案，步骤3)中，对各带凸块的芯片进行封装采用的工艺包括：注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺以及旋涂工艺中的一种。
作为本发明的扇出型芯片的封装方法的一种优选方案，步骤4)包括：步骤4-1)，于各带凸块的芯片上形成绝缘介质；步骤4-2)，采用光刻工艺及刻蚀工艺于所述绝缘介质中形成与芯片电性引出所对应的通孔；步骤4-3)，于各通孔中填充金属导体，形成连接通孔；步骤4-4)，于所述绝缘介质表面形成与所述连接通孔对应连接的金属布线层。
优选地，步骤4-4)中，采用蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺制作所述金属布线层。
优选地，所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
作为本发明的扇出型芯片的封装方法的一种优选方案，所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
本发明还提供一种扇出型芯片的封装结构，包括：带凸块的芯片，所述芯片表面形成有介质层，所述介质层的表面露出有各凸块；塑封材料，填充于各带凸块的芯片之间，所述塑封材料的高度不超过各凸块，以使各凸块露出于塑封材料的表面；重新布线层，形成于各带凸块的芯片表面，以实现各芯片之间的互连；以及凸块下金属层以及微凸点，形成于所述重新布线层之上。
作为本发明的扇出型芯片的封装结构的一种优选方案，所述介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
作为本发明的扇出型芯片的封装结构的一种优选方案，所述塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为本发明的扇出型芯片的封装结构的一种优选方案，所述重新布线层包括：形成于各带凸块的芯片上的绝缘介质；形成于所述绝缘介质中与芯片电性引出所对应的通孔；填充于所述通孔内的金属导体；以及形成于所述绝缘介质表面与所述连接通孔对应连接的金属布线层。
优选地，所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
优选地，所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种。
优选地，所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
如上所述，本发明的扇出型芯片的封装方法及封装结构，具有以下有益效果：本发明通过在带凸块的芯片表面形成介质层，且所述介质层的表面露出有各凸块，不仅可以对各凸块进行保护，且可以实现后续芯片之间的互连。选择热膨胀系数较低的介质层，可以避免后续制作重新布线层或焊料微凸点的过程中，由于热膨胀而导致的凸块的破损或断裂等情况，大大提高了封装的性能，同时提高成品率。本发明结构方法简单，在半导体封装领域具有广泛的应用前景。
附图说明
图1a～图1d显示为现有技术中的一种扇出型芯片的封装方法各步骤所呈现的结构示意图。
图2～图9显示为本发明的扇出型芯片的封装方法各步骤所呈现的结构示意图。
元件标号说明
201带凸块的芯片
202金属焊盘
203凸块
204介质层
205载体
206粘合层
207塑封材料
208重新布线层
209金属布线层
210凸块下金属层
211微凸点
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图9所示，本实施例提供一种扇出型芯片的封装方法，所述扇出型封装方法包括：
如图2～图4所示，首先进行步骤1)，提供带凸块203的芯片201，于所述芯片表面形成介质层204，所述介质层204的表面露出有各凸块203。
具体地，包括以下步骤：
如图2及图3所示，首先进行步骤1-1)，提供带凸块203的芯片201的晶圆，于所述晶圆表面形成介质层204，所述介质层204的表面露出有各凸块203。
作为示例，所述介质层204包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。所述介质层204选用为热膨胀系数较低的材料，可以避免后续制作重新布线层208或焊料微凸点211的过程中，由于热膨胀而导致的凸块203的破损或断裂等情况，大大提高了封装的性能，同时提高成品率。
作为示例，可以采用旋涂法、化学气相沉积法或等离子增强化学气相沉积法于所述芯片表面形成介质层204。
在本实施例中，所述介质层204为采用离子增强化学气相沉积法形成的二氧化硅层。
如图4所示，然后进行步骤1-2)，对所述晶圆进行裂片，获得独立的带凸块203以及介质层204的芯片。
作为示例，所述凸块203制作于芯片的金属焊盘202上。
如图5所示，然后进行步骤2)，提供一表面形成有粘合层206的载体205，并将各带凸块203的芯片201粘合于所述粘合层206。
作为示例，所述粘合层206可以为如胶带、通过旋涂形成的UV粘合胶或者环氧树脂等材料，在本实施例中，所述粘合层206为通过旋涂形成的UV粘合胶，该UV粘合胶在紫外光照射下黏性会降低。
作为示例，所述载体205可以为玻璃、陶瓷、金属、聚合物等材料，在本实施例中，所述载体205包括玻璃、透明半导体材料、以及透明聚合物中的一种，以使得后续可以从载体205的背面对上述的UV粘合胶进行曝光操作，大大简化后续的剥离工艺。
如图6所示，接着进行步骤3)，对各带凸块203的芯片201进行封装。
作为示例，对各带凸块203的芯片201进行封装后的塑封材料207高度不超过各凸块203，以使各凸块203露出于塑封材料207的表面。
作为示例，对各带凸块203的芯片201进行封装采用的塑封材料207包括聚酰亚胺、硅胶以及环氧树脂中的一种。其中，所述塑封材料207添通过添加剂而形成不透光材料。
作为示例，对各带凸块203的芯片201进行封装采用的工艺包括：注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺以及旋涂工艺中的一种。在本实施例中，通过注塑工艺对各带凸块203的芯片201进行封装，所述塑封材料207为不透光的硅胶。
如图7所示，然后进行步骤4)，于各带凸块203的芯片201上形成重新布线层208，以实现各芯片之间的互连。
作为示例，步骤4)包括：
步骤4-1)，于各带凸块203的芯片201上形成绝缘介质；
步骤4-2)，采用光刻工艺及刻蚀工艺于所述绝缘介质中形成与芯片电性引出所对应的通孔；
步骤4-3)，于各通孔中填充金属导体，形成连接通孔；
步骤4-4)，于所述绝缘介质表面形成与所述连接通孔对应连接的金属布线层209。
作为示例，步骤4-4)中，采用蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺制作所述金属布线层209。在本实施例中，采用溅射工艺制作所述金属布线层209。
作为示例，所述金属布线层209的材料包括铝、铜、锡、镍、金及银中的一种。在本实施例中，所述金属布线层209的材料为铜。
如图8所示，接着进行步骤5)，于所述重新布线层208上形成凸块下金属层210以及微凸点211。
作为示例，所述微凸点211包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述微凸点211包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。在本实施例中，所述微凸点211为金锡焊球，其制作包括步骤：首先于所述凸块下金属层210表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球。
如图9所示，最后进行步骤6)，去除所述载体205以及粘合层206。
作为示例，所述载体205包括玻璃、透明半导体材料、以及透明聚合物中的一种。
作为示例，所述粘合层206包括UV粘合胶，步骤6)中，采用曝光方法使所述UV粘合胶降低黏性，以实现其与塑封材料207的分离。
如图9所示，本实施例还提供一种扇出型芯片的封装结构，包括：带凸块203的芯片201，所述芯片表面形成有介质层204，所述介质层204的表面露出有各凸块203；塑封材料207，填充于各带凸块203的芯片201之间，所述塑封材料207的高度不超过各凸块203，以使各凸块203露出于塑封材料207的表面；重新布线层208，形成于各带凸块203的芯片201表面，以实现各芯片之间的互连；以及凸块下金属层210以及微凸点211，形成于所述重新布线层208之上。
作为示例，所述介质层204包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
作为示例，所述塑封材料207包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述重新布线层208包括：形成于各带凸块203的芯片201上的绝缘介质；形成于所述绝缘介质中与芯片电性引出所对应的通孔；填充于所述通孔内的金属导体；以及形成于所述绝缘介质表面与所述连接通孔对应连接的金属布线层209。
作为示例，所述金属布线层209的材料包括铝、铜、锡、镍、金及银中的一种。
作为示例，所述微凸点211包括金锡焊球、银锡焊球、铜锡焊球中的一种。
作为示例，所述微凸点211包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
如上所述，本发明的扇出型芯片的封装方法及封装结构，具有以下有益效果：本发明通过在带凸块203的芯片201表面形成介质层204，且所述介质层204的表面露出有各凸块203，不仅可以对各凸块203进行保护，且可以实现后续芯片之间的互连。选择热膨胀系数较低的介质层204，可以避免后续制作重新布线层208或焊料微凸点211的过程中，由于热膨胀而导致的凸块203的破损或断裂等情况，大大提高了封装的性能，同时提高成品率。本发明结构方法简单，在半导体封装领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种扇出型芯片的封装方法，其特征在于，所述扇出型封装方法包括：
步骤1)，提供带凸块的芯片，于所述芯片表面形成介质层，所述介质层的表面露出有各凸块；
步骤2)，提供一表面形成有粘合层的载体，并将各带凸块的芯片粘合于所述粘合层；
步骤3)，对各带凸块的芯片进行封装；
步骤4)，于各带凸块的芯片上形成重新布线层，以实现各芯片之间的互连；
步骤5)，于所述重新布线层上形成凸块下金属层以及微凸点。
2.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：还包括步骤6)，去除所述载体以及粘合层。
3.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：所述载体包括玻璃、透明半导体材料、以及透明聚合物中的一种。
4.根据权利要求3所述的扇出型芯片的封装方法，其特征在于：所述粘合层包括UV粘合胶，步骤6)中，采用曝光方法使所述UV粘合胶降低黏性，以实现其与塑封材料的分离。
5.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：所述介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
6.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：采用旋涂法、化学气相沉积法或等离子增强化学气相沉积法于所述芯片表面形成介质层。
7.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：步骤3)中，对各带凸块的芯片进行封装后的塑封材料高度不超过各凸块，以使各凸块露出于塑封材料的表面。
8.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：步骤3)中，对各带凸块的芯片进行封装采用的塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
9.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：步骤3)中，对各带凸块的芯片进行封装采用的工艺包括：注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺以及旋涂工艺中的一种。
10.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：步骤4)包括：
步骤4-1)，于各带凸块的芯片上形成绝缘介质；
步骤4-2)，采用光刻工艺及刻蚀工艺于所述绝缘介质中形成与芯片电性引出所对应的通孔；
步骤4-3)，于各通孔中填充金属导体，形成连接通孔；
步骤4-4)，于所述绝缘介质表面形成与所述连接通孔对应连接的金属布线层。
11.根据权利要求10所述的扇出型芯片的封装方法，其特征在于：步骤4-4)中，采用蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺制作所述金属布线层。
12.根据权利要求10所述的扇出型芯片的封装方法，其特征在于：所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
13.根据权利要求1所述的扇出型芯片的封装方法，其特征在于：所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
14.一种扇出型芯片的封装结构，其特征在于，包括：
带凸块的芯片，所述芯片表面形成有介质层，所述介质层的表面露出有各凸块；
塑封材料，填充于各带凸块的芯片之间，所述塑封材料的高度不超过各凸块，以使各凸块露出于塑封材料的表面；
重新布线层，形成于各带凸块的芯片表面，以实现各芯片之间的互连；
凸块下金属层以及微凸点，形成于所述重新布线层之上。
15.根据权利要求14所述的扇出型芯片的封装结构，其特征在于：所述介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
16.根据权利要求14所述的扇出型芯片的封装结构，其特征在于：所述塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
17.根据权利要求14所述的扇出型芯片的封装结构，其特征在于：所述重新布线层包括：
形成于各带凸块的芯片上的绝缘介质；
形成于所述绝缘介质中与芯片电性引出所对应的通孔；
填充于所述通孔内的金属导体；以及
形成于所述绝缘介质表面与所述连接通孔对应连接的金属布线层。
18.根据权利要求17所述的扇出型芯片的封装结构，其特征在于：所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
19.根据权利要求17所述的扇出型芯片的封装结构，其特征在于：所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种。
20.根据权利要求17所述的扇出型芯片的封装结构，其特征在于：所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
CN201610046689.0A 2016-01-22 2016-01-22 一种扇出型芯片的封装方法及封装结构 Pending CN105489516A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610046689.0A CN105489516A (zh) 2016-01-22 2016-01-22 一种扇出型芯片的封装方法及封装结构
PCT/CN2016/082832 WO2017124671A1 (zh) 2016-01-22 2016-05-20 一种扇出型芯片的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610046689.0A CN105489516A (zh) 2016-01-22 2016-01-22 一种扇出型芯片的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN105489516A true CN105489516A (zh) 2016-04-13

Family

ID=55676421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610046689.0A Pending CN105489516A (zh) 2016-01-22 2016-01-22 一种扇出型芯片的封装方法及封装结构

Country Status (2)

Country Link
CN (1) CN105489516A (zh)
WO (1) WO2017124671A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920784A (zh) * 2017-03-31 2017-07-04 华进半导体封装先导技术研发中心有限公司 一种电力电子器件的扇出型封装结构及封装方法
WO2017124671A1 (zh) * 2016-01-22 2017-07-27 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
WO2018121195A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
CN109686716A (zh) * 2018-11-28 2019-04-26 中国电子科技集团公司第五十八研究所 晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺
CN109755375A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109755376A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
US10325868B2 (en) 2017-04-24 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN112180128A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种带弹性导电微凸点的互连基板和基于其的kgd插座
WO2023015480A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 扇出型芯片封装结构和制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192936B (zh) * 2021-04-23 2024-02-13 泓林微电子（昆山）有限公司 一种双面芯片封装结构
CN113380637B (zh) * 2021-05-20 2023-11-17 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510745A (zh) * 2002-12-24 2004-07-07 ����ŷ�������ʽ���� 半导体器件及其制造方法
CN103050447A (zh) * 2011-10-11 2013-04-17 台湾积体电路制造股份有限公司 半导体器件的封装方法及其结构
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
US20140264930A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Interconnect Structure and Method for Forming Same
CN104952743A (zh) * 2015-05-19 2015-09-30 南通富士通微电子股份有限公司 晶圆级芯片封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510745A (zh) * 2002-12-24 2004-07-07 ����ŷ�������ʽ���� 半导体器件及其制造方法
CN103050447A (zh) * 2011-10-11 2013-04-17 台湾积体电路制造股份有限公司 半导体器件的封装方法及其结构
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
US20140264930A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Interconnect Structure and Method for Forming Same
CN104952743A (zh) * 2015-05-19 2015-09-30 南通富士通微电子股份有限公司 晶圆级芯片封装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017124671A1 (zh) * 2016-01-22 2017-07-27 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
WO2018121195A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
US10490506B2 (en) 2016-12-30 2019-11-26 Huawei Technologies Co., Ltd. Packaged chip and signal transmission method based on packaged chip
CN106920784A (zh) * 2017-03-31 2017-07-04 华进半导体封装先导技术研发中心有限公司 一种电力电子器件的扇出型封装结构及封装方法
US10325868B2 (en) 2017-04-24 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11233020B2 (en) 2017-04-24 2022-01-25 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN109686716A (zh) * 2018-11-28 2019-04-26 中国电子科技集团公司第五十八研究所 晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺
CN109755375A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109755376A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN112180128A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种带弹性导电微凸点的互连基板和基于其的kgd插座
CN112180128B (zh) * 2020-09-29 2023-08-01 珠海天成先进半导体科技有限公司 一种带弹性导电微凸点的互连基板和基于其的kgd插座
WO2023015480A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 扇出型芯片封装结构和制备方法

Also Published As

Publication number Publication date
WO2017124671A1 (zh) 2017-07-27

Similar Documents

Publication Publication Date Title
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
US10971467B2 (en) Packaging method and package structure of fan-out chip
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN105161431A (zh) 晶圆级芯片封装方法
CN105185717A (zh) 晶圆级芯片封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105070671A (zh) 一种芯片封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN107634076A (zh) Cmos图像传感器扇出型封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN104157619A (zh) 一种新型PoP堆叠封装结构及其制造方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN205355040U (zh) 一种扇出型芯片的封装结构
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN107195625A (zh) 双面塑封扇出型***级叠层封装结构及其制备方法
CN105161465A (zh) 晶圆级芯片封装方法
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN207624689U (zh) 一种扇出型晶圆级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413

RJ01 Rejection of invention patent application after publication