JP3685564B2 - 半導体パッケージ用プリント回路基板の製造方法 - Google Patents
半導体パッケージ用プリント回路基板の製造方法 Download PDFInfo
- Publication number
- JP3685564B2 JP3685564B2 JP23445996A JP23445996A JP3685564B2 JP 3685564 B2 JP3685564 B2 JP 3685564B2 JP 23445996 A JP23445996 A JP 23445996A JP 23445996 A JP23445996 A JP 23445996A JP 3685564 B2 JP3685564 B2 JP 3685564B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- plating
- etching
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は二つの導電体層よりなる半導体パッケージ用プリント配線基板の製造方法に係わり、特にレーザーによるビアホールを有する層と感光性樹脂を用いたフォトビアを有するビルドアップによるプリント配線基板の製造方法に関すものである。
【０００２】
【従来の技術】
近年、電子技術の進歩に伴い、パーソナルコンピュータ、携帯電話等をはじめとする電子機器に対する高密度実装化が進んでいる。このような状況の下で表面実装用として開発されてきたＱＦＰ、ＴＳＯＰなどの小型パッケージでさえ多ピン化、狭ピッチ化の動向の中で限界に直面している。小サイズ化の究極の形としてはベアチップ実装が注目されているが、ベアチップではパッケージにかかるコストなども削減できる反面、ＫＧＤ（known-good-die）の補償方法およびその検査コストやベアチップのリペア性（修復性）、ハンドリング性の面からなかなか加速されない。そこで、チップをチップとほぼ同じ大きさにパッケージ化するチップスケールパッケージ（以下、ＣＳＰと呼ぶ）の研究・開発が特に活発化し、注目を浴びている。
【０００３】
ＣＳＰの実現にはフリップチップの電極からマザーボードの基板実装面までの配線をいかに短縮化して引き出し、かつ、マザーボードへ一括リフロー接続できる格子ピッチを確保する必要がある。すなわち、フリップチップで実現された極小サイズ化された格子ピッチをプリント配線板に実装できるまでに最も効率的な配線で拡大させるための技術が求められている。また、実装されるマザーボードとしてガラス基材エポキシ樹脂プリント配線板などを使用できることが一般民生機器への適用を考えれば必須条件である。
【発明が解決しようとする課題】
【０００４】
フリップチップの電極とパッケージ側電極とを接続する際に、従来ＱＦＰやＴＳＯＰなどで用いられてきた金細線をワイヤーボンディングする手法と異なり、前述したように配線長を短くするためにフリップチップ側電極から垂直配線でパッケージ側に配線することが必要である。そのためにはフリップチップの実装信頼性を考えねばならず、フリップチップの電極に対してパッケージ側電極が平行かつ同じ高さであること、すなわちコプラナリティーが必要である。しかしながら、これまでに提案されているような半田やインジウム合金、銀、金などのバンプを用いる方法では高歩留まりで均一なバンプを作るのは難しく、また、隣接電極とのショートや位置ずれ、コストアップなどの問題も多々ある。その他、この接合部はフリップチップとマザーボードの熱膨張係数の違いから温度や湿度の条件による熱応力を受け、歪みを発生、クラック、断線を引き起こすことがある。
【０００５】
本発明ではこのパッケージ側電極を、銅箔等の金属箔をエッチングして作成するために、図１に示したようにエッチングファクターより起こるフィレット形状が熱的応力を吸収できる。また、銅箔等の金属箔そのものが電極となるために厚みが非常に均一でありコプラナリティーをも十分に満足できる。また、ＬＳＩ電極との接続に異方導電フィルムまたは異方導電ペーストを用いることにより、従来のように金を使用した電極バンプ等を作成することなく一括接続でき、かつ、接続後に注入するアンダーフィル剤も必要なくなるため、低コスト化も実現できる。アンダーフィル剤とはチップと基板の接続における接着剤であり機械的強度を保持し信頼性を高める役割がある。本発明においては接続に用いた異方導電フィルムまたは異方導電ペーストに使用されているバインダー樹脂がこのアンダーフィルの役割をになっている。よって、使用する異方導電フィルムや異方導電ペーストは低温硬化型や光硬化型の低応力タイプのものが好ましい。
【０００６】
【課題を解決するための手段】
本発明は、ビアホールが設けられた絶縁性樹脂層のビアホール内及びビアホール上に存在する金属体からなる第１の導電体層、前記絶縁樹脂層の金属体と反対面に形成された感光性絶縁性樹脂層に設けられたフォトビアに無電解めっきにより形成された第２の導電体層、及び前記絶縁性樹脂層及び第１の導電体層上に設けられた異方導電膜からなることを特徴とする半導体パッケージ用プリント回路基板の製造方法を提供するものである。
【０００７】
本発明の半導体パッケージ用プリント回路基板を製造するための工程を以下に説明する。
まず、金属箔に厚さ１０〜２００μｍになるようにレーザーによるビアホール成形可能な絶縁性樹脂を塗布し、レーザーによってビアホールを形成する。金属箔には電解銅箔をはじめ、アルミ箔等電気伝導性の良いものが使用でき、厚みは１０〜１００μｍ、好ましくは３５〜７０μｍである。１０μｍ未満であると、強度的に弱い他、絶縁性樹脂を成形する際にシワが入りやすいなどハンドリングに欠点がある。１００μｍを越えると薄小化ができない。また、ビアホール形成のためのレーザーとしてはエキシマレーザー、炭酸ガスレーザー、プラズマなどが使用可能である。このように、レーザー方式を用いることにより、第一層の絶縁性樹脂材料はエポキシ樹脂をはじめとして耐熱性樹脂の材質選択肢が幅広くなる。
【０００８】
次にめっきレジストを金属箔側に貼り付け、電解めっきによって先ほど作製したレーザーによるビアホールに銅を絶縁層厚まで成長させる。この場合も銅に限らず、金、半田合金、錫等可能ではあるが、コスト、電気的信頼性の面から電解銅めっきが好ましい。
【０００９】
そして、この絶縁層上に第二の導電体層となる感光性樹脂層を形成する。この密着力を高めるために、前記絶縁性樹脂層の表面を研磨する。研磨する方法としてはバフロール研磨、ベルトサンダー等、機械的な方法あるいは化学薬品によるミクロ粗化のいずれでもよい。
【００１０】
感光性樹脂の形成方法はスクリーン印刷、カーテンコーター、ロールコーター、ディップコーター等が使用可能である。または、フィルム状感光性樹脂をラミネート方式で形成することも可能である。但し、本発明に用いられる感光性樹脂はアルカリ水溶液で現像可能であり、無電解めっきのための過マンガン酸による粗化、さらには無電解めっき可能なものが好ましい。このような素材は特願平６−２９１７２９号明細書、特願平６−２９３５１７号明細書などに記載されている。
【００１１】
次に、その感光性樹脂層にパターンフィルムを用いて感光し、現像することによってビアホールを形成する。次いで、表面を粗化後、無電解めっきによって第二の導電体層を形成し、これにより第一の導電体層と電気的接続が得られる。このめっきは無電解めっきのみに限らず、電解めっきを組み合わせることによって効率化を図ることが可能である。ここで、第一層の金属箔に貼り付けためっきレジストを剥離し、両面に回路パターンを形成すべくエッチングレジストを形成する。そして、エッチングにより回路を形成する。最後に、金属箔から形成された第一層の回路には異方導電膜を形成する。第二の回路層側にはソルダーレジストをスクリーン印刷し、所定の位置に半田ボールを形成する。このようにして得られた半導体パッケージ用基板は構造がシンプルであり各プロセスが単純である。また、第二の回路層をアディティブ方式で形成するため高多層化が可能である。
【００１２】
図１は、本発明の半導体パッケージ用プリント回路基板の使用状態を示す概略断面図であり、１１は異方導電膜、２０はソルダーレジスト、２１は金属箔のエッチングによる電極、２２はその上に形成された絶縁性樹脂である。２３はＬＳＩチップの電極であり、２５は電解めっき銅、２６は感光性樹脂、２８は無電解めっき銅である。
【００１３】
図２の（１）〜（１３）は上記半導体パッケージ用プリント回路基板の製造工程図である。本発明の一例について製造工程を順に追って説明する。（１）金属箔に３５μｍ電解銅箔１を用い、その反光沢面に、絶縁性樹脂２としてエポキシ樹脂系ワニスをコンマコーターを用いて乾燥後の厚みが５０μｍとなるように塗布し乾燥、硬化した。（２）エキシマレーザーによって５０μｍのビアホール３を形成した。その後、電解銅箔の光沢面に電解めっき用の電極となる部分だけを残してドライフィルム状のめっきレジスト４を貼り付けた。（３）電解めっきにより絶縁性樹脂層の厚みと同じ厚みの銅５を付着させた。（４）表面を一度バフロールで研磨した後、感光性樹脂６をスクリーン印刷にて厚みが３０μｍとなるように印刷し、８０℃、１５分間加熱してタックフリー状態とした。
【００１４】
（５）次にパターンフィルムを用いて１０００ｍＪのＵＶ光を照射して露光した。次いで１％水酸化ナトリウム水溶液にて現像して直径７５μｍのビアホール７を形成した。（６）このようにビアホールが形成された感光性樹脂層６の表面を２．５％水酸化ナトリウムでアルカリ性に調整した５％過マンガン酸塩水溶液にディップして化学的粗化を行った。このときの液温は６０℃とした。水洗後、パラジウム触媒を付着し、アクセラレーターで活性後、無電解銅めっきを行い３μｍ厚の回路を得、その上に電解銅めっきによって１８μｍの導電体を得た。（７）ここで、工程（２）で形成しためっきレジスト４を剥離した。（８）次に光硬化性の液状タイプのエッチングレジスト９を両面に形成し、パターンフィルムを用いて露光、現像した。（９）エッチングによって回路を作成した。第一層側電極１ａは０．５ｍｍピッチで、第二層側電極８ａは１．０ｍｍピッチで配線した。エッチングレジストを剥離し、水洗乾燥した。（１０）その後スクリーン印刷によって片面ずつ熱硬化性のソルダーレジスト１０を印刷、硬化して両面にレジスト層を形成した。（１１）第一層側に得られた電極部を半導体チップと接続するためにエッチングにより形成した第一層の回路側に異方導電フィルム１１を仮圧着した。異方導電フィルムの代わりに異方導電ペーストを塗布してもよい。（１２）ＬＳＩの電極２３と第一層回路の電極１ａを異方導電膜１１を介して電気的接続を行った。（１３）反対面の第二層８ａは所定の位置に既存の方法で半田ボール１２（１９２個）のバンプを形成した。
【００１５】
このようにして得られた半導体パッケージ用プリント回路基板は０．５ｍｍピッチ、１９２ピンの電極を有する７ｍｍ角の半導体チップを１４ｍｍ角のパッケージとして提供することが可能となった。
【００１６】
【発明の効果】
ＱＦＰ、ＴＳＯＰなどの小型パッケージでさえ多ピン化、狭ピッチ化の動向の中で限界に直面している。小サイズ化の究極の形としてはベアチップ実装が注目されているが、ベアチップではパッケージにかかるコストなども削減できる反面、ＫＧＤの補償方法およびその検査コストやベアチップのリペア性、ハンドリング性の面からベアチップへの転換はなかなか進まない。本発明によれば、チップをチップとほぼ同じ大きさにパッケージ化するＣＳＰが可能となる。本発明による半導体パッケージ用プリント回路基板およびその製造方法によれば、１４ｍｍ角で１９２ピンの小サイズ化パッケージが可能となる。
【００１７】
レーザービア方式とフォトビア方式を併用することにより、第一層の絶縁性樹脂材料はエポキシ樹脂をはじめとして耐熱性樹脂の材質選択肢が幅広くなる。また、本発明ではこのパッケージ側電極をコア材となる銅張積層板の銅箔をエッチングして作成するために、エッチングファクターより起こるフィレット形状が熱的応力を吸収できる。また、銅張積層板の銅箔そのものが電極となるために厚みが非常に均一であり、コプラナリティーをも十分に満足する。
【００１８】
また、ＬＳＩ電極との接続に異方導電フィルムまたは異方導電ペーストを用いることにより、従来のように金を使用した電極バンプ等を作成することなく一括接続でき、かつ、接続後に注入するアンダーフィル剤も必要なくなるため、低コスト化も実現できる。アンダーフィル剤とはチップと基板の接続における接着剤であり機械的強度を保持し信頼性を高める役割がある。本発明においては接続に用いた異方導電フィルムまたは異方導電ペーストに使用されているバインダー樹脂がこのアンダーフィルの役割をになっている。よって、使用する異方導電フィルムや異方導電ペーストは低温硬化型や光硬化型の低応力タイプのものが好ましい。
【図面の簡単な説明】
【図１】 半導体パッケージ用プリント回路基板の使用状態を示す概略断面図
【図２】 上記半導体パッケージ用プリント回路基板の製造工程を示す概略断面図
【符号の説明】
１ 銅箔
１ａ 第一の導体回路
２ 絶縁性樹脂
３ レーザービア
４ めっきレジスト
５ 電解めっき銅
６ 感光性樹脂
７ フォトビア
８ 無電解めっき銅
８ａ 第二の導体回路
９ エッチングレジスト
１０ ソルダーレジスト
１１ 異方導電フィルムまたは異方導電ペースト
１２ 半田ボール
２０ ソルダーレジスト
２１ フィレット電極
２２ 絶縁性樹脂
２３ ＬＳＩの電極
２５ 電解めっき銅
２６ 感光性樹脂
２８ 無電解めっき銅
【発明の属する技術分野】
本発明は二つの導電体層よりなる半導体パッケージ用プリント配線基板の製造方法に係わり、特にレーザーによるビアホールを有する層と感光性樹脂を用いたフォトビアを有するビルドアップによるプリント配線基板の製造方法に関すものである。
【０００２】
【従来の技術】
近年、電子技術の進歩に伴い、パーソナルコンピュータ、携帯電話等をはじめとする電子機器に対する高密度実装化が進んでいる。このような状況の下で表面実装用として開発されてきたＱＦＰ、ＴＳＯＰなどの小型パッケージでさえ多ピン化、狭ピッチ化の動向の中で限界に直面している。小サイズ化の究極の形としてはベアチップ実装が注目されているが、ベアチップではパッケージにかかるコストなども削減できる反面、ＫＧＤ（known-good-die）の補償方法およびその検査コストやベアチップのリペア性（修復性）、ハンドリング性の面からなかなか加速されない。そこで、チップをチップとほぼ同じ大きさにパッケージ化するチップスケールパッケージ（以下、ＣＳＰと呼ぶ）の研究・開発が特に活発化し、注目を浴びている。
【０００３】
ＣＳＰの実現にはフリップチップの電極からマザーボードの基板実装面までの配線をいかに短縮化して引き出し、かつ、マザーボードへ一括リフロー接続できる格子ピッチを確保する必要がある。すなわち、フリップチップで実現された極小サイズ化された格子ピッチをプリント配線板に実装できるまでに最も効率的な配線で拡大させるための技術が求められている。また、実装されるマザーボードとしてガラス基材エポキシ樹脂プリント配線板などを使用できることが一般民生機器への適用を考えれば必須条件である。
【発明が解決しようとする課題】
【０００４】
フリップチップの電極とパッケージ側電極とを接続する際に、従来ＱＦＰやＴＳＯＰなどで用いられてきた金細線をワイヤーボンディングする手法と異なり、前述したように配線長を短くするためにフリップチップ側電極から垂直配線でパッケージ側に配線することが必要である。そのためにはフリップチップの実装信頼性を考えねばならず、フリップチップの電極に対してパッケージ側電極が平行かつ同じ高さであること、すなわちコプラナリティーが必要である。しかしながら、これまでに提案されているような半田やインジウム合金、銀、金などのバンプを用いる方法では高歩留まりで均一なバンプを作るのは難しく、また、隣接電極とのショートや位置ずれ、コストアップなどの問題も多々ある。その他、この接合部はフリップチップとマザーボードの熱膨張係数の違いから温度や湿度の条件による熱応力を受け、歪みを発生、クラック、断線を引き起こすことがある。
【０００５】
本発明ではこのパッケージ側電極を、銅箔等の金属箔をエッチングして作成するために、図１に示したようにエッチングファクターより起こるフィレット形状が熱的応力を吸収できる。また、銅箔等の金属箔そのものが電極となるために厚みが非常に均一でありコプラナリティーをも十分に満足できる。また、ＬＳＩ電極との接続に異方導電フィルムまたは異方導電ペーストを用いることにより、従来のように金を使用した電極バンプ等を作成することなく一括接続でき、かつ、接続後に注入するアンダーフィル剤も必要なくなるため、低コスト化も実現できる。アンダーフィル剤とはチップと基板の接続における接着剤であり機械的強度を保持し信頼性を高める役割がある。本発明においては接続に用いた異方導電フィルムまたは異方導電ペーストに使用されているバインダー樹脂がこのアンダーフィルの役割をになっている。よって、使用する異方導電フィルムや異方導電ペーストは低温硬化型や光硬化型の低応力タイプのものが好ましい。
【０００６】
【課題を解決するための手段】
本発明は、ビアホールが設けられた絶縁性樹脂層のビアホール内及びビアホール上に存在する金属体からなる第１の導電体層、前記絶縁樹脂層の金属体と反対面に形成された感光性絶縁性樹脂層に設けられたフォトビアに無電解めっきにより形成された第２の導電体層、及び前記絶縁性樹脂層及び第１の導電体層上に設けられた異方導電膜からなることを特徴とする半導体パッケージ用プリント回路基板の製造方法を提供するものである。
【０００７】
本発明の半導体パッケージ用プリント回路基板を製造するための工程を以下に説明する。
まず、金属箔に厚さ１０〜２００μｍになるようにレーザーによるビアホール成形可能な絶縁性樹脂を塗布し、レーザーによってビアホールを形成する。金属箔には電解銅箔をはじめ、アルミ箔等電気伝導性の良いものが使用でき、厚みは１０〜１００μｍ、好ましくは３５〜７０μｍである。１０μｍ未満であると、強度的に弱い他、絶縁性樹脂を成形する際にシワが入りやすいなどハンドリングに欠点がある。１００μｍを越えると薄小化ができない。また、ビアホール形成のためのレーザーとしてはエキシマレーザー、炭酸ガスレーザー、プラズマなどが使用可能である。このように、レーザー方式を用いることにより、第一層の絶縁性樹脂材料はエポキシ樹脂をはじめとして耐熱性樹脂の材質選択肢が幅広くなる。
【０００８】
次にめっきレジストを金属箔側に貼り付け、電解めっきによって先ほど作製したレーザーによるビアホールに銅を絶縁層厚まで成長させる。この場合も銅に限らず、金、半田合金、錫等可能ではあるが、コスト、電気的信頼性の面から電解銅めっきが好ましい。
【０００９】
そして、この絶縁層上に第二の導電体層となる感光性樹脂層を形成する。この密着力を高めるために、前記絶縁性樹脂層の表面を研磨する。研磨する方法としてはバフロール研磨、ベルトサンダー等、機械的な方法あるいは化学薬品によるミクロ粗化のいずれでもよい。
【００１０】
感光性樹脂の形成方法はスクリーン印刷、カーテンコーター、ロールコーター、ディップコーター等が使用可能である。または、フィルム状感光性樹脂をラミネート方式で形成することも可能である。但し、本発明に用いられる感光性樹脂はアルカリ水溶液で現像可能であり、無電解めっきのための過マンガン酸による粗化、さらには無電解めっき可能なものが好ましい。このような素材は特願平６−２９１７２９号明細書、特願平６−２９３５１７号明細書などに記載されている。
【００１１】
次に、その感光性樹脂層にパターンフィルムを用いて感光し、現像することによってビアホールを形成する。次いで、表面を粗化後、無電解めっきによって第二の導電体層を形成し、これにより第一の導電体層と電気的接続が得られる。このめっきは無電解めっきのみに限らず、電解めっきを組み合わせることによって効率化を図ることが可能である。ここで、第一層の金属箔に貼り付けためっきレジストを剥離し、両面に回路パターンを形成すべくエッチングレジストを形成する。そして、エッチングにより回路を形成する。最後に、金属箔から形成された第一層の回路には異方導電膜を形成する。第二の回路層側にはソルダーレジストをスクリーン印刷し、所定の位置に半田ボールを形成する。このようにして得られた半導体パッケージ用基板は構造がシンプルであり各プロセスが単純である。また、第二の回路層をアディティブ方式で形成するため高多層化が可能である。
【００１２】
図１は、本発明の半導体パッケージ用プリント回路基板の使用状態を示す概略断面図であり、１１は異方導電膜、２０はソルダーレジスト、２１は金属箔のエッチングによる電極、２２はその上に形成された絶縁性樹脂である。２３はＬＳＩチップの電極であり、２５は電解めっき銅、２６は感光性樹脂、２８は無電解めっき銅である。
【００１３】
図２の（１）〜（１３）は上記半導体パッケージ用プリント回路基板の製造工程図である。本発明の一例について製造工程を順に追って説明する。（１）金属箔に３５μｍ電解銅箔１を用い、その反光沢面に、絶縁性樹脂２としてエポキシ樹脂系ワニスをコンマコーターを用いて乾燥後の厚みが５０μｍとなるように塗布し乾燥、硬化した。（２）エキシマレーザーによって５０μｍのビアホール３を形成した。その後、電解銅箔の光沢面に電解めっき用の電極となる部分だけを残してドライフィルム状のめっきレジスト４を貼り付けた。（３）電解めっきにより絶縁性樹脂層の厚みと同じ厚みの銅５を付着させた。（４）表面を一度バフロールで研磨した後、感光性樹脂６をスクリーン印刷にて厚みが３０μｍとなるように印刷し、８０℃、１５分間加熱してタックフリー状態とした。
【００１４】
（５）次にパターンフィルムを用いて１０００ｍＪのＵＶ光を照射して露光した。次いで１％水酸化ナトリウム水溶液にて現像して直径７５μｍのビアホール７を形成した。（６）このようにビアホールが形成された感光性樹脂層６の表面を２．５％水酸化ナトリウムでアルカリ性に調整した５％過マンガン酸塩水溶液にディップして化学的粗化を行った。このときの液温は６０℃とした。水洗後、パラジウム触媒を付着し、アクセラレーターで活性後、無電解銅めっきを行い３μｍ厚の回路を得、その上に電解銅めっきによって１８μｍの導電体を得た。（７）ここで、工程（２）で形成しためっきレジスト４を剥離した。（８）次に光硬化性の液状タイプのエッチングレジスト９を両面に形成し、パターンフィルムを用いて露光、現像した。（９）エッチングによって回路を作成した。第一層側電極１ａは０．５ｍｍピッチで、第二層側電極８ａは１．０ｍｍピッチで配線した。エッチングレジストを剥離し、水洗乾燥した。（１０）その後スクリーン印刷によって片面ずつ熱硬化性のソルダーレジスト１０を印刷、硬化して両面にレジスト層を形成した。（１１）第一層側に得られた電極部を半導体チップと接続するためにエッチングにより形成した第一層の回路側に異方導電フィルム１１を仮圧着した。異方導電フィルムの代わりに異方導電ペーストを塗布してもよい。（１２）ＬＳＩの電極２３と第一層回路の電極１ａを異方導電膜１１を介して電気的接続を行った。（１３）反対面の第二層８ａは所定の位置に既存の方法で半田ボール１２（１９２個）のバンプを形成した。
【００１５】
このようにして得られた半導体パッケージ用プリント回路基板は０．５ｍｍピッチ、１９２ピンの電極を有する７ｍｍ角の半導体チップを１４ｍｍ角のパッケージとして提供することが可能となった。
【００１６】
【発明の効果】
ＱＦＰ、ＴＳＯＰなどの小型パッケージでさえ多ピン化、狭ピッチ化の動向の中で限界に直面している。小サイズ化の究極の形としてはベアチップ実装が注目されているが、ベアチップではパッケージにかかるコストなども削減できる反面、ＫＧＤの補償方法およびその検査コストやベアチップのリペア性、ハンドリング性の面からベアチップへの転換はなかなか進まない。本発明によれば、チップをチップとほぼ同じ大きさにパッケージ化するＣＳＰが可能となる。本発明による半導体パッケージ用プリント回路基板およびその製造方法によれば、１４ｍｍ角で１９２ピンの小サイズ化パッケージが可能となる。
【００１７】
レーザービア方式とフォトビア方式を併用することにより、第一層の絶縁性樹脂材料はエポキシ樹脂をはじめとして耐熱性樹脂の材質選択肢が幅広くなる。また、本発明ではこのパッケージ側電極をコア材となる銅張積層板の銅箔をエッチングして作成するために、エッチングファクターより起こるフィレット形状が熱的応力を吸収できる。また、銅張積層板の銅箔そのものが電極となるために厚みが非常に均一であり、コプラナリティーをも十分に満足する。
【００１８】
また、ＬＳＩ電極との接続に異方導電フィルムまたは異方導電ペーストを用いることにより、従来のように金を使用した電極バンプ等を作成することなく一括接続でき、かつ、接続後に注入するアンダーフィル剤も必要なくなるため、低コスト化も実現できる。アンダーフィル剤とはチップと基板の接続における接着剤であり機械的強度を保持し信頼性を高める役割がある。本発明においては接続に用いた異方導電フィルムまたは異方導電ペーストに使用されているバインダー樹脂がこのアンダーフィルの役割をになっている。よって、使用する異方導電フィルムや異方導電ペーストは低温硬化型や光硬化型の低応力タイプのものが好ましい。
【図面の簡単な説明】
【図１】 半導体パッケージ用プリント回路基板の使用状態を示す概略断面図
【図２】 上記半導体パッケージ用プリント回路基板の製造工程を示す概略断面図
【符号の説明】
１ 銅箔
１ａ 第一の導体回路
２ 絶縁性樹脂
３ レーザービア
４ めっきレジスト
５ 電解めっき銅
６ 感光性樹脂
７ フォトビア
８ 無電解めっき銅
８ａ 第二の導体回路
９ エッチングレジスト
１０ ソルダーレジスト
１１ 異方導電フィルムまたは異方導電ペースト
１２ 半田ボール
２０ ソルダーレジスト
２１ フィレット電極
２２ 絶縁性樹脂
２３ ＬＳＩの電極
２５ 電解めっき銅
２６ 感光性樹脂
２８ 無電解めっき銅
Claims (1)
- （１）金属箔上に形成された絶縁樹脂層をレーザーによりビアを形成する工程、（２）金属箔の樹脂層が形成されていない面にめっきレジストを塗布する工程、（３）工程（１）で形成されたビア内にめっきによって導電体を形成する工程、（４）金属箔と前記工程により形成されためっきによる導電体からなる第１の導電体層上にフォトビア可能な感光性絶縁性樹脂を形成する工程、（５）前記感光性樹脂層にフォトビアを形成する工程、（６）前記感光性樹脂層を粗化する工程、（７）前記感光性樹脂層にめっきによる第２の導電体層を工程（３）で形成された第１の導電体層と接続して形成する工程、（８）工程（２）で形成されためっきレジスト層を剥離する工程、（９）このようにして形成された構成物の両面にエッチングレジストを形成する工程、（１０）両面にエッチングにより回路を形成する工程、（１１）エッチングにより回路形成した第２の導電体層にソルダーレジスト層を形成する工程、（１２）エッチングにより形成した第１の導電体層に異方導電膜を形成する工程、（１３）第１の導電体層の回路とＬＳＩチップの電極とを異方導電膜を介して電気的接続を成し得るように接合する工程、及び（１４）エッチングにより形成した第２の導電体層の回路に半田ボールを形成する工程、からなることを特徴とする半導体パッケージ用プリント回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23445996A JP3685564B2 (ja) | 1996-09-04 | 1996-09-04 | 半導体パッケージ用プリント回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23445996A JP3685564B2 (ja) | 1996-09-04 | 1996-09-04 | 半導体パッケージ用プリント回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079576A JPH1079576A (ja) | 1998-03-24 |
| JP3685564B2 true JP3685564B2 (ja) | 2005-08-17 |
Family
ID=16971340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23445996A Expired - Fee Related JP3685564B2 (ja) | 1996-09-04 | 1996-09-04 | 半導体パッケージ用プリント回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3685564B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3888302B2 (ja) | 2002-12-24 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置 |
-
1996
- 1996-09-04 JP JP23445996A patent/JP3685564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079576A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399779B2 (en) | Wiring board and method of manufacturing the same | |
| JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| US8464423B2 (en) | Method of manufacturing a printed circuit board having metal bumps | |
| KR20160120011A (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
| JPWO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
| TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
| JP4043146B2 (ja) | パッケージ基板 | |
| JP3037603B2 (ja) | 半導体パッケージ用プリント回路基板 | |
| JP3685564B2 (ja) | 半導体パッケージ用プリント回路基板の製造方法 | |
| CN115706017A (zh) | 一种封装机构及其制备方法 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP2000353776A (ja) | 導電性接続ピンおよびパッケージ基板 | |
| CN216288317U (zh) | 一种封装机构 | |
| JP2002043456A (ja) | 多層印刷配線基板 | |
| KR102422884B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2018195600A (ja) | 配線基板、配線基板の製造方法 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |