CN1404228A - A/d转换器 - Google Patents

A/d转换器 Download PDF

Info

Publication number
CN1404228A
CN1404228A CN02141542A CN02141542A CN1404228A CN 1404228 A CN1404228 A CN 1404228A CN 02141542 A CN02141542 A CN 02141542A CN 02141542 A CN02141542 A CN 02141542A CN 1404228 A CN1404228 A CN 1404228A
Authority
CN
China
Prior art keywords
output voltage
unit
voltage
converter
homophase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02141542A
Other languages
English (en)
Other versions
CN1290266C (zh
Inventor
须志原公治
松泽昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1404228A publication Critical patent/CN1404228A/zh
Application granted granted Critical
Publication of CN1290266C publication Critical patent/CN1290266C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的A/D转换器包括：参考电压产生单元，用于产生多个参考电压；差分放大单元，用于放大多个参考电压中每个参考电压与输入信号电压之间的电压差，以便产生多个输出电压集，多个输出电压集中的每个输出电压集包括互补的同相和反相输出电压；以及运算单元，用于接收多个输出电压集，所述运算单元依据时钟信号而操作。

Description

A/D转换器
技术领域
本发明涉及用于将模拟信号转换为数字信号的A/D转换器，特别涉及并行类型的A/D转换器。
背景技术
图10是表示传统并行类型A/D转换器800的结构示意图。这种传统A/D转换器800用于执行高速模拟数字转换。
传统并行类型A/D转换器800包括：参考电压产生器电路801，差分放大器阵列802，比较器电路阵列803，以及编码器电路805。参考电压产生器电路801使用多个电阻器R1-Rn来分压，该电压作用在高电平参考电压801a和低电平参考电压801b所作用的引线之间，以产生参考电压VR1-VRn+1。参考电压VR1-VRn+1被输入到差分放大器阵列802。比较器电路阵列803将参考电压VR1-VRn+1与以并行方式通过模拟信号电压输入引线804输入的模拟信号电压进行比较。编码器电路805根据比较器电路阵列803输出的比较结果执行逻辑处理(转换)，使输出具有规定分辨率的数字数据信号。
传统A/D转换器，如具有上述并行结构的A/D转换器800，与其它各种类型的传统A/D转换器如积分类型、串行—并行类型等相比具有执行高速A/D转化的优点。但是，传统A/D转换器的缺点在于随着分辨能力的增加，就要求包含在传统A/D转换器中的差分放大器和比较器电路数量也增加，因而其功耗和差分电放大器和比较器电路占用的面积就增加了。
日本公开专利发表号4-43718公开说明了另一种传统A/D转换器900，这是一种克服上述缺点的改进的A/D转换器。
图11是表示改进的传统并行类型的A/D转换器900结构的示意图。A/D转换器900包括参考电压产生器电路911、差分放大器阵列912、插值电阻器阵列916、比较器电路阵列903和编码器电路905。在A/D转换器900中，比较器电路阵列903和编码器电路905具有与图10中A/D转换器800的相应元件相同的结构。但是，A/D转换器900不同于A/D转换器800，在于包含在参考电压产生器电路911中的电阻器数量少于包含在参考电压产生器电路801中电阻器的数量，包含在差分放大器阵列912中的差分放大器的数量少于包含在差分放大器阵列802中的差分放大器的数量，并且还包括插值电阻器阵列916。
特别地，参考电压产生器电路911使用m个电阻器R1-Rm，这少于依据A/D转换器900的分辨能力进行分压所要求的数量，该电压作用在高电平参考电压911a和低电平参考电压911b所作用的引线之间，以产生参考电压VR1-VRm+1。
差分放大器阵列912使用m+1个差分放大器来放大每个参考电压VR1-VRm+1与通过模拟信号电压输入引线904输入的输入模拟信号电压之间的电压差，以输出差分输出电压(同相输出电压和反相输出电压)。
插值电阻器阵列916包括多个电阻器并且对作用在同相输出电压所作用的两个相邻的差分放大器的引线之间的电压分压，还对作用在反相输出电压所作用的两个相邻的差分放大器的引线之间的电压分压，以便插值。通过包含在比较器电路阵列903中相应的比较器电路，从同相输出电压推导出的每个插值电压与从反相输出电压推导出的相应一个插值电压相比较。比较的结果由编码器电路905转换为数字码，以输出数字数据信号。
在A/D转换器900中，每个参考电压VR1-VRm+1与模拟信号电压之间的电压差，通过将该电压差乘以差分放大器阵列912的增益而被放大。进一步，包含在比较器电路阵列903中的每个比较器电路，根据两个相邻差分放大器的相应输出电压来执行电压比较，这两个相邻差分放大器由插值电阻器阵列916来插值，因此，正如与没有执行插值处理情况相比较的那样，差分放大器的数量可以减少到1/x，其中x是插值位的数量。因此，功耗和差分放大器作占用的面积就可能在一定程度上减少。
在图12中表示了可以用在图10A/D转换器800中，也可用在图11A/D转换器900中的比较器电路。
图12是用于传统A/D转换器的比较器电路850的电路图。
比较器电路850将作用在NMOS晶体管m1门极上的电压Vo与作用在NMOS晶体管m2门极上的电压Vob进行比较。
当Vo＞Vob时，NMOS晶体管m1的漏电流(Id1)大于NMOS晶体管m2的漏电流(Id2)。在这种情况下，比较器电路850的输出电压由负载电阻(RL)和漏电流(Id1和Id2)来确定。比较器电路850被确定的输出电压之间的关系由Q(＝VDD-Id1·RL)＜QB(＝VDD-Id2·RL)表示。
当Vo＜Vob时，NMOS晶体管m2的漏电流(Id2)大于NMOS晶体管m1的漏电流(Id1)。比较器电路850的输出电压之间的关系由Q＞QB表示。
但是，甚至在构造A/D转换器以便使用插值电阻器来插值并按上述方式比较由差分放大器放大的电压的情况下，包含在A/D转换器中的比较器电路的数量要服从A/D转换器分辨能力的要求。特别地，当A/D转换器输出n位数字码时，要求2n-1个比较器电路。因此A/D转换器存在一个问题，即随着A/D转换器分辨能力的增大，包含在A/D转换器中的比较器电路的数量将可观地增加，因此A/D转换器的功耗也增加了。
降低比较器电路本身功耗的一项技术是熟知的Thomas ByunghakCho“A10b，20Msample/s，35mW管道A/D转换器”，IEEEJOURNAL OF SOLID-STATE CIRCUIT，VOL.30，NO.3，1995年3月，第166-172页。这篇发表的文章描述了动态比较器电路使用在低分辨率A/D转换部件中，该A/D转换部件被提供在管道A/D转换器的每个管道阶段中，代替在典型A/D转换器中使用的高速和高响应恒定电流类型的比较电路。由于动态比较电路不要求恒定电流，同使用恒定电流类型比较电路的情况相比，功耗得到可观地降低。
但是，存在的一个问题是上述动态比较器电路只能用于低分辨率A/D转换器中，因为对这种A/D转换器的偏置影响很大，以致于降低比较的精度。更进一步，为了在具有相对高分辨能力的A/D转换器中使用该动态比较电路，就要求执行误差纠正处理。要求附加电路来执行误差纠正处理，由于提供该附加电路，功耗和电路面积就增加了，这样功耗和电路面积就不可忽略了。
发明概述
根据本发明的一个方面，提供一种A/D转换器，它包括：参考电压产生单元，用于产生多个参考电压；差分放大单元，用于放大多个参考电压的每个参考电压同输入信号电压之间的电压差，以产生多个输出电压集，多个输出电压集的每个输出电压集包括互补的同相和反相输出电压；以及运算单元，用于接收多个输出电压集，运算单元依据时钟信号来操作，其中，该运算单元包括具有阈值电压为Vtn的比较单元，该比较单元包括输入晶体管单元，多个输出电压集中的第一和第二输出电压集被输入到该晶体管单元中，以及依据该时钟信号来操作的正反馈单元，第一输出电压集包括第一同相输出电压和第一反相输出电压，第二输出电压集包括第二同相输出电压和第二反相输出电压，输入晶体管单元执行规定的加权计算，以确定阈值电压Vtn，并将第一同相输出电压和第一反相输出电压之间的差同第二同相输出电压和第二反相输出电压之间的差进行比较，以向正反馈单元输出比较结果，并且当时钟信号在规定电平时，该正反馈单元放大由输入晶体管单元输出的比较结果，并保持该放大的比较结果，同时将放大的比较结果作为数字信号来输出。
在本发明的一个实施例中，A/D转换器还包括用于对数字信号编码的编码单元。
在本发明的另一个实施例中，A/D转换器还包括用于插值第一和第二同相输出电压的第一插值单元，和用于插值第一和第二反相输出电压的第二插值单元。
在本发明的再一个实施例中，A/D转换器还包括输入信号电压电平检测单元，用于检测输入信号电压，以根据输入信号电压的电平来控制运算单元。
在本发明的再一个实施例中，输入晶体管单元包括多个晶体管，并且通过改变多个晶体管的各个大小来执行加权计算。
在本发明的再一个实施例中，运算单元包括2n个比较单元，其中n是整数。
在本发明的再一个实施例中，提供多个晶体管以形成各个规定的晶体管模式，并且在串联晶体管模式的相对端提供空晶体管模式。
在本发明的再一个实施例中，提供多个晶体管以形成各个规定的晶体管模式，并且该串联晶体管模式关于输入晶体管单元的中心线是线性对称的。
在本发明的再一个实施例中，参考电压产生单元、差分放大单元和运算单元均在单一芯片上形成。
本发明的另一个方面，提供一种***，该***包括：时钟信号产生单元，用于产生具有可变频率的时钟信号；以及时钟信号产生单元所连接的A/D转换器，该A/D转换器包括：参考电压产生单元，用于产生多个参考电压；差分放大单元，用于放大多个参考电压的每个参考电压同输入信号电压之间的电压差，以产生多个输出电压集，多个输出电压集的每个参考电压包括互补的同相和反相输出电压；以及运算单元，用于接收多个输出电压集，该运算单元依据时钟信号操作，在其中，该运算单元包括具有阈值电压Vtn的比较单元，该比较单元包括多个输出电压集的第一和第二输出电压集所输入的输入晶体管单元，以及依据时钟信号来操作的正反馈单元，第一输出电压集包括第一同相输出电压和第一反相输出电压，而第二输出电压集包括第二同相输出电压和第二反相输出电压，输入晶体管单元执行规定的加权计算，以确定阈值电压Vtn，并将第一同相输出电压与第一反相输出电压之间的差同第二同相输出电压与第二反相输出电压之间的差进行比较，以将比较结果输出给正反馈单元，当时钟信号在规定电平时，正反馈单元放大由输入晶体管单元输出的比较结果，并保持放大的比较结果，同时将放大的比较结果作为数字信号输出。
这样，在此所述的本发明就可能提供实现低功耗的高速和高精度优点的A/D转换器。
当本领域的普通技术人员阅读和理解了以下参考附图的详细说明后，本发明的这些和其它优点将变得更加明显。
附图的简要说明
图1是表示依据本发明的实施例1的A/D转换器的结构示意图。
图2是在本发明的实施例1中使用的包含在运算电路中的比较器电路的电路图。
图3是表示输入到图2比较器电路的CLK引线的时钟信号以及比较器电路的输出Q和QB的波形图。
图4是表示图2中比较器电路的输入信号Vo1、Vob1、Vo2和Vob2，以及阈值电压的轨迹示意图。
图5是表示依据本发明的实施例2的A/D转换器的结构示意图。
图6是表示依据本发明的实施例3的A/D转换器的结构示意图。
图7是在本发明的实施例3中使用的，包含在与输入信号电压电平检测电路相连接的运算电路中的比较器电路的电路图。
图8是表示晶体管布局实例的示意图。
图9是表示使用依据本发明的A/D转换器的***的示意图。
图10是表示传统并行类型A/D转换器的结构示意图。
图11是表示改进的传统并行类型A/D转换器的结构示意图。
图12是表示在传统A/D转换器中使用的比较器电路的电路图。
最佳实施例的说明
以下将参考附图对依据本发明的并行类型A/D转换器的实施例进行详细说明。(实施例1)
图1是表示依据本发明的实施例1的A/D转换器的结构示意图。A/D转换器100包括参考电压产生器电路(参考电压产生单元)111，差分放大器阵列(差分放大单元)112，以及运算电路(运算单元)113。A/D转换器100还可以包括编码电路(编码单元)105。参考电压产生器电路111产生多个参考电压VR1-VRm+1。差分放大阵列112包括m+1个差分放大器A1-Am+1，并将多个参考电压的每个参考电压同通过模拟信号电压输入引线104输入的模拟信号电压Ain之间的电压差放大，以产生多个输出电压集。多个输出电压集的每个输出电压集包括互补的同相和反相输出电压。运算电路113接收多个输出电压集，并依据时钟信号来操作。运算电路113还包括n+1个比较器电路(比较单元)Cr1-Crn+1。每个比较器电路Cr1-Crn+1具有四个输入引线。包含在由差分放大器A1-Am+1提供的多个输出电压集中的同相和反相输出电压直接输入到比较器电路Cr1-Crn+1中的相应一个上。
每个比较器电路Cr1-Crn+1具有输入晶体管单元和正反馈单元。输入晶体管单元接收多个输出电压集中的第一和第二输出电压集。正反馈单元依据时钟信号来操作。
编码电路105将比较结果(数字信号)编码，以产生数字数据信号。
以下将详细说明上述的每个元件。
参考电压产生电路111包括m个电阻器R1-Rm，这些电阻器是串联在一起的。高电平参考电压111a和低电平参考电压111b被作用到串联电阻器R1-Rm相对的引线上。串联电阻器R1-Rm分压，该电压作用到高电平参考电压111a和低电平参考电压111b所作用的引线之间，以产生参考电压VR1-VRm+1。
包含在差分放大器阵列112中的每个差分放大器A1-Am+1具有两个输入引线。输入模拟信号电压Ain输入到每个差分放大器A1-Am+1的两个输入引线的一个上，而每个参考电压VR1-VRm+1输入到差分放大器A1-Am+1中相应一个差分放大器的两个输入引线的另一个上。结果，每个差分放大器A1-Am+1输出多个输出电压(例如，第一输出电压集，第二输出电压集等等)的集。多个输出电压中的每个电压集包括同相输出电压V1-Vm+1中的一个，以及反相输出电压VB1-VBm+1中相应的一个，同相输出电压和反相输出电压是互补的。
在运算电路113中的每个比较器电路Cr1-Crn+1的输入晶体管单元都执行规定的加权计算，以确定阈值电压Vtn，并输出给正反馈单元，在相同的比较器电路中，通过将第一同相和反相输出电压之间的差同第二同相和反相输出电压之间的差进行比较来获得比较结果。第一同相和反相输出电压包含在第一输出电压集中，而第二同相和反相输出电压包含在第二输出电压集中。
当时钟信号在规定电平时，反馈部件放大由输入晶体管单元输出的比较结果，并保持放大的比较结果，同时将该放大的比较结果作为数字信号输出给编码器电路105。数字信号是代表比较结果的“高电平”或“低电平”数字信号。
下面将说明在本发明的实施例1中使用的包含在运算电路113中的比较器电路。
图2是在本发明的实施例1中使用的包含在运算电路113中的比较器电路200的电路图。
比较器电路200包括输入晶体管单元，输入晶体管包括NMOS晶体管m11、m12、m13和m14，比较器电路200还包括正反馈单元(交叉耦合反相器锁存部件)，正反馈单元又包括NMOS晶体管m3和m4与PMOS晶体管m7和m8。输出引线Q和QB连接到正反馈单元的门极。更进一步，NMOS开关晶体管m5连接在NMOS晶体管m3和PMOS晶体管m7的漏极之间，而NMOS开关晶体管m6连接在NMOS晶体管m4和PMOS晶体管m8的漏极之间。但是NMOS开关晶体管m5和m6的位置并不局限于此。还有，在PMOS晶体管m7的漏极和电源VDD之间提供了PMOS开关晶体管m9，而在PMOS晶体管m8的漏极和电源VDD之间提供了PMOS开关晶体管m10。引线CLK连接到NMOS开关晶体管m5和m6，及PMOS开关晶体管m9和m10各自的门极上。在NMOS晶体管m3的源极和地VSS之间提供了NMOS晶体管m11和m12。输入引线Vo1和Vo2分别与NMOS晶体管m11和m12的门极连接。在NMOS晶体管m4的源极和地VSS之间提供了NMOS晶体管m13和m14。输入引线Vob1和Vob2分别与NMOS晶体管m13和m14的门极连接。
如上所述，输入晶体管单元执行规定的加权计算，以确定阈值电压，并输出给正反馈单元，在相同的比较器电路中，通过将第一同相和反相输出电压之间的差同第二同相和反相输出电压之间的差进行比较来获得比较结果。规定的加权计算，例如，通过设置输入晶体管单元的晶体管之间的大小比率为一个常数来实现。例如，通过设置晶体管m11和m12的大小比率和晶体管m13和m14的大小比率为1∶3来实现，就可以获得阈值电压Vtn。应注意到，可以用任意方法实现上述的规定权值的计算。例如，上述的规定加权计算可以通过设置输入晶体管单元中的晶体管之间关于门极长度或宽度的大小比率为一个常数来实现。
当时钟信号在规定电平时，正反馈单元放大由输入晶体管单元输出的比较结果，并保持放大的比较结果，同时将该放大的比较结果作为数字信号输出给编码器电路105。
尽管结合这样的情况，即输入到第一和第二输出电压集的比较器电路的数量是四个，已经对本发明的实施例1进行了说明，但是本发明并不局限于此。比较器电路的数量可以是2n(n是整数)，例如，2、8等等。
以下将参考图2和3对比较器电路200的操作进行说明。
图3是表示输入到引线CLK的时钟信号以及比较器电路200的输出Q和QB的波形图。
当时钟信号在“低”电平时，NMOS开关晶体管m5和m6(图2)关断，而PMOS开关晶体管m9和m10(图2)导通。结果，正反馈单元没有操作，并且输出Q和QB被上拉到电源电压，以使输出Q和QB固定在“高”电平(即在“复位”状态)。在这种情况下，在比较器电路200中没有电流流过。
当时钟信号在“高”电平时，NMOS开关晶体管m5和m6导通，而PMOS开关晶体管m9和m10关断。结果，正反馈单元进入操作中。在这种情况下，每个NMOS晶体管m11、m12、m13和m14(图2)都工作在线性区域，该区域中漏电流随门极电压线性变化，以便根据作用在NMOS晶体管m11和m12门极的输入信号来产生漏电压VDS1，并且根据作用在NMOS晶体管m13和m14门极的输入信号来产生漏电压VDS2。正反馈单元根据漏电压VDS1和VDS2之间的电压差执行正反馈，以使该电压差被放大到电源电压(VDD)的电平，并保留放大的电压差的状态(“比较和锁存”状态)。在此情况下，时钟信号变成“高”，因此依据作用在NMOS晶体管m11、m12、m13和m14的输入信号，电流将流过比较器电路200，直到比较器电路200的输出Q和QB被放大，但是电流不流过比较器电路200，同时输出Q和QB在比较器电路200中被保持。
例如，在VDS1＞VDS2的情况下，当根据VDS1和VDS2之间的电压差执行正反馈时，输出Q被放大到电源电压(VDD)的电平，而输出QB被放大到地(VSS)的电平。相反地，在VDS1＜VDS2的情况下，当根据VDS1和VDS2之间的电压差执行正反馈时，输出Q被放大到地(VSS)的电平，而输出QB被放大到电源电压(VDD)的电平。
在NMOS晶体管m11和m13的门极宽度为W1，NMOS晶体管m12和m14的门极宽度为W2，NMOS晶体管m11、m12、m13和m14的门极长度为L，比较器电路200的阈值电压是VT，载流子迁移率为μn，门极电容是Cox，并且NMOS晶体管m11、m12、m13和m14的门极—源极电压分别是VGS1(＝Vo1)、VGS2(＝Vo2)、VGS3(＝Vo1)和VGS4(＝Vo2)的情况下，NMOS晶体管m11、m12、m13和m14各自的漏极电导G11、G12、G13和G14通过以下的表达式(1.1)-(1.4)来表示：
G11＝μn·Cox·(W1/L)(Vo1-VT-VDS1)    ……(1.1)；
G12＝μn·Cox·(W2/L)(Vo2-VT-VDS1)    ……(1.2)；
G13＝μn·Cox·(W1/L)(Vob1-VT-VDS2)   ……(1.3)；以及
G14＝μn·Cox·(W2/L)(Vob2-VT-VDS2)   ……(1.4)。
当VDS1＝VDS2时，即NMOS晶体管m11和m12各自的漏电导G11G12的和等于NMOS晶体管m13和m14各自的漏电导G13和G14的和时，获得图2中比较器电路200的阈值电压。从表达式(1.1)-(1.4)，G11+G12＝G13+G14，的关系可表示为
μn·Cox·[(W1/L)(Vo1-VT-VDS1)+(W2/L)(Vo2-VT-VDS1)]
＝μn·Cox·[(W1/L)(Vob1-VT-VDS2)+(W2/L)(Vob2-VT-VDS2)]
因此，可以得到下面的表达式(1.5)。
W1Vo1+W2Vo2＝W1Vob1+W2Vob2      ……(1.5)
在门极长度W1和W2的大小比率是n/m∶(m-n)/m的情况下，从表达式(1.5)，可以得到以下表达式(1.6)。
(nVo1+(m-n)Vo2)/m＝(nVob1+(m-n)Vob2)/m    ……(1.6)
以下将参考图4对表达式(1.6)进行详细说明。
图4是表示比较器电路200的输入信号Vo1、Vob1、Vo2和Vob2以及阈值电压的轨迹示意图。在图4中，虚线A代表表达式(1.6)的左边的轨迹，它平行于输入信号Vo1和Vo2的延伸，以使从输入信号Vo1的轨迹到虚线A的距离与从输入信号Vo2的轨迹到虚线A的距离之间的比率是n∶m-n，并且，虚线B代表表达式(1.6)的右边的轨迹，它平行于输入信号Vob1和Vob2的延伸，以使从输入信号Vob1的轨迹到虚线B的距离与从输入信号Vob2的轨迹到虚线B的距离之间的比率是n∶m-n。在虚线A和B之间的交叉点Vtn代表了比较器电路200的阈值电压。在此情况下，交叉点Vtn将延伸在输入信号Vo1和Vob1的交叉点Vt1与输入信号Vo2和Vob2的交叉点Vt2之间的线段分成比率为n∶m-n的两段。例如，在m＝4的情况下，当n＝1时，NMOS晶体管m11或m13(图2)同NMOS晶体管m12或m14(图2)之间，关于门极宽度的大小比率(W1∶W2)是1∶3，因此比较器电路200的阈值电压Vtn将延伸在交叉点Vt1与Vt2之间的线段分成比率为1∶3的两段。当n＝2时，NMOS晶体管m11或m13同NMOS晶体管m12或m14之间关于门极宽度的大小比率(W1∶W2)是2∶2，因此比较器电路200的阈值电压Vtn将延伸在交叉点Vt1与Vt2之间的线段分成比率为2∶2的两段。当n＝3时，NMOS晶体管m11或m13同NMOS晶体管m12或m14之间关于门极宽度的大小比率(W1∶W2)是3∶1，因此比较器电路200的阈值电压Vtn将延伸在交叉点Vt1与Vt2之间的线段分成比率为3∶1的两段。按照这种方式，通过设置NMOS晶体管m11或m13同NMOS晶体管m12或m14之间关于门极宽度的大小比率(W1∶W2)成为n/m∶(m-n)/m，就可能获得以任意比率将延伸在交叉点Vt1与Vt2之间的线段适当划分的比较器电路200的阈值电压Vtn。
如上所述，依据本发明的实施例1，通过构造包含在比较器电路200输入晶体管单元中的晶体管具有任意大小比率(通过计算晶体管权值)，就可能消除传统技术使用的插值电阻器阵列。因此，就不需要有插值电路要求的操作电流和插值电路占用的面积，因此可以实现低功耗和低成本的A/D转换器。
虽然在动态电路中出现显著的偏置，但是依据本发明在前面的比较器电路阶段提供了差分放大单元，因此就可能将动态比较器电路的偏置对输入信号电压边的影响控制为1/y，其中y是差分放大单元的增益。按照这种方式，在本发明中动态比较器电路是可行的。还有，甚至在差分放大器输出中出现偏置时，两个相邻差分放大器的同相输出电压和反相输出电压被输入到多个比较器电路中，在该比较器电路中执行规定权值的计算以具有任意阈值电压值，因而在差分放大器中的偏置被分散到多个比较器电路的每个比较器电路中。因此，偏置的影响可以减少到比较器数量的倒数。
应该注意到依据本发明实施例1的A/D转换器100可以在单一芯片上形成(由图1中虚线封闭起来的区域所表示)。采用这种方式，通过在单一芯片上形成A/D转换器100以便在A/D转换器100中有效地安排电路，减少这种电路所占用面积的影响就提高了。(实施例2)
如本发明实施例2，将要对A/D转换器加以说明，其差分放大器比本发明实施例1的A/D转换器的差分放大器少。
图5是表示依据本发明的实施例2的A/D转换器300的结构的示意图。在A/D转换器300中，包含在差分放大器阵列332中的差分放大器数量A1-AK+1少于包含在本发明实施例1的A/D转换器100中差分放大器阵列112的差分放大器的数量。进一步，A/D转换器300不同于依据本发明实施例1的A/D转换器100，在于差分放大器A1-AK+1包括连接在两个相应相邻输出引线之间的电阻器。而且，差分放大器A1-AK+1和包含在运算电路中的比较器电路Cr1-Crn+1之间采用与本发明实施例1不同的方式连接。
特别地，在依据实施例2的差分放大器A1-AK+1中，插值电阻器Rh1-Rh2K被连接在相邻差分放大器A1-AK+1两个相应的同相输出电压引线之间，而插值电阻器RB1-RB2K被连接在相邻差分放大器A1-AK+1相应的两个反相输出电压引线之间。这些插值电阻器Rh1-Rh2K和RB1-RB2K产生插值电压。在本发明的实施例2中，差分放大器A1-AK+1的输出和由插值电阻器Rh1-Rh2K和RB1-RB2K产生插值电压被输入到比较器电路Cr1-Crn+1中。由于比较器电路Cr1-Crn+1使用这些插值电压执行电压比较，所以同本发明的实施例1相比可以减少差分放大器的数量。特别地，本发明实施例1要求m+1个插值放大器，而本发明的实施例2要求k+1个插值放大器，这里k＝m/2。因此，同本发明的实施例1比较，依据本发明实施例2的差分放大器的数量可以减少到m/2+1。
接下来说明依据本发明实施例2的A/D转换器300的有关两个示例的差分放大器A1和A2的比较操作。作用在差分放大器A1和A2的引线之间的电压，其中同相输出电压从这两个差分放大器输出，利用插值电阻器Rh1和Rh2来插值以产生插值电压Vh1。作用在差分放大器A1和A2的引线之间的电压，其中反相输出电压从这两个差分放大器输出，利用插值电阻器RB1和RB2来插值以产生插值电压VBh1。差分放大器A1的同相和反相输出电压以及***值的电压Vh1和VBh1被输入到比较器电路Cr1-Cr4中。通过将比较器电路Cr1-Cr4中的晶体管之间的大小比率设置为规定的值，其中差分放大器A1的同相和反相输出电压被输入到这些比较器电路Cr1-Cr4中，并且通过将插值电压Vh1和VBh1所输入的晶体管之间的大小比率设置为规定的值，就可能得到与实施例1的A/D转换器100相似的比较结果。进一步，在比较器电路Cr1-Cr4中，其中，差分放大器A2的同相和反相输出电压以及插值电压Vh1和VBh1被输入到这些较器电路Cr1-Cr4中，还可能得到与实施例1的A/D转换器100的相似的比较结果。
在依据实施例2的A./D转换器300中，依据图1所示实施例1的差分放大器A2的同相和反相输出电压分别相应与图5所示的插值电压Vh1和VBh1。因此，在实施例1和实施例2中使用相同的参考电压执行A./D转换的情况下，在实施例1中需要三个差分放大器，而在实施例中仅需要两个差分放大器，由此，依据减少的差分放大器的数量就可能降低功耗和减少元件的数量(由差分电路占用的面积)。进一步，由于插值电阻器连接在同相输出电压作作用到的两个相邻差分放大器的引线之间，并且，另一个插值电阻器连接在反相输出电压所作用到的两个相邻差分放大器的引线之间，所以插值电阻器具有平均同相和反相电压的功能。因而，当在两个相邻差分放大器的输出上出现偏置时，连接到两个相邻差分放大器的同相和反相输出引线上的插值电阻器将该偏置平均，这样同本发明的实施例1相比，就可以减少偏置对差分放大器的影响。(实施例3)
图6是表示依据本发明的实施例3的A/D转换器400的结构的示意图。同依据本发明实施例1的A/D转换器100相比，A/D转换器400可以进一步降低功耗。A/D转换器400的结构除了包含一个输入信号电压电平检测器电路(输入信号电压电平检测单元)407，用于控制依据输入信号电压控制运算单元以外，实质上与A/D转换器100相同，因而这里省略对A/D转换器400结构的详细说明。
图7是包含在运算单元413中的比较器电路500的电路图，而运算单元413连接到在本发明实施例3使用的输入信号电压电平检测电路407上。
比较器电路500，除了其包含附加的逻辑电路AND外，与图2所示依据实施例1的的比较器电路200相同，时钟信号和控制信号分别在输入到引线CLK和引线CLKCTL上被输入逻辑电路AND中，并且，输出引线OAND连接到PMOS开关晶体管m9和m10以及NMOS开关晶体管m5和m6上。
下面将说明依据具有上述结构的实施例3的A/D转换器400的操作。表1表示逻辑电路AND的逻辑。(表1)
   CLK   CLKCTL    OAND
    L     L     L
    H     L     L
    L     H     L
    H     H     H
在输入到引线CLKCTL的控制信号是在“低”电平的情况下，无论输入到引线CLK的时钟信号是“高”还是“低”电平，逻辑电路AND从引线OAND上输出“低”电平信号。可选择地，在输入到引线CLKCTL的控制信号是在“高”电平的情况下，当输入到引线CLK的时钟信号是“低”电平，逻辑电路AND从引线OAND上输出“低”电平信号，而当输入到引线CLK的时钟信号是“高”电平(即输入到引线CLK的时钟信号的逻辑是按照其电平值输出)，逻辑电路AND从引线OAND上输出“高”电平信号。
如上所述，当输入到引线CLKCLT的时钟信号是“低”电平时，逻辑电路AND总输出“低”电平信号，因而比较器电路500总处于“复位模式”，这样就不操作比较器电路500，并且没有操作电流流过比较器电路500中。相反，当输入到引线CLKCLT的时钟信号是“高”电平，逻辑电路AND总按照向引线CLK输入的信号的逻辑向引线OAND上输出逻辑，因而只有当“高”电平信号被输入到引线CLK上时，比较器电路500才依据输入到输入引线上的差分电压执行电压比较，并且将比较的结果放大。之后保持比较结果而不要求操作电流。
采用这种方式，就可能依据输入到引线CLKCTL的时钟信号来控制比较器电路500的操作。例如，通过将设置“高”电平时钟信号输入到引线CLKCTL上，以作为操作信号，并且通过将设置“低”电平时钟信号输入到引线CLKCTL上，以作为停止信号，就实现了这种操作控制。
图6中所示的输入信号电压电平检测电路407接收从模拟信号电压输入引线404输入的模拟信号，并只向要求操作的比较器电路输出“高”电平执行信号，以使这样的比较器电路开始进入比较操作状态。按照这种方式，在依据本发明实施例3的A/D转换器400中，只有要求的比较器电路才依据模拟信号电压电平来进行操作，而使其它不要求的比较器电路的操作停止，这样就可能显著地降低功耗。(实施例4)
如本发明的实施例4，将说明使用在本发明的A/D转换器中，包含在比较电路的输入晶体管单元中的晶体管的优选布局。
图8是表示晶体管布局例子的示意图。图8中所示的布局600可以应用到，例如，使用在本发明实施例1A/D转换器100中，包含在比较器电路200的输入晶体管单元中的NMOS晶体管m11、m12、m13和m14。图8表示了这种情况，即包含在每个NMOS晶体管m11、m12、m13和m14中的两个晶体管之间关于门极宽度的大小比率是2∶2。NMOS晶体管m11包括具有相同形状和大小的晶体管模式M11和M14，而NMOS晶体管m12包括具有相同形状和大小的晶体管模式M12和M13。在图8中，参考数字D1、G1和S1分别表示NMOS晶体管m11的漏极、门极和源极，并且参考数字D2、G2和S2分别表示NMOS晶体管m12的漏极、门极和源极。更进一步，NMOS晶体管m13包括具有相同形状和大小的晶体管模式M22和M23，而NMOS晶体管m14包括具有相同形状和大小的晶体管模式M21和M24。在图8中，参考数字D3、G3和S3分别表示NMOS晶体管m13的漏极、门极和源极，并且参考数字D4、G4和S4分别表示NMOS晶体管m14的漏极、门极和源极。门极G1和G2分别与输入引线Vo1和Vo2(图2)连接。更进一步，门极G3和G4分别与输入引线Vob1和Vob2(图2)连接。在图8中，晶体管的模式按照以下的顺序排列，从左起，M11、M12、M21、M22、M23、M24、M13和M14。空晶体管模式MD1和MD2被提供在串联晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的相对端。空晶体管模式MD1、和MD2具有与晶体管模式M11、M12、M21、M22、M23、M24、M13和M14相同形状和大小，采用这种方式，具有与晶体管模式M11、M12、M21、M22、M23、M24、M13和M14相同形状和大小空晶体管模式MD1和MD2，被提供在串联晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的相对端，这样就可能保持晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的门极模式的精度。在该串联晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的对应端没有提供空模式的情况下，该串联晶体管模式两端的晶体管(M11和M14)的虚构状态(as-fabricated)不同于其它晶体管，因此晶体管的特性变得不均匀。
例如，在这种情况下，如以下说明的，即采用图8所示的排列，在晶体管之间的门极电容上有梯度的情况下，该串联晶体管模式M11、M12、M21、M22、M23、M24、M13和M14变成关于输入晶体管单元(在图8中用虚线表示)的中心线线性对称的，因此，可以减少晶体管特性的不均匀。特别地，在这种情况下，即假设晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的门极电容随特定梯度变化，例如，从乘积的观点等等看，按以下形式给出，晶体管模式的门极电容被表示为，从左起，Cox+ΔCox，Cox+2ΔCox，Cox+3ΔCox，Cox+4ΔCox，Cox+5ΔCox，Cox+6ΔCox，Cox+7ΔCox和Cox+8ΔCox。在此情况下，晶体管模式的各自的漏电流可代表为：
IDM11＝μn(Cox+ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1；
IDM12＝μn(Cox+2ΔCox)(W/L)[(Vo2-VT)-1/2VDS1]VDS1；
IDM21＝μn(Cox+3ΔCox)(W/L)[(Vob2-VT)-1/2VDS2]VDS2；
IDM22＝μn(Cox+4ΔCox)(W/L)[(Vob1-VT)-1/2VDS2]VDS2；
IDM23＝μn(Cox+5ΔCox)(W/L)[(Vob1-VT)-1/2VDS2]VDS2；
IDM24＝μn(Cox+6ΔCox)(W/L)[(Vob2-VT)-1/2VDS2]VDS2；
IDM13＝μn(Cox+7ΔCox)(W/L)[(Vo2-VT)-1/2VDS1]VDS1；以及
IDM14＝μn(Cox+8ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1。
在此情况下，当Vo1＝Vob2，且Vo2＝Vob1(即在图4中，当比较器电路200的阈值电压是电压Vt1和Vt2之间的中值时)，NMOS晶体管m11和m12的漏电流IDS1和NMOS晶体管m13和m14的漏电流IDS2可以由以下的表达式分别表示：
IDS1＝IDM11+IDM12+IDM13+IDM14
＝μn(Cox+18ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1；以及
IDS2＝IDM21+IDM22+IDm23+IDM24
＝μn(Cox+18ΔCox)(W/L)[(Vo2-VT)-1/2VDS2]VDS2。因此，甚至在晶体管模式M11、M12、M21、M22、M23、M24、M13和M14的门极电容随特定梯度变化的情况下，可以消除对其影响。
更进一步，通过使NMOS晶体管m11和m12共享漏极(即通过公共电极连接NMOS晶体管m11和m12)，并且使NMOS晶体管m13和m14共享漏极(即通过公共电极连接NMOS晶体管m13和m14)，则可以减少NMOS晶体管m11、m12、m13和m14各自的门极—漏极电容，因此就可能控制反冲噪声对比较器电路200的影响。(实施例5)
如本发明实施例5，说明使用本发明的A/D转换器的***。
图9是表示使用依据本发明A/D转换器的***700的示意图。***700包括时钟信号产生器电路(时钟信号产生单元)701，用于产生具有可变频率的时钟信号，以及与时钟信号产生电路701连接的A/D转换器100。如图9所示，在本发明实施例5中使用的A/D转换器与依据本发明实施例1的A/D转换器100相同。但是，本发明并不局限于这些，依据本发明其它实施例的任何A/D转换器均可用在实施例5中，只要A/D转换器具有本发明的特性即可。
在依据实施例5的***700中，用于产生具有可变频率时钟信号的时钟信号产生电路701与A/D转换器100连接，并且当时钟频率低时，没有操作电流流过的时间段增加了。例如，本发明的***作为包含需要切换复制速度的DVD/CD复制/录音设备的***是特别有用的。
进一步，依据本发明的***使用具有较小面积的A/D转换器，因此这种***可以被构造得很紧凑。
依据本发明，运算单元包括具有阈值电压Vtn的比较单元，该比较单元包括由多个输出电压集的第一和第二输出电压集所输入的输入晶体管单元，以及依据时钟信号操作的正反馈单元，第一输出电压集包括第一同相输出电压和第一反相输出电压，第二输出电压集包括第二同相输出电压和第二反相输出电压，输入晶体管单元执行规定的加权计算，以确定阈值电压Vtn，并将第一同相输出电压和第一反相输出的电压差同第二同相输出电压和第二反相输出的电压差进行比较，以将比较结果输出给正反馈单元，当时钟信号在规定电平时，正反馈单元放大由输入晶体管单元输出的比较结果，并保持该放大的比较结果，同时将该放大的比较结果作为数字信号输出。在比较结果被放大到VDD和VSS电平之后，没有操作电流流过比较单元。而且，当时钟信号不在规定的电平时，正反馈单元不操作，于是就没有操作电流流过比较单元。因此有可能实现低功率消耗的A/D转换器。更进一步，插值电路，如电阻器阵列，也不需要了，因此就可能进一步地降低功耗和减少电路元件占用的面积。
依据本发明的A/D转换器还包括用于插值第一和第二同相输出电压的第一插值单元，用于插值第一和第二反相输出电压的第二插值单元，于是，可能进一步减少差分放大器的数量。
依据本发明的A/D转换器还包括输入信号电压电平检测单元，用于根据输入信号电压的电平来控制运算单元，因此只有包含在被要求操作的运算电路中的比较器电路是根据模拟信号的电压电平来操作的，并且会引起其它没要求的比较器电路暂停操作，由此可能显著地降低功耗。
还有，输入晶体管单元包括多个晶体管，并且通过改变多个晶体管各自的大小来实现加权计算，由此，就不需要插值电路了，如电阻器阵列，这样就可能更进一步地降低功耗和减少电路元件占用的面积。
还有，运算电路包括2n个比较单元，其中n是整数，由此，可能实现具有这样分辨能力的A/D转换器，该分辨能力的改进的正比于增加的比较单元数量。
再有，提供多个晶体管以形成各自规定的晶体管模式，并且在串联晶体管模式的相对端提供空晶体管模式，因而保持了门极模式的精度。
再有，该串联晶体管模式是关于输入晶体管单元的中心线线性对称的，由此，有可能控制晶体管特性的不均匀，如晶体管特性之间的失配。
再有，依据本发明的A/D转换器能在单一芯片上形成，因此有可能增强减少由电路元件占用面积的效果。
再有，依据本发明的***包括A/D转换器和时钟信号产生单元。当时钟频率较低时，没有操作电流流过的时间段就增长，因此有可能保持低功耗。而且，依据本发明的***使用具有较小面积的A/D转换器，因此能***可以构造得很紧凑。
在不脱离本发明的精神和范围内，本领域的普通技术人员将会明白并能进行各种其它的修改。因此，希望所附加的权利要求所定义的范围局不限于上述的说明书，而宁愿宽泛地编制权利要求书。

Claims (10)

1、一种A/D转换器包括：
参考电压产生单元，用于产生多个参考电压；
差分放大单元，用于放大多个参考电压中每个参考电压和输入信号电压之间的电压差，以产生多个输出电压集，多个输出电压集中的每个输出电压集包括互补的同相和反相输出电压；
运算单元，用于接收多个输出电压集，运算单元依据时钟信号进行操作，
其中运算单元包括一个具有阈值电压Vtn的比较单元，
比较单元包括输入晶体管单元，多个输出电压集中的第一和第二输出电压集被输入到该晶体管单元中，比较单元还包括依据时钟信号进行操作的正反馈单元，
第一输出电压集包括第一同相输出电压和第一反相输出电压，第二输出电压集包括第二同相输出电压和第二反相输出电压，
输入晶体管单元执行预定的加权计算，以便确定阈值电压Vtn，并且将第一同相输出电压和第一反相输出电压之差与第二同相输出电压和第二反相输出电压之差进行比较，以将比较结果输出到正反馈单元中，
当时钟信号在预定电平上时，正反馈单元放大由输入晶体管单元输出的比较结果，并且保持比较结果，同时输出被放大的比较结果作为数字信号。
2.依据权利要求1的A/D转换器，进一步包括用于编码数字信号的编码单元。
3.依据权利要求1的A/D转换器，进一步包括第一插值单元，用于插值第一和第二同相输出电压，以及第二插值单元，用于插值第一和第二反相输出电压。
4.依据权利要求1的A/D转换器，进一步包括输入信号电压电平检测单元，用于检测输入信号电压以便依据输入信号电压的电平来控制运算单元。
5.依据权利要求1的A/D转换器，其中输入晶体管单元包括多个晶体管，并且通过改变多个晶体管的相应大小来执行加权计算。
6.依据权利要求1的A/D转换器，其中运算单元包括2n个比较单元，其中n是一个整数。
7.依据权利要求5的A/D转换器，其中多个晶体管被提供以便形成各个规定的晶体管模式，并且在串联晶体管模式的相对端提供空晶体管模式。
8.依据权利要求5的A/D转换器，其中多个晶体管被提供以便形成各个晶体管模式，并且串联晶体管模式是关于输入晶体管单元中心线线性对称的。
9.依据权利要求1的A/D转换器，其中参考电压产生单元、差分放大单元和运算单元形成在一个芯片上。
10.一个***包括：
时钟信号产生单元，用于产生具有可变频率的时钟信号；
A/D转换器，所述时钟信号产生单元被连接到该A/D转换器上，该A/D转换器包括：
参考电压产生单元，用于产生多个参考电压；
差分放大单元，用于放大多个参考电压中的每个参考电压与输入信号电压之间的电压差，以便产生多个输出电压集，多个输出电压集中的每个输出电压集包括互补的同相和反相输出电压；
运算单元，用于接收多个输出电压集，运算单元依据时钟信号进行操作，
其中，运算单元包括一个具有阈值电压Vtn的比较单元，
比较单元包括输入晶体管单元，多个输出电压集中的第一和第二输出电压集被输入到该晶体管单元中，比较单元还包括依据时钟信号而进行操作的正反馈单元，
第一输出电压集包括第一同相输出电压和第一反相输出电压，第二输出电压集包括第二同相输出电压和第二反相输出电压，
输入晶体管单元执行预定的加权计算，以便确定阈值电压Vtn，并且将第一同相输出电压和第一反相输出电压之差同第二同相输出电压和第二反相输出电压之差进行比较，以将比较结果输出到正反馈单元中，
当时钟信号在预定电平上时，正反馈单元放大由输入晶体管单元输出的比较结果，并且保持比较结果，同时输出被放大的比较结果作为数字信号。
CNB021415420A 2001-09-04 2002-09-03 A/d转换器 Expired - Fee Related CN1290266C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP266964/2001 2001-09-04
JP2001266964 2001-09-04

Publications (2)

Publication Number Publication Date
CN1404228A true CN1404228A (zh) 2003-03-19
CN1290266C CN1290266C (zh) 2006-12-13

Family

ID=19093163

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021415420A Expired - Fee Related CN1290266C (zh) 2001-09-04 2002-09-03 A/d转换器

Country Status (3)

Country Link
US (1) US6707413B2 (zh)
KR (1) KR100494202B1 (zh)
CN (1) CN1290266C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814920A (zh) * 2010-05-05 2010-08-25 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN102210104A (zh) * 2008-11-13 2011-10-05 Nxp股份有限公司 具有自动反馈校准的时间内插快闪型模数转换器
CN101825478B (zh) * 2009-03-03 2012-07-18 夏普株式会社 解码装置以及移动控制装置
CN105871375A (zh) * 2015-02-10 2016-08-17 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132036A1 (ja) * 2005-06-10 2006-12-14 Matsushita Electric Industrial Co., Ltd. Ａ／ｄ変換器
JP4646988B2 (ja) * 2005-12-20 2011-03-09 パナソニック株式会社 比較器及びａ／ｄ変換器
JP4442578B2 (ja) * 2006-03-14 2010-03-31 ソニー株式会社 Ａｄ変換装置、物理量分布検出装置および撮像装置
CN101517898A (zh) * 2006-08-18 2009-08-26 松下电器产业株式会社 A/d转换器
US7834794B2 (en) * 2006-08-31 2010-11-16 Panasonic Corporation A/D converter
JP4788532B2 (ja) * 2006-09-04 2011-10-05 ソニー株式会社 フォールディング回路およびアナログ−デジタル変換器
JP4382130B2 (ja) * 2006-09-19 2009-12-09 パナソニック株式会社 Ａ／ｄ変換器
US7817073B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7557746B1 (en) * 2007-12-13 2009-07-07 Nxp B.V. Time domain interpolation scheme for flash A/D converters
JP5233462B2 (ja) * 2008-07-16 2013-07-10 富士通株式会社 Ａｄコンバータ、データ受信装置、及びデータ受信方法
CN101640538A (zh) * 2008-08-01 2010-02-03 扬智科技股份有限公司 模拟数字转换器
JP5275367B2 (ja) * 2008-12-02 2013-08-28 パナソニック株式会社 比較器およびａ／ｄ変換器
WO2013085923A1 (en) * 2011-12-06 2013-06-13 The Board Of Trustees Of The Leland Stanford Junior University Time-based digitizer for pet photodetector
JP6075191B2 (ja) 2013-04-30 2017-02-08 富士通株式会社 補間回路および受信回路
KR102108289B1 (ko) 2013-10-08 2020-05-07 주식회사 실리콘웍스 전압 보간 회로 및 디지털-아날로그 변환기
US9467160B2 (en) * 2014-11-11 2016-10-11 Mediatek Inc. Flash ADC with interpolators
US10116319B2 (en) 2017-03-03 2018-10-30 Texas Instruments Incorporated Resistive interpolation for an amplifier array

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443718A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 並列型ａ／ｄ変換器
US5327131A (en) * 1991-11-07 1994-07-05 Kawasaki Steel Corporation Parallel A/D converter having comparator threshold voltages defined by MOS transistor geometries

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102210104A (zh) * 2008-11-13 2011-10-05 Nxp股份有限公司 具有自动反馈校准的时间内插快闪型模数转换器
CN102210104B (zh) * 2008-11-13 2014-08-27 Nxp股份有限公司 具有自动反馈校准的时间内插快闪型模数转换器
CN101825478B (zh) * 2009-03-03 2012-07-18 夏普株式会社 解码装置以及移动控制装置
CN101814920A (zh) * 2010-05-05 2010-08-25 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN101814920B (zh) * 2010-05-05 2014-05-07 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN105871375A (zh) * 2015-02-10 2016-08-17 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法
CN105871375B (zh) * 2015-02-10 2019-02-01 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法

Also Published As

Publication number Publication date
CN1290266C (zh) 2006-12-13
KR20030021138A (ko) 2003-03-12
US6707413B2 (en) 2004-03-16
US20030048213A1 (en) 2003-03-13
KR100494202B1 (ko) 2005-06-13

Similar Documents

Publication Publication Date Title
CN1290266C (zh) A/d转换器
JP4744637B1 (ja) アナログデジタルコンバータ
US7158067B2 (en) Analog to digital converter using sawtooth voltage signals with differential comparator
CN1380743A (zh) 偏移补偿电路及偏移补偿方法
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
CN1761158A (zh) 模数转换器
CN1134564A (zh) 半导体器件，具有该器件的电路，和相关计算装置，信号转换器和利用该电路的信号处理***
CN1855728A (zh) 逐次逼近型a/d转换器
CN1815888A (zh) 延迟电路和采用该延迟电路的环形振荡器
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1770625A (zh) 用于射频放大器的辅助量程数字模拟转换器
CN1956340A (zh) 以反向器为基础运用开路电阻串的快闪模拟数字转换器
CN1719722A (zh) 自偏置差分放大器
CN1213229A (zh) 可变电流源
CN1220330C (zh) 数模转换器
CN1047150A (zh) 稳压电路
JP3904495B2 (ja) Ａ／ｄ変換器
CN1665142A (zh) 模数转换器
CN1140057C (zh) 选择电路、d/a变换器以及a/d变换器
CN1930775A (zh) 导频信号检测电路与配备该电路的半导体集成电路
CN1369136A (zh) 放大器
CN1682437A (zh) 跨导放大器
CN1134629A (zh) 运算处理装置和运算处理电路
CN1649272A (zh) 低抖动时钟分布电路
CN2849790Y (zh) 提高低频电源抑制比的辅助电路、电压调节器和电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151111

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20150903

EXPY Termination of patent right or utility model