JP4382130B2 - A/d変換器 - Google Patents
A/d変換器 Download PDFInfo
- Publication number
- JP4382130B2 JP4382130B2 JP2007526866A JP2007526866A JP4382130B2 JP 4382130 B2 JP4382130 B2 JP 4382130B2 JP 2007526866 A JP2007526866 A JP 2007526866A JP 2007526866 A JP2007526866 A JP 2007526866A JP 4382130 B2 JP4382130 B2 JP 4382130B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- differential amplifier
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
図1は本発明に基づいたA/D変換器の実施の形態の一例である。同図に示したA/D変換器は、フルフラッシュ型のA/D変換器であって、参照電圧生成回路101と、差動増幅回路列102と、電圧比較回路列103と、コード化回路105と、調整回路107とから構成される。
Irefp=ΣIref(x)+Irefd (xはp+1〜nまでの値)
が成立する。このときの各々の前記電圧生成回路122の基準電圧取出端子VREFを選択することにより、前記基準電圧115を調整することが可能となる。
次に、本発明の第2の実施形態を説明する。
Irefa(p)=ΣIrefa(x)+ΣIrefb(y)+Irefda(p)
(xはp+1〜nまでの各値、yはp〜nまでの各値)
Irefb(p)=ΣIrefa(x)+ΣIrefb(y)+Irefdb(p)
(xはp+1〜nまでの各値、yはp+1〜nまでの各値)
が成立する。このときの各々の前記電圧生成回路122’の基準電圧取出端子VREFa又はVREFbを選択することにより、前記基準電圧115を調整することが可能となる。
102 差動増幅回路列
103 電圧比較回路列
104 アナログ信号電圧入力端子
105 コード化回路
106 ディジタルデータ出力端子
107 調整回路
108 差動増幅回路レプリカ
109 電圧比較回路レプリカ
110 基準電圧出力回路
111 演算増幅回路
112 平均電圧生成回路
112a、112b 平均電圧生成抵抗
113 差動増幅回路コモンモード電圧
114 電圧比較回路コモンモード電圧
115 基準電圧
116 帰還制御電圧
117 ローパスフィルタ
117R フィルタ抵抗
117C フィルタ容量
118 ローパスフィルタリング後帰還制御電圧
119 基準電圧発生回路
120 デコーダ
121 選択回路
122 電圧生成回路
123 制御信号
124 選択信号
301 入力トランジスタ部
302 正帰還部
303 リセット部
401 抵抗部
402 ダイオード接続部
403 スイッチ部
501a、501b 抵抗部
502a、502b ダイオード接続部
503a、504b スイッチ部
Claims (9)
- 複数の参照電圧を生成する参照電圧生成回路と、
前記参照電圧生成回路が生成する前記複数の参照電圧に対応して備えられ、各々対応する参照電圧と共通の入力信号電圧とが入力され、前記対応する参照電圧と前記共通の入力信号電圧との電圧差を増幅して相補電圧である正極出力電圧と負極出力電圧とを出力する複数の差動増幅回路を有する差動増幅回路列と、
前記複数の差動増幅回路に対応して備えられ、各々対応する差動増幅回路からの正極出力電圧と負極出力電圧との大小関係に応じたディジタル信号を出力する複数の電圧比較回路を有する電圧比較回路列と、
前記複数の電圧比較回路から出力された複数のディジタル信号をコード化して、前記共通の入力信号電圧に応じたディジタル出力信号として出力するコード化回路と、
前記複数の差動増幅回路の正極出力電圧及び負極出力電圧を前記複数の電圧比較回路の入力レンジの範囲内に調整する調整回路とを備え、
前記調整回路は、
各々1つの基準電圧を発生する複数の電圧生成回路を内蔵し、その複数の基準電圧のうち何れか1を選択して出力する基準電圧出力回路を備え、
前記複数の電圧生成回路は、各々、基準電圧発生用の抵抗を有し、
前記複数の電圧生成回路のうち少なくとも2つの電圧生成回路の抵抗は、直列に接続されている
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記抵抗が互いに直列に接続された2つ以上電圧生成回路において、その直列接続された複数の抵抗の端部に位置する1つの抵抗は、所定電位に接続されている
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記複数の電圧比較回路は、各々、
対応する差動増幅回路の正極出力電圧及び負極出力電圧を受ける入力トランジスタ部と、
前記入力トランジスタ部に接続され、クロスインバータラッチを構成する正帰還部とを有し、
前記複数の電圧生成回路は、各々、
前記複数の差動増幅回路の正帰還部と同一構成のダイオード接続部を有し、
前記抵抗は2個であって、各々、その一端が前記ダイオード接続部に接続され、その他端が他の1つの電圧生成回路の抵抗の一端に接続されている
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記調整回路は、
前記差動増幅回路と同一の回路及び形状で構成され、且つ前記差動増幅回路に供給される出力電圧調整用の帰還制御電圧と同一値の帰還制御電圧を受け、差動増幅回路コモンモード電圧を出力する差動増幅回路レプリカと、
前記電圧比較回路と同一の回路及び形状で構成され、且つ前記差動増幅回路レプリカから出力される前記差動増幅回路コモンモード電圧を受け、この差動増幅回路コモンモード電圧に応じた電圧比較回路コモンモード電圧を出力する電圧比較回路レプリカと、
前記電圧比較回路レプリカから出力される前記電圧比較回路コモンモード電圧と前記基準電圧出力回路が選択して出力した1つの基準電圧とが一致するように前記帰還制御電圧を発生し、この帰還制御電圧を前記差動増幅回路レプリカと前記複数の差動増幅回路に帰還する演算増幅回路とを備える
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記複数の電圧比較回路は、各々、
対応する差動増幅回路の正極出力電圧及び負極出力電圧を受ける入力トランジスタ部と、
前記入力トランジスタ部に接続され、クロスインバータラッチを構成する正帰還部とを有し、
前記複数の電圧生成回路は、各々、
前記各差動増幅回路の正帰還部を構成する互いに対称な2つの半回路のうち1つの半回路と同一構成の2つのダイオード接続部を有し、
前記抵抗は2個であって、その2つの抵抗の一端は前記2つのダイオード接続部に接続され、その2個の抵抗のうち一方の抵抗の他端は他方の抵抗の一端に接続されている
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記基準電圧出力回路は、
外部から制御信号を受け、この制御信号に基づいて前記複数の電圧生成回路のうち何れか1つを選択する選択信号を生成するデコーダーを有し、
前記各電圧生成回路は、
前記デコーダからの選択信号を受けたとき動作し、前記選択信号を受けないとき停止する機能を有する
ことを特徴とするA/D変換器。 - 前記請求項4記載のA/D変換器において、
前記調整回路は、更に、
前記電圧比較回路レプリカと前記演算増幅回路との間に配置され、前記電圧比較回路レプリカから出力される正極出力電圧及び負極出力電圧を入力し、その正極出力電圧と負極出力電圧との平均電圧を前記電圧比較回路コモンモード電圧として生成する平均電圧生成回路を備え、
前記演算増幅回路は、
前記平均電圧生成回路から出力される電圧比較回路コモンモード電圧が前記基準電圧出力回路が選択して出力した1つの基準電圧と一致するように、帰還制御電圧を発生する
ことを特徴とするA/D変換器。 - 前記請求項4記載のA/D変換器において、
前記調整回路は、更に、
前記演算増幅回路の出力側に配置され、前記演算増幅回路から出力される帰還制御電圧の高周波数成分を除去するローパスフィルタを備える
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記複数の電圧生成回路が有する抵抗は、各々、
正の温度依存特性を持つ抵抗、負の温度依存特性を持つ抵抗、又は正の温度依存特性を持つ抵抗と負の温度依存特性を持つ抵抗との組合せ抵抗である
ことを特徴とするA/D変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252353 | 2006-09-19 | ||
JP2006252353 | 2006-09-19 | ||
PCT/JP2007/055544 WO2008035467A1 (en) | 2006-09-19 | 2007-03-19 | A/d converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4382130B2 true JP4382130B2 (ja) | 2009-12-09 |
JPWO2008035467A1 JPWO2008035467A1 (ja) | 2010-01-28 |
Family
ID=39200298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007526866A Active JP4382130B2 (ja) | 2006-09-19 | 2007-03-19 | A/d変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7642944B2 (ja) |
JP (1) | JP4382130B2 (ja) |
CN (1) | CN101322314A (ja) |
WO (1) | WO2008035467A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7817073B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Integrators for delta-sigma modulators |
WO2016191385A1 (en) * | 2015-05-22 | 2016-12-01 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Energy efficient, robust differential mode d-flip-flop |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443718A (ja) | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 並列型a/d変換器 |
US5420587A (en) * | 1993-07-01 | 1995-05-30 | Microunity Systems Engineering, Inc. | Two stage flash analog-to-digital signal converter |
JP3785730B2 (ja) * | 1997-04-07 | 2006-06-14 | ソニー株式会社 | アナログ/ディジタル変換回路 |
US6281828B1 (en) * | 1998-03-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Analog/digital converter apparatus |
US6404374B1 (en) * | 2000-10-13 | 2002-06-11 | Topic Semiconductor Corp. | Comparator circuit for analog-to-digital converter |
CN1290266C (zh) * | 2001-09-04 | 2006-12-13 | 松下电器产业株式会社 | A/d转换器 |
JP3904495B2 (ja) | 2001-09-04 | 2007-04-11 | 松下電器産業株式会社 | A/d変換器 |
JP3830914B2 (ja) * | 2003-05-09 | 2006-10-11 | Necエレクトロニクス株式会社 | A/d変換器用の繰り返し性のセルを含むモノリシックチップの集積回路 |
US7061419B2 (en) * | 2004-08-18 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | A/D converter and A/D converting system |
JP3958318B2 (ja) * | 2004-08-18 | 2007-08-15 | 松下電器産業株式会社 | A/d変換器及びa/d変換システム |
-
2007
- 2007-03-19 CN CNA2007800005075A patent/CN101322314A/zh active Pending
- 2007-03-19 WO PCT/JP2007/055544 patent/WO2008035467A1/ja active Application Filing
- 2007-03-19 JP JP2007526866A patent/JP4382130B2/ja active Active
- 2007-03-19 US US11/919,235 patent/US7642944B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2008035467A1 (en) | 2008-03-27 |
CN101322314A (zh) | 2008-12-10 |
US20090195427A1 (en) | 2009-08-06 |
US7642944B2 (en) | 2010-01-05 |
JPWO2008035467A1 (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101867373B (zh) | 模拟到数字转换器 | |
JP4702066B2 (ja) | アナログ/デジタル変換回路 | |
US8089388B2 (en) | Folding analog-to-digital converter | |
JP2009118049A (ja) | 離散時間型増幅回路及びアナログ・ディジタル変換器 | |
KR100494202B1 (ko) | A/d 변환기 | |
US7088277B2 (en) | Analog-to-digital converter having cyclic configuration | |
JP3904495B2 (ja) | A/d変換器 | |
US7061419B2 (en) | A/D converter and A/D converting system | |
CN101908887B (zh) | Da变换装置 | |
JP4382130B2 (ja) | A/d変換器 | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
US10084465B2 (en) | Analog-to-digital converters with a plurality of comparators | |
JP3958318B2 (ja) | A/d変換器及びa/d変換システム | |
JP2010016737A (ja) | オフセット圧縮回路およびそれを用いたad変換器 | |
US20100289683A1 (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
US8035543B2 (en) | Analog-to-digital conversion circuit | |
US7256722B2 (en) | D/A converter | |
JP4158731B2 (ja) | ラダー抵抗型d/a変換回路 | |
CN111313901B (zh) | 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC | |
JP2008228102A (ja) | D/a変換器及び撮像システム | |
JP2004173015A (ja) | A/dコンバータ | |
WO2011024337A1 (ja) | デジタル-アナログ変換器およびデルタシグマ型デジタル-アナログ変換装置 | |
JP2009147666A (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4382130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |