CN1220330C - 数模转换器 - Google Patents

数模转换器 Download PDF

Info

Publication number
CN1220330C
CN1220330C CNB008164789A CN00816478A CN1220330C CN 1220330 C CN1220330 C CN 1220330C CN B008164789 A CNB008164789 A CN B008164789A CN 00816478 A CN00816478 A CN 00816478A CN 1220330 C CN1220330 C CN 1220330C
Authority
CN
China
Prior art keywords
resistance
voltage
current
output
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008164789A
Other languages
English (en)
Other versions
CN1402908A (zh
Inventor
野吕正夫
户田彰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN1402908A publication Critical patent/CN1402908A/zh
Application granted granted Critical
Publication of CN1220330C publication Critical patent/CN1220330C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一种D/A转换器，不会因电阻、晶体管等特性变化引起转换数据的最高有效比特和最低有效比特之间1LSB电压宽度变化，从而保证比传统D/A转换器更高的转换精度。转换的12比特数据的8个最高有效比特加在解码器21，而转换的12比特数据的4个最低有效比特加在电流加法电路22。解码器21根据8个最高有效比特选择FET的F0至F255的一个FET，使由电阻r0至r255形成的串联电路分压的一个电压加在运算放大器40。另一方面，分别用4个最低有效比特转换电流加法电路22的开关30至33，以导通和截止各FET35至38。结果，流过FET35至38的导通的FET电流合成流过电阻ra，以便在电阻ra上产生电压。运算放大器40合成两个电压，然后输出合成的电压。FET24和各FET35至38形成电流镜像电路，从而消除电阻等特性变化的影响。

Description

数模转换器
技术领域
本发明涉及一种电阻串数模(下文中称为“D/A”)转换器。
背景技术
在电阻串D/A转换器中，具有相同电阻值的电阻彼此串联连接，选择地输出电阻之间各结点的电压作为相应于转换数据的模拟电压。因此，为了转换具有更大比特数的数据，要求D/A转换器具有更多数量的电阻。这是很不希望的，尤其是在半导体集成电路的小基片面积中形成这种类型的D/A转换器时，由于转换器的电阻占据基片的面积大，且取决于数据的比特数，所以不可能形成D/A转换器。为了通过减少电阻数来解决这一问题，已经采用以电流相加法产生相应于转换数据的最低有效比特的电压。
图3是表示这种类型的D/A转换器整体安排的电路图。图中，符号DI表示输入端，经输入端DI提供转换的8比特数据。经输入端DI提供的数据的6个最高有效比特(第2至第7比特)加到解码器1上，而2个最低有效比特(第1和第0比特)加到电流加法电路2上。标号r0至r63表示串联连接的电阻并具有彼此相同的电阻值(R2)。标号3表示运算放大器。运算放大器3具有加上恒定电压Vref的非反相输入、连接到电阻r0至r63的中点C的反相输入和连接到电阻r63的一端的输出。电阻r0的一端经电阻rx接地。标号F0至F63表示FET，每个FET都起模拟开关的作用，并且由解码器1的输出来导通和截止。
在电流加法电路2中，标号5表示加有参考电压V1的端子，标号6是电阻，标号7至11是FET。由电阻6和FET7形成的串联电路和由FET8、9形成的串联电路形成了电流镜像电路，由电阻6和FET7形成的串联电路和由FET10、11形成的串联电路形成了另一电流镜像电路。因而，电流i1、i0分别流过由FET8、9形成的电路和由FET10、11形成的电路，每个值与流过由电阻6和FET7形成的电路的电流值ir成正比。分别由转换数据的第1和第0比特(LSB)导通和截止FET8、10。标号14表示运算放大器。运算放大器14具有连接到FET0至63的公共结点的电压的非反相输入、连接到FET8、10的公共结点的反相输入和连接到D/A转换器的模拟输出端DO的输出。而且，反馈电阻器ra(电阻值R1)***在运算放大器14的输出和其反相输入之间。
在如上构成的D/A转换器中，电阻r0至r63的中点C的电压等于恒定电压Vref。因此，由恒定电压Vref确定的恒定电流i流过电阻r0至r63。所以，在每个电阻r0至r63上的电压降表示如下：
i×R2
另一方面，预先调节FET11的选通脉冲宽度，以便在FET10为导通(ON)状态时流过FET11的电流i0满足下面等式表达的关系：
i0×R1＝i×R2/4
类似地，预先调节FET9的选通脉冲宽度，以便在FET8为导通状态时流过FET9的电流i1满足下面等式表达的关系：
i1×R1＝2×i×R2/4
结果，相应于转换的数据的2个最低有效比特的电流流过电阻ra，从而，相应于2个最低有效比特的电压在电阻ra上升高。另一方面，由解码器1解码的转换的数据的6个最高有效比特，和FET F0至F63之一由来自解码器1的解码输出导通，从而，相应于导通的FET的电阻r0至r63之间的一个结点的电压供给运算放大器14的非反相端。运算放大器14将供给其非反相输入的电压和在电阻ra上的电压降相加，然后经输出端DO输出相加的结果作为相应于转换的数据的模拟电压。
在上述传统D/A转换器中，由于流过电阻r0至r63的电流i和流过电阻6和FET7形成的电路的电流ir由不同的电路确定，所以，由于制造工艺引起的电阻、晶体管等特性变化，在6个最高有效比特和2个最低有效比特之间的1 LSB的电压宽度不同。例如，由于FET7的阈值Vt变化引起的电流ir变化使2个最低有效比特的1 LSB电压宽度改变。所以，传统D/A转换器转换精度降低，尤其是在数据比特数大时。
本发明设计用来消除上述不便，本发明的一个目的是提供一种D/A转换器，它不会因电阻、晶体管等特性的变化引起最高有效比特和最低有效比特之间1 LSB电压宽度的变化，从而保证比传统D/A转换器更高的转换精度。
发明的叙述
为了实现上述目的，根据本发明的第一方案，提供一种数模转换器，包括：串联连接的多个电阻；选择装置，根据转换的数据的M(M：大于1的整数)个最高有效比特选择在多个电阻之间的各结点的一个电压；电流输出装置，产生其值与流过多个电阻的电流值成正比且相应于转换的数据的N(N：大于1的整数)个最低有效比特的电流；转换电阻器，将电流输出装置的输出电流转换为电压；和运算电路，对选择装置选择的电压和该转换电阻器上产生的电压进行运算。其中，电流输出装置包括：控制晶体管，串联连接到串联连接的多个电阻，用于控制流过多个电阻的电流；和第1到第N晶体管，每个晶体管都由与控制晶体管的控制端电压相同的电压控制且都与控制晶体管一起形成电流镜像电路，用于输出电流，该电流值与指定给转换的数据的N个最低有效比特中相应比特的加权成正比，第1到第N个晶体管都由N个最低有效比特的相应比特导通和截止。
根据本发明的第二方案，上述数模转换器的特征在于选择装置包括：解码器，解码转换的数据的M个最高有效比特；和多个开关装置，每个开关装置都根据解码器的输出选择多个电阻之间各结点电压值的相应电压值。
而且，根据本发明的第三方案，上述数模转换器的特征在于运算电路具有：第一输入，加有选择装置的输出；第二输入，加有电流输出装置的输出；和反馈回路，其中***转换电阻器。
附图说明
图1是表示根据本发明一个实施例的数模转换器整体安排的方框图；
图2是表示根据该实施例的数模转换器的输出特性的图，在说明其操作中是有用的；和
图3是表示传统数模转换器整体安排的方框图。
实现本发明的最佳方式
下面参考表示其实施例的附图详细描述本发明。图1表示根据本发明一个实施例的D/A转换器的整体安排。图中，符号DI表示D/A转换器的输入端，通过输入端提供转换的12比特数据。通过输入端DI提供的数据的8个最高有效比特(即，第4至第11比特)加在解码器21上，而通过输入端DI提供的数据的4个最低有效比特(即，第0至第3比特)加在电流加法电路22上。标号r0至r255表示串联连接并且具有相同电阻值(R2)的多个电阻。标号23表示运算放大器。运算放大器23具有加上恒定电压Vref的非反相输入、连接到串联电阻r0至r255的中点C的反相输入和连接到FET24的控制极的输出。FET24控制流过电阻r0至r255的电流和具有连接到正电源VDD的源极和连接到电阻r0一端的漏极。电阻r255的一端经电阻rx接地。
标号F0至F255表示多个FET，每个FET起模拟开关的作用并由解码器21的输出导通和截止。
而且，在电流加法电路22中，标号30至33表示半导体开关，而标号35至38表示FET。开关30至33均具有连接到正电源VDD的第一接点、连接到运算放大器23输出的第二接点和连接到FET35至38的相应FET的控制极的公共端。FET35至38均具有连接到正电源VDD的源极，和各FET 35至38的漏极共同连接到运算放大器40的反相输入。
开关30至33由转换的数据的各第3到第0比特来转换。更具体地说，在第3到第0比特的相应比特是“0”时，每个开关30至33的公共端连接到其第一接点，在相应比特是“1”时连接到其第二接点。当其控制极经开关30至33的相应的一个开关连接到正电源VDD时，FET35至38均截止，而在其控制极经相应的开关连接到运算放大器23的输出(即，FET24的控制极)时与FET24协作以形成电流镜像电路。更具体地说，当每个FET35至38的控制极连接到FET24的控制极时，具有其值正比于流过电阻r0至r255的电流i的值的电流流过该FET。
运算放大器40具有连接到FET F0至F255的公共结点的非反相输入和连接到模拟输出端DO的输出。而且，反馈电阻ra(电阻值R1)***在运算放大器40的输出和其非反相输入之间。
在如上构成的D/A转换器中，电阻r0到r255的中点C的电压等于恒定电压Vref。因此，由恒定电压Vref确定的恒定电流i流过电阻r0至r255。结果，每个电阻r0至r255的电压降表达如下：
i×R2
另一方面，FET35具有预先调节的选通脉冲宽度，以便当其控制极连接到FET 24的控制极时流过FET35的电流i3满足以下等式表达的关系：
i3×R1＝8×(i×R2/16)
类似地，FET 36、37、38均具有预先调节的选通脉冲宽度，以便当控制极连接到FET 24的控制极时流过FET的电流i2、i1或i0满足以下等式表达的关系：
i2×R1＝4×(i×R2/16)
i1×R1＝2×(i×R2/16)
i0×R1＝1×(i×R2/16)
结果，相应于转换的数据的各4个最低有效比特的电流流过电阻ra，从而在电阻ra上产生相应于4个最低有效比特的电压。例如，当4个最低有效比特是“1010”(10)时，开关30和32的公共端连接到各相应第二接点，从而，电流流过各FET 35、37：
i3＝8×(i×R2/16)/R1
i1＝2×(i×R2/16)/R1
结果，在电阻ra上产生由下面等式表达的电压：
(i3+i1)R1＝10×(i×R2/16)……(1)
这意味着在电阻ra上产生的电压是在电阻r0到r255之一上产生的电压的(10/16)倍。如上所述，在图1中的D/A转换器，在电阻ra上产生相应于转换的数据4个最低有效比特形成的数据的电压。
另一方面，转换的数据的8个最高有效比特由该解码器21解码，和FET F0至F255根据解码的结果导通，从而向运算放大器40的非反相输入提供连接了FET的电阻之间结点的电压。
例如，当转换的数据的8个最高有效比特是“00000100”(4)时，FET F4导通，从而将在电阻r3和r4之间结点的电压输出到运算放大器40。这时，如果在FET24的漏极和电阻r0之间结点的电压用Va表示，而电阻r255和电阻rx之间结点的电压用Vb表示，则电阻r3和r4之间结点的电压V4可以表示如下：
V4＝Va-4×R2×(Va-Vb)/256×R2
＝Va-4×i×R2       ……(2)
而且，假设转换的数据的4个最低有效比特是“0000”，如果从0到1、2、3、……(十进制)只顺序地改变8个最高有效比特，输出到运算放大器40的电压分别表示如下：
0→Va
1→Va-i×R2
2→Va-2i×R2
3→Va-3i×R2
当转换的数据的4个最低有效比特是“0000”时，如上获得的电压不改变地从运算放大器40顺序地输出。更具体地说，由于8个最高有效比特从0起顺序地改变，所以输出端DO的输出电压改变如图2中的虚线L1所示。
由运算放大器40从相应于8个最高有效比特的电压中减去相应于4个最低有效比特的电压(即，在电阻ra上产生的电压)，从而获得相应于转换的数据的电压并输出到输出端DO。例如，当转换的数据是“000001001010”时，从上述等式(1)和(2)获得下面的输出电压：
Va-4×i×R2-10×(i×R2/16)
图2中的梯级状实线L2表示转换的数据和转换获得的输出电压之间的关系。如该图所示，转换获得的电压的最小宽度是i0×R1。而且，当转换的数据的4个最低有效比特是“1111”时，相应于4个最低有效比特的电压表示如下：
(i0+i1+i2+i3)×R1＝15×i0×R1
如上所述，根据本发明，用电阻串将8个最高有效比特转换为模拟电压，并以电流相加将4个最低有效比特转换为模拟电压，然后，将两个模拟电压合成为转换电压。本实施例中，流过各FET 35至38的电流i3至i0和流过电阻r0至r255串联电路的电流I是完全正比关系。所以，即使电流i例如由于制造工艺的偏差而改变，在8个最高有效比特或在4个最低有效比特中1 LSB的电压宽度不改变，这就可能执行高精确的D/A转换而不受制造工艺偏差的影响。
应当注意，在形成集成电路的过程中，要求电阻r0至r255和电阻ra用相同的材料(具有相同杂质浓度)和布局制成，使它们具有相同的宽度。而且，FET24的选通脉冲宽度和FET35到37的选通脉冲宽度应参考流过FET38的电流最小的FET38的选通脉冲宽度设置。
工业应用性
根据本发明，提供了一种D/A转换器，它包括：串联连接的多个电阻；选择装置，根据转换的数据的M(M：大于1的整数)个最高有效比特选择多个电阻之间各结点的电压之一；电流输出装置，产生其值与流过多个电阻的电流值成正比且相应于转换的数据的N(N：大于1的整数)个最低有效比特的电流；转换电阻器，将电流输出装置的输出电流转换为电压；和运算电路，对选择装置选择的电压和在转换电阻器上产生的电压进行运算。因此，可能防止由于电阻、晶体管等特性变化引起1LSB电压宽度的最高有效比特和最低有效比特之间的差异，因此，本发明可以提供比传统D/A转换器具有更高转换精度的D/A转换器。

Claims (2)

1.一种数模转换器，包括：
串联连接的多个电阻(r0-r255)；
选择装置(21，F0-F255)，根据转换的数据M个最高有效比特选择在所述多个电阻之间各结点的一个电压，其中M为大于1的整数；
电流输出装置(22)，产生其值与流过所述多个电阻的电流值成正比且相应于转换的所述数据的N个最低有效比特的电流，其中N为大于1的整数；
转换电阻器(ra)，将所述电流输出装置的输出电流转换为电压；和
运算放大器(40)，对由所述选择装置选择的所述电压和在所述转换电阻器上产生的电压进行运算；
其中，所述电流输出装置(22)包括：
控制晶体管(24)，串联连接到串联连接的所述多个电阻，用于控制流过所述多个电阻的所述电流；和
第1至第N个晶体管(35-38)，每个晶体管都由与在所述控制晶体管的控制端电压相同的电压控制并且都与所述控制晶体管一起形成电流镜像电路，用于输出其电流值与指定给转换的所述数据的所述N个最低有效比特中相应比特的加权成正比的电流，
每个所述第1到第N个晶体管都由所述N个最低有效比特的相应比特导通和截止，
其中所述运算放大器具有：第一输入，加有所述选择装置的输出；第二输入，加有所述电流输出装置的输出；和反馈回路，其中***所述转换电阻器。
2.根据权利要求1的数模转换器，其中，所述选择装置(21，F0-F255)包括：解码器(21)，解码转换的数据的所述M个最高有效比特；和多个开关装置(F0-F255)，每个开关装置连接到在所述多个电阻(r0-r255)之间的所述各结点的对应一个，以根据从所述解码器的输出来选择在所述各结点处的对应一个电压值。
CNB008164789A 1999-11-30 2000-11-22 数模转换器 Expired - Fee Related CN1220330C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP341481/1999 1999-11-30
JP34148199A JP3246498B2 (ja) 1999-11-30 1999-11-30 ディジタル／アナログ変換器

Publications (2)

Publication Number Publication Date
CN1402908A CN1402908A (zh) 2003-03-12
CN1220330C true CN1220330C (zh) 2005-09-21

Family

ID=18346403

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008164789A Expired - Fee Related CN1220330C (zh) 1999-11-30 2000-11-22 数模转换器

Country Status (10)

Country Link
US (1) US6724333B1 (zh)
EP (1) EP1235352B1 (zh)
JP (1) JP3246498B2 (zh)
KR (1) KR100484239B1 (zh)
CN (1) CN1220330C (zh)
AU (1) AU1549101A (zh)
DE (1) DE60017937T2 (zh)
HK (1) HK1051265A1 (zh)
TW (1) TW486875B (zh)
WO (1) WO2001041310A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921692B2 (en) 2011-04-12 2014-12-30 Ticona Llc Umbilical for use in subsea applications
US9012781B2 (en) 2011-04-12 2015-04-21 Southwire Company, Llc Electrical transmission cables with composite cores

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534179B2 (ja) 2000-03-31 2004-06-07 ヤマハ株式会社 デジタル／アナログ変換器
TWI283971B (en) * 2003-05-28 2007-07-11 Yamaha Corp D/A converter
US7116261B1 (en) * 2005-05-09 2006-10-03 Texas Instruments Incorporated Method and apparatus for accurate inverse-linear voltage/current generator
JP2008160782A (ja) * 2006-01-31 2008-07-10 Matsushita Electric Ind Co Ltd デジタル・アナログコンバータ
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
CN101136635B (zh) * 2007-09-04 2011-01-12 中国电子科技集团公司第二十四研究所 降低倒r-2r结构d/a转换器输出电流过冲的方法
US8941522B2 (en) 2012-05-04 2015-01-27 Analog Devices Technology Segmented digital-to-analog converter having weighted current sources
CN102820763B (zh) * 2012-08-15 2014-09-17 魏其萃 用于功率变换器脉宽控制的高精度脉宽除法实现方法
CN102931995A (zh) * 2012-11-26 2013-02-13 昆山北极光电子科技有限公司 一种低成本的数字模拟的快速转换方法
US9231607B2 (en) * 2014-02-26 2016-01-05 Maxim Integrated Products, Inc. Interconnect structures for minimizing clock and output timing skews in a high speed current steering DAC
CN106059590B (zh) * 2016-05-26 2020-06-05 深圳市华星光电技术有限公司 数模转换电路以及数据源电路芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491825A (en) * 1981-06-09 1985-01-01 Analog Devices, Incorporated High resolution digital-to-analog converter
JPH0810832B2 (ja) 1987-03-04 1996-01-31 株式会社東芝 デイジタル―アナログ変換器
JPH047915A (ja) * 1990-04-25 1992-01-13 Toshiba Corp Ｄ／ａコンバータ
US5283579A (en) * 1992-03-06 1994-02-01 Micro Power Systems, Inc. Digital to analog converter having high multiplying bandwidth
JPH06303137A (ja) 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
JPH07170188A (ja) * 1993-12-14 1995-07-04 Yamaha Corp Ｄａコンバータ回路
JP3116773B2 (ja) * 1995-05-08 2000-12-11 ヤマハ株式会社 Ｄ／ａコンバータ回路
JP3513608B2 (ja) * 1996-04-18 2004-03-31 株式会社ルネサステクノロジ ディジタル／アナログ・コンバータ
US5841382A (en) * 1997-03-19 1998-11-24 Lucent Technologies Inc. Fast testing of D/A converters
US6246351B1 (en) * 1999-10-07 2001-06-12 Burr-Brown Corporation LSB interpolation circuit and method for segmented digital-to-analog converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921692B2 (en) 2011-04-12 2014-12-30 Ticona Llc Umbilical for use in subsea applications
US9012781B2 (en) 2011-04-12 2015-04-21 Southwire Company, Llc Electrical transmission cables with composite cores
US9190184B2 (en) 2011-04-12 2015-11-17 Ticona Llc Composite core for electrical transmission cables
US9443635B2 (en) 2011-04-12 2016-09-13 Southwire Company, Llc Electrical transmission cables with composite cores

Also Published As

Publication number Publication date
KR100484239B1 (ko) 2005-04-20
JP3246498B2 (ja) 2002-01-15
JP2001156639A (ja) 2001-06-08
US6724333B1 (en) 2004-04-20
AU1549101A (en) 2001-06-12
EP1235352B1 (en) 2005-02-02
EP1235352A1 (en) 2002-08-28
KR20020059803A (ko) 2002-07-13
DE60017937D1 (de) 2005-03-10
WO2001041310A9 (fr) 2002-10-03
WO2001041310A1 (fr) 2001-06-07
CN1402908A (zh) 2003-03-12
HK1051265A1 (en) 2003-07-25
TW486875B (en) 2002-05-11
DE60017937T2 (de) 2006-01-12
EP1235352A4 (en) 2003-01-29

Similar Documents

Publication Publication Date Title
US6703956B1 (en) Technique for improved linearity of high-precision, low-current digital-to-analog converters
CN1220330C (zh) 数模转换器
EP1257060B1 (en) Digital-to-analogue converter using an array of current sources
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
US7068201B1 (en) Digital-to-analog converter
US6906652B2 (en) High dynamic linearity current-mode digital-to-analog converter architecture
US4638303A (en) Digital-analog converter
US5283580A (en) Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
CN1312616A (zh) 改进的线性度和稳定时间的数字切换式电位计
US6509857B1 (en) Digital-to-analog converting method and digital-to-analog converter
EP1813020B1 (en) Balanced dual resistor string digital to analog converter system and method
CN1284299C (zh) 利用复制gm胞元校正gm胞元之方法及装置
JPH0377430A (ja) Ｄ／ａコンバータ
SE507892C2 (sv) Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda
CN1220331C (zh) 数模转换器
EP1473835B1 (en) Per-element resampling for a digital-to-analog converter
EP0345922A2 (en) Digital-to-analog converter with diode control
EP0782790B1 (en) Analog-to-digital converter for generating a digital n-bit gray-code
CN1671054A (zh) 用于低非线性度模－数转换器的器件与方法
CN1111958C (zh) 数字－模拟转换电路及使用这种电路的模拟－数字转换电路
WO2010023492A2 (en) Analog to digital converter
EP3420639A1 (en) Digital-to-analog converter and method for digital-to-analog conversion
CN107809250A (zh) 数模转换器电路
Ghoshal et al. Design of a Modified 8-bit Semiflash Analog to Digital Converter
US5448238A (en) Method and apparatus for digital to analog conversion using GaAs HI2 L

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20151122

CF01 Termination of patent right due to non-payment of annual fee