CN1380743A - 偏移补偿电路及偏移补偿方法 - Google Patents
偏移补偿电路及偏移补偿方法 Download PDFInfo
- Publication number
- CN1380743A CN1380743A CN02120596A CN02120596A CN1380743A CN 1380743 A CN1380743 A CN 1380743A CN 02120596 A CN02120596 A CN 02120596A CN 02120596 A CN02120596 A CN 02120596A CN 1380743 A CN1380743 A CN 1380743A
- Authority
- CN
- China
- Prior art keywords
- analog
- mentioned
- signal
- digital
- resistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
一种偏移补偿电路及偏移补偿方法,可抑制电路规模的增大,降低成本。包括:模拟/数字变换器24,测定模拟信号处理电路21中的反向极性的模拟输出缓冲器22的DC电平,从模拟信号变换为数字信号;数字/模拟变换器25,输入模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;衰减器26,输入数字/模拟变换器所输出的模拟信号,使其振幅电平被衰减;模拟加法器23,输入衰减器的输出信号和模拟信号处理电路的输出信号并相加,作为反向极性的模拟输出缓冲器的输入信号。
Description
技术领域
本发明涉及补偿模拟信号处理电路中的输出信号的DC偏移的偏移补偿电路及偏移补偿方法,例如适合于在CD播放机和DVD播放机用的模拟前端信号处理用的LSI等中,输出的DC偏移对动作和性能产生影响的电路。
背景技术
一般,在运算放大器单体中的DC输入偏移由于构成输入的差动级的晶体管的特性的匹配的偏差而产生。晶体管相互间的特性的偏差由晶体管的制造过程而引起,特别是,在MOS晶体管的情况下,仅在制造过程中是难于改善的。
因此,开发出在电路上想办法来补偿DC输入偏移的方法,例如,通过ICL 7650(INTERSIL公司)、MAX 430、432(Maxim公司)、TSC 911、913、914(TSC公司)等而已经产品化。
图9表示补偿运算放大器单体中的DC输入偏移的现有的偏移补偿电路。该电路补偿由PMOS(P沟道型MOS)晶体管MP1,MP2、NMOS(N沟道型MOS)晶体管MN1,MN2,MN4所构成的运算放大器10的DC输入偏移。在向上述运算放大器10输入正向输入信号VPin、反向输入信号VMin以及偏置电压VBIAS,输出输出信号VOUT。在这样的电路构成的运算放大器10中,PMOS晶体管MP1和MP2的特性与NMOS晶体管MN1和MN2的特性的偏差成为产生DC输入偏移的原因。
偏移补偿电路由PMOS晶体管MP3、NMOS晶体管MN3、开关SW1,SW2、放大器11、基准电压生成电路12及电容元件(电容器)C1,C2等所构成。
上述图9所示的电路方式被称为斩波稳定器型放大器。斩波稳定器型放大器为这样的构成:在由晶体管MP1,MP2和晶体管MN1,MN2所构成的通常的差动级上附加由用于检测DC输入偏移的晶体管MP3和MN3所构成的偏移检测级13。
该偏移补偿动作通过按照斩波时钟把两个开关SW1,SW2交替连接到swA侧和swB侧来实现。即,当开关SW1,SW2被连接在swA侧时,向晶体管MN1和MN3输入相同的反向输入信号VMin。而且,通过放大器11来控制晶体管MP1的后栅极,以使晶体管MP3和MN3的输出电平成为与从基准电压生成电路12所输出的基准电压Vr相同的电平。当控制结束时,晶体管MP1和MN1的输出电平成为与晶体管MP3和MN3的输出电平相同的基准电压Vr。
另一方面,当开关SW1,SW2被连接在swB侧时,向晶体管MN2和MN3输入相同的正向输入信号VPin。而且,通过放大器11来控制晶体管MP2的后栅极,以使晶体管MP3和MN3的输出电平成为与基准电压Vr相同的电平。当控制结束时,晶体管MP2和MN2的输出电平成为与晶体管MP3和MN3的输出电平相同的基准电压Vr。
通过交替重复这两个动作,晶体管MP1和MN1的输出电平和晶体管MP2和MN2的输出电平被控制为相同的基准电压Vr上。由此,由各自的DC输入偏移所产生的误差电压作为控制晶体管MP1和MP2的后栅极端子的控制电压的差被吸收,各自的DC输入偏移被补偿。
而且,由于在晶体管MP1和MP2的后栅极端子未被控制的情况下,各自的后栅极端子成为高阻抗状态,因此,为了保持控制电压,而设置电容器C1,C2。
但是,在上述斩波稳定器型放大器中,需要用于检测DC输入偏移的检测级(晶体管MP3,MN3)13、后栅极控制用的放大器11、基准电压生成电路12、用于保持控制电压的电容器C1,C2以及生成斩波时钟的时钟生成电路等作为附加电路。而且,由于斩波时钟产生开关噪声,而不能在较高的频率下使用,必然需要增大用于保持控制电压的电容器C1和C2的电容值。其结果,引起LSI中的芯片尺寸增大的问题。
因此,作为放大器的应用电路,用于具有CD播放机和DVD播放机用的模拟前端信号处理用的LSI等,例如图10所示的模拟信号处理电路。该电路由运算放大器14~17、电阻元件R1~R9、可变电阻元件RV以及电容元件C3~C7等所构成。
在这样的应用电路中,当希望使用上述斩波稳定器型放大器时,需要生成斩波时钟的时钟生成电路可以共同使用的,与在应用电路中所使用的放大器的个数相对应的偏移补偿电路。在这样的应用领域中,作为LSI全体,使用几十个放大器并不少见,因此,使用斩波稳定器型放大器时的电路规模的增大不可避免,特别是,在使用MOS晶体管来实现上述模拟前端信号处理用的LSI等时,会产生很大的问题。
而且,由于必须考虑上述芯片尺寸的增大和由斩波时钟所产生的开关噪声,则选择斩波时钟的频率等的设计上的复杂性不可避免。而且,与该开关噪声相关,虽然减小影响是可能的,但没有影响是不可能的。
而且,在输入信号的频率与斩波时钟的频率接近的情况下,存在输入信号被斩波时钟的频率所调制的相互调制的问题。这意味着在产品应用上限制了输入信号的使用频率的范围,而存在缩小了使用范围的问题。
发明内容
鉴于上述问题,本发明的目的是提供偏移补偿电路及偏移补偿方法,能够抑制电路规模的增大,谋求低成本化。
而且,本发明的另一个目的是提供偏移补偿电路及偏移补偿方法,能够回避与斩波时钟相关的噪声的问题和相互调制的问题。
而且,本发明的另一个目的是提供偏移补偿电路及偏移补偿方法,能够回避输入信号被斩波时钟的频率所调制的相互调制的问题,在产品应用上,不需要限制输入信号的使用频率的范围,能够扩大应用范围。
本发明的偏移补偿电路,其特征在于,包括:模拟/数字变换器,测定模拟信号处理电路中的反向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;数字/模拟变换器,输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;衰减器,输入从上述数字/模拟变换器所输出的模拟信号,使其振幅电平被衰减;模拟加法器,输入上述衰减器的输出信号和上述模拟信号处理电路的输出信号,把这些信号相加,作为上述反向极性的模拟输出缓冲器的输入信号来提供。
而且,本发明的偏移补偿电路,其特征在于,包括:模拟/数字变换器,测定模拟信号处理电路中的正向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;数字/模拟变换器,输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;衰减器,输入从上述数字/模拟变换器所输出的模拟信号,使其振幅电平被衰减;模拟减法器,输入上述衰减器的输出信号和上述模拟信号处理电路的输出信号,从上述模拟信号处理电路的输出信号减去上述衰减器的输出信号,作为上述正向极性的模拟输出缓冲器的输入信号来提供。
而且,本发明的偏移补偿电路,其特征在于,包括:模拟/数字变换器,测定模拟信号处理电路中的正向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;数字/模拟变换器,输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;模拟减法器,输入上述数字/模拟变换器的输出信号和上述模拟信号处理电路的输出信号,把这些信号相减,作为上述正向极性的模拟输出缓冲器的输入信号来提供。
而且,本发明的偏移补偿电路,其特征在于,包括:模拟/数字变换器,测定模拟信号处理电路中的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;第一和第二寄存器电路,输入从上述模拟/数字变换器所输出的数字信号,保持该数字信号,在上述第一寄存器电路中所保持的数字信号被输入上述模拟信号处理电路,来进行模拟的偏移补偿,在上述第二寄存器电路中所保持的数字信号被输入数字信号处理电路,来进行数字的偏移补偿。
本发明的偏移补偿方法,其特征在于,包括:检测模拟信号处理电路中的反向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;把检测出的DC输出偏移电平变换为模拟信号电平的步骤;把上述所变换的模拟信号电平衰减模拟输出缓冲器的增益量;把上述所衰减的模拟信号和模拟信号处理电路的输出信号相加并提供给上述模拟输出缓冲器的步骤,从上述模拟输出缓冲器得到输出信号。
而且,本发明的偏移补偿方法,其特征在于,包括:检测模拟信号处理电路中的正向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;把检测出的DC输出偏移电平变换为模拟信号电平的步骤;把上述所变换的模拟信号电平衰减输出缓冲器的增益量;从模拟信号处理电路的输出信号减去上述所衰减的模拟信号并提供给上述模拟输出缓冲器的步骤,从上述模拟输出缓冲器得到输出信号。
而且,本发明的偏移补偿方法,其特征在于,包括:检测模拟信号处理电路中的正向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;把检测出的DC输出偏移电平变换为模拟信号电平的步骤;从模拟信号处理电路的输出信号减去上述所模拟信号电平并提供给上述模拟输出缓冲器的步骤,从上述模拟输出缓冲器得到输出信号。
而且,本发明的偏移补偿方法,其特征在于,包括:检测模拟信号处理电路中的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;把检测出的数字信号保持在第一寄存器电路中的步骤;把在上述第一寄存器电路中所保持的数字信号反馈给上述模拟信号处理电路来进行模拟的偏移补偿的步骤;检测上述模拟信号处理电路中的模拟输出缓冲器的DC输出偏移并再次变换为数字信号的步骤;把检测出的数字信号保持在第二寄存器电路中的步骤;把在上述第二寄存器电路中所保持的数字信号输入数字信号处理电路来进行数字的偏移补偿的步骤。
在上述这样的构成和方法中,使用模拟/数字变换器和数字/模拟变换器,用模拟/数字变换器检测DC输出偏移,用数字/模拟变换器把检测出的DC输出偏移电平变换为模拟信号,反馈给模拟信号处理电路内,去除DC偏移电平部分,由比,来补偿DC输出偏移。
由此,能够抑制电路规模的增大,谋求低成本化。
而且,由于不使用斩波时钟,能够回避与斩波时钟相关的噪声问题和相互调制等问题。
而且,输入信号不被斩波时钟的频率所调制,而不会发生相互调制的问题,因此,在产品应用上,不需要限制输入信号的使用频率的范围,能够扩大应用范围。
附图说明
图1是表示本发明的第一实施例所涉及的偏移补偿电路的简要构成的方框图;
图2是表示图1所示的偏移补偿电路中的模拟信号处理电路、模拟加法器、输出缓冲器和模拟衰减器的具体电路构成例子的电路图;
图3是表示上述图2所示的偏移补偿电路的变形例的电路图;
图4是表示本发明的第二实施例所涉及的偏移补偿电路的具体的电路构成的图;
图5是表示在上述图4所示的偏移补偿电路中所使用的R-2R型的D/A变换器的具体构成例子的电路图;
图6是表示本发明的第三实施例所涉及的偏移补偿电路的具体的电路构成的图;
图7是表示本发明的第四实施例所涉及的偏移补偿电路的具体的电路构成的图;
图8是用于对本发明的第五实施例所涉及的偏移补偿电路进行说明的方框图;
图9是用于对现有的偏移补偿电路进行说明的,表示斩波稳定器型放大器的电路图;
图10是表示在CD播放机和DVD播放机用的模拟前端信号处理用的LSI等所使用的现有的偏移补偿电路的方框图。
具体实施方式
图1是表示本发明的第一实施例所涉及的偏移补偿电路的简要构成的方框图。该偏移补偿电路设在模拟信号处理电路21中的输出部(反向极性的模拟输出缓冲器22)中,由模拟加法器23、模拟/数字(A/D)变换器24、数字/模拟(D/A)变换器25以及模拟衰减器(ATT)26等所构成。
向模拟信号处理电路21输入模拟信号,进行预定的信号处理。该电路21的输出信号被提供给模拟加法器23的一个输入端。上述模拟加法器23的输出信号被提供给模拟输出缓冲器22。从该输出缓冲器22所输出的模拟信号被提供给外部或者下一级的电路,同时,被提供给测定输出缓冲器22的DC电平的模拟/数字变换器24,而变换成数字数据(数字信号)。该模拟/数字变换器24的输出信号被提供给数字/模拟变换器25,变换为模拟数据(模拟信号),然后,被模拟衰减器26进行衰减,被提供给模拟加法器23的另一个输入端。模拟加法器23把上述模拟信号处理电路21的输出信号与模拟衰减器26的输出信号相加,提供给输出缓冲器22。
即,在图1所示的电路中,为了检测模拟信号处理电路21中的输出缓冲器22的DC输出偏移,使用模拟/数字变换器24,把检测出的DC输出偏移电平变换为数字值。所变换的数字值为了反馈给模拟信号处理电路21而使用数字/模拟变换器25,变换成模拟信号电平。在上述输出缓冲器22的增益是K倍的情况下,使用模拟衰减器26,把该所变换的模拟信号电平衰减输出缓冲器22的增益(1/K)。而且,在输出缓冲器22的极性反转的情况下,使用模拟加法器23,把该所衰减的模拟信号与模拟信号处理电路21的输出信号相加。由于模拟信号处理电路21的DC输出偏移电平在反向的输出缓冲器22中乘以增益(-K)倍,而在模拟衰减器26中成为倍衰减(1/K)倍的信号,因此,该所衰减的模拟信号成为与原来的模拟信号处理电路21的DC输出偏移电平相同的模拟反向信号电平。
这样,把两者相加的模拟加法器23的输出信号成为原来的模拟信号处理电路21的DC输出偏移不存在的输出信号电平,输出该信号的反向的输出缓冲器22的输出也成为DC输出偏移不存在的输出信号电平。
另一方面,在上述模拟输出缓冲器22的极性是正向的情况下,使用模拟减法器,从模拟信号处理电路21的输出信号减去所衰减的模拟信号。由于模拟信号处理电路21的DC输出偏移电平在正向的输出缓冲器中被乘以增益(K)倍,而成为在衰减器26中被衰减(1/K)倍的信号,因此,该衰减的模拟信号成为与原来的模拟信号处理电路21的DC输出偏移电平相同的模拟信号电平。
这样,把两者相减的模拟减法器的输出信号成为原来的模拟信号处理电路21的DC输出偏移不存在的输出信号电平,输出该信号的正向的输出缓冲器的输出也成为DC输出偏移不存在的输出信号电平。通过以上这样的动作,能够补偿DC输出偏移。
而且,如果上述衰减器26的衰减比,在反向极性或者正向极性的模拟输出缓冲器22的增益为K1并且上述模拟/数字变换器24的增益为K2时,实质上与把两者相乘的数值的倒数(1/(K1×K2))相等,就能在考虑上述模拟/数字变换器24的增益的同时,补偿DC输出偏移。
而且,与图1所示的电路中所使用的模拟/数字变换器24和数字/模拟变换器25的分辨率相关,在具有根据应用电路中根据DC输出偏移的允许值的电平来进行选择的必要性,但是,如果为几mV程度,则8比特(bit)程度的分辨率是可以的。
而且,补偿DC输出偏移的信号在斩波稳定器型放大器中是模拟值,因此,用于保持模拟值的电容元件是必要的,而且,为了进行动态的动作,为了把模拟值保持为一定而有必要重复进行检测和补偿的动作。但是,在本实施例中,补偿DC输出偏移的信号是数字值,因此,进行保持是容易的。这样,在本发明中,在电源接通时的初始设定的阶段中,可以一次补偿DC输出偏移,在电路设计和电路动作上,完全不需要与偏移补偿相关的限制。
而且,模拟/数字变换器24当检测DC输出偏移电平时仅动作一次,因此,通过时分动作能够兼用。而且,模拟/数字变换器24等可以具有模拟信号处理电路21的输出部分,因此,对于电路规模来说,当使用的运算放大器数量较少时,对斩波稳定器型放大器的方案是有利的,但是,随着使用的运算放大器的数量增加,本发明的偏移补偿方式是有利的。特别是,在CD播放机和DVD播放机用的模拟前端信号处理用的LSI等中所使用的模拟信号处理电路中,由于使用的运算放大器的数量较多,通过使用本发明的补偿方式,具有削减电路规模的效果,能够提供低成本化。
而且,由于不需要使用在斩波稳定器型放大器中所使用的斩波时钟,能够回避与斩波时钟相关的噪声问题和相互调制等问题。
而且,在斩波稳定器型放大器中,仅能补偿由放大器所引起的偏移,但是,在本发明的补偿方式中,即使与对模拟输出的DC偏移产生影响的放大器之外的因素相关,同样可以被补偿,因此,能够提供***全体的偏移特性的改善。例如,即使与由外带部件(在CD播放机和DVD播放机中,拾取头用的激光二极管等)所引起的输出偏移等相关,也能进行偏移补偿。
而且,通过把模拟的偏移补偿动作和数字的偏移补偿动作相组合的电路构成,能够实现高精度的偏移补偿,同时,即使对于模拟输入信号的大的偏移电压也能解决。这就意味着能够使用廉价的外带部件,能够谋求***全体的成本降低。
而且,通过对被输入偏移补偿用的数字/模拟变换器的数字数据进行信号处理来提供,能够实现软的DC偏移的调整,而能够用于难于用硬的模拟控制所进行的特殊的控制等。
图2是表示上述图1所示的偏移补偿电路中的模拟信号处理电路21、模拟加法器23、输出缓冲器22及模拟衰减器26的具体的电路构成例的电路图。
上述模拟信号处理电路21基本上与图10所示的电路相同,由运算放大器14~16、电阻元件R1~R7、可变电阻元件RV及电容元件(电容器)C3~C6等所构成。向上述电阻元件R1,R2的一端提供模拟信号TP1,TN1。在这些电阻元件R1,R2的另一端上分别连接运算放大器14、15的反向输入端子(-)。在上述运算放大器14的输出端子与反向输入端子(-)之间并联连接电阻元件R3和电容元件C3,正向输入端子(+)连接在基准电压源VREF(通常,电源电压VDD/2电平)上。在上述运算放大器15的输出端子与反向输入端子(-)之间并联连接可变电阻元件RV和电容元件C4,正向输入端子(+)连接在基准电压源VREF上。在上述运算放大器14,15的输出端子上分别连接电阻元件R4,R5的一端,这些电阻元件R4,R5的另一端分别连接在运算放大器16的正向输入端子(+)和反向输入端子(-)上。在上述运算放大器16的正向输入端子(+)和基准电压源VREF之间并联连接电容元件R6和电容元件C5。而且,在上述运算放大器16的输出端子与反向输入端子(-)之间并联连接电阻元件R7和电容元件C6。而且,上述运算放大器16的输出信号被提供给模拟加法器和输出缓冲器27。
上述模拟加法器和输出缓冲器27与图1所示的电路中的模拟加法器23和输出缓冲器22相对应,包含运算放大器18、电阻元件R11~R13及电容元件C8等。上述运算放大器18的正向输入端子(+)连接在基准电压源VREF上,在反向输入端子(-)上连接电阻元件R11,R13的一端。上述电阻元件R13的另一端连接在上述运算放大器16的输出端子上。而且,在上述运算放大器18的输出端子与反向输入端子(-)之间并联连接电阻元件R12和电容元件C8。而且,上述运算放大器18的输出信号作为模拟输出被提供给外部或者其他电路,同时,提供给A/D变换器24。
而且,上述模拟衰减器26由电阻元件RA1,RA2所构成。上述电阻元件RA1的一端连接在D/A变换器25的输出端子上,在该电阻元件RA1的另一端与基准电压源VREF之间连接电阻元件RA2。而且,上述电阻元件RA1,RA2的连接点连接在上述电阻元件R11的另一端上。
在图2所示的电路中,模拟加法器和输出缓冲器27成为极性相反的缓冲器。其增益由电阻元件R11与R12的电阻值之比来决定,为:Ko=-R12/R11。而且,成为用电阻元件R13和电阻元件R11分别连接模拟信号处理电路21的输出和衰减器26的输出的构成,可以则模拟加法器工作。
由连接在D/A变换器25的输出端子上的电阻元件RA1和RA2所构成的衰减器26的衰减比实质上等于反向极性的模拟输出缓冲器中的增益K的倒数(1/K),成为(1/K)=RA2//R1/(RA1+RA2//R1)。这样,就需要根据输出缓冲器的增益Ko来选择电阻元件RA1和RA2的电阻值。
而且,模拟信号处理电路21的输出信号所输入侧的输出缓冲器的增益Km为Km=-R12/R13。偏移补偿侧的增益Ko和模拟信号处理电路21的输出侧的增益Km不需要是相同的。
根据上述这样的构成,在使用的运算放大器数量较少的情况下,对斩波稳定器型放大器的方案是有利的,但是,由于数字/模拟变换器等可以与模拟信号处理电路的输出相对应,随着使用的运算放大器的数量增加,电路规模的增大较少,本发明的偏移补偿方式是有利的。特别是,在CD播放机和DVD播放机用的模拟前端信号处理用的LSI等中所使用的模拟信号处理电路中,由于使用的运算放大器的数量较多,通过使用本发明的补偿方式,具有削减电路规模的效果,能够提供低成本化。
而且,由于不需要使用在斩波稳定器型放大器中所使用的斩波时钟,能够回避与斩波时钟相关的噪声问题和相互调制等问题。
而且,在斩波稳定器型放大器中,仅能补偿由放大器所引起的偏移,但是,在本发明的补偿方式中,即使与对模拟输出的DC偏移产生影响的放大器之外的因素相关,同样可以被补偿,因此,能够提供***全体的偏移特性的改善。例如,即使与由外带部件(在CD播放机和DVD播放机中,拾取头用的激光二极管等)所引起的输出偏移等相关,也能进行偏移补偿。
图3是表示上述图2所示的偏移补偿电路的变形例的电路图。该电路通过使A/D变换器24时分动作而与其他电路共用。即,把模拟加法器和输出缓冲器27的输出信号通过开关29提供给例如在CD播放机和DVD播放机用的电路28等中所使用的A/D变换器24’,变换为数字数据。而且,在寄存器30中闩锁该数字数据,提供给D/A变换器25。上述开关29切换选择模拟加法器和输出缓冲器27的输出信号或者选择来自内部电路的信号INT来进行A/D变换器24’的本来动作。而且,上述寄存器30保持用于进行偏移补偿的数字数据(DC输出偏移电平)。
在上述这样的构成中,在电源接通之后,通过开关29来选择模拟加法器和输出缓冲器27的输出信号,把与通过A/D变换器24’得到的DC输出偏移电平相对应的数字数据提供给寄存器30。接着,把在该寄存器30中所保持的数字数据提供给D/A变换器25,变换为模拟信号,用衰减器26进行衰减,然后,与模拟信号处理电路21的输出信号相加,进行偏移补偿。
然后,切换开关29,选择来自内部电路的信号INT,进行A/D变换器24’本来的动作。
根据上述这样的构成,模拟/数字变换器24’可以在检测电源接通之后的DC输出偏移电平时动作一次,因此,即使通过时分动作而与其他电路共用,也几乎不会产生实质性的影响。
图4是表示本发明的第二实施例所涉及的偏移补偿电路的具体电路构成的图。在该第二实施例中,在D/A变换器25中使用R-2R型的D/A变换器25’。由于其他电路与图2所示的电路相同,因此对相同部分使用相同标号,而省略其详细说明。
在R-2R型的D/A变换器25’中,由于在输出电阻部分可以兼用图2中的电阻元件RA1,则衰减器26可以省略电阻元件RA1而仅由电阻元件RA2来构成。
图5表示具有8比特的分辨率的R-2R型的D/A变换器25’的构成例。该电路由各自的电阻值相等的电阻元件RA10a~RA17a,RA10b~RA17b,RA10c~RA17c,RA1d和反向器INV0a,INV0b~INV7a,INV7b所构成。数字数据D0~D7分别通过反向器INV0a,INV0b~INV7a,INV7b提供给电阻元件RA10a~RA17a的一端。在这些电阻元件RA10a~RA17a的另一端上连接电阻元件RA10b~RA17b的一端。上述电阻元件RA10b~RA17b的另一端连接在串联连接的电阻元件RA10c~RA17c的一端上。在上述电阻元件RA10c的另一端与接地点VSS之间连接电阻元件RA1d。而且,从上述电阻元件RA17b与RA17c的连接点得到D/A变换输出。
在上述这样的构成中,当把单位电阻R作为RA1时,该数字/模拟变换器的输出电阻成为RA1。这样,在输出电阻部分可以兼用电阻元件RA1,能够省略衰减器26的电阻元件RA1。
图6是表示本发明的第三实施例所涉及的偏移补偿电路的具体电路构成的图。在该第三实施例中,使在上述第一和第二实施例中由模拟加法器等反向缓冲器所构成的电路部成为由模拟减法器等正向缓冲器构成的电路。即,输出缓冲器22通过运算放大器19、电阻元件R21,R22和电容元件C9所构成。在上述运算放大器19的正向输入端子(+)上连接基准电压源VREF,在反向输入端子(-)上连接电阻元件R21的一端。而且,在上述运算放大器19的输出端子与反向输入端子(-)之间并联连接电阻元件R22和电容元件C9。而且,该运算放大器19的输出信号作为模拟信号被输出,同时,提供给A/D变换器24。
而且,模拟减法器31由运算放大器20和电阻元件R24~R27所构成。在运算放大器20的正向输入端子(+)与衰减器26的输出端子之间连接电阻元件R24。而且,在该运算放大器20的正向输入端子(+)与基准电压源VREF之间连接电阻元件R25。在上述运算放大器20的反向输入端子(-)与模拟信号处理电路21的输出端子之间连接电阻元件R26。而且,在上述运算放大器20的输出端子与反向输入端子(-)之间连接电阻元件R27。
作为这样的构成,与使用模拟加法器时相同,在偏移补偿动作上,具有同等的特性。
图7是表示本发明的第四实施例所涉及的偏移补偿电路的具体电路构成的图。该第四实施例是仅用模拟减法器31来构成上述第三实施例中由衰减器26和模拟减法器31所构成的电路部。衰减器26的功能由构成模拟减法器31的电阻元件R25,R24的电阻比R25/R24来实现。
而且,在输出缓冲器22中的运算放大器19的反向输入端子(-)与正向输入端子(+)之间连接电阻元件R23。
作为这样的构成,在偏移补偿动作上,具有与上述各实施例同等的特性。
图8是用于对本发明的第五实施例所涉及的偏移补偿电路进行说明的方框图。在该第五实施例中,把第一至第四实施例所示的模拟的偏移补偿动作与数字的偏移补偿动作相组合。该偏移补偿电路由模拟信号处理电路32、A/D变换器33、模拟补偿寄存器34、数字补偿寄存器35及数字信号处理电路36等构成。
即,在本实施例中,首先,最初由A/D变换器33把模拟信号处理电路32的输出信号变换为数字数据。所变换的数字数据被保存在模拟补偿寄存器34中。所保存的数字数据被反馈给模拟信号处理电路32中的数字/模拟变换器,进行第一至第四实施例所示那样的模拟的偏移补偿动作。接着,由A/D变换器33再次把被进行了模拟的偏移补偿的模拟信号处理电路32的输出信号变换成数字数据,把所变换的数字数据目前保存在数字补偿寄存器35中。数字补偿寄存器35中存储的数字数据与从A/D变换器33所输出的数字数据一起被输入数字信号处理电路36。接着,从A/D变换器33所输出的数字数据在进行数字信号处理之前,减去在数字补偿寄存器35中所保存的数字数据,由此,进行数字的偏移补偿。
在通常的数字信号处理电路的动作中,在进行模拟的偏移补偿的基础上,进行用于数字的偏移补偿的数字数据的信号处理。但是,仅通过模拟的偏移补偿,由于模拟/数字变换器的精度的界限和模拟信号处理电路内的增益即偏差等,偏移的残留部分剩余,在需要高精度的偏移补偿的情况下,是不充分的。而且,仅通过数字的偏移补偿,在被输入模拟信号处理电路的最初的模拟输入信号的偏移电压较大的情况下,由于模拟信号处理电路的输出信号的电平超过了模拟/数字变换器的输入变换范围,则输入动态范围变窄。
这样,如本实施例那样,通过把模拟的偏移补偿动作和数字的偏移补偿动作进行组合的电路构成,能够实现高精度的偏移补偿,同时,即使对于模拟输入信号的大的偏移电压,也能处理。
以上使用实施例对本发明进行说明,但是,本发明并不仅限于上述各实施例,在实施阶段能够在不脱离其精神的范围内进行各种变形。而且,在上述各实施例中包含各个阶段的发明,通过所揭示的多个构成要件的适当组合,能够抽出各种发明。例如,即使从各实施例所示的全部构成要件中削除几个构成要件,也能至少解决发明目的栏中所述的至少一个目的,得到发明效果栏中所述的效果的至少一个,在此情况下,能够抽出消除了该构成要件的构成作为发明。
发明的效果
如上述那样,根据本发明,提供一种偏移补偿电路及偏移补偿方法,能够抑制电路规模的增大,谋求低成本化。
而且,提供一种偏移补偿电路及偏移补偿方法,能够回避与斩波时钟相关的噪声的问题和相互调制的问题。
而且,提供一种偏移补偿电路及偏移补偿方法,能够回避输入信号被斩波时钟的频率所调制的相互调制的问题,在产品应用上,不需要限制输入信号的使用频率的范围,能够扩大应用范围。
Claims (20)
1.一种偏移补偿电路,其特征在于,包括:
模拟/数字变换器,用于测定模拟信号处理电路中的反向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;
数字/模拟变换器,用于输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;
衰减器,用于输入从上述数字/模拟变换器所输出的模拟信号,使其振幅电平被衰减;
模拟加法器,用于输入上述衰减器的输出信号和上述模拟信号处理电路的输出信号,把这些信号相加,作为上述反向极性的模拟输出缓冲器的输入信号来提供。
2.根据权利要求1所述的偏移补偿电路,其特征在于,上述衰减器的衰减比实质上与上述反向极性的模拟输出缓冲器中的增益K的倒数(1/K)相等。
3.根据权利要求1所述的偏移补偿电路,其特征在于,上述衰减器的衰减比实质上与把上述反向极性的模拟输出缓冲器中的增益K1与上述模拟/数字变换器的增益K2两者相乘的数值的倒数(1/(K1×K2))相等。
4.根据权利要求1所述的偏移补偿电路,其特征在于,上述衰减器包括:一端连接在上述数字/模拟变换器的输出端子上的第一电阻元件;和连接在该第一电阻元件的另一端与基准电压源之间的第二电阻元件,上述第一电阻元件与第二电阻元件的连接点连接在上述模拟加法器的一个输入端子上。
5.根据权利要求1所述的偏移补偿电路,其特征在于,上述数字/模拟变换器是R-2R型的,上述衰减器包括连接在上述R-2R型的数字/模拟变换器的输出端子与基准电压源之间的第三电阻元件,上述R-2R型的数字/模拟变换器的输出端子连接在上述模拟加法器的一个输入端子上。
6.根据权利要求1至5任一项所述的偏移补偿电路,其特征在于,上述模拟加法器和上述反向极性的模拟输出缓冲器包括:正向输入端子连接在基准电压源上的运算放大器;连接在该运算放大器的反向输入端子与上述模拟信号处理电路的输出端子之间的第四电阻元件;连接在上述运算放大器的反向输入端子与上述衰减器的输出端子之间的第五电阻元件;连接在上述运算放大器的反向输入端子与该运算放大器的输出端子之间的第六电阻元件。
7.一种偏移补偿电路,其特征在于,包括:
模拟/数字变换器,用于测定模拟信号处理电路中的正向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;
数字/模拟变换器,用于输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;
衰减器,用于输入从上述数字/模拟变换器所输出的模拟信号,使其振幅电平被衰减;
模拟减法器,用于输入上述衰减器的输出信号和上述模拟信号处理电路的输出信号,从上述模拟信号处理电路的输出信号减去上述衰减器的输出信号,作为上述正向极性的模拟输出缓冲器的输入信号来提供。
8.根据权利要求7所述的偏移补偿电路,其特征在于,上述衰减器的衰减比实质上与上述反向极性的模拟输出缓冲器中的增益K的倒数(1/K)相等。
9.根据权利要求8所述的偏移补偿电路,其特征在于,上述衰减器的衰减比实质上与把上述反向极性的模拟输出缓冲器中的增益K1与上述模拟/数字变换器的增益K2两者相乘的数值的倒数(1/(K1×K2))相等。
10.根据权利要求7所述的偏移补偿电路,其特征在于,上述衰减器包括:一端连接在上述数字/模拟变换器的输出端子上的第一电阻元件;和连接在该第一电阻元件的另一端与基准电压源之间的第二电阻元件,上述第一电阻元件与第二电阻元件的连接点连接在上述模拟减法器的一个输入端子上。
11.根据权利要求7所述的偏移补偿电路,其特征在于,上述数字/模拟变换器是R-2R型的,上述衰减器包括连接在上述R-2R型的数字/模拟变换器的输出端子与基准电压源之间的第三电阻元件,上述R-2R型的数字/模拟变换器的输出端子连接在上述模拟减法器的一个输入端子上。
12.根据权利要求7至11任一项所述的偏移补偿电路,其特征在于,
上述模拟减法器包括:第一运算放大器;连接在该第一运算放大器的正向输入端子与基准电压源之间的第四电阻元件;连接在上述第一运算放大器的正向输入端子与上述衰减器的输出端子之间的第五电阻元件;连接在上述第一运算放大器的反向输入端子与上述模拟信号处理电路的输出端子之间的第六电阻元件;连接在上述第一运算放大器的反向输入端子与上述第一运算放大器的输出端子之间的第七电阻元件,
上述正向极性的模拟输出缓冲器包括:正向输入端子连接在基准电压源上的第二运算放大器;连接在该第二运算放大器的反向输入端子与模拟减法器的输出端子之间的第八电阻元件;连接在上述第二运算放大器的反向输入端子与上述第二运算放大器的输出端子之间的第九电阻元件。
13.一种偏移补偿电路,其特征在于,包括:
模拟/数字变换器,测定模拟信号处理电路中的正向极性的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;
数字/模拟变换器,输入从上述模拟/数字变换器所输出的数字信号,把该数字信号变换为模拟信号;
模拟减法器,输入上述数字/模拟变换器的输出信号和上述模拟信号处理电路的输出信号,从上述模拟信号处理电路的输出信号减去上述数字/模拟变换器的输出信号,作为上述正向极性的模拟输出缓冲器的输入信号来提供。
14.根据权利要求13所述的偏移补偿电路,其特征在于,
上述模拟减法器包括:第一运算放大器;连接在该第一运算放大器的正向输入端子与基准电压源之间的第一电阻元件;连接在上述第一运算放大器的正向输入端子与上述数字/模拟变换器的输出端子之间的第二电阻元件;连接在上述第一运算放大器的反向输入端子与上述模拟信号处理电路的输出端子之间的第三电阻元件;连接在上述第一运算放大器的反向输入端子与该第一运算放大器的输出端子之间的第四电阻元件,
上述正向极性的模拟输出缓冲器包括:正向输入端子连接在基准电压源上的第二运算放大器;连接在该第二运算放大器的反向输入端子与模拟减法器的输出端子之间的第五电阻元件;连接在上述第二运算放大器的反向输入端子与该第二运算放大器的输出端子之间的第六电阻元件;连接在上述第二运算放大器的反向输入端子与基准电压源之间的第七电阻元件,
以上述第一电阻元件和上述第二电阻元件中的电阻值之比来设定衰减比。
15.一种偏移补偿电路,其特征在于,包括:
模拟/数字变换器,测定模拟信号处理电路中的模拟输出缓冲器的DC电平,从模拟信号变换为数字信号;
第一和第二寄存器电路,输入从上述模拟/数字变换器所输出的数字信号,保持该数字信号,
在上述第一寄存器电路中所保持的数字信号被输入上述模拟信号处理电路,用于模拟的偏移补偿,
在上述第二寄存器电路中所保持的数字信号被输入数字信号处理电路,用于数字的偏移补偿。
16.根据权利要求16所述的偏移补偿电路,其特征在于,用在上述第一寄存器电路中所保持的数字信号来进行模拟的偏移补偿,在进行模拟的偏移补偿之后,再次用模拟/数字变换器来测定模拟信号处理电路的模拟输出缓冲器的DC电平,把该输出的模拟信号输入上述第二寄存器电路来进行保持。
17.一种偏移补偿方法,其特征在于,包括:
检测模拟信号处理电路中的反向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;
把检测出的DC输出偏移电平变换为模拟信号电平的步骤;
把上述所变换的模拟信号电平衰减模拟输出缓冲器的增益量的步骤;
把上述所衰减的模拟信号和模拟信号处理电路的输出信号相加并提供给上述模拟输出缓冲器的步骤,
从上述模拟输出缓冲器得到输出信号。
18.一种偏移补偿方法,其特征在于,包括:
检测模拟信号处理电路中的正向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;
把检测出的DC输出偏移电平变换为模拟信号电平的步骤;
把上述所变换的模拟信号电平衰减输出缓冲器的增益量的步骤;
从模拟信号处理电路的输出信号减去上述所衰减的模拟信号并提供给上述模拟输出缓冲器的步骤,
从上述模拟输出缓冲器得到输出信号。
19.一种偏移补偿方法,其特征在于,包括:
检测模拟信号处理电路中的正向极性的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;
把检测出的DC输出偏移电平变换为模拟信号电平的步骤;
从模拟信号处理电路的输出信号减去上述所模拟信号电平并提供给上述模拟输出缓冲器的步骤,
从上述模拟输出缓冲器得到输出信号。
20.一种偏移补偿方法,其特征在于,包括:
检测模拟信号处理电路中的模拟输出缓冲器的DC输出偏移并变换为数字信号的步骤;
把检测出的数字信号保持在第一寄存器电路中的步骤;
把在上述第一寄存器电路中所保持的数字信号反馈给上述模拟信号处理电路来进行模拟的偏移补偿的步骤;
检测上述模拟信号处理电路中的模拟输出缓冲器的DC输出偏移并再次变换为数字信号的步骤;
把检测出的数字信号保持在第二寄存器电路中的步骤;
把在上述第二寄存器电路中所保持的数字信号输入数字信号处理电路来进行数字的偏移补偿的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP076973/2001 | 2001-03-16 | ||
JP2001076973A JP3987294B2 (ja) | 2001-03-16 | 2001-03-16 | オフセット補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1380743A true CN1380743A (zh) | 2002-11-20 |
CN100385792C CN100385792C (zh) | 2008-04-30 |
Family
ID=18933806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021205965A Expired - Fee Related CN100385792C (zh) | 2001-03-16 | 2002-03-14 | 偏移补偿电路及偏移补偿方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6538490B2 (zh) |
JP (1) | JP3987294B2 (zh) |
KR (1) | KR100453310B1 (zh) |
CN (1) | CN100385792C (zh) |
TW (1) | TWI300286B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102377391A (zh) * | 2010-08-12 | 2012-03-14 | 上海古鳌电子科技股份有限公司 | 中磁传感器电路及其信号处理方法 |
CN103825613A (zh) * | 2012-11-19 | 2014-05-28 | 西部数据技术公司 | 输入电压偏置谐振振荡器的dc电平的模数转换器 |
CN104330096A (zh) * | 2014-10-30 | 2015-02-04 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN106463975A (zh) * | 2014-06-30 | 2017-02-22 | 惠普发展公司,有限责任合伙企业 | 抵消运算放大器的电压偏移 |
CN107994902A (zh) * | 2017-12-22 | 2018-05-04 | 北京工业大学 | 一种基于机器学习的双通道模数转换器子转换器间时间误差校正方法 |
CN108241079A (zh) * | 2016-12-23 | 2018-07-03 | 艾德克斯电子(南京)有限公司 | 电子负载***及并机方法 |
CN108306643A (zh) * | 2017-01-11 | 2018-07-20 | 亚德诺半导体集团 | 数模转换中故障表征 |
CN109039333A (zh) * | 2017-06-08 | 2018-12-18 | 三菱电机株式会社 | 增益控制放大装置 |
CN110174910A (zh) * | 2018-02-19 | 2019-08-27 | 迈来芯电子科技有限公司 | 用于跟踪回路的偏移补偿电路 |
CN111641415A (zh) * | 2019-03-01 | 2020-09-08 | 力晶积成电子制造股份有限公司 | 数模转换器、不良位数检测器及非易失性半导体存储装置 |
CN113228517A (zh) * | 2018-12-27 | 2021-08-06 | ams传感器德国有限公司 | 信号处理电路中的增益校正 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10233243B4 (de) * | 2002-07-18 | 2005-10-13 | Infineon Technologies Ag | Schaltungsanordnung zur Regeneration von Taktsignalen |
JP4290466B2 (ja) * | 2003-04-24 | 2009-07-08 | パナソニック株式会社 | オフセット補償装置 |
US7681235B2 (en) * | 2003-05-19 | 2010-03-16 | Radware Ltd. | Dynamic network protection |
US6806756B1 (en) * | 2003-06-16 | 2004-10-19 | Delphi Technologies, Inc. | Analog signal conditioning circuit having feedback offset cancellation |
JP3971414B2 (ja) * | 2004-07-16 | 2007-09-05 | ローム株式会社 | A/d変換装置、およびこれを用いた通信機器 |
KR100654820B1 (ko) * | 2004-11-23 | 2006-12-08 | 박달원 | 자동 납땜기 |
JP4955262B2 (ja) * | 2004-12-07 | 2012-06-20 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置、光感知素子、及びバックライト光源の照度制御装置 |
DE102005010272A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements |
KR100857857B1 (ko) * | 2007-04-23 | 2008-09-10 | 에스케이텔레시스 주식회사 | 이동통신시스템용 수신신호 처리장치 및 방법 |
US7961083B2 (en) * | 2007-08-29 | 2011-06-14 | Infineon Technologies Ag | Digital satellite receiver controller |
US8238583B2 (en) * | 2007-11-28 | 2012-08-07 | Fortemedia, Inc. | Microphone circuit and method for analog-to-digital conversion therein |
GB2456783B (en) * | 2008-01-23 | 2010-03-03 | Ip Access Ltd | Communication unit and method for frequency synchronising in a cellular communication network |
GB2459865B (en) * | 2008-05-07 | 2011-03-16 | Wolfson Microelectronics Plc | Amplifier Circuit |
US8081395B1 (en) * | 2009-12-15 | 2011-12-20 | Western Digital Technologies, Inc. | Continuous digital offset cancellation |
US9094015B2 (en) | 2011-01-14 | 2015-07-28 | Infineon Technologies Ag | Low-power activation circuit with magnetic motion sensor |
US8860432B2 (en) | 2011-02-25 | 2014-10-14 | Maxim Integrated Products, Inc. | Background noise measurement and frequency selection in touch panel sensor systems |
CN106249954A (zh) | 2011-02-25 | 2016-12-21 | 高通股份有限公司 | 电容式触摸感测构架 |
US9086439B2 (en) | 2011-02-25 | 2015-07-21 | Maxim Integrated Products, Inc. | Circuits, devices and methods having pipelined capacitance sensing |
US8666701B2 (en) * | 2011-03-17 | 2014-03-04 | Infineon Technologies Ag | Accurate and cost efficient linear hall sensor with digital output |
KR101184861B1 (ko) * | 2011-09-27 | 2012-09-20 | 한국전력공사 | 전력량계의 직류 오프셋 제거장치 및 방법 |
TWI452810B (zh) * | 2011-11-08 | 2014-09-11 | Richtek Technology Corp | 電源轉換器的混合式補償電路及方法 |
CN102620645A (zh) * | 2012-03-31 | 2012-08-01 | 杭州亿恒科技有限公司 | 实现应变桥路自动平衡的装置 |
KR102293056B1 (ko) | 2015-07-30 | 2021-08-27 | 삼성전자주식회사 | 디지털 아날로그 변환기 |
CN108649952B (zh) * | 2018-04-12 | 2024-02-27 | 无锡天和电子有限公司 | 一种四通道数字化隔离放大器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720856A (en) * | 1986-09-02 | 1988-01-19 | Motorola, Inc. | Control circuit having a direct current control loop for controlling the gain of an attenuator |
JPH06303137A (ja) | 1992-12-29 | 1994-10-28 | Hitachi Ltd | D/a変換器、オフセット調整回路及びこれを用いた携帯通信端末装置 |
JPH076384A (ja) * | 1993-06-21 | 1995-01-10 | Sharp Corp | トラッキング誤差信号のオフセットの補正方法および、これを採用した光記録再生装置 |
US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
US5459679A (en) | 1994-07-18 | 1995-10-17 | Quantum Corporation | Real-time DC offset control and associated method |
JP3575952B2 (ja) | 1996-06-21 | 2004-10-13 | 株式会社東芝 | 直流オフセット除去機能を備えた受信機およびこれを用いた通信システム |
US5699011A (en) * | 1996-08-02 | 1997-12-16 | Zenith Electronics Corporation | DC offset compensation method and apparatus |
US6157360A (en) * | 1997-03-11 | 2000-12-05 | Silicon Image, Inc. | System and method for driving columns of an active matrix display |
JPH10300798A (ja) * | 1997-04-24 | 1998-11-13 | Sanyo Electric Co Ltd | オフセットの自動補正回路を備える電流検出回路 |
JP3253901B2 (ja) | 1997-10-09 | 2002-02-04 | 株式会社東芝 | デジタル/アナログ変換器 |
US6262619B1 (en) * | 1999-04-27 | 2001-07-17 | International Business Machines Corporation | Method and system for power amplifier offset nulling |
-
2001
- 2001-03-16 JP JP2001076973A patent/JP3987294B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-08 TW TW091104344A patent/TWI300286B/zh not_active IP Right Cessation
- 2002-03-14 CN CNB021205965A patent/CN100385792C/zh not_active Expired - Fee Related
- 2002-03-15 US US10/097,307 patent/US6538490B2/en not_active Expired - Lifetime
- 2002-03-15 KR KR10-2002-0014118A patent/KR100453310B1/ko not_active IP Right Cessation
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102377391B (zh) * | 2010-08-12 | 2015-10-07 | 上海古鳌电子科技股份有限公司 | 中磁传感器电路及其信号处理方法 |
CN102377391A (zh) * | 2010-08-12 | 2012-03-14 | 上海古鳌电子科技股份有限公司 | 中磁传感器电路及其信号处理方法 |
CN103825613A (zh) * | 2012-11-19 | 2014-05-28 | 西部数据技术公司 | 输入电压偏置谐振振荡器的dc电平的模数转换器 |
CN106463975B (zh) * | 2014-06-30 | 2019-02-26 | 惠普发展公司,有限责任合伙企业 | 抵消运算放大器的电压偏移 |
CN106463975A (zh) * | 2014-06-30 | 2017-02-22 | 惠普发展公司,有限责任合伙企业 | 抵消运算放大器的电压偏移 |
US10110039B2 (en) | 2014-06-30 | 2018-10-23 | Hewlett-Packard Development Company, L.P. | Cancel voltage offset of operational amplifier |
CN104330096A (zh) * | 2014-10-30 | 2015-02-04 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN104330096B (zh) * | 2014-10-30 | 2017-06-20 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN108241079B (zh) * | 2016-12-23 | 2020-06-05 | 艾德克斯电子(南京)有限公司 | 电子负载***及并机方法 |
CN108241079A (zh) * | 2016-12-23 | 2018-07-03 | 艾德克斯电子(南京)有限公司 | 电子负载***及并机方法 |
CN108306643A (zh) * | 2017-01-11 | 2018-07-20 | 亚德诺半导体集团 | 数模转换中故障表征 |
CN108306643B (zh) * | 2017-01-11 | 2021-10-22 | 亚德诺半导体集团 | 数模转换中故障表征 |
CN109039333A (zh) * | 2017-06-08 | 2018-12-18 | 三菱电机株式会社 | 增益控制放大装置 |
CN107994902A (zh) * | 2017-12-22 | 2018-05-04 | 北京工业大学 | 一种基于机器学习的双通道模数转换器子转换器间时间误差校正方法 |
CN110174910A (zh) * | 2018-02-19 | 2019-08-27 | 迈来芯电子科技有限公司 | 用于跟踪回路的偏移补偿电路 |
CN113228517A (zh) * | 2018-12-27 | 2021-08-06 | ams传感器德国有限公司 | 信号处理电路中的增益校正 |
CN113228517B (zh) * | 2018-12-27 | 2024-05-10 | ams传感器德国有限公司 | 信号处理电路中的增益校正 |
CN111641415A (zh) * | 2019-03-01 | 2020-09-08 | 力晶积成电子制造股份有限公司 | 数模转换器、不良位数检测器及非易失性半导体存储装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002280902A (ja) | 2002-09-27 |
CN100385792C (zh) | 2008-04-30 |
KR20020073442A (ko) | 2002-09-26 |
JP3987294B2 (ja) | 2007-10-03 |
US20020130696A1 (en) | 2002-09-19 |
KR100453310B1 (ko) | 2004-10-20 |
US6538490B2 (en) | 2003-03-25 |
TWI300286B (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1380743A (zh) | 偏移补偿电路及偏移补偿方法 | |
CN1290266C (zh) | A/d转换器 | |
JP3229135B2 (ja) | アナログ/デジタル変換装置 | |
CN1134564A (zh) | 半导体器件,具有该器件的电路,和相关计算装置,信号转换器和利用该电路的信号处理*** | |
WO2013165976A2 (en) | Segmented digital-to-analog converter having weighted current sources | |
JP3520233B2 (ja) | Ad変換回路 | |
JPH05252034A (ja) | Ad変換器 | |
US6778119B2 (en) | Method and apparatus for accurate digital-to-analog conversion | |
JP4140528B2 (ja) | A/d変換装置 | |
JPH066229A (ja) | D/a変換器 | |
JP3904495B2 (ja) | A/d変換器 | |
CN109361883B (zh) | 像素读出电路及图像传感器 | |
CN117215361A (zh) | 一种斜坡电压产生电路及波形数字化*** | |
US5684486A (en) | Flash A/D converter | |
JPH08335880A (ja) | デジタル−アナログ二次変換器 | |
CN100511978C (zh) | 差分放大器、模数转换器及其操作方法、电流产生方法 | |
Nauta et al. | A 70 MSample/s 110 mW 8 b CMOS folding interpolating A/D converter | |
JP4625829B2 (ja) | オフセット補償回路 | |
CN1134629A (zh) | 运算处理装置和运算处理电路 | |
CN1199358C (zh) | 主从式采样/保持电路和采用该电路的模数转换器 | |
KR20100004972A (ko) | 아날로그 신호 처리 장치 | |
Xue et al. | Design of a 10-bit 50MSPS pipeline ADC for CMOS image sensor | |
Chen et al. | A low-kickback-noise latched comparator for high-speed flash analog-to-digital converters | |
TW544995B (en) | Flash A/D converter with new autozeroing and interpolation possessing negative impedance compensation | |
CN1794588A (zh) | 循环流水线式模拟数字转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080430 Termination date: 20190314 |