CN115020490A - 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法 - Google Patents

一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法 Download PDF

Info

Publication number
CN115020490A
CN115020490A CN202210721823.8A CN202210721823A CN115020490A CN 115020490 A CN115020490 A CN 115020490A CN 202210721823 A CN202210721823 A CN 202210721823A CN 115020490 A CN115020490 A CN 115020490A
Authority
CN
China
Prior art keywords
layer
channel
gan
barrier layer
nonpolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210721823.8A
Other languages
English (en)
Inventor
刘志宏
何佳琦
赵雪利
许淑宁
危虎
邢伟川
游淑珍
杨伟涛
周瑾
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Guangzhou Institute of Technology of Xidian University
Original Assignee
Xidian University
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Guangzhou Institute of Technology of Xidian University filed Critical Xidian University
Priority to CN202210721823.8A priority Critical patent/CN115020490A/zh
Publication of CN115020490A publication Critical patent/CN115020490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有非极性沟道的增强型GaN基HEMT器件结构及其制备方法,该结构自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的源电极、栅电极和漏电极;其中,沟道层和势垒层具有一台阶,台阶上表面为三族氮化物半导体的极型面,台阶侧面为三族氮化物半导体的非极型面。源电极和漏电极设在台阶上表面,栅电极覆盖台阶侧面。在台阶侧面附近、沟道层和势垒层的界面处,由于三族氮化物半导体非极型面的极化系数很弱,栅电极不加偏压的时候无二维电子气产生,从而得到增强型GaN基HEMT器件。

Description

一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
技术领域
本发明属于半导体器件及其制造技术领域,特别涉及一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法。
背景技术
以氮化镓(GaN)为代表的第三代半导体材料在禁带宽度、击穿场强、电子饱和速率和热导率等材料物理参数方面具有显著的优势。三族氮化物半导体异质结由于很强的自发极化和压电极化作用,能够在异质结界面处获得具有高密度的二维电子气(2DEG),因而使得GaN基HEMT具有高功率和高频率的优势,成为研制高性能、低功耗、低成本微波毫米波器件及其前端电路的首选方案。特别是与Si基和GaAs基器件相比,GaN基HEMT的输出功率已经高出二者一个数量级以上。
在常规GaN基HEMT结构中,三族氮化物的晶面为极性面Ga面或者N面,存在较强的极化系数,GaN异质结结构中因为极化效应而产生二维电子气,所以一般情况下GaN基HEMT为常开型器件(耗尽型器件),即阈值电压Vth<0,在应用时需要设计负压产生电路以实现对器件开关的控制。为了确保在故障时的电路安全性以及简化电路,在具体的电路应用中优先选择常关型器件,即耗尽型器件,在栅电极空接或者栅极偏压为零时,器件的沟道能够关断,也即阈值电压Vth>0。
实现增强型GaN基HEMT器件的技术方案主要有以下几种:氟离子注入技术,其优点在于工艺简单,缺点是器件的阈值电压不容易精准控制,并且对于器件会有一定程度的损伤;槽栅技术,优点同样在于工艺简单,但是对于刻蚀深度的控制要求很高,并且同样不容易控制阈值电压;p-GaN帽层技术,其优势在于阈值电压控制容易,但是栅电极与沟道的距离比较远,栅控能力弱。
发明内容
为了克服上述现有技术的缺点,本发明的目的在于提供一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法,利用非极性沟道实现部分区域的极化效应消除,获得增强型GaN基HEMT器件。
为了实现上述目的,本发明采用的技术方案是:
一种具有非极性沟道的增强型GaN基HEMT器件,包括自下而上依次设置的衬底层、复合缓冲层、沟道层和势垒层以及位于势垒层上的源电极、栅电极和漏电极;
所述沟道层和所述势垒层的材料为不同的三族氮化物半导体,形成异质结结构;且所述沟道层和势垒层均具有一个台阶,台阶的上表面为三族氮化物半导体的极性面,台阶侧面为三族氮化物半导体的非极性面;
所述源电极和漏电极设在势垒层的台阶上表面,所述栅电极覆盖势垒层的台阶侧面;在沟道层的台阶上表面和势垒层的台阶上表面的界面处,由于三族氮化物半导体极型面的强极化系数,产生具有高电子浓度和高迁移率的二维电子气,可以作为器件的导电沟道,源电极和漏电极与台阶上表面附近的所述二维电子气形成欧姆接触;在沟道层的台阶侧面和势垒层的台阶侧面的界面处,由于三族氮化物半导体非极型面的极化系数很弱,栅电极不加偏压时无二维电子气产生,从而得到增强型GaN基HEMT器件。
在一个实施例中,所述台阶的高度为10nm-1.5μm,台阶侧面为三族氮化物半导体的a面,或者m面,或与c面垂直的其他非极性面。
在一个实施例中,所述复合缓冲层包括成核层、过渡层与缓冲层;成核层材料为AlN,厚度为50-300nm;过渡层材料为铝组分变化的AlGaN或AlGaN/GaN超晶格,厚度为100nm-1μm;缓冲层材料为GaN或者AlGaN,厚度为100nm-10μm。
在一个实施例中,所述沟道层材料为GaN或InGaN,厚度为50-500nm;所述势垒层材料为AlGaN或InAlN或AlN,厚度为5-50nm。
在一个实施例中,所述衬底层材料为SiC或Si或Sapphire,厚度为100-1500μm;所述栅电极材料的下面第一层为Ti或Ni或Al或Ta或TiN或TaN;所述源电极和所述漏电极材料的最下面两层为Ti/Al或Ta/Al或Mo/Al。
在一个实施例中,所述栅电极材料从下往上为Ni/Au,厚度为50/300nm;所述源电极和所述漏电极材料从下往上为Ti/Al/Ni/Au,厚度为20/120/40/50nm。
在一个实施例中,在所述势垒层上面,设有一帽层,帽层的材料为GaN或者InGaN,厚度为1-5nm,所述源电极、栅电极和漏电极均设置于所述帽层上。
在一个实施例中,在所述沟道层和势垒层之间,设有一隔离层,隔离层的材料为AlN,厚度为0.5-2nm。
在一个实施例中,所述栅电极与势垒层形成肖特基接触。
本发明还提供了所述具有非极性沟道的增强型GaN基HEMT器件的制备方法,包括以下步骤:
S1:清洗衬底层;
S2:在衬底层上依次生长复合缓冲层、沟道层;
S3:刻蚀部分沟道层材料,露出侧面的非极性面,构造沟道层的台阶结构;
S4:在刻蚀完成后的沟道层上表面及侧面上生长势垒层,构造势垒层的台阶结构;
S5:表面清洗;
S6:在所述势垒层上制备源电极和漏电极,形成欧姆接触;
S7:在所述势垒层上制备栅电极,形成肖特基接触。
与现有技术相比,本发明的有益效果是:
1、本发明提供的一种具有非极性沟道的增强型GaN基HEMT器件结构,利用三族氮化物的非极性面实现零栅偏压时的二维电子气关断,实现GaN基器件的增强型工作,保持了沟道中的二维电子气的高迁移率,避免了氟离子注入、栅凹槽等技术实施过程中的工艺损伤对沟道二维电子气迁移率的负面影响。
2、本发明提供的一种具有非极性沟道的增强型GaN基HEMT器件结构,在源电极与栅电极之间、栅电极与漏电极之间的接入区域,保持了常规GaN异质结结构,因此保持了常规的二维电子气浓度和迁移率,避免了P型氮化镓帽层、薄势垒等增强型GaN基HEMT技术中对在源电极与栅电极之间、栅电极与漏电极之间的接入区域面电阻的破坏。
3、本发明提供的增强型GaN HEMT器件工艺简单且相对可控,与原有工艺兼容,效果显著。
附图说明
图1是本发明实施例1提供的一种具有非极性沟道的增强型GaN基HEMT器件的结构示意图。
图2是本发明实施例2提供的一种具有非极性沟道的增强型GaN基HEMT器件的结构示意图。
图3是本发明实施例3提供的一种具有非极性沟道的增强型GaN基HEMT器件的结构示意图。
图4为本发明实施例提供的一种具有非极性沟道的增强型GaN基HEMT器件制备方法的流程示意图。
图5为本发明实施例提供的一种具有非极性沟道的增强型GaN基HEMT器件制备方法的过程示意图;(a)~(l)代表了各个环节。
附图标记说明:
1-衬底层;2-缓冲层;3-沟道层;4-势垒层;5-源电极;6-栅电极;7-漏电极;8-隔离层;9-帽层。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
实施例一
请参见图1,图1是本发明实施例提供的一种具有非极性沟道的增强型GaN基HEMT器件的结构示意图。本实施例提供的氮化镓基晶体管自下而上依次包括衬底层1、复合缓冲层2、沟道层3、势垒层4以及位于势垒层4上的电极,分别是源电极5、栅电极6、漏电极7。其中,沟道层3和势垒层4的材料为不同的三族氮化物半导体,从而形成异质结结构。沟道层3和势垒层4均具有一个台阶,台阶上表面为三族氮化物半导体的极性面,台阶侧面为三族氮化物半导体的非极性面。源电极5和漏电极7设在势垒层4的台阶上表面,而栅电极6覆盖势垒层4的台阶侧面。
在沟道层3的台阶上表面和势垒层4的台阶上表面的界面处,由于三族氮化物半导体极性面的强极化系数,能够产生具有高电子浓度和高迁移率的二维电子气,可以作为器件的导电沟道。源电极5和漏电极7与台阶上表面附近的二维电子气形成欧姆接触。
在沟道层3的台阶侧面和势垒层4的台阶侧面的界面处,由于三族氮化物半导体非极性面的极化系数很弱,栅电极6不加偏压的时候无二维电子气产生,从而得到增强型GaN基HEMT器件。
具体的,台阶的高度可为10nm-1.5μm,本实施例选择500nm,台阶侧面为三族氮化物半导体的a面,或者m面,或与c面垂直的其他非极性面。本实施例中选择a面。
具体的,衬底层1的材料可以为SiC或Si或Sapphire,厚度为100-1500μm。本实施例中,材料为Si,厚度为675μm。
具体的,复合缓冲层2包括自下而上的成核层、过渡层与缓冲层;成核层21材料为AlN,厚度可为50-300nm,本实施例选择200nm;过渡层22材料为铝组分变化的AlGaN或AlGaN/GaN超晶格,厚度为100nm-1μm,本实施例选择铝组分变化的AlGaN,厚度为750nm。缓冲层23材料为GaN或者AlGaN,厚度为100nm-10μm,本实施例中选择GaN,厚度1μm。成核层21、过渡层22与缓冲层23均为非故意掺杂。
具体的,沟道层3的材料可以为GaN或InGaN,厚度为50-500nm。本实施例中,选择GaN,非故意掺杂,厚度300nm。
具体的,势垒层4的材料可以为AlGaN或InAlN或AlN,厚度为5-50nm。优选AlGaN,Al组分为0.1-0.35,厚度为5-40nm;或InAlN,In组分0-0.3,厚度为5-40nm。本实施例中,选择AlGaN,Al组分0.26,非故意掺杂,厚度25nm。
具体的,栅电极6材料的下面第一层可以为Ti或Ni或Al或Ta或TiN或TaN;源电极5和漏电极7材料的最下面两层可以为Ti/Al或Ta/Al或Mo/Al。在本实施例中,栅电极6材料从下往上为Ni/Au,厚度为50/300nm;源电极5和漏电极7材料从下往上为Ti/Al/Ni/Au,厚度为20/120/40/50nm。
现有增强型GaN基HEMT器件相比,本实施例的增强型GaN基HEMT器件避免了氟离子注入、栅凹槽等技术实施过程中的工艺损伤对沟道二维电子气迁移率的负面影响,保持了沟道中的二维电子气的高迁移率;避免了P型氮化镓帽层、薄势垒等增强型GaN基HEMT技术中对在源电极与栅电极之间、栅电极与漏电极之间的接入区域面电阻的破坏,在源电极与栅电极之间、栅电极与漏电极之间的接入区域,保持了常规GaN异质结结构,因此保持了常规的二维电子气浓度和迁移率。
实施例二
在上述实例一的基础上,本实施例提供了一种具有非极性沟道的增强型GaN基HEMT器件。请参照图2,图2是本发明实施例2提供的一种增强型GaN基HEMT器件的结构示意图。本实施例在沟道3层和势垒层4之间,设有一隔离层8。
进一步的,隔离层8的材料为AlN,厚度为0.5-3nm,作用为提高电子迁移率。本实施例中,选择其厚度为1nm。
实施例三
在上述实例二的基础上,本实施例提供了一种具有非极性沟道的增强型GaN基HEMT器件。请参照图3,图3是本发明实施例3提供的一种具有非极性沟道的增强型GaN基HEMT器件的结构示意图。本实施例在势垒层4上面,设有一帽层。源电极5、栅电极6和漏电极7位于帽层9上面。
进一步的,帽层的材料为GaN,或者InGaN,厚度为0.5-3nm,作用为保护势垒层表面,增强肖特基结以减少漏电。本实施例中,选择其材料为GaN,厚度为2nm。
实施例四
在上述实施例三的基础上,本实施例提供了一种具有非极性沟道的增强型GaN基HEMT器件的制备方法。请参照图4和图5中a~l,图4为本发明实施例提供的一种具有非极性沟道的增强型GaN基HEMT器件制备方法的流程示意图,图5中a~l为本发明实施例提供的一种具有非极性沟道的增强型GaN基HEMT器件制备方法的过程示意图。具体制备过程如下:
S1:衬底清洗:在1000℃左右的高温下,将氢气通入反应室,去除蓝宝石衬底表面的污染物,并在衬底表面形成台阶结构。
S2:在衬底上依次生长成核层、过渡层、缓冲层、沟道层、势垒层和帽层。
具体地,首先采用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉积)设备与技术在Si衬底上依次外延生长成核层、过渡层、缓冲层、沟道层。
然后,将沟道层刻蚀出台阶状,基于此,再用MOCVD设备与技术外延生长势垒层。
S3:表面清洗:将完成以上制备步骤的样品在丙酮(MOS级)中进行多次超声清洗,再放入加热的清洗剥离液中进行处理,最后用去离子水清洗干净并用氮气吹干。
S4:在势垒层上制备源电极和漏电极,形成欧姆接触。
具体地,采用光刻工艺,制作源电极和漏电极图案,然后使用电子束蒸发技术制备源电极和漏电极,金属为Ti/Al/Ni/Au 20/120/40/50nm,金属淀积和剥离后采用快速退火的方式对器件进行退火(退火温度为850℃,时间为30s)。
S5:在势垒层上制备栅电极,形成肖特基接触。
具体地,采用光刻工艺,制作栅电极图案,然后采用磁控溅射技术制备栅电极,金属为Ni/Au 50/300nm,溅射完成后采用快速退火的方式对器件进行退火(退火温度为400℃,时间为10min)。
至此,完成具有非极性沟道的增强型GaN基HEMT器件的制备。本实施例的一种具有非极性沟道的增强型GaN基HEMT器件的制造工艺简单且容易控制,与传统半导体工艺相兼容。
以上内容是结合具体的优选实施方式对发明所作的进一步详细说明,不能认定本发明的具体实施只局限这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种具有非极性沟道的增强型GaN基HEMT器件,其特征在于,包括自下而上依次设置的衬底层(1)、复合缓冲层(2)、沟道层(3)和势垒层(4)以及位于势垒层(4)上的源电极(5)、栅电极(6)和漏电极(7);
所述沟道层(3)和所述势垒层(4)的材料为不同的三族氮化物半导体,形成异质结结构;且所述沟道层(3)和势垒层(4)均具有一个台阶,台阶的上表面为三族氮化物半导体的极性面,台阶侧面为三族氮化物半导体的非极性面;
所述源电极(5)和漏电极(7)设在势垒层(4)的台阶上表面,所述栅电极(6)覆盖势垒层(4)的台阶侧面;在沟道层(3)的台阶上表面和势垒层(4)的台阶上表面的界面处产生的二维电子气作为器件的导电沟道,源电极(5)和漏电极(7)与所述二维电子气形成欧姆接触;在沟道层(3)的台阶侧面和势垒层(4)的台阶侧面的界面处,栅电极(6)不加偏压时无二维电子气产生。
2.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述台阶的高度为10nm-1.5μm,台阶侧面为三族氮化物半导体的a面,或者m面,或与c面垂直的其他非极性面。
3.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述复合缓冲层(2)包括成核层、过渡层与缓冲层;成核层材料为AlN,厚度为50-300nm;过渡层材料为铝组分变化的AlGaN或AlGaN/GaN超晶格,厚度为100nm-1μm;缓冲层材料为GaN或者AlGaN,厚度为100nm-10μm。
4.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述沟道层(3)材料为GaN或InGaN,厚度为50-500nm;所述势垒层(4)材料为AlGaN或InAlN或AlN,厚度为5-50nm。
5.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述衬底层(1)材料为SiC或Si或Sapphire,厚度为100-1500μm;所述栅电极(6)材料的下面第一层为Ti或Ni或Al或Ta或TiN或TaN;所述源电极(5)和所述漏电极(7)材料的最下面两层为Ti/Al或Ta/Al或Mo/Al。
6.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述栅电极(6)材料从下往上为Ni/Au,厚度为50/300nm;所述源电极(5)和所述漏电极(7)材料从下往上为Ti/Al/Ni/Au,厚度为20/120/40/50nm。
7.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,在所述势垒层(4)上面,设有一帽层(9),帽层(9)的材料为GaN或者InGaN,厚度为1-5nm,所述源电极(5)、栅电极(6)和漏电极(7)均设置于所述帽层(9)上。
8.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,在所述沟道层(3)和势垒层(4)之间,设有一隔离层(8),隔离层(8)的材料为AlN,厚度为0.5-2nm。
9.根据权利要求1所述具有非极性沟道的增强型GaN基HEMT器件,其特征在于,所述栅电极(6)与势垒层(4)形成肖特基接触。
10.权利要求1所述具有非极性沟道的增强型GaN基HEMT器件的制备方法,其特征在于,包括以下步骤:
S1:清洗衬底层(1);
S2:在衬底层(1)上依次生长复合缓冲层(2)、沟道层(3);
S3:刻蚀部分沟道层(3)材料,露出侧面的非极性面,构造沟道层(3)的台阶结构;
S4:在刻蚀完成后的沟道层(3)上表面及侧面上生长势垒层(4),构造势垒层(4)的台阶结构;
S5:表面清洗;
S6:在所述势垒层(4)上制备源电极(5)和漏电极(7),形成欧姆接触;
S7:在所述势垒层(4)上制备栅电极(6),形成肖特基接触。
CN202210721823.8A 2022-06-24 2022-06-24 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法 Pending CN115020490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210721823.8A CN115020490A (zh) 2022-06-24 2022-06-24 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210721823.8A CN115020490A (zh) 2022-06-24 2022-06-24 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115020490A true CN115020490A (zh) 2022-09-06

Family

ID=83075994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210721823.8A Pending CN115020490A (zh) 2022-06-24 2022-06-24 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115020490A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117233234A (zh) * 2023-11-14 2023-12-15 合肥美镓传感科技有限公司 一种基于氮化镓晶体管的生物分子传感器及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117233234A (zh) * 2023-11-14 2023-12-15 合肥美镓传感科技有限公司 一种基于氮化镓晶体管的生物分子传感器及其制作方法
CN117233234B (zh) * 2023-11-14 2024-02-13 合肥美镓传感科技有限公司 一种基于氮化镓晶体管的生物分子传感器及其制作方法

Similar Documents

Publication Publication Date Title
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5501618B2 (ja) 高電子移動トランジスタ(hemt)、半導体デバイスおよびその製造方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
KR20080108464A (ko) 반도체 전계 효과 트랜지스터 및 그 제조 방법
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
JP2020080362A (ja) 窒化物半導体装置
JP2023527310A (ja) ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス
CN109545852B (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
KR100590763B1 (ko) 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법
CN112289860B (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN114464677A (zh) 一种增强型GaN基HEMT器件、其制备方法与应用
CN118156132A (zh) 一种具有pn结栅极的HEMT器件及其制备方法
CN116936359A (zh) 具有阻挡层的p-GaN栅HEMT器件及其制备方法
CN117096180A (zh) 具有线性度增强的氮化镓晶体管器件及制备方法
CN107958925A (zh) 一种氮化鎵基异质结耐击穿肖特基二极管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination