CN112289858A - Ⅲ族氮化物增强型hemt器件及其制备方法 - Google Patents

Ⅲ族氮化物增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN112289858A
CN112289858A CN201910661893.7A CN201910661893A CN112289858A CN 112289858 A CN112289858 A CN 112289858A CN 201910661893 A CN201910661893 A CN 201910661893A CN 112289858 A CN112289858 A CN 112289858A
Authority
CN
China
Prior art keywords
layer
type doped
group iii
doped layer
hemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910661893.7A
Other languages
English (en)
Inventor
宋亮
于国浩
张晓东
***
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201910661893.7A priority Critical patent/CN112289858A/zh
Publication of CN112289858A publication Critical patent/CN112289858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种Ⅲ族氮化物增强型HEMT器件及其制备方法,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的p型掺杂层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于p型掺杂层上且位于源极和漏极之间的栅极,所述p型掺杂层包括位于栅下区域的p型掺杂区及位于非栅下区域的钝化区。本发明p型掺杂层与Ⅲ族氮化物异质结一次外延而成,有效减小界面态,同时不需要刻蚀工艺,等离子体处理及离子注入工艺易控制,且对工艺要求较为宽松,减小了器件的损伤,具有工艺简单、重复性高、成本低廉、易于进行大规模生产等特点。

Description

Ⅲ族氮化物增强型HEMT器件及其制备方法
技术领域
本发明属于微电子工艺技术领域,具体涉及一种Ⅲ族氮化物增强型HEMT器件及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor)器件是充分利用半导体的异质结构(Heterostructure)形成的二维电子气而制成的,与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在异质结构(如AlGaN/GaN)中能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。同时,Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子***对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型HEMT器件与耗尽型HEMT器件相比更有助于提高***的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄势垒层、凹栅结构、p型盖帽层和F处理等技术,但这些技术都存在不足。例如,薄的势垒层技术不需使用刻蚀工艺,所以带来的损伤小,但是由于较薄的势垒层,器件的饱和电流较小。凹栅结构解决了饱和电流较小的问题,但是一般的HEMT器件之中势垒层只有20-30nm,采用刻蚀工艺形成凹栅结构的工艺难于控制,重复性较差。又例如,F等离子处理也能实现增强型HEMT器件,并且不需要刻蚀,但是F的等离子体在注入的过程中也会刻蚀势垒层,造成器件性能的降低。p型盖帽层同样需要刻蚀工艺,工艺难于控制,重复性较差,同时产生界面态,影响器件的稳定性。
因此,针对上述技术问题,有必要提供一种Ⅲ族氮化物增强型HEMT器件及其制备方法。
发明内容
有鉴于此,本发明的目的在于提供一种Ⅲ族氮化物增强型HEMT器件及其制备方法,以解决工艺难于控制、重复性较差、器件稳定性不佳等问题。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的p型掺杂层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于p型掺杂层上且位于源极和漏极之间的栅极,所述p型掺杂层包括位于栅下区域的p型掺杂区及位于非栅下区域的钝化区。
一实施例中,所述HEMT器件包括:
截止状态,栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累;
导通状态,施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道。
一实施例中,所述p型掺杂层为Mg掺杂的Ⅲ族氮化物半导体层。
一实施例中,所述钝化区通过对p型掺杂层进行等离子体处理或离子注入形成。
一实施例中,所述钝化区通过对p型掺杂层进行O等离子体处理或O离子注入形成。
一实施例中,所述沟道层和势垒层为Ⅲ族氮化物半导体层。
一实施例中,所述沟道层和势垒层之间设有***层。
本发明另一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件的制备方法,所述制备方法包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结上外延生长p型掺杂层;
刻蚀p型掺杂层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对p型掺杂层的非栅下区域进行等离子体处理或离子注入,形成钝化区;
在栅下区域的p型掺杂区上沉积形成栅极。
一实施例中,所述p型掺杂层为Mg掺杂的Ⅲ族氮化物半导体层,所述钝化区通过对p型掺杂层进行等离子体处理或离子注入形成。
一实施例中,所述钝化区通过对p型掺杂层进行O等离子体处理或O离子注入形成。
与现有技术相比,本发明中具有以下有益效果:
本发明p型掺杂层与Ⅲ族氮化物异质结一次外延而成,有效减小界面态,同时不需要刻蚀工艺,等离子体处理及离子注入工艺易控制,且对工艺要求较为宽松,减小了器件的损伤,具有工艺简单、重复性高、成本低廉、易于进行大规模生产等特点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中普通耗尽型HEMT器件的剖视结构示意图;
图2为现有技术中普通p-GaN增强型HEMT器件的剖视结构示意图;
图3为本发明中外延生长有p型掺杂层的HEMT器件的剖视结构示意图;
图4为本发明中外延生长有p型掺杂层并进行等离子处理或离子注入的HEMT器件的剖视结构示意图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明,本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
并且,在不同的实施方式中可能使用相同的标号或标记,但这并不代表结构或者功能上的联系,而仅仅是为了描述的方便。
本发明公开了一种Ⅲ族氮化物增强型HEMT器件,HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的p型掺杂层、及金属电极,Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于p型掺杂层上且位于源极和漏极之间的栅极,p型掺杂层包括位于栅下区域的p型掺杂区及位于非栅下区域的钝化区。
本发明还公开了一种Ⅲ族氮化物增强型HEMT器件的制备方法,包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结上外延生长p型掺杂层;
刻蚀p型掺杂层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对p型掺杂层的非栅下区域进行等离子体处理或离子注入,形成钝化区;
在栅下区域的p型掺杂区上沉积形成栅极。
以下结合附图等对现有技术及本发明的技术方案作进一步的解释说明。
参图1所示,对于普通HEMT器件(以GaN/AlGaN器件为例,以下简称“器件”),包括衬底1、沟道层2、势垒层3、源极5、漏极6和栅极7。
一般而言,当在栅极7施加零偏压或者没有施加偏压时,漏极6和源极5都与二维电子气2DEG相连接,所以器件的漏极6和源极5是导通的,器件处于开启状态,一般称这种器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。在器件关断过程中,栅极必须施加一定的负偏压,并且所加偏压V<Vth,Vth为器件的阈值电压,将栅下区域二维电子耗尽,在实际的应用过程中,存在功耗高和安全性方面的问题。
参图2所示,对于普通p-GaN增强型HEMT器件而言,包括衬底1、沟道层2、势垒层3、p型掺杂层4、源极5、漏极6和栅极7。
当在栅极7施加零偏压或者没有施加偏压时,由于p型掺杂层4中的空穴向栅下区域注入,使得栅极7下面的二维电子气2DEG被耗尽,所以电极5和漏极6处于断开状态,一般称这种器件为增强型HEMT器件,也可以称作常关型HEMT器件。为了使器件处于开启状态,必须使栅极的下端积累电子,实现源极5和漏极6之间的连接,当栅极8加偏压达到Vg>Vth时,Vth为器件的阈值电压,对于增强型HEMT器件一般Vth为正值,器件开启。
参图3所示,只外延p型掺杂层不进行O等离子体处理(或其他元素,不局限于等离子体,包括离子注入等方式)的GaN HEMT器件,包括衬底1、沟道层2、势垒层3、p型掺杂层4、源极5、漏极6和栅极7。
p型掺杂层4由Mg掺杂得到。当在栅电极7施加零偏压或者没有施加偏压时,由于p型掺杂层4中的空穴向栅下注入,使得整个沟道的二维电子气2DEG被耗尽,所以源极5和漏极6处于断开状态。当在栅极7施加较大正向电压时,沟道内除栅下区域内二维电子气2DEG仍被耗尽,源极5和漏极6处于断开状态,导致整个器件不能开启。
参图4所示,本发明中的Ⅲ族氮化物增强型HEMT器件,其包括:衬底1、沟道层2、势垒层3、p型掺杂层4、源极5、漏极6和栅极7,其中,p型掺杂层4包括位于栅下区域的p型掺杂区41及位于非栅下区域的钝化区42,本发明中的“栅下区域”是指栅极在异质结上正投影所覆盖的区域,“非栅下区域”是指源极和漏极之间除去栅下区域以外的区域。
源极5和漏极6通过形成于异质结中的二维电子气2DEG电连接,异质结包括沟道层2、势垒层3,势垒层3具有宽于沟道层2的带隙,沟道层2设置于源极5和漏极6之间,栅极设于p型掺杂层4表面并位于源极5和漏极6之间。
通过p型掺杂区41和钝化区42的设置,当栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累,HEMT器件为截止状态;当施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道,HEMT器件为导通状态。
在一些实施例中,p型掺杂层4通过对Ⅲ族氮化物进行Mg掺杂得到,通过对非栅下区域的p型掺杂层4进行O等离子体处理(或其他元素,不局限于等离子体,包括离子注入等方式),在非栅下区域形成钝化区42,p型掺杂区41仅存在于栅下区域,从而使栅下区域的沟道内二维电子气2DEG耗尽,而非栅下区域的沟道内还存在着二维电子气。
在一些较为具体的实施例中,增强型HEMT可以包括:主要由GaN层(沟道层)和AlxGa(1-x)N(0<x≤1)层(势垒层)组成的异质结以及其上的p型GaN掺杂层,以及,与外延结构连接的金属电极;源极和漏极分布在GaN层上,并且通过形成于异质结中的二维电子气电连接,源极和漏极分别与电源的低电位和高电位连接;栅极设于源极、漏极之间靠近源极一侧,且位于p型掺杂区之上。
在一些实施例中,GaN/AlGaN异质结也可替换为GaN/InAlN等异质结构,或业界所知的其它适用的异质结构。
在一些实施例中,于形成异质结的沟道层和势垒层之间还可设有***层等,其材质可以是AlN等,但不限于此。
钝化区42是AlxGa(1-x)N(0<x≤1)层之上p型GaN掺杂层内的局部区域,栅下区域通过掩膜保护,掩膜可以选择但不限于栅极、光刻胶等。
以GaN/AlGaN异质结和p型GaN掺杂层为例,增强型HEMT器件的制备方法具体为:
首先,在衬底1上生长GaN/AlGaN异质结及p型GaN掺杂层。生长方式可以选择但不限于使用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射等。
然后,通过图形化的方法,对非栅下区域的p型GaN掺杂层进行O等离子体处理(或其他元素,不局限于等离子体,包括离子注入等方式),使激活的Mg与O成键,从而使处理区不再具有p型特性,形成钝化区。所以可以实现在栅下区域区域,无法形成二维电子气2DEG的积累,在非栅下区域,由于势垒层3和沟道层2的自发极化和压电极化,会形成高浓度的二维电子气2DEG。当在栅极7施加零偏压或者没有施加偏压时,漏极6和源极5都与二维电子气2DEG相连接,但在器件的栅极下方没有二维电子气2DEG的积累,所以器件的漏极6和源极5是断开的,器件处于关闭状态,当栅压大于阈值电压时,栅极的下方积累电子,实现源极5和漏极6之间的连接,器件导通,所以器件为常关型GaN HEMT器件。
与H离子注入或H等离子体处理相比,O离子注入或O等离子体处理至少具有以下优势:
O离子相对于H离子半径、质量更大,在p型GaN中方向性更好,深度更容易控制,横向扩散更小,因此O离子注入和O等离子体处理的HEMT器件精度更高,具有更好的性能。
理论上来说,O原子更大,在p型GaN中相对于H原子更不容易逸散,因此O离子注入和O等离子体处理的HEMT器件相对于H离子注入和H等离子体处理的HEMT器件具有更好的可靠性,利于工业生产和应用。
以下结合具体实施例对本发明作详细说明。
实施例1
参图4所示,本实施例中Ⅲ族氮化物增强型HEMT器件的制备方法具体包括如下步骤:
(1)在反应室中对衬底表面进行处理;
(2)在衬底上外延生长GaN/AlGaN外延层及p-GaN层,其中GaN的厚度为1μm-3μm,AlGaN的厚度为14nm-30nm,其中Al元素的摩尔含量为20%-30%,p-GaN的厚度为5-10nm,掺杂浓度为1016量级,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(3)对清洗干净的样品进行光刻显影,光刻胶采用AZ5214,曝光时间为6.5s,显影时间为50s-60s,进行台面隔离,可以采用离子注入或等离子体刻蚀;
(4)通过光刻,对源漏区域进行刻蚀,刻掉p-GaN层及部分GaN/AlGaN外延层,之后放入电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/50nm)并进行剥离清洗,之后对样品进行850℃、30s退火形成欧姆接触,分别为源极和漏极;
(5)进行清洗、光刻形成栅极区,同样利用电子束沉积Ni/Au(50/250nm)进行剥离,在氮气气氛下400℃、10min退火形成肖特基接触,为栅极。
(6)利用栅极作为离子注入的掩膜,使用ICP CVD,进行O等离子体处理,使O能与p-GaN层注入区域内的Mg有效结合,使之失去p型特性,完成器件的制作。
实施例2
参图4所示,本实施例中Ⅲ族氮化物增强型HEMT器件的制备方法具体包括如下步骤:
(1)在反应室中对衬底表面进行处理;
(2)在衬底上外延生长GaN/AlGaN外延层及p-GaN层,其中GaN的厚度为1μm-3μm,AlGaN的厚度为14nm-30nm,其中Al元素的摩尔含量为20%-30%,p-GaN的厚度为5-10nm,掺杂浓度为1016量级,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(3)对清洗干净的样品进行光刻显影,光刻胶采用AZ5214,曝光时间为6.5s,显影时间为50s-60s,利用光刻胶做掩膜,使用使用ICP CVD进行O等离子体处理,使O能与p-GaN层注入区域内的Mg有效结合,使之失去p型特性。
(4)通过光刻,对源漏区域进行刻蚀,刻掉p-GaN层,之后放入电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/50nm)并进行剥离清洗,之后对样品进行850℃、30s退火形成欧姆接触,分别为源极和漏极;
(5)进行清洗、光刻,之后进行台面隔离,可以采用离子注入或等离子体刻蚀;
(6)进行清洗、光刻形成栅极区,同样利用电子束沉积Ni/Au(50/250nm)进行剥离,在氮气气氛下400℃、10min退火形成肖特基接触,为栅极,完成器件的制作。
该HEMT的工作原理如下:阈值电压Vth为正值,当栅电压Vg<Vth时,由于p-GaN层中的空穴向栅下注入,使得栅极7下面的二维电子气被耗尽,所以源极5和漏极6处于断开状态。当栅极7加偏压达到Vg>Vth时,栅下区域会积累电子,积累的电子形成新的导通沟道,使源极5和漏极6导通,器件处于开启状态。
由以上技术方案可以看出,本发明具有以下有益效果:
本发明p型掺杂层与Ⅲ族氮化物异质结一次外延而成,有效减小界面态,同时不需要刻蚀工艺,等离子体处理及离子注入工艺易控制,且对工艺要求较为宽松,减小了器件的损伤,具有工艺简单、重复性高、成本低廉、易于进行大规模生产等特点。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施例加以描述,但并非每个实施例仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种Ⅲ族氮化物增强型HEMT器件,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的p型掺杂层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于p型掺杂层上且位于源极和漏极之间的栅极,其特征在于,所述p型掺杂层包括位于栅下区域的p型掺杂区及位于非栅下区域的钝化区。
2.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述HEMT器件包括:
截止状态,栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累;
导通状态,施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道。
3.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述p型掺杂层为Mg掺杂的Ⅲ族氮化物半导体层。
4.根据权利要求1~3中任一项所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述钝化区通过对p型掺杂层进行等离子体处理或离子注入形成。
5.根据权利要求4所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述钝化区通过对p型掺杂层进行O等离子体处理或O离子注入形成。
6.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述沟道层和势垒层为Ⅲ族氮化物半导体层。
7.根据权利要求6所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述沟道层和势垒层之间设有***层。
8.一种Ⅲ族氮化物增强型HEMT器件的制备方法,其特征在于,所述制备方法包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结上外延生长p型掺杂层;
刻蚀p型掺杂层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对p型掺杂层的非栅下区域进行等离子体处理或离子注入,形成钝化区;
在栅下区域的p型掺杂区上沉积形成栅极。
9.根据权利要求8所述的制备方法,其特征在于,所述p型掺杂层为Mg掺杂的Ⅲ族氮化物半导体层,所述钝化区通过对p型掺杂层进行等离子体处理或离子注入形成。
10.根据权利要求9所述的制备方法,其特征在于,所述钝化区通过对p型掺杂层进行O等离子体处理或O离子注入形成。
CN201910661893.7A 2019-07-22 2019-07-22 Ⅲ族氮化物增强型hemt器件及其制备方法 Pending CN112289858A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910661893.7A CN112289858A (zh) 2019-07-22 2019-07-22 Ⅲ族氮化物增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910661893.7A CN112289858A (zh) 2019-07-22 2019-07-22 Ⅲ族氮化物增强型hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112289858A true CN112289858A (zh) 2021-01-29

Family

ID=74419472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910661893.7A Pending CN112289858A (zh) 2019-07-22 2019-07-22 Ⅲ族氮化物增强型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112289858A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628964A (zh) * 2021-08-04 2021-11-09 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN113823685A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法
CN113851522A (zh) * 2021-08-30 2021-12-28 厦门市三安集成电路有限公司 一种氮化镓增强型器件及其制备方法
WO2022199309A1 (zh) * 2021-03-24 2022-09-29 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
WO2023108591A1 (en) * 2021-12-17 2023-06-22 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920850A (zh) * 2017-12-12 2019-06-21 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920850A (zh) * 2017-12-12 2019-06-21 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022199309A1 (zh) * 2021-03-24 2022-09-29 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
CN113628964A (zh) * 2021-08-04 2021-11-09 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN113628964B (zh) * 2021-08-04 2024-03-12 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN113823685A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法
CN113851522A (zh) * 2021-08-30 2021-12-28 厦门市三安集成电路有限公司 一种氮化镓增强型器件及其制备方法
CN113851522B (zh) * 2021-08-30 2023-07-28 湖南三安半导体有限责任公司 一种氮化镓增强型器件及其制备方法
WO2023108591A1 (en) * 2021-12-17 2023-06-22 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US8378387B2 (en) Field effect transistor and method of manufacturing the same
US8969920B2 (en) Vertical GaN-based semiconductor device
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
JP2021510461A (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
WO2011013306A1 (ja) 半導体装置
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
JP2006253224A (ja) 半導体装置とその製造方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
KR20130004760A (ko) 파워소자 및 이의 제조방법
CN113871478A (zh) 基于双栅的具有p型沟道特性的新型半导体器件
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN112289860B (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
JP2005311326A (ja) 半導体素子
US20240162283A1 (en) Semiconductor Structure and Method for Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination