CN109545852B - 非极性InAlN/GaN高电子迁移率晶体管及制备方法 - Google Patents

非极性InAlN/GaN高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN109545852B
CN109545852B CN201910060484.1A CN201910060484A CN109545852B CN 109545852 B CN109545852 B CN 109545852B CN 201910060484 A CN201910060484 A CN 201910060484A CN 109545852 B CN109545852 B CN 109545852B
Authority
CN
China
Prior art keywords
nonpolar
barrier layer
layer
gan
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910060484.1A
Other languages
English (en)
Other versions
CN109545852A (zh
Inventor
张雅超
马晓华
任泽阳
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Publication of CN109545852A publication Critical patent/CN109545852A/zh
Application granted granted Critical
Publication of CN109545852B publication Critical patent/CN109545852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种非极性InAlN/GaN高电子迁移率晶体管及制备方法,其制备方法包括步骤:S1、选取非极性GaN材料作为衬底;S2、在衬底上生长GaN,形成非极性沟道层;S3、在非极性沟道层上生长InAlN,形成非极性势垒层;S4、在非极性沟道层和非极性势垒层内制作源极和漏极,在非极性势垒层上制作栅极,得到非极性InAlN/GaN高电子迁移率晶体管。本发明实施例的非极性InAlN/GaN高电子迁移率晶体管的制备方法在一定工艺条件下,形成了非极性的沟道层和势垒层,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。

Description

非极性InAlN/GaN高电子迁移率晶体管及制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种非极性InAlN/GaN高电子迁移率晶体管及制备方法。
背景技术
由于GaN基异质结构的沟道内存在高迁移率二维电子气,因此GaN成为制备高性能电子器件最理想的材料。自从K.Han等人第一次提出GaN基异质结构的概念后,以AlGaN/GaN、InAlN/GaN、AlN/GaN等为代表的异质结构在制备高电子迁移率晶体管方面取得了***的研究成果。截至目前,以常规AlGaN/GaN异质结构为基础的高电子迁移率晶体管(HighElectron Mobility Transistor,简称HEMT)的截止频率已经突破200GHz,最大震荡频率也已经突破300GHz。
基于常规极性c面III族氮化物异质结构的晶体管器件为耗尽型器件,即器件在零偏置时呈现开启状态,需要外加偏置电压来使其达到截止状态。这一性质不仅会使器件在非工作状态下损耗功率,同时使器件在电力电子应用方面存在安全隐患。另外,在数字电路体系中,仅依靠耗尽型器件无法完成多种逻辑功能的实现。因此,制备高性能的增强型(常关型)器件成为了当前GaN基电子器件研究的热点和重点。
目前,实现增强型器件的技术主要包括p-GaN帽层结构制备技术、凹栅结构制备技术以及氟离子注入技术等,但是,上述传统工艺在实现增强型的同时,均会产生较为严重的不利影响。
p-GaN帽层制备技术:p-GaN帽层技术的工作原理和pn结相似,p型GaN可以和n型AlGaN势垒层产生pn结电场,对AlGaN/GaN异质结界面处的二维电子气产生耗尽作用。但是在p-GaN帽层结构中,帽层的淀积不仅会增大器件的寄生电容,同时会削弱器件的栅控能力;并且,p型GaN的生长对于掺杂技术的要求很高,目前仍是尚未攻克的GaN外延工艺难点,工艺过程难以精确控制;
凹栅结构制备技术:凹栅技术是对AlGaN势垒层进行刻蚀,当其厚度小于临界值时,AlGaN/GaN异质结界面不会产生二维电子气,这时,栅极下方没有电子的积聚,器件处于常关状态。但是对于凹栅结构,过薄的势垒层会导致沟道势阱深度较浅,造成载流子的限域性降低;而且,干法刻蚀工艺会对材料结构造成损伤,且工艺稳定性和重复性较差,不利于大规模生产;另外,凹栅结构器件的阈值电压仅能达到稍大于0V的水平,无法得到更高的阈值电压。
氟离子注入技术:氟离子注入技术的原理是通过等离子体设备对栅区域的AlGaN势垒层进行氟等离子体处理,使部分氟离子进入AlGaN势垒层中形成负电中心,在其周围形成的势场对沟道电子产生耗尽作用从而形成增强型器件。然而,由于氟离子注入工艺会造成势垒层中陷阱态和缺陷损伤的增加,影响器件性能,尤其会影响器件在高温条件下的稳定性;此外,传统工艺方法尽管均能达到耗尽沟道内载流子的目的,但是异质结构界面处的极化电荷仍然存在;现有技术表明,在进行栅介质淀积等器件工艺时,极化电荷会造成器件阈值电压的负向漂移,可靠性存在隐患。
综上所述,目前国内外实现增强型器件的技术存在诸多问题,主要体现在工艺重复性差、工艺过程对材料及器件造成损伤、工艺过程影响器件稳定性等方面,从而影响增强型器件的性能和可靠性。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种非极性InAlN/GaN高电子迁移率晶体管及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种非极性InAlN/GaN高电子迁移率晶体管的制备方法,包括步骤:
S1、选取非极性GaN材料作为衬底;
S2、在所述衬底上生长GaN,形成非极性沟道层;
S3、在所述非极性沟道层上生长InAlN,形成非极性势垒层;
S4、在所述非极性沟道层和所述非极性势垒层内制作源极和漏极,在所述非极性势垒层上制作栅极,得到非极性InAlN/GaN高电子迁移率晶体管。
在本发明的一个实施例中,步骤S1之后还包括:
S11、在温度范围为828~1012℃的条件下,对所述衬底进行氮化处理;
S12、对所述衬底进行处理,处理过程为:在衬底上生长GaN膜,对所述GaN膜进行刻蚀处理,生长所述GaN膜和对所述GaN膜进行刻蚀处理循环预定周期。
在本发明的一个实施例中,步骤S2包括:
在基座温度范围为900~1100℃、反应室压强范围为9~10Tor、Ga源的流量范围为9~11sccm、N源的流量范围为90~110sccm的条件下生长GaN,形成所述非极性沟道层。
在本发明的一个实施例中,步骤S3包括:
S31、在所述非极性沟道层上生长AlN,形成***层;
S32、在所述***层上生长InAlN,形成所述非极性势垒层。
在本发明的一个实施例中,步骤S32包括:
在基座温度范围为648~792℃、反应室压强范围为180~220Tor、Al源的流量范围为10~14sccm、N源的流量范围为900~1100sccm、In源的流量范围为72~88sccm的条件下生长InAlN,形成所述非极性势垒层。
在本发明的一个实施例中,所述非极性势垒层的材料为In1-xAlxN,其中x范围为80%~85%。
在本发明的一个实施例中,步骤S4包括:
S41、利用金属蒸发方法在所述非极性势垒层上淀积第一金属材料,并对所述第一金属材料进行退火处理,使所述第一金属材料下沉至所述非极性沟道层,形成源极和漏极;
S42、刻蚀所述非极性势垒层和所述非极性沟道层,形成隔离沟槽;
S43、利用金属蒸发方法在所述非极性势垒层上淀积第二金属材料,形成栅极。
在本发明的一个实施例中,在所述非极性势垒层上制作源极、漏极和栅极之后还包括:
S5、利用等离子体增强化学气相沉积法,在所述非极性势垒层、所述源极、所述漏极和所述栅极上淀积SiN,形成保护层;
S6、在所述保护层上光刻互联开孔区,在所述互联开孔区制作金属互联层。
本发明的另一个实施例还提供了一种非极性InAlN/GaN高电子迁移率晶体管,由上述制备方法制得。
与现有技术相比,本发明的有益效果:
1、本发明的非极性InAlN/GaN高电子迁移率晶体管的制备方法在一定工艺条件下,形成了非极性的沟道层和势垒层,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。
2、本发明的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
3、本发明选用基于新型氢化物气相外延(HVPE)的非极性GaN同质材料作为衬底,不仅能够有效缓解在异质材料上外延生长非极性材料的困难性,而且对于提升外延材料的结晶质量、异质结构的输运特性以及HEMTs器件的工作性能具有重要意义。
4、本发明的非极性InAlN/GaN高电子迁移率晶体管的栅极方向与c轴方向夹角θ范围为0°≤θ≤90°,结合非极性材料面内的各向异性,在制备非极性高电子迁移率晶体管的基础上,探讨了栅极方向对器件特性的影响机理,对非极性异质结构及相关器件体系的建立具有重要意义。
附图说明
图1为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的制备方法的流程图;
图2为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的结构示意图;
图3为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图;
图4为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图;
图5为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图;
图6为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图;
图7为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的制备方法的流程图,包括如下步骤:
S1、选取非极性GaN材料作为衬底101;
S2、在所述衬底上生长GaN,形成非极性沟道层;
S3、在所述非极性沟道层上生长InAlN,形成非极性势垒层;
S4、在所述非极性沟道层和所述非极性势垒层内制作源极和漏极,在所述非极性势垒层上制作栅极,得到所述非极性InAlN/GaN高电子迁移率晶体管。
具体的,步骤S1之后还包括:
S11、在温度范围为828~1012℃的条件下对所述衬底进行氮化处理;优选的,处理温度为920℃;
S12、对所述衬底进行处理,其处理过程为:在衬底上生长GaN膜,对所述GaN膜进行刻蚀处理,生长GaN膜和对所述GaN膜进行刻蚀处理循环预定周期;优选的,循环周期为15次。
具体的,步骤S2包括:
在基座温度范围为900~1100℃、反应室压强范围为9~11Tor、Ga源的流量范围为9~11sccm、N源的流量范围为90~110sccm的条件下生长GaN,形成所述非极性沟道层;
优选的,生长温度为100℃,反应室压强为10Torr,Ga源的流量为10sccm,N源的流量为100sccm。
具体的,步骤S3包括:
S31、在所述非极性沟道层上生长AlN,形成***层;
S32、在所述***层上生长InAlN,形成非极性势垒层。
具体的,步骤S32包括:
在基座温度范围为648~792℃、反应室压强范围为180~220Tor、Al源的流量范围为10~14sccm、N源的流量范围为900~1100sccm、In源的流量范围为72~88sccm的条件下生长InAlN,形成所述非极性势垒层;
优选的,生长温度为720℃,反应室压强为200Torr,Al源的流量为12sccm,N源的流量为1000sccm,In源的流量为80sccm。
具体的,所述非极性势垒层的材料为In1-xAlxN,其中x范围为80%~85%。
具体的,步骤S4包括:
S41、在所述非极性势垒层上淀积第一金属材料,并对所述第一金属材料进行退火处理,使所述第一金属材料下沉至所述非极性沟道层,形成源极和漏极;
S42、刻蚀所述***层、所述非极性势垒层和所述非极性沟道层,形成隔离沟槽;
S43、利用金属蒸发方法在所述非极性势垒层上淀积第二金属材料,形成栅极。
具体的,在所述非极性势垒层上制作源极、漏极和栅极之后还包括:
S5、利用等离子体增强化学气相沉积法,在所述非极性势垒层、所述源极、所述漏极和所述栅极上淀积SiN,形成保护层;
S6、在所述保护层上光刻互联开孔区,在所述互联开孔区制作金属互联层。
本发明实施例的非极性InAlN/GaN高电子迁移率晶体管的制备方法在一定工艺条件下,形成了非极性的沟道层和势垒层,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。
本发明实施例的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
实施例二
请参见图2,图2为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的结构示意图,在上述实施例一的基础上,以购买的半绝缘非极性a面同质GaN材料为衬底101,进行非极性InAlN/GaN高电子迁移率晶体管的制备,其中,半绝缘非极性a面同质GaN材料是利用氢化物气相外延(hydride vapor phase epitaxy,简称HVPE)方法生长而成的。
本发明实施例选用基于新型氢化物气相外延的非极性GaN同质材料作为衬底,不仅能够有效缓解在异质材料上外延生长非极性材料的困难性,而且对于提升外延材料的结晶质量、异质结构的输运特性以及HEMTs器件的工作性能具有重要意义。
由于非极性InAlN/GaN异质结构面内存在各向异性,栅极方向会对器件特性造成显著的影响,因此,按照不同的器件栅极方向制备了三种非极性InAlN/GaN高电子迁移率晶体管,其中,第一种栅极方向与c轴方向平行,第二种栅极方向与c轴方向之间的夹角为45°,第三种栅极方向与c轴垂直。
本实施例中的非极性InAlN/GaN高电子迁移率晶体管的栅极方向与c轴方向平行,具体步骤如下:
S1、对衬底101进行处理,其中,所述衬底101为同质非极性GaN材料,具体步骤如下:
S11、对所述衬底101进行高温氮化处理,处理温度为920℃;
将衬底101放置在石墨基座上方,保证衬底正常漂浮,然后将石墨基座放置进入反应腔内,保证基座能够正常自转和公转;打开反应室真空泵对反应室进行抽真空,使得反应室真空度低于1×10-2Torr;将高纯氨气和氢气混合气体通入反应室内,同时反应室真空泵继续工作,使反应室内保持40Torr的高纯氨气氛围;通过射频源对石磨基座进行加热,在7分钟内使石磨基座温度升高至920℃,并维持该温度5分钟,在该条件下高温氮化处理衬底101。
进一步的,高温氮化处理衬底的过程可以消除衬底表面附着悬挂键等不利因素,为后续反应提供良好的基板。
进一步的,选用基于新型氢化物气相外延(HVPE)的非极性GaN同质材料作为衬底,不仅能够有效缓解在异质材料上外延生长非极性材料的困难性,而且对于提升外延材料的结晶质量、异质结构的输运特性以及HEMTs器件的工作性能具有重要意义。
S12、对所述衬底101进行处理,其处理过程为:在衬底上生长GaN膜,对所述GaN膜进行退火刻蚀处理,循环预定周期;
在本发明实施例中,生长GaN-刻蚀GaN膜-生长GaN-刻蚀GaN膜……,如此循环的处理过程称为热分解-再生长技术。
具体步骤如下:
首先以三甲基镓作为Ga源,氢气为载气带入三甲基镓,氨气作为N源,在生长速率为7nm/min的条件下生长GaN,生长时间为0.5min,形成GaN薄膜;然后关闭N源及Ga源流量阀,持续1分钟,使材料在氢气氛围中退火,退火温度为910℃,退火温度为GaN的最佳生长温度,在高温下退火的过程即为对GaN薄膜刻蚀的过程;如此交替循环15周期,完成对衬底101的处理。
热分解-再生长技术可以抑制衬底表面杂质结合,退火处理会使表面GaN薄膜大量分解,带走自支撑衬底表面的杂质,并且GaN反应原子是以类似超晶格方式淀积的,能够迅速填平由于氢气刻蚀导致的材料表面起伏。
S2、在所述衬底101上生长GaN,形成非极性沟道层102,具体步骤如下:
控制石墨基座温度,使其逐渐升高至1000℃,往反应室内通入Ga源和N源,并使反应室内压强保持在10Torr的动态平衡,其中,以三甲基镓作为Ga源,三甲基镓流量为10sccm;氢气为载气带入三甲基镓,氢气流量为800sccm;以氨气作为N源,氨气流量为100sccm;在此条件下,GaN的生长时间为40分钟,对应形成的非极性沟道层102的厚度为200nm。
需要说明的是,形成非极性结构的必要条件为:较高的生长温度、较低的反应室压强以及较低的V族反应源与III族反应源的流量比;在该实施例中非极性沟道层102的生长温度为1000℃,反应室压强为10Torr,N源与Ga源流量比为10,三者均符合非极性GaN层的生长条件,在此条件下形成的沟道层为非极性的。
进一步的,反应源Ga源与N源的流量均维持在较低的范围内,可以使形成的非极性沟道层的材料结晶质量较高,从而保证非极性沟道层中电子的流动速率。
S3、在所述非极性沟道层102上生长InAlN,形成非极性势垒层103;具体步骤如下:
S31、在所述非极性沟道层102上生长AlN,形成***层1021;
保持石墨基座温度为1000℃,反应室压强为10Torr,往反应室内通入Al源和N源,其中,以三甲基铝作为Al源,三甲基铝流量为5sccm;以氢气为载气带入三甲基铝,氢气流量为200sccm;以氨气作为N源,氨气流量为100sccm;此条件下,GaN的生长时间为0.5分钟,对应形成的***层1021厚度为2nm。
S32、在所述***层1021上生长InAlN,形成非极性势垒层103;
控制石墨基座温度,使其逐渐降低至720℃,往反应室内通入Al源、In源和N源,并使反应室内压强保持在200Torr的动态平衡,其中,以三甲基铝作为Al源,三甲基铝流量为12sccm;以三甲基铟作为In源,三甲基铟流量为80sccm;以氢气为载气带入三甲基铝,氢气流量为800sccm;以氮气为载气带入三甲基铟;以氨气作为N源,氨气流量为1000sccm;在此条件下,InAlN生长时间为5分钟,对应形成的非极性势垒层103厚度为12nm,非极性势垒层103中Al组份为82%。
进一步的,本实施例中生长温度为720℃,反应室压强为200Torr,N源与Al源流量比为83,N源与In源流量比为12.5,符合非极性结构的生长条件,在此条件下形成的势垒层为非极性的。
进一步的,In源的流量高于Al源的流量,这是由于铟原子与氮原子之间的结合能较低,因此生长非极性InAlN时应当保持反应腔内为富铟环境。
进一步的,非极性势垒层103中Al组份为82%可以实现势垒层与沟道层的近晶格匹配,在该组份条件下,异质结构在保证沟道内本征二维电子气浓度较低的基础上,保持了势垒层与沟道层之间较大的能带带阶,保证了沟道处依旧形成深势阱,提升了沟道内载流子的限域性。
进一步的,在非极性沟道层102和非极性势垒层103之间生长一层超薄的***层1021,是因为***层能够在非极性势垒层和非极性沟道层之间形成有效的隔挡,抑制二维电子气的波函数扩散进入非极性势垒层,从而抑制三元势垒材料中的合金无序散射对二维电子气输运的不利影响;而且,势垒层与沟道层的生长条件不同,条件转换过程会造成反应室内气流不均、温度不稳定等影响,***层可以起到生长条件转换的过渡作用,有效消除生长条件突变对异质结特性的不利影响;另外,***层很大程度上可以起到平滑界面形貌,抑制界面粗糙度散射的作用,提高器件的性能。
进一步的,***层选用AlN,是由于AlN的禁带宽度较大,利用AlN禁带宽度大的优势能够对异质结能带结构实现调制作用,显著的提升势垒层与沟道层之间的带阶高度,增大势阱深度,从而提高沟道内二维电子气的限域性。
S4、在所述非极性沟道层102和所述非极性势垒层103内制作源极104和漏极105,在所述非极性势垒层(103)上制作栅极106,具体步骤如下:
S41、在所述非极性势垒层103上淀积金属材料,并对所述金属材料进行退火处理,使所述金属材料下沉至所述非极性沟道层102,形成源极104和漏极105;
首先,在非极性势垒层103上光刻源电极区域和漏电极区域;然后,在源电极区域和漏电极区域内的非极性势垒层103上以及源电极区域和漏电极区域外的光刻胶上淀积欧姆金属,其中,该欧姆金属是由四层金属组成的金属堆栈结构,四层金属由下向上依次为Ti、Al、Ni和Au,厚度分别为
Figure BDA0001953981230000131
接着,剥离源电极区域和漏电极区域外的光刻胶上的欧姆金属;最后,将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极区域和漏电极区域内非极性势垒层103上的欧姆金属下沉至非极性沟道层102,从而形成欧姆金属与异质结沟道之间的欧姆接触,形成源极104和漏极105。其中,在快速热退火炉中退火处理的工艺条件为:退火气氛为N2,退火温度为850℃,退火时间为30s。
进一步的,源极104和漏极105表面的中心点连接线与非极性势垒层103上的c轴方向平行,c轴方向为沿非极性势垒层103的水平方向(即从左指向右),请参见图3,图3为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图。
S42、刻蚀所述非极性势垒层103、***层1021和所述非极性沟道层102,形成隔离沟槽1051;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻电隔离区域,之后对样品进行超纯水冲洗和氮气吹干,并将样品放在110℃的热板上烘烤2min;然后,利用感应耦合等离子体(inductively coupled plasma,简称ICP)工艺依次刻蚀电隔离区域的非极性势垒层103、***层1021和非极性GaN沟道层,以实现有源区的台面隔离,其总的刻蚀深度为214nm;最后,将样品依次放入丙酮溶液、乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,再用超纯水冲洗样品并用氮气吹干,形成隔离沟槽1051。
需要说明的是,当非极性势垒层103和非极性沟道层102之间生长有***层1021时,刻蚀非极性势垒层103、***层1021和非极性沟道层102,从而形成隔离沟槽1051;当非极性势垒层103和非极性沟道层102之间无***层1021时,刻蚀非极性势垒层103和非极性沟道层102,从而形成隔离沟槽1051。
S43、利用金属蒸发方法在所述非极性势垒层103上淀积金属材料,形成栅极106,其中,栅极106方向为沿源极104和漏极105表面的中心点连接线,即栅电极方向与c轴方向平行,请参见图3,其中,源极104的中心点A和漏极105的中心点B的连线与c轴方向平行,栅极106位于A与B连线上,因此栅极108与c轴平行;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻栅电极区域,控制栅条方向(栅电极区域一般为长方形,长方形中的长边所在的方向即为栅条方向)与外延片表面c轴方向平行,并对样品进行超纯水冲洗和氮气吹干;然后,在栅电极区域内的非极性势垒层103上以及栅电极区域外的光刻胶上蒸发肖特基金属作为栅极,其中,该肖特基金属是由两层金属组成的金属堆栈结构,由下向上依次为Ni和Au,Ni和Au厚度分别为
Figure BDA0001953981230000141
最后,将完成栅极金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除栅电极外的肖特基金属和光刻胶,之后将样品放入NMP溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成栅极106。
进一步的,栅极方向由源极和漏极的相对方位确定,因此,在制作源极和漏极时,漏极与源极连线的与c轴方向夹角不同,由于栅极位于漏极与源极之间,则栅极的方向与c轴方向夹角不同。
S5、利用等离子体增强化学气相沉积法(plasma enhanced chemical vapordeposition,简称PECVD)在所述非极性势垒层105、所述源极104、所述漏极105和所述栅极106上淀积SiN,形成保护层107;具体步骤如下:
对完成栅极106制作的样品进行表面清洗,并利用PECVD工艺生长厚度为200nm的SiN保护层,其生长的工艺条件为:采用NH3和SiH4作为反应气体,衬底温度为300℃,反应腔室压力为600mTorr,RF功率为30W。
S6、在所述保护层107上光刻互联开孔区,在所述互联开孔区制作金属互联层108,具体步骤如下:
采用涂胶、烘胶、曝光、显影、剥离等工艺在保护层107上制作源极104、漏极105和栅极107的金属互联开孔区,并对样品进行超纯水冲洗和氮气吹干;然后,在金属互联开孔区刻蚀保护层107,形成金属互联开孔结构;接着,在金属互联开孔结构中及金属互联开孔结构外的保护层107上利用电子束蒸发工艺淀积互联金属,该互联金属是由两层金属组成的金属堆栈结构,由下向上依次为Ti和Au;最后,将完成互联金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除互联区域外的互联金属和光刻胶,之后将样品放入N-甲基吡咯烷酮(N-methyl-2-pyrrolidone,俗称NMP)溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成金属互联层108,金属互联层108将源极104、漏极105和栅极107引出;最终得到栅极方向与c轴平行的非极性InAlN/GaN高电子迁移率晶体管。
本发明实施例的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
实施例三
在实施例一和实施例二的基础上,本实施例中的非极性InAlN/GaN高电子迁移率晶体管的栅极方向与c轴方向之间的夹角为45°,请参见图4和图5,图4为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图,图5为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图。
具体步骤如下:
步骤S1~S3请参见实施例二;
S41、利用金属蒸发方法在所述非极性势垒层203上淀积金属材料,形成源极204和漏极205;
首先,在非极性势垒层203上光刻源电极区域和漏电极区域;然后,在源电极区域和漏电极区域内的非极性势垒层203上以及源电极区域和漏电极区域外的光刻胶上淀积欧姆金属,其中,该欧姆金属是由四层金属组成的金属堆栈结构,四层金属由下向上依次为Ti、Al、Ni和Au,厚度分别为
Figure BDA0001953981230000161
接着,剥离源电极区域和漏电极区域外的光刻胶上的欧姆金属;最后,将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极区域和漏电极区域内非极性势垒层203上的欧姆金属下沉至非极性沟道层202,从而形成欧姆金属与异质结沟道之间的欧姆接触,形成源极204和漏极205;其中,在快速热退火炉中退火处理的工艺条件为:退火气氛为N2,退火温度为850℃,退火时间为30s。
进一步的,源极204和漏极205表面的中心点连接线与非极性势垒层203上的c轴方向之间的夹角为45°,请参见图5。
S42、刻蚀所述非极性势垒层203、***层2021和所述非极性沟道层202,形成隔离沟槽2051,请参见图4;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻电隔离区域,之后对样品进行超纯水冲洗和氮气吹干,并将样品放在110℃的热板上烘烤2min;然后,利用ICP工艺依次刻蚀电隔离区域的非极性势垒层203、***层2021和非极性GaN沟道层,以实现有源区的台面隔离,其总的刻蚀深度为214nm;最后,将样品依次放入丙酮溶液、乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,再用超纯水冲洗样品并用氮气吹干,形成隔离沟槽2051。
S43、利用金属蒸发方法在所述非极性势垒层203上淀积金属材料,形成栅极206,其中,栅极206方向为沿源极204和漏极205表面的中心点连接线,即栅电极方向与c轴方向之间的夹角为45°,请参见图5,其中,源极204的中心点A和漏极205的中心点B的连线与c轴方向夹角为45°,栅极206位于A与B连线上,因此栅极208与c轴夹角为45°;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻栅电极区域,控制栅条方向与外延片表面c轴方向之间的夹角为45°,并对样品进行超纯水冲洗和氮气吹干;然后,在栅电极区域内的非极性势垒层203上以及栅电极区域外的光刻胶上蒸发肖特基金属作为栅极,其中,该肖特基金属是由两层金属组成的金属堆栈结构,由下向上依次为Ni和Au,Ni和Au厚度分别为
Figure BDA0001953981230000181
最后,将完成栅极金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除栅电极外的肖特基金属和光刻胶,之后将样品放入NMP溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成栅极206。
进一步的,栅极方向由源极和漏极的相对方位确定,因此,在制作源极和漏极时,漏极与源极连线的与c轴方向夹角不同,由于栅极位于漏极与源极之间,则栅极的方向与c轴方向夹角不同。
步骤S5~S6请参见实施例二。最终得到栅极方向与c轴方向夹角为45°的非极性InAlN/GaN高电子迁移率晶体管,请参见图4。
实施例四
在实施例一和实施例二的基础上,本实施例中的非极性InAlN/GaN高电子迁移率晶体管的栅极方向与c轴方向垂直,请参见图6和图7,图6为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图;图7为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图。
具体步骤如下:
步骤S1~S3请参见实施例二;
S41、利用金属蒸发方法在所述非极性势垒层303上淀积金属材料,形成源极304和漏极305;
首先,在非极性势垒层303上光刻源电极区域和漏电极区域;然后,在源电极区域和漏电极区域内的非极性势垒层303上以及源电极区域和漏电极区域外的光刻胶上淀积欧姆金属,其中,该欧姆金属是由四层金属组成的金属堆栈结构,四层金属由下向上依次为Ti、Al、Ni和Au,厚度分别为
Figure BDA0001953981230000191
接着,剥离源电极区域和漏电极区域外的光刻胶上的欧姆金属;最后,将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极区域和漏电极区域内非极性势垒层303上的欧姆金属下沉至非极性沟道层302,从而形成欧姆金属与异质结沟道之间的欧姆接触,形成源极304和漏极305。其中,在快速热退火炉中退火处理的工艺条件为:退火气氛为N2,退火温度为850℃,退火时间为30s。
进一步的,源极304和漏极305表面的中心点连接线与非极性势垒层303上的c轴方向垂直,请参见图7。
S42、刻蚀所述非极性势垒层303、***层3021和所述非极性沟道层302,形成隔离沟槽3051;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻电隔离区域,之后对样品进行超纯水冲洗和氮气吹干,并将样品放在110℃的热板上烘烤2min;然后,利用ICP工艺依次刻蚀电隔离区域的非极性势垒层303、***层3021和非极性GaN沟道层,以实现有源区的台面隔离,其总的刻蚀深度为214nm;最后,将样品依次放入丙酮溶液、乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,再用超纯水冲洗样品并用氮气吹干,形成隔离沟槽3051。
S43、利用金属蒸发方法在所述非极性势垒层303上淀积金属材料,形成栅极306,其中,栅极306方向为沿源极304和漏极305表面的中心点连接线,即栅电极方向与c轴方向垂直,请参见图7,其中,源极304的中心点A和漏极305的中心点B的连线与c轴方向垂直,栅极306位于A与B连线上,因此栅极308与c轴垂直;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性InAlN势垒层上光刻栅电极区域,控制栅条方向与外延片表面c轴方向垂直,并对样品进行超纯水冲洗和氮气吹干;然后,在栅电极区域内的非极性势垒层303上以及栅电极区域外的光刻胶上蒸发肖特基金属作为栅极,其中,该肖特基金属是由两层金属组成的金属堆栈结构,由下向上依次为Ni和Au,Ni和Au厚度分别为
Figure BDA0001953981230000201
最后,将完成栅极金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除栅电极外的肖特基金属和光刻胶,之后将样品放入NMP溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成栅极306。
进一步的,栅极方向由源极和漏极的相对方位确定,因此,在制作源极和漏极时,漏极与源极连线的与c轴方向夹角不同,由于栅极位于漏极与源极之间,则栅极的方向与c轴方向夹角不同。
步骤S5~S6请参见实施例二,最终得到栅极方向与c轴方向垂直的非极性InAlN/GaN高电子迁移率晶体管,请参见图6。
实施例五
请参见图2,图2中栅极方向与c轴平行的非极性InAlN/GaN高电子迁移率晶体管包括:
衬底101;非极性沟道层102,位于衬底101上;***层1021,位于非极性沟道层102上;非极性势垒层103,位于***层1021上;源极104,位于非极性沟道层102和非极性势垒层103内;漏极105,位于非极性沟道层102和非极性势垒层103内;栅极106,位于非极性势垒层103上,并且栅极106方向平行于c轴;保护层107,覆盖在非极性势垒层103、源极104、漏极105和栅极106上;金属互联层108,位于源极104、漏极105和栅极106上。
本发明实施例的非极性InAlN/GaN高电子迁移率晶体管中,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。
本发明实施例的非极性InAlN/GaN高电子迁移率晶体管中载流子沿c轴方向的运输速率高于极性InAlN/GaN高电子迁移率晶体管中载流子的运输速率,其器件性能较好,增强型效果也比较好。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (6)

1.一种非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,包括步骤:
S1、选取非极性GaN材料作为衬底(101);在温度范围为828~1012℃的条件下,对所述衬底(101)进行氮化处理;利用热分解-再生长技术对所述衬底(101)进行处理,处理过程为:在衬底(101)上生长GaN膜,对所述GaN膜进行刻蚀处理,生长所述GaN膜和对所述GaN膜进行刻蚀处理循环预定周期;
S2、在所述衬底(101)上生长GaN,形成非极性沟道层(102);形成所述非极性沟道层(102)的条件为:基座温度范围为900~1100℃、反应室压强范围为9~10Tor、Ga源的流量范围为9~11sccm、N源的流量范围为90~110sccm;
S3、在所述非极性沟道层(102)上生长InAlN,形成非极性势垒层(103);形成所述非极性势垒层(103)的条件为:基座温度范围为648~792℃、反应室压强范围为180~220Tor、Al源的流量范围为10~14sccm、N源的流量范围为900~1100sccm、In源的流量范围为72~88sccm;
S4、在所述非极性沟道层(102)和所述非极性势垒层(103)内制作源极(104)和漏极(105),在所述非极性势垒层(103)上制作栅极(106),得到非极性InAlN/GaN高电子迁移率晶体管。
2.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,步骤S3包括:
S31、在所述非极性沟道层(102)上生长AlN,形成***层(1021);
S32、在所述***层(1021)上生长InAlN,形成所述非极性势垒层(103)。
3.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,所述非极性势垒层(103)的材料为In1-xAlxN,其中x范围为80%~85%。
4.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,步骤S4包括:
S41、利用金属蒸发方法在所述非极性势垒层(103)上淀积第一金属材料,并对所述第一金属材料进行退火处理,使所述第一金属材料下沉至所述非极性沟道层(102),形成源极(104)和漏极(105);
S42、刻蚀所述非极性势垒层(103)和所述非极性沟道层(102),形成隔离沟槽(1051);
S43、利用金属蒸发方法在所述非极性势垒层(103)上淀积第二金属材料,形成栅极(106)。
5.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,在所述非极性沟道层(102)和所述非极性势垒层(103)内制作源极(104)和漏极(105),在所述非极性势垒层(103)上制作栅极(106)之后还包括:
S5、利用等离子体增强化学气相沉积法,在所述非极性势垒层(103)、所述源极(104)、所述漏极(105)和所述栅极(106)上淀积SiN,形成保护层(107);
S6、在所述保护层(107)上光刻互联开孔区,在所述互联开孔区制作金属互联层(108)。
6.一种非极性InAlN/GaN高电子迁移率晶体管,其特征在于,由如权利要求1-5中任一项所述的方法制得。
CN201910060484.1A 2018-08-20 2019-01-22 非极性InAlN/GaN高电子迁移率晶体管及制备方法 Active CN109545852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018109458704 2018-08-20
CN201810945870.4A CN109346519A (zh) 2018-08-20 2018-08-20 非极性InAlN/GaN高电子迁移率晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN109545852A CN109545852A (zh) 2019-03-29
CN109545852B true CN109545852B (zh) 2021-03-30

Family

ID=65291718

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810945870.4A Pending CN109346519A (zh) 2018-08-20 2018-08-20 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN201910060484.1A Active CN109545852B (zh) 2018-08-20 2019-01-22 非极性InAlN/GaN高电子迁移率晶体管及制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810945870.4A Pending CN109346519A (zh) 2018-08-20 2018-08-20 非极性InAlN/GaN高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (2) CN109346519A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635555B (zh) * 2020-12-18 2024-03-26 江苏能华微电子科技发展有限公司 一种GaN HEMT器件中选择性去除GaN的方法及器件
CN114361121B (zh) * 2021-12-30 2024-03-29 西安电子科技大学芜湖研究院 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011044554A1 (en) * 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US20110057198A1 (en) * 2009-08-28 2011-03-10 The Regents Of The University Of California TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Nonpolar AlGaN/GaN Metal-Insulator-Semiconductor Heterojunction Field-Effect Transistors With a Normally Off Operation";Masayuki Kuroda et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20100228;第368-372页 *

Also Published As

Publication number Publication date
CN109346519A (zh) 2019-02-15
CN109545852A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
Hu et al. Materials and processing issues in vertical GaN power electronics
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
US20160218204A1 (en) Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
TWI549300B (zh) 半導體裝置及其製造方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN109559991B (zh) 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
CN113889531A (zh) 一种半导体器件及其应用与制造方法
CN109545852B (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
US20210384345A1 (en) Vertical umosfet device with high channel mobility and preparation method thereof
Shul et al. Inductively coupled high-density plasma-induced etch damage of GaN MESFETs
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
US20210367055A1 (en) Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN212182338U (zh) 半导体结构
CN114121655A (zh) 一种基于增强型器件的自终止刻蚀方法及器件
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
Zhang Beta gallium oxide materials processing and device applications
CN205177851U (zh) 一种基于硅衬底的hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant