CN117096180A - 具有线性度增强的氮化镓晶体管器件及制备方法 - Google Patents

具有线性度增强的氮化镓晶体管器件及制备方法 Download PDF

Info

Publication number
CN117096180A
CN117096180A CN202311018067.3A CN202311018067A CN117096180A CN 117096180 A CN117096180 A CN 117096180A CN 202311018067 A CN202311018067 A CN 202311018067A CN 117096180 A CN117096180 A CN 117096180A
Authority
CN
China
Prior art keywords
layer
source electrode
barrier layer
gallium nitride
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311018067.3A
Other languages
English (en)
Inventor
樊雨佳
刘志宏
徐美
许淑宁
杜航海
刑伟川
周瑾
危虎
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311018067.3A priority Critical patent/CN117096180A/zh
Publication of CN117096180A publication Critical patent/CN117096180A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了具有线性度增强的氮化镓晶体管器件,自下而上依次包括衬底、成核层、缓冲层、沟道层和势垒层,势垒层上方设有漏电极和栅电极,在沟道层与势垒层的界面中形成二维电子气;势垒层和沟道层一端设置有凹槽,凹槽底端位于沟道层中上部,凹槽顶端高于势垒层上表面,凹槽中设置有源电极Ⅰ、源电极Ⅱ和源电极Ⅲ,源电极Ⅰ、源电极Ⅱ和源电极Ⅲ和二维电子气的接触分别为欧姆接触、肖特基接触和欧姆接触。本发明还公开了该氮化镓晶体管器件的制备方法。通过在源极引入正向和反向两个肖特基势垒,使其与二维电子气形成肖特基二极管,使得在一定的Vgs范围内源极串联电阻基本不变,实测跨导gm变平坦,从而稳定栅对沟道电流的控制能力。

Description

具有线性度增强的氮化镓晶体管器件及制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种具有线性度增强的氮化镓晶体管器件,还涉及氮化镓晶体管器件的制备方法。
背景技术
GaN基半导体材料由于具有宽带宽、高频率和高耐压等优异材料特性,被认为是射频/微波功率放大器最有希望的候选材料之一。GaN电子器件主要以GaN异质结构高电子迁移率晶体管(HEMT)为主。在AIGaN/GaN等氮化物异质结构界面形成的二维电子气(2DEG)具有很高的迁移率、二维电子气密度和电子饱和速度,进而使得GaN基HEMT器件具有高输出电流和功率的能力,已成为替代大功率和高频开关应用的硅器件的有前景的候选器件。
对于4G LTE和5G通信***而言,其射频模块中的功率放大器需要具有良好的线性特性,以减小输入和输出信号之间的失真,提高***的数据传输速率和频谱效率,这就要求核心GaN HEMT器件具有很高的线性度,要求其跨导随输出电流变化比较平坦。但是,目前GaN HEMT具有严重的非线性特性,在频率比较高的时候更为严重。这将导致信号在传播过程中产生畸变,造成传输效率低下、信号失真等问题。
根据实际HEMT器件的交流小信号等效电路,包括本征场效应管部分和串联电阻RS和RD等引起的寄生效应,所以在实际器件工作中,在不忽略串联电阻RS和RD的情况下,IDS在源漏串联电阻RS和RD上产生压降,RS和RD来源于栅源和栅漏之间的无栅沟道区的通道电阻以及源漏欧姆接触电阻RC。源电阻RS使加在栅源间的有效栅压下降,会影响饱和区跨导gm,最终导致GaN HEMT器件的非线性。
发明内容
本发明的目的是提供具有线性度增强的氮化镓晶体管器件,提高了氮化镓晶体管器件的跨导随输出电流变化的平坦度,进而提高氮化镓晶体管器件的线性度。
本发明所采用的技术方案是,具有线性度增强的氮化镓晶体管器件,自下而上依次包括衬底、成核层、缓冲层、沟道层和势垒层,势垒层上方设有漏电极和栅电极,在沟道层与势垒层的界面中形成二维电子气;势垒层和沟道层的一端设置有凹槽,凹槽的底端位于沟道层中上部,凹槽的顶端高于势垒层上表面,凹槽中设置有源电极Ⅰ、源电极Ⅱ和源电极Ⅲ,源电极Ⅰ、源电极Ⅱ和源电极Ⅲ和二维电子气的接触分别为欧姆接触、肖特基接触和欧姆接触。
本发明的特点还在于,
源电极Ⅰ和源电极Ⅱ之间的势垒层上方和源电极Ⅲ与栅电极之间的势垒层上方为钝化层。
成核层和缓冲层之间设置有过渡层,沟道层和势垒层之间设置有隔离层,势垒层和钝化层之间设置有帽层。
沟道层和势垒层的材料为三族氮化物半导体,三族氮化物半导体为GaN、AlN、InN中的任意两种或者多种;
缓冲层的材料为未掺杂的GaN或AlGaN,厚度为200nm~5μm。
栅电极和源电极Ⅱ的材料均为Ni/Au、Ti/Au、TiN/Au、Ta/Au中的任意一种,并与二维电子气形成肖特基接触。
源电极Ⅰ和源电极Ⅲ的材料为Ti/Al/Ni/Au、Mo、Pt、Nb/Au中的任意一种或者多种,并与二维电子气形成欧姆接触。
钝化层的材料为Si3N4、SiO2、Al2O3、HfO2中的任意一种。
本发明所采用的另一技术方案是,具有线性度增强的氮化镓晶体管器件的制备方法,具体按照以下步骤实施:
步骤1:将衬底表面进行清洗;
步骤2:采用金属有机物化学气相淀积,在衬底上依次生长成核层、缓冲层、沟道层、势垒层;
步骤3:清洗外延片;
步骤4:将势垒层和部分沟道层端部进行凹槽刻蚀;
步骤5:制备源电极Ⅰ、源电极Ⅲ和漏电极的欧姆接触;
步骤6:台面隔离;
步骤7:淀积源电极Ⅱ和栅电极的肖特基金属;
步骤8:制备钝化层。
本发明的有益效果是:
源电极Ⅱ与二维电子气形成肖特基接触,源电极Ⅱ左边与半导体接触形成正向肖特基二极管结构,源电极Ⅱ右边与半导体形成反向肖特基二极管结构,让源电极Ⅱ和源电极Ⅲ中间短接,使源电极Ⅱ和源电极Ⅲ不起电极作用,只起增加势垒高度的作用。使得源极电阻RS随沟道电流的增大的斜率没有常规HEMT结构大,从而提高了器件的跨导随输出电流变化的平坦度,进而提高器件的线性度。
附图说明
图1是本发明具有线性度增强的氮化镓晶体管器件的结构示意图;
图2a-2g是本发明实施例1的具有线性度增强的氮化镓晶体管器件的制备方法的过程示意图;
图3是本发明实例1的具有线性度增强的氮化镓晶体管器件的不同源极肖特基势垒与常规HEMT器件的直流特性曲线比较图;
图4是本发明实例1的具有线性度增强的氮化镓晶体管器件的不同源极肖特基势垒与常规HEMT器件的跨导特性曲线比较图;
图5是本发明具有线性度增强的氮化镓晶体管器件的结构示意图(一)。
图中,1.衬底;2.成核层;3.缓冲层;4.沟道层;5.势垒层;6.源电极Ⅰ;7.源电极Ⅱ;8.源电极Ⅲ;9.栅电极;10.漏电极;11.钝化层;13.过渡层;14.隔离层;15.帽层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1
本发明具有线性度增强的氮化镓晶体管器件,如图1所示,自下而上依次包括衬底1、成核层2、缓冲层3、沟道层4和势垒层5,势垒层5上方设有漏电极10和栅电极9,漏电极10与栅电极9之间的势垒层5上方为钝化层11;在沟道层4与势垒层5的界面附近的沟道层4中形成高电子迁移率的二维电子气;
势垒层5和沟道层4的左端设置有凹槽,凹槽的底端位于沟道层4中上部,凹槽的顶端高于势垒层5上表面,凹槽中设置有源电极Ⅰ6、源电极Ⅱ7和源电极Ⅲ8,凹槽中势垒层5和部分沟道层4被去除,漏电极10与二维电子气形成欧姆接触;栅电极9控制沟道层中的电流,与二维电子气形成肖特基接触;源电极Ⅰ6、源电极Ⅱ7和源电极Ⅲ8和二维电子气的接触分别为欧姆接触、肖特基接触和欧姆接触;源电极Ⅰ6与源电极Ⅱ7之间的势垒层5上方和源电极Ⅲ8与栅电极9之间的势垒层上方为钝化层11。
本发明具有线性度增强的氮化镓晶体管器件的制备方法,如图2a-2g所示,具体按照以下步骤实施:
步骤1:对500μm的SiC衬底1进行表面清洗;
在1000℃的高温下,将氢气通入反应室,去除衬底1表面的污染物,并在衬底1表面形成微观的台阶结构,以便后续外延工艺生长各种外延层。
步骤2:在衬底1上采用金属有机物化学气相淀积依次生长成核层2、缓冲层3、沟道层4、势垒层5;
成核层2选用厚度为100nm的AlN,缓冲层3选用厚度为1.2μm的GaN,沟道层4选用厚度为300nm的GaN,势垒层5选用厚度为20nm、Al组分为0.3的AlGaN。
步骤3:清洗外延片;
工作主要包括有机物清洗、无机物清洗和表面钝化层的去除。使用丙酮溶液对样品超声清洗2min,之后将样品放入乙醇溶液中超声3min用以去除样品表面残留的丙酮液。用稀释的HF溶液浸泡样品1min来去除表面氧化物和无机污染物,最后用流动的去离子水冲洗干净并用氮***吹干。光刻过程中残留光刻胶的去除,金属蒸发前样品表面的清洗等也需要。
步骤4:将势垒层5和部分沟道层4刻掉;
采用光刻工艺,制作光刻胶掩膜,露出凹槽结构,再采用低损伤的Cl2/BCl3刻蚀工艺,刻蚀设备为反应离子刻蚀(RIE:Reactive Ion Etching),刻蚀速率为2.5nm/min,刻蚀深度为50-100nm;清洗去除残余光刻胶。
步骤5:制作漏电极10、源电极Ⅰ6和源电极Ⅲ8的欧姆接触;
采用光刻工艺,制作光刻胶掩膜,露出要淀积金属的电极区域;再通过电子束蒸发的方式在区域生长四层金属,使用的Ti/Al/Ni/Au,相应的薄膜厚度分别为22nm/150nm/55nm/45nm,然后在温度为850℃的N2下快速退火,时间为30s,合金化形成欧姆接触。
步骤6:台面隔离;
通过注入离子扰乱材料的晶格上原子的排列的方法形成高阻区域。主要实现注入隔离的离子种类很多,包括H+、He+、B+、N+、O+、F+、P+/He+、Ar+、Zn+等,本实施例1用B+离子注入,注入剂量为5×1016cm-2,注入能量为110keV。
步骤7:制作源电极Ⅱ7的肖特基接触;
采用光刻工艺,制作光刻胶掩膜,露出要淀积金属的电极区域;此处选用功函数较高的金属作为源极金属形成肖特基接触。本实施例采用Ni/Au叠层金属,用电子束蒸发或磁控溅射设备沉积Ni/Au(50/150nm)双层金属,金属蒸发完毕后将样品置于450℃下的N2氛围中快速退火5min以形成源极肖特基接触。
步骤8:制作栅电极9的肖特基接触;
栅电极9通常也选用功函数较高的金属作为栅极金属,方法与步骤7相同。若栅长较小,此处的光刻工艺应该用电子束光刻设备(EBL),之后再用电子束蒸发设备淀积栅极肖特基金属。
步骤9:制备钝化层11;
利用等离子体增强化学气相淀积(PECVD)在势垒层5表面淀积一层Si3N4的薄膜,其厚度为150nm。
根据实施例1给出的器件结构进行Silvaco仿真,图3是实施例1的直流特性曲线图,器件仿真时,漏极电压Vds固定为10V,栅极电压从-8V扫描到6V,阈值电压在-6V左右。图4是实施例1的跨导特性曲线图,器件仿真时,漏极电压Vds从0扫描到10V,扫描步长为0.2V,栅极电压Vgs为1V。
根据栅极电压摆幅来判断跨导线性度的好坏,栅极电压摆幅GVS即跨导gm在最大跨导gmmax的80%时的栅极电压范围。由图4可以看出实施例1的器件结构的GVS范围比常规HEMT结构大1V-1.5V左右,本发明的器件具有平坦的外在gm,以及更好的线性度。
实施例2
如图5所示,选用蓝宝石衬底1,厚度为300μm;氮化镓缓冲层3厚度为1.5μm。氮化镓沟道层4厚度为200nm,势垒层5采用铟铝氮,铟组分0.17,厚度为15nm,钝化层11采用Al2O3,厚度为150nm。
在此基础上,优化氮化物材料的异质外延生长和缺陷,本实例生长成核层2和缓冲层3时,先采用低温下生长AlN成核层,再提高温度,生长GaN缓冲层,在成核层2和缓冲层3之间引入过渡层13,在沟道层4和势垒层5之间引入隔离层14,在势垒层5上引入帽层15;
与实施例1不同之处在于,采用MOCVD的方法,用两步生长法,在衬底1上向沟道层4依次采用低温下生长AlN成核层,厚度为50nm,再提高温度,生长GaN缓冲层,厚度为1000nm,蓝宝石衬底1上采用低温AlN成核层2可以获得结晶质量较高的GaN外延层,生长温度在500℃,之后升温兼退火,只有在高温下才能获得高质量的GaN外延层,生长温度在1000℃,生长完之后在NH3气氛中降温。
与实施例1不同之处在于,采用MOCVD的方法,在成核层2上生长AlGaN过渡层13,厚度为200nm,引入过渡层13可以减小衬底1与氮化镓层晶格失配引起的界面张力。
与实施例1不同之处在于,采用MOCVD的方法,在沟道层4的上方生长隔离层14,厚度为0.5nm,隔离层14能够提高沟道电子密度和电子迁移率,并改善异质界面的作用。
与实施例1不同之处在于,采用MOCVD的方法,在势垒层5的上方生长帽层15,厚度为50nmnm,若异质结的表面直接为AlGaN势垒层表面,则Al容易氧化的性质有可能引起异质结的特性随时间退化的问题,引入帽层15可以改善异质结表面和材料整体的性质。
与实施例1不同之处在于,采用复杂度低、成本较低且更容易实现的台面隔离技术,刻蚀气体为刻蚀气体为Cl2,刻蚀深度为300nm。
与实施例1不同之处在于,在形成源电极Ⅰ6和源电极Ⅲ8的欧姆接触的方法上采用离子注入法,在欧姆接触区域的外延层中进行高剂量(5×1016cm-2)的直接Si离子注入。注入后对其进行N2环境下的1200℃的3min快速热退火处理对Si离子进行激活处理。其可用于增加掺杂浓度并降低接触电阻。
容易理解,当取消上述成核层2、过渡层13、隔离层14和帽层15其中一层或者两层时,剩余层所产生的作用并不因此而受到影响。
实施例3
本发明具有线性度增强的氮化镓晶体管器件,自下而上依次包括衬底1、成核层2、缓冲层3、沟道层4和势垒层5,势垒层5上方设有漏电极10和栅电极9,漏电极10与栅电极9之间的势垒层5上方为钝化层11;在沟道层4与势垒层5的界面附近的沟道层4中形成高电子迁移率的二维电子气;
势垒层5和沟道层4的一端设置有凹槽,凹槽的底端位于沟道层4中上部,凹槽的顶端高于势垒层5上表面,凹槽中设置有源电极Ⅰ6、源电极Ⅱ7和源电极Ⅲ8,凹槽中势垒层5和部分沟道层4被去除,漏电极10与二维电子气形成欧姆接触;栅电极9控制沟道层中的电流,与二维电子气形成肖特基接触;源电极Ⅰ6、源电极Ⅱ7和源电极Ⅲ8和二维电子气的接触分别为欧姆接触、肖特基接触和欧姆接触;
源电极Ⅱ7与左边的二维电子气形成肖特基二极管,肖特基二极管的电阻随着电流的增大而减小,可以把源电阻RS拉平,从而提高了器件跨导随输出电流变化曲线的平坦度,提高线性度。
源电极Ⅰ6和源电极Ⅱ7之间的势垒层5上方和源电极Ⅲ8与栅电极9之间的势垒层上方为钝化层11。
栅电极9下面的一层绝缘介质与势垒层5形成金属-绝缘层-半导体结构。
源电极Ⅰ6、源电极Ⅲ8和漏电极10与二维电子气形成欧姆接触;其材料为Ti/Al/Ni/Au、Mo、Pt、Nb/Au中的任意一种或者多种;
源电极Ⅱ7与刻蚀后的凹槽沟道层4形成肖特基接触,材料为Ni/Au、Ti/Au、TiN/Au、Ta/Au中的任意一种;
栅电极9与势垒层5形成肖特基接触,材料为Ni/Au、Ti/Au、TiN/Au、Ta/Au中的任意一种。
成核层2和缓冲层3之间设置有过渡层13。
沟道层4和势垒层5之间设置有隔离层14。
势垒层5和钝化层11之间设置有帽层15。
沟道层4和势垒层5的材料为三族氮化物半导体,三族氮化物半导体为GaN、AlN、InN中的任意两种或者多种。
衬底1的材料为Si、SiC、MgO、蓝宝石、金刚石中的任意一种;
缓冲层3的材料为未掺杂的GaN或AlGaN,厚度为200nm~5μm。
沟道层4的材料为GaN、InGaN或AlGaN,厚度为50nm~500nm;
势垒层5的材料为AlGaN、InGaN或AlN,厚度为5nm~50nm;
钝化层11的材料为Si3N4、SiO2、Al2O3、HfO2中的任意一种。
本发明具有线性度增强的氮化镓晶体管器件的制备方法,具体按照以下步骤实施:
步骤1:将衬底1表面进行清洗;
步骤2:采用金属有机物化学气相淀积,在衬底1上依次生长成核层2、缓冲层3、沟道层4、势垒层5;
步骤3:清洗外延片;
步骤4:将势垒层5和部分沟道层4端部进行凹槽刻蚀;
步骤5:制备源电极Ⅰ6、源电极Ⅲ8和漏电极10的欧姆接触;
步骤6:台面隔离;
步骤7:淀积源电极Ⅱ7和栅电极9的肖特基金属;
步骤8:制备钝化层11。

Claims (9)

1.具有线性度增强的氮化镓晶体管器件,其特征在于,自下而上依次包括衬底(1)、成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5),所述势垒层(5)上方设有漏电极(10)和栅电极(9),在所述沟道层(4)与势垒层(5)的界面中形成二维电子气;所述势垒层(5)和沟道层(4)的一端设置有凹槽,所述凹槽的底端位于沟道层(4)中上部,所述凹槽的顶端高于势垒层(5)上表面,所述凹槽中设置有源电极Ⅰ(6)、源电极Ⅱ(7)和源电极Ⅲ(8),所述源电极Ⅰ(6)、源电极Ⅱ(7)和源电极Ⅲ(8)和二维电子气的接触分别为欧姆接触、肖特基接触和欧姆接触。
2.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述源电极Ⅰ(6)和源电极Ⅱ(7)之间的势垒层(5)上方和源电极Ⅲ(8)与栅电极(9)之间的势垒层上方为钝化层(11)。
3.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述栅电极(9)与势垒层(5)形成肖特基接触。
4.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述成核层(2)和缓冲层(3)之间设置有过渡层(13),所述沟道层(4)和势垒层(5)之间设置有隔离层(14),所述势垒层(5)和钝化层(11)之间设置有帽层(15)。
5.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述沟道层(4)和势垒层(5)的材料为三族氮化物半导体,三族氮化物半导体为GaN、AlN、InN中的任意两种或者多种。
6.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述缓冲层(3)的材料为未掺杂的GaN或AlGaN,厚度为200nm~5μm。
7.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述栅电极(9)和源电极Ⅱ(7)的材料均为Ni/Au、Ti/Au、TiN/Au、Ta/Au中的任意一种;所述源电极Ⅰ(6)和源电极Ⅲ(8)的材料为Ti/Al/Ni/Au、Mo、Pt、Nb/Au中的任意一种或者多种。
8.如权利要求1所述的具有线性度增强的氮化镓晶体管器件,其特征在于,所述钝化层(11)的材料为Si3N4、SiO2、Al2O3、HfO2中的任意一种。
9.如权利要求1所述的具有线性度增强的氮化镓晶体管器件的制备方法,其特征在于,具体按照以下步骤实施:
步骤1:将衬底(1)表面进行清洗;
步骤2:采用金属有机物化学气相淀积,在衬底(1)上依次生长成核层(2)、缓冲层(3)、沟道层(4)、势垒层(5);
步骤3:清洗外延片;
步骤4:将势垒层(5)和部分沟道层(4)端部进行凹槽刻蚀;
步骤5:制备源电极Ⅰ(6)、源电极Ⅲ(8)和漏电极(10)的欧姆接触;
步骤6:台面隔离;
步骤7:淀积源电极Ⅱ(7)和栅电极(9)的肖特基金属;
步骤8:制备钝化层(11)。
CN202311018067.3A 2023-08-14 2023-08-14 具有线性度增强的氮化镓晶体管器件及制备方法 Pending CN117096180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311018067.3A CN117096180A (zh) 2023-08-14 2023-08-14 具有线性度增强的氮化镓晶体管器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311018067.3A CN117096180A (zh) 2023-08-14 2023-08-14 具有线性度增强的氮化镓晶体管器件及制备方法

Publications (1)

Publication Number Publication Date
CN117096180A true CN117096180A (zh) 2023-11-21

Family

ID=88772733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311018067.3A Pending CN117096180A (zh) 2023-08-14 2023-08-14 具有线性度增强的氮化镓晶体管器件及制备方法

Country Status (1)

Country Link
CN (1) CN117096180A (zh)

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US7985986B2 (en) Normally-off semiconductor devices
US9984881B2 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US7592211B2 (en) Methods of fabricating transistors including supported gate electrodes
US7419892B2 (en) Semiconductor devices including implanted regions and protective layers and methods of forming the same
US20110012110A1 (en) Semiconductor field effect transistor and method for fabricating the same
CN108447788B (zh) 增强型高电子迁移率晶体管的制备方法
JP5509544B2 (ja) 半導体装置及びその製造方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN117096180A (zh) 具有线性度增强的氮化镓晶体管器件及制备方法
KR101291148B1 (ko) N-극성의 질화물계 반도체 소자 및 그의 제조 방법
TWI791364B (zh) 常關型氮化鎵元件的製造方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN114975624A (zh) 一种高线性度GaN基HEMT器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN117577663A (zh) 一种氟注入结合p型栅增强型器件及其制备方法
CN116936359A (zh) 具有阻挡层的p-GaN栅HEMT器件及其制备方法
CN116741635A (zh) 基于无掩膜再生长低阻延伸层的hemt器件制备方法
CN115148808A (zh) 常闭式晶体管与其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination