CN109300974B - 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 - Google Patents

一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN109300974B
CN109300974B CN201810945840.3A CN201810945840A CN109300974B CN 109300974 B CN109300974 B CN 109300974B CN 201810945840 A CN201810945840 A CN 201810945840A CN 109300974 B CN109300974 B CN 109300974B
Authority
CN
China
Prior art keywords
nonpolar
layer
source
flow
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810945840.3A
Other languages
English (en)
Other versions
CN109300974A (zh
Inventor
张雅超
张涛
任泽阳
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810945840.3A priority Critical patent/CN109300974B/zh
Publication of CN109300974A publication Critical patent/CN109300974A/zh
Application granted granted Critical
Publication of CN109300974B publication Critical patent/CN109300974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种非极性InAlN/GaN高电子迁移率晶体管及制备方法,制备方法包括:在衬底上生长成核层材料,形成成核层;在成核层上以第一条件生长GaN,形成非极性缓冲层;在非极性缓冲层上以第二条件生长GaN,形成非极性沟道层;在非极性沟道层上生长InAlN,形成非极性势垒层;在非极性沟道层和非极性势垒层内制作源极和漏极,在非极性势垒层上制作栅极,得到非极性InAlN/GaN高电子迁移率晶体管。本发明实施例的非极性InAlN/GaN高电子迁移率晶体管的制备方法形成了非极性沟道层和非极性势垒层,从而形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。

Description

一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种非极性InAlN/GaN高电子迁移率晶体管及制备方法。
背景技术
由于GaN基异质结构的沟道内存在高迁移率二维电子气,因此GaN成为制备高性能电子器件最理想的材料。自从K.Han等人第一次提出GaN基异质结构的概念后,以AlGaN/GaN、InAlN/GaN、AlN/GaN等为代表的异质结构在制备高电子迁移率晶体管方面取得了***的研究成果。截至目前,以常规AlGaN/GaN异质结构为基础的高电子迁移率晶体管(HighElectron Mobility Transistor,简称HEMT)的截止频率已经突破200GHz,最大震荡频率也已经突破300GHz。
基于常规极性c面III族氮化物异质结构的晶体管器件为耗尽型器件,即器件在零偏置时呈现开启状态,需要外加偏置电压来使其达到截止状态。这一性质不仅会使器件在非工作状态下损耗功率,同时使器件在电力电子应用方面存在安全隐患。另外,在数字电路体系中,仅依靠耗尽型器件无法完成多种逻辑功能的实现。因此,制备高性能的增强型(常关型)器件成为了当前GaN基电子器件研究的热点和重点。
目前,实现增强型器件的技术主要包括p-GaN帽层结构制备技术、凹栅结构制备技术以及氟离子注入技术等。
对于p-GaN帽层制备技术:p-GaN帽层技术的工作原理和pn结相似,p型GaN可以和n型AlGaN势垒层产生pn结电场,对AlGaN/GaN异质结界面处的二维电子气产生耗尽作用。但是在p-GaN帽层结构中,帽层的淀积不仅会增大器件的寄生电容,同时会削弱器件的栅控能力;并且,p型GaN的生长对于掺杂技术的要求很高,目前仍是尚未攻克的GaN外延工艺难点,工艺过程难以精确控制。
对于凹栅结构制备技术:凹栅结构制备技术是对AlGaN势垒层进行刻蚀,当其厚度小于临界值时,AlGaN/GaN异质结界面不会产生二维电子气,这时,栅极下方没有电子的积聚,器件处于常关状态。但是对于凹栅结构,过薄的势垒层会导致沟道势阱深度较浅,造成载流子的限域性降低;而且,干法刻蚀工艺会对材料结构造成损伤,且工艺稳定性和重复性较差,不利于大规模生产;另外,凹栅结构器件的阈值电压仅能达到稍大于0 V的水平,无法得到更高的阈值电压。
对于氟离子注入技术:氟离子注入技术的原理是通过等离子体设备对栅区域的AlGaN势垒层进行氟等离子体处理,使部分氟离子进入AlGaN势垒层中形成负电中心,在其周围形成的势场对沟道电子产生耗尽作用从而形成增强型器件。然而,由于氟离子注入工艺会造成势垒层中陷阱态和缺陷损伤的增加,影响器件性能,尤其会影响器件在高温条件下的稳定性;
此外,传统工艺方法尽管均能达到耗尽沟道内载流子的目的,但是异质结构界面处的极化电荷仍然存在;现有技术表明,在进行栅介质淀积等器件工艺时,极化电荷会造成器件阈值电压的负向漂移,可靠性存在隐患。
综上所述,现有实现增强型器件的技术存在工艺重复性差、工艺过程对材料及器件造成损伤、工艺过程影响器件稳定性的问题,从而影响增强型器件的性能和可靠性。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种非极性InAlN/GaN高电子迁移率晶体管及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种非极性InAlN/GaN高电子迁移率晶体管的制备方法,包括步骤:
S1、在衬底上生长成核层材料,形成成核层;
S2、在所述成核层上以第一条件生长GaN,形成非极性缓冲层;
S3、在所述非极性缓冲层上以第二条件生长GaN,形成非极性沟道层;
S4、在所述非极性沟道层上生长InAlN,形成非极性势垒层;
S5、在所述非极性沟道层和所述非极性势垒层内制作源极和漏极,在所述非极性势垒层上制作栅极,得到非极性InAlN/GaN高电子迁移率晶体管。
在本发明的一个实施例中,步骤S1之前还包括:
对所述衬底进行氮化处理,所述氮化处理的温度为828~1012℃。
在本发明的一个实施例中,所述第一条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Torr,N源第一流量与Ga源第一流量比值范围为9:1~11:1。
在本发明的一个实施例中,所述第二条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Torr,N源第二流量与Ga源第二流量比值范围为9:1~11:1,且所述Ga源第二流量与所述Ga源第一流量的比值为1:9~1:11,所述N源第二流量与所述Ga源第一流量的比值为1:9~1:11。
在本发明的一个实施例中,步骤S4包括:
S41、在所述非极性沟道层上生长AlN,形成***层;
S42、在所述***层上生长InAlN,形成所述非极性势垒层。
在本发明的一个实施例中,所述非极性势垒层的生长条件为:基座温度范围为650~800℃,反应室压强范围为180~220Torr,N源第三流量与Al源的流量比值范围为75~92,所述N源第三流量与In源的流量比值范围为11~14。
在本发明的一个实施例中,所述非极性势垒层的材料为In1-xAlxN,其中x范围为80%~85%。
在本发明的一个实施例中,步骤S5包括:
S51、利用金属蒸发方法在所述非极性势垒层上淀积第一金属,退火处理所述第一金属,使所述第一金属下沉至所述非极性沟道层,形成源极和漏极;
S52、刻蚀所述非极性势垒层、所述非极性沟道层和所述非极性缓冲层,形成隔离沟槽;
S53、利用金属蒸发方法在所述非极性势垒层上淀积第二金属,形成栅极。
在本发明的一个实施例中,在所述非极性势垒层上制作源极、漏极和栅极之后还包括:
S6、利用等离子体增强化学气相沉积法在所述非极性势垒层、源极、漏极和栅极上淀积SiN,形成保护层;
S7、在所述保护层上光刻互联开孔区,在所述互联开孔区制作金属互联层。
本发明实施例还提供了一种非极性InAlN/GaN高电子迁移率晶体管,由如上述制备方法制得。
与现有技术相比,本发明的有益效果:
1、本发明的非极性InAlN/GaN高电子迁移率晶体管的制备方法在一定工艺条件下,形成了非极性的缓冲层、沟道层和势垒层,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型效果。
2、本发明的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
附图说明
图1为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管制备方法流程图;
图2为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的结构示意图;
图3为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图;
图4为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图;
图5为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管制备方法流程图,该制备方法包括如下步骤:
S1、在衬底上生长成核层材料,形成成核层;
S2、在所述成核层上以第一条件生长GaN,形成非极性缓冲层;
S3、在所述非极性缓冲层上以第二条件生长GaN,形成非极性沟道层;
S4、在所述非极性沟道层上生长InAlN,形成非极性势垒层;
S5、在所述非极性沟道层和所述非极性势垒层内制作源极和漏极,在所述非极性势垒层上制作栅极,得到非极性InAlN/GaN高电子迁移率晶体管。
具体的,步骤S1之前还包括:
对所述衬底进行氮化处理,氮化处理的温度为828~1012℃;优选的,处理温度为920℃。
具体的,所述第一条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Tor,N源第一流量与Ga源第一流量的比值范围为9:1~11:1;优选的,基座温度为1000℃,反应室压强范围为10Tor,N源第一流量与Ga源第一流量比值为10;进一步的,优选N源第一流量为1000sccm,Ga源第一流量为100sccm。
具体的,所述第二条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Torr,N源第二流量与Ga源第二流量比值范围为9:1~11:1,且Ga源第二流量与Ga源第一流量的比值为1:9~1:11,N源第二流量与N源第一流量的比值为1:9~1:11;优选的,基座温度为1000℃,反应室压强范围为10Tor,N源第二流量与Ga源第二流量比值为10,且Ga源第二流量与Ga源第一流量的比值为10,N源第二流量与N源第一流量的比值为10;进一步的,优选N源第二流量为100sccm,优选Ga源第二流量为10sccm。
具体的,步骤S4包括:
S41、在所述非极性沟道层上生长AlN,形成***层;
S42、在所述***层上生长InAlN,形成非极性势垒层。
具体的,所述非极性势垒层的生长条件为:基座温度范围为648~792℃,反应室压强范围为180~220Torr,N源第三流量与Al源的流量比值范围为75~92,N源第三流量与In源的流量比值范围为11~14;
优选的,基座生长温度为720℃,反应室压强为200Torr,N源的第三流量与Al源的流量比值为83,N源第三流量与In源的流量比值为12.5;
优选的,Al源的流量为12sccm,N源第三流量为1000sccm,In源的流量为80sccm。
具体的,所述非极性势垒层的材料为In1-xAlxN,其中x范围为80%~85%;优选的,x为82%。
具体的,步骤S5包括:
S51、利用金属蒸发方法在所述非极性势垒层上淀积第一金属,退火处理所述第一金属,使所述第一金属下沉至所述非极性沟道层,形成源极和漏极;
S52、刻蚀所述非极性势垒层、所述非极性沟道层和所述非极性缓冲层,形成隔离沟槽;
S53、利用金属蒸发方法在所述非极性势垒层上淀积第二金属,形成栅极。
具体的,在所述非极性势垒层上制作源极、漏极和栅极之后还包括:
S6、利用等离子体增强化学气相沉积法在所述非极性势垒层、源极、漏极和栅极上淀积SiN,形成保护层;
S7、在所述保护层上光刻互联开孔区,在所述互联开孔区制作金属互联层。
本发明实施例的非极性InAlN/GaN高电子迁移率晶体管的制备方法能够形成非极性的缓冲层、沟道层和势垒层,非极性沟道层和非极性势垒层形成非极性异质结构,非极性异质结构能够对自发极化及压电极化进行调制,从而抑制沟道内高密度极化电荷的产生,实现增强型器件的效果。
本发明实施例的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
实施例二
请参见图2,图2本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的结构示意图,在本发明实施例一的基础上,以绝缘m面蓝宝石作衬底101、栅极方向平行于c轴方向制作非极性近晶格匹配InAlN/GaN高迁移率晶体管为例进行详细说明,具体步骤如下:
S1、对绝缘蓝宝石衬底101进行高温氮化处理。
将纯净绝缘蓝宝石放置在石墨基座上方,保证衬底正常漂浮,随后将石墨基座放入反应室内,保证基座能够正常自转和公转;打开反应室真空泵对反应室进行抽真空处理,使得反应室真空度低于1×10-2Torr;将高纯氨气和氢气混合气体通入反应室内,同时反应室真空泵继续工作,保证反应室内的高纯氨气压强为40Torr;通过射频源对石墨基座进行加热,在7min内使石墨基座温度升高至920°C,保持该温度5min。
对蓝宝石衬底的高温氮化过程不仅可以消除蓝宝石衬底表面附着悬挂键等不利因素,同时能够将蓝宝石衬底表面的Al原子进行氮化形成AlN预反应层,为后续反应提供良好的基板。
S2、在衬底101上生长成核层材料,形成成核层,其中成核层包括低温AlN成核层1021和高温AlN成核层1022。包括步骤:
S21、在衬底101上生长AlN,形成低温AlN成核层1021;
控制石墨基座的温度(石墨基座的温度即每层材料生长温度),使其逐步降低至620°C,以氢气为载气带入Al源三甲基铝,同时通入氨气作为N源,并使反应室内压强保持在40Torr的动态平衡;其中,氢气流量为800sccm,氨气流量为1500sccm,三甲基铝流量为6sccm;在此条件下生长5分钟,对应形成的低温AlN成核层1021厚度为30nm。
低温AlN成核层1021能够有效缓解蓝宝石衬底与外延材料之间的应力。
S22、在低温AlN成核层1021上生长AlN,形成高温AlN成核层1022;
控制石墨基座温度,使其逐渐升高至1070°C,以氢气为载气带入Al源三甲基铝,同时通入氨气作为N源,并使反应室内压强保持在40Torr的动态平衡;其中,氢气流量为800sccm,氨气流量为3000sccm,三甲基铝流量为12sccm;在此条件下,氨气与三甲基铝的反应生长时间为20分钟,对应形成的高温AlN生长厚度为200nm。
高温AlN成核层能够提升AlN的横向生长速率,为后续二维生长做好准备。
低温AlN成核层1021和高温AlN成核层1022共同形成成核层,成核层的总厚度为230nm。
S3、在成核层上生长GaN,形成非极性缓冲层103;
控制石墨基座温度,使其逐渐降低至1000°C,往反应室同时通入反应源Ga源和N源,使N源与Ga源的流量比值为10,并使反应室内压强保持在10Torr的动态平衡;其中,Ga源为三甲基镓,其流量为100sccm;Ga源由氢气为载气携带进入反应室内,载气氢气流量为800sccm;N源为氨气,其流量为1000sccm;在此条件下,三甲基镓与氨气反应生长时间为60分钟,对应形成的非极性缓冲层103厚度为1500nm。
进一步的,形成非极性结构的必要条件为:较高的生长温度、较低的反应室压强以及较低的V族反应源与III族反应源的流量比;在该实施例中非极性缓冲层103的生长温度为1000℃,反应室压强为10Torr,N源与Ga源流量比为10,三者均符合非极性结构的生长条件,在此条件下形成的缓冲层为非极性的。
S4、在非极性缓冲层上生长GaN,形成非极性沟道层104;
维持石墨基座温度为1000°C、反应室压强为10Torr,将载气氢气流量降低为80sccm,N源即氨气流量降低为100sccm,Ga源即三甲基镓流量降低为10sccm;在此条件下,三甲基镓与氨气反应生长时间为40分钟,对应形成的非极性沟道层104厚度为200nm。
进一步的,生长非极性沟道层104的N源流量、Ga源流量均为生长非极性缓冲层103的N源流量、Ga源流量的十分之一,因此,非极性沟道层104的生长速率也为非极性缓冲层103生长速率的十分之一,可以确保非极性沟道层的材料结晶质量较高,从而确保非极性沟道层内电子的漂移速率。
进一步的,生长非极性沟道层104的生长温度为1000℃,反应室压强为10Torr,N源与Ga源流量比为10,符合非极性结构的生长条件,在此条件下形成的沟道层为非极性的。
S5、在非极性沟道层104上生长InAlN,形成非极性势垒层105。包括步骤:
S51、在非极性沟道层104上生长AlN,形成***层1041;
维持石墨基座温度为1000°C、反应室压强为10Torr,往反应室通入N源和Al源;其中,Al源为三甲基铝,其流量为5sccm;Al源由氢气为载气携带进入反应室内,载气氢气流量为200sccm;N源为氨气,其流量为100sccm;在此条件下,三甲基铝与氨气反应生长时间为0.5分钟,对应形成的***层1041厚度为2nm。
S52、在***层1041上生长InAlN,形成非极性势垒层105;
将石墨基座温度逐渐降低至720°C,往反应室同时通入反应源Al源、In源和N源,使N源与Al源的流量比值为10,N源与In源的流量比值为12.5,并使反应室内压强保持在200Torr的动态平衡;其中,Al源为三甲基铝,其流量为12sccm;Al源由氢气为载气携带进入反应室内,载气氢气流量为800sccm;N源为氨气,其流量为1000sccm;In源为三甲基铟,其流量为80sccm;In源由氮气为载气带入反应室内;在此条件下,生长时间为5分钟,对应形成的非极性势垒层105厚度为12nm,非极性势垒层105中Al组份为82%。
进一步的,本实施例中生长温度为720℃,反应室压强为200Torr,N源与Al源流量比为83,N源与In源流量比为12.5,符合非极性结构的生长条件,在此条件下形成的势垒层为非极性的。
进一步的,In源的流量高于Al源的流量,这是由于铟原子与氮原子之间的结合能较低,因此生长非极性InAlN时应当保持反应腔内为富铟环境。
进一步的,非极性势垒层105中Al组份为82%可以实现势垒层与沟道层的近晶格匹配,在该组份条件下,异质结构在保证沟道内本征二维电子气浓度较低的基础上,保持了势垒层与沟道层之间较大的能带带阶,保证了沟道处依旧形成深势阱,提升了沟道内载流子的限域性。
进一步的,在非极性沟道层104和非极性势垒层105之间生长一层超薄的***层1041,是因为***层能够在非极性势垒层和非极性沟道层之间形成有效的隔挡,抑制二维电子气的波函数扩散进入非极性势垒层,从而抑制三元势垒材料中的合金无序散射对二维电子气输运的不利影响;而且,势垒层与沟道层的生长条件不同,条件转换过程会造成反应室内气流不均、温度不稳定等影响,***层可以起到生长条件转换的过渡作用,有效消除生长条件突变对异质结特性的不利影响;另外,***层很大程度上可以起到平滑界面形貌,抑制界面粗糙度散射的作用,提高器件的性能。
进一步的,***层选用AlN,是由于AlN的禁带宽度较大,利用AlN禁带宽度大的优势能够对异质结能带结构实现调制作用,显著的提升势垒层与沟道层之间的带阶高度,增大势阱深度,从而提高沟道内二维电子气的限域性。
S6、在所述非极性沟道层104和所述非极性势垒层105内制作源极106和漏极107,在所述非极性势垒层105上制作栅极108,具体步骤如下:
S61、利用金属蒸发方法在所述非极性势垒层105上淀积第一金属,退火处理所述第一金属使第一金属下沉至所述非极性沟道层104,形成源极106和漏极107;
首先,在非极性势垒层105上光刻源电极区域和漏电极区域;然后,在源电极区域和漏电极区域内的非极性势垒层105上以及源电极区域和漏电极区域外的光刻胶上淀积第一金属,其中,该第一金属为欧姆金属,是由四层金属组成的金属堆栈结构,四层金属由下向上依次为Ti、Al、Ni和Au,厚度分别为220/1400/550/450Å;接着,剥离源电极区域和漏电极区域外的光刻胶上的欧姆金属;最后,将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极区域和漏电极区域内非极性势垒层105上的欧姆金属下沉至非极性沟道层104,从而形成欧姆金属与异质结沟道之间的欧姆接触,形成源极106和漏极107。其中,在快速热退火炉中退火处理的工艺条件为:退火气氛为N2,退火温度为850°C,退火时间为30s。
进一步的,源极106和漏极107表面的中心点连接线与非极性势垒层105上的c轴方向平行,c轴方向为沿非极性势垒层105的水平方向,请参见图3,图3为本发明实施例提供的一种非极性InAlN/GaN高电子迁移率晶体管的c轴方向和栅极方向示意图,其中,源极106的中心点A和漏极107的中心点B的连线与c轴方向平行,栅极108位于A和B的连线上,因此栅极108与c轴平行。
S62、刻蚀所述非极性势垒层105、所述非极性沟道层104和所述非极性缓冲层103,形成隔离沟槽1071;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性势垒层105上光刻电隔离区域,之后对样品进行超纯水冲洗和氮气吹干,并将样品放在110°C的热板上烘烤2min;然后,利用感应耦合等离子体(inductively coupled plasma,简称ICP)工艺依次刻蚀电隔离区域的非极性势垒层105、***层1041和非极性沟道层104,以实现有源区的台面隔离,其总的刻蚀深度为500nm;最后,将样品依次放入丙酮溶液、乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,再用超纯水冲洗样品并用氮气吹干,形成隔离沟槽1071。
需要说明的是,当非极性势垒层105和非极性沟道层104之间生长有***层1041时,刻蚀非极性势垒层105、***层1041和非极性沟道层104,从而形成隔离沟槽1071;当非极性势垒层105和非极性沟道层104之间无***层1041时,刻蚀非极性势垒层105和非极性沟道层104,从而形成隔离沟槽1071。
S63、利用金属蒸发方法在所述非极性势垒层105上淀积第二金属,形成栅极108;
采用涂胶、烘胶、曝光、显影、剥离工艺在非极性势垒层105上光刻栅电极区域,控制栅条方向(栅电极区域一般为长方形,长方形中的长边所在的方向即为栅条方向)与外延片表面c轴方向平行,并对样品进行超纯水冲洗和氮气吹干;然后,在栅电极区域内的非极性势垒层105上以及栅电极区域外的光刻胶上蒸发第二金属作为栅极,其中,该第二金属为肖特基金属,是由两层金属组成的金属堆栈结构,金属堆栈结构由下向上依次为Ni和Au,Ni和Au厚度分别为550/450Å;最后,将完成栅极金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除栅电极外的肖特基金属和光刻胶,之后将样品放入NMP溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成栅极108。
进一步的,栅极方向由源极和漏极的相对方位确定,因此,在制作源极和漏极时,漏极与源极连线的与c轴方向平行,由于栅极位于漏极与源极之间,则栅极的方向与c轴方向平行,请参见图3。
S7、利用等离子体增强化学气相沉积法(plasma enhanced chemical vapordeposition,简称PECVD)在所述非极性势垒层105、源极106、漏极107和栅极108上淀积SiN,形成保护层109;具体步骤如下:
对完成栅极108制作的样品进行表面清洗,并利用PECVD工艺在非极性势垒层105、源极106、漏极107和栅极108上生长厚度为200nm的SiN,形成保护层109,其生长的工艺条件为:采用NH3和SiH4作为反应气体,衬底温度为300°C,反应腔室压力为600mTorr,RF功率为30W。
S8、在所述保护层109上光刻互联开孔区,在所述互联开孔区制作金属互联层110;具体步骤如下:
采用涂胶、烘胶、曝光、显影、剥离等工艺在保护层109上制作源极106、漏极107和栅极108的金属互联开孔区,并对样品进行超纯水冲洗和氮气吹干;然后,在金属互联开孔区刻蚀保护层109,形成金属互联开孔结构;接着,在金属互联开孔结构中及金属互联开孔结构外的保护层109上利用电子束蒸发工艺淀积互联金属,该互联金属是由两层金属组成的金属堆栈结构,由下向上依次为Ti和Au;最后,将完成互联金属蒸发的样品放入丙酮中进行超声处理,超声时间设定为10min,以去除互联区域外的互联金属和光刻胶,之后将样品放入N-甲基吡咯烷酮(N-methyl-2-pyrrolidone,俗称NMP)溶液中超声去除剥离胶,再用异丙醇、超纯水冲洗样品并用氮气吹干,形成金属互联层110,金属互联层110将源极106、漏极107和栅极108引出;最终得到栅极方向与c轴平行的非极性InAlN/GaN高电子迁移率晶体管,请参见图2,衬底为蓝宝石的非极性InAlN/GaN高电子迁移率晶体管包括:蓝宝石衬底101;低温AlN成核层1021,位于衬底101上;高温AlN成核层1022,位于低温AlN成核层1021上;非极性缓冲层103,位于高温AlN成核层1022上;非极性沟道层104,位于非极性缓冲层103上;***层1041,位于非极性沟道层104上;非极性势垒层105,位于***层1041上;源极106,位于非极性沟道层104上;漏极107,位于非极性沟道层104上;栅极108,位于非极性势垒层105上,并且栅极108方向平行于c轴;保护层109,覆盖在非极性势垒层105、源极106、漏极107和栅极108上;金属互联层110,位于源极106、漏极107和栅极108上。
本发明实施例的制备方法仅依赖原位材料的生长控制,避免了刻蚀、离子注入等工艺对材料器件的损伤,大幅度提升了工艺重复性与稳定性,保证了增强型器件的性能和可靠性,可实现增强型器件的规模化制备。
本发明实施例的非极性InAlN/GaN高电子迁移率晶体管中,载流子沿c轴方向输运速率高于c面内各方向的特性,因此,控制源极与漏极的相对方位,从而控制栅极的方向,使得载流子有效输运方向平行于c轴,从而提高器件性能。
实施例三
在实施例一和实施例二的基础上,本实施例在半绝缘SiC衬底上制作非极性近晶格匹配InAlN/GaN高迁移率晶体管,请参见图4,图4为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图。
具体步骤如下:
S1、对半绝缘SiC衬底201进行高温氮化处理。
将纯净半绝缘SiC衬底201放置在石墨基座上方,保证衬底正常漂浮,随后将石墨基座放入反应室内,保证基座能够正常自转和公转;打开反应室真空泵对反应室进行抽真空处理,使得反应室真空度低于1×10-2Torr;将高纯氨气和氢气混合气体通入反应室内,同时反应室真空泵继续工作,保证反应室内的高纯氨气压强为40Torr;通过射频源对石墨基座进行加热,在7min内使石墨基座温度升高至920°C,保持该温度5min。
对SiC衬底的高温氮化过程可以消除SiC衬底表面附着悬挂键等不利因素的影响,为后续反应提供良好的基板。
S2、在衬底201上生长AlN,形成成核层202;包括步骤:
控制石墨基座温度,使其逐渐升高至1070°C,以氢气为载气带入Al源三甲基铝,同时通入氨气作为N源,并使反应室内压强保持在40Torr的动态平衡;其中,氢气流量为800sccm,氨气流量为3000sccm,三甲基铝流量为12sccm;在此条件下,氨气与三甲基铝的反应生长时间为20分钟,对应形成的高温AlN生长厚度为200nm。
需要说明的是,由于SiC衬底与外延结构晶格失配较小,因此在对SiC衬底高温氮化处理完成后直接生长高温AlN成核层202,形成的高温AlN成核层202可以提高外延材料横向生长速率,为后续二维生长做好准备。
步骤S3~S8请参见实施例二,最终得到衬底为SiC的非极性InAlN/GaN高电子迁移率晶体管,请参见图4。
衬底为SiC的非极性InAlN/GaN高电子迁移率晶体管包括:SiC衬底201;高温AlN成核层202,位于SiC衬底201上;非极性缓冲层203,位于高温AlN成核层202上;非极性沟道层204,位于非极性缓冲层203上;***层2041,位于非极性沟道层204上;非极性势垒层205,位于***层2041上;源极206,位于非极性沟道层204上;漏极207,位于非极性沟道层204上;栅极208,位于非极性势垒层205上,并且栅极208方向平行于c轴;隔离沟槽2071,由刻蚀电隔离区域的非极性势垒层205、***层2041和非极性沟道层204形成,以实现有源区的台面隔离;保护层209,覆盖在非极性势垒层205、源极206、漏极207和栅极208上;金属互联层210,位于源极206、漏极207和栅极208上。
实施例四
在实施例一和实施例二的基础上,本实施例在半绝缘Si衬底上制作非极性近晶格匹配InAlN/GaN高迁移率晶体管,请参见图5,图5为本发明实施例提供的另一种非极性InAlN/GaN高电子迁移率晶体管结构示意图。
具体步骤如下:
S1、对半绝缘Si衬底301进行高温氮化处理。
由于高温条件下Si衬底会与氨气反应生成SiN,对后续外延产生不利的影响,因此在高温氮化处理前,需要首先往反应室内通入三甲基铝源,使铝原子淀积在衬底表面,起到保护衬底的作用。随后,将高纯氨气和氢气混合气体通入反应室内,同时反应室真空泵继续工作,保证反应室内40Torr的高纯氨气氛围;最后,通过射频源对石墨基座进行加热,使石墨基座温度在7分钟时间内升高至920°C,并保持该温度5分钟。
对半绝缘Si衬底的高温氮化过程不仅可以起到保护衬底的作用,而且可以消除Si衬底表面附着悬挂键等不利因素,为后续反应提供良好的基板。
S2、在衬底301上生长成核层材料,形成成核层,其中成核层包括低温AlN成核层3021、高温AlN成核层3022和渐变AlGaN成核层3023。包括步骤:
S21、在衬底301上生长AlN,形成低温AlN成核层3021。
控制石墨基座的温度,使其逐步降低至620°C,以氢气为载气带入Al源三甲基铝,同时通入氨气作为N源,并使反应室内压强保持在40Torr的动态平衡;其中,氢气流量为800sccm,氨气流量为1500sccm,三甲基铝流量为6sccm;在此条件下生长5分钟,对应形成的低温AlN成核层3021厚度为30nm。
低温AlN成核层3021能够有效缓解蓝宝石衬底与外延材料之间的应力。
S22、在低温AlN成核层3021上生长AlN,形成高温AlN成核层3022。
控制石墨基座温度,使其逐渐升高至1070°C,以氢气为载气带入Al源三甲基铝,同时通入氨气作为N源,并使反应室内压强保持在40Torr的动态平衡;其中,氢气流量为800sccm,氨气流量为3000sccm,三甲基铝流量为12sccm;在此条件下,氨气与三甲基铝的反应生长时间为20分钟,对应形成的高温AlN生长厚度为200nm。
高温AlN成核层能够提升AlN的横向生长速率,为后续二维生长做好准备。
S23、在高温AlN成核层3022上生长AlGaN,形成高温AlGaN成核层3023。
控制石墨基座温度,使其逐渐降低至1000°C,以氢气为载气带入Ga源和Al源,同时通入N源,并使反应室内压强保持在40Torr的动态平衡;其中,Ga源为三甲基镓,其流量从0sccm逐步升高至100sccm;Al源为三甲基铝,其流量从12sccm逐步降低至0sccm;N源为氨气,其流量为3000sccm;载气氢气的流量为800sccm;在此条件下生长时间为40min,对应形成的高温AlGaN成核层3023厚度为600nm,其中Al组分为从高到低渐变的。
低温AlN成核层3021、高温AlN成核层3022和渐变AlGaN成核层共同形成成核层,成核层的总厚度为830nm。
在Si衬底上依次生长低温AlN成核层、高温AlN成核层和渐变AlGaN成核层,是由于Si衬底与外延材料之间的晶格失配很大,生长Al组份从高到低渐变的AlGaN成核层可以进一步施放外延材料中的应力,同时能够避免寄生沟道的产生。
步骤S3~S8请参见实施例二的S3~S8,最终得到衬底为Si的非极性InAlN/GaN高电子迁移率晶体管,请参见图5。
衬底为Si的非极性InAlN/GaN高电子迁移率晶体管包括:Si衬底301;低温AlN成核层3021,位于Si衬底301上;高温AlN成核层3022,位于低温AlN成核层3021上;渐变AlGaN成核层3023;位于高温AlN成核层3022上;非极性缓冲层303,位于渐变AlGaN成核层3023上;非极性沟道层304,位于非极性缓冲层303上;***层3041,位于非极性沟道层304上;非极性势垒层305,位于***层3041上;源极306,位于非极性沟道层304上;漏极307,位于非极性沟道层304上;栅极308,位于非极性势垒层305上,并且栅极308方向平行于c轴;隔离沟槽3071,由刻蚀电隔离区域的非极性势垒层305、***层3041和非极性沟道层304形成,以实现有源区的台面隔离;保护层309,覆盖在非极性势垒层305、源极306、漏极307和栅极308上;金属互联层310,位于源极306、漏极307和栅极308上。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (7)

1.一种非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,包括步骤:
S1、在衬底(101)上生长成核层材料,形成成核层;
S2、在所述成核层上以第一条件生长GaN,形成非极性缓冲层(103);所述第一条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Torr,N源第一流量与Ga源第一流量比值范围为9:1~11:1;
S3、在所述非极性缓冲层(103)上以第二条件生长GaN,形成非极性沟道层(104);所述第二条件为:基座温度范围为900~1100℃,反应室压强范围为9~11Torr,N源第二流量与Ga源第二流量比值范围为9:1~11:1,且所述Ga源第二流量与所述Ga源第一流量的比值为1:9~1:11,所述N源第二流量与所述Ga源第一流量的比值为1:9~1:11;
S4、在所述非极性沟道层(104)上生长InAlN,形成非极性势垒层(105);所述非极性势垒层(105)的生长条件为:基座温度范围为650~800℃,反应室压强范围为180~220Torr,N源第三流量与Al源的流量比值范围为75~92,所述N源第三流量与In源的流量比值范围为11~14;
S5、在所述非极性沟道层(104)和所述非极性势垒层(105)内制作源极(106)和漏极(107),在所述非极性势垒层(105)上制作栅极(108),得到非极性InAlN/GaN高电子迁移率晶体管。
2.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,步骤S1之前还包括:
对所述衬底(101)进行氮化处理,所述氮化处理的温度为828~1012℃。
3.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,步骤S4包括:
S41、在所述非极性沟道层(104)上生长AlN,形成***层(1041);
S42、在所述***层(1041)上生长InAlN,形成所述非极性势垒层(105)。
4.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,所述非极性势垒层(105)的材料为In1-xAlxN,其中x范围为80%~85%。
5.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,步骤S5包括:
S51、利用金属蒸发方法在所述非极性势垒层(105)上淀积第一金属,退火处理所述第一金属,使所述第一金属下沉至所述非极性沟道层(104),形成源极(106)和漏极(107);
S52、刻蚀所述非极性势垒层(105)、所述非极性沟道层(104)和所述非极性缓冲层(103),形成隔离沟槽(1071);
S53、利用金属蒸发方法在所述非极性势垒层(105)上淀积第二金属,形成栅极(108)。
6.如权利要求1所述的非极性InAlN/GaN高电子迁移率晶体管的制备方法,其特征在于,在所述非极性势垒层(105)上制作源极(106)、漏极(107)和栅极(108)之后还包括:
S6、利用等离子体增强化学气相沉积法在所述非极性势垒层(105)、源极(106)、漏极(107)和栅极(108)上淀积SiN,形成保护层(109);
S7、在所述保护层(109)上光刻互联开孔区,在所述互联开孔区制作金属互联层(110)。
7.一种非极性InAlN/GaN高电子迁移率晶体管,其特征在于,由如权利要求1-6中任一项所述的方法制得。
CN201810945840.3A 2018-08-20 2018-08-20 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 Active CN109300974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810945840.3A CN109300974B (zh) 2018-08-20 2018-08-20 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810945840.3A CN109300974B (zh) 2018-08-20 2018-08-20 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN109300974A CN109300974A (zh) 2019-02-01
CN109300974B true CN109300974B (zh) 2020-11-10

Family

ID=65165194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810945840.3A Active CN109300974B (zh) 2018-08-20 2018-08-20 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN109300974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112208A (zh) * 2019-06-06 2019-08-09 电子科技大学 一种高频低结温的GaN异质结场效应晶体管
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057198A1 (en) * 2009-08-28 2011-03-10 The Regents Of The University Of California TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Nonpolar AlGaN/GaN metal-insulator-semiconductor heterojunction field-effect transistors with a normally off operation》;KURODA M;《IEEE Transactions on Electron Device》;20100228;第57卷(第2期);368-372 *

Also Published As

Publication number Publication date
CN109300974A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
US8569800B2 (en) Field effect transistor
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
TWI549300B (zh) 半導體裝置及其製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
US20160218204A1 (en) Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
US20180358458A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN109559991B (zh) 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
KR20160128891A (ko) 실리콘 위에서 ⅲ-ⅴ 재료를 성장시키기 위한 시드 층 구조
CN113889531A (zh) 一种半导体器件及其应用与制造方法
US20210384345A1 (en) Vertical umosfet device with high channel mobility and preparation method thereof
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109545852B (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
US11362190B2 (en) Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN110767752A (zh) 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
Zhang Beta gallium oxide materials processing and device applications
US20240021724A1 (en) GaN TRENCH MOSFET AND FABRICATION METHOD
KR101375685B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20240162283A1 (en) Semiconductor Structure and Method for Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant