CN114785099B - 一种栅极驱动电路 - Google Patents
一种栅极驱动电路 Download PDFInfo
- Publication number
- CN114785099B CN114785099B CN202210684354.7A CN202210684354A CN114785099B CN 114785099 B CN114785099 B CN 114785099B CN 202210684354 A CN202210684354 A CN 202210684354A CN 114785099 B CN114785099 B CN 114785099B
- Authority
- CN
- China
- Prior art keywords
- switching tube
- circuit
- output end
- control
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种栅极驱动电路,涉及集成电路中的栅极驱动技术领域,包括:防直通电路、自举电路、驱动控制支路、驱动信号输出支路,驱动信号输出支路第一开关管的输入端连接电源,所述第一开关管的输出端连接所述第二开关管的输入端,第一开关管的控制端连接驱动控制支路的输出端;第二开关管的控制端连接防直通电路的第三输出端,第二开关管的输出端接地;第三开关管的输入端连接电源,第三开关管的控制端连接防直通电路的第一输出端,第三开关管的输出端连接第一开关管的输出端,用于输出栅极驱动信号;使用P型和N型上拉输出管的设计,弥补了PMOS电流能力弱的缺点,可以用更小的面积满足大输出电流的需求。
Description
技术领域
本发明涉及集成电路中的栅极驱动技术领域,特别涉及一种栅极驱动电路。
背景技术
栅极驱动芯片作为功率器件的控制和驱动元件,在电源电路中有着不可或缺的位置。伴随着功率器件的多样化,对栅极驱动芯片的工作电压范围的要求也日渐扩大。同时,栅极驱动芯片集成了越来越多的保护功能,电路的复杂化使得越来越多的栅极驱动芯片使用特征尺寸更小的工艺。
目前主流的小尺寸工艺栅极驱动芯片一般通过稳压电路生成较低电压的电源,用较低电压处理控制信号后,通过升降压电路对低压信号进行转换,使最后一级的输出MOS管可以在较小的栅极电压变化幅度内实现开关。利用这种设计,可以使驱动电路避免栅极的过压损坏的同时,输出电压摆幅限制变为耐压较高的MOS管漏源耐压,从而实现较大的工作电压范围。
申请公布号CN214480254U,名称为一种栅极驱动电路的专利文本中,提供如图1所示的栅极驱动电路,输出端的上拉MOS为PMOS,而PMOS的电流能力较弱,驱动电路的输出电流较低;若提高驱动电路的电流输出能力,需要使用较大面积的PMOS管,导致电路面积占用较大;同时,因上侧和下侧输出管的控制信号需要通过不同通路进行传输,这样容易造成上下侧输出管的开关延迟不一致,有二者同时开启形成直通电流的风险。
发明内容
基于此,有必要针对上述技术问题,提供一种栅极驱动电路,以解决为提高驱动电路的电流输出能力,需要使用较大面积的PMOS管,导致电路面积占用较大的问题。
基于上述目的,一种栅极驱动电路,包括:
防直通电路,具有三个输出端,第一输出端用于生成第一防直通控制信号,第二输出端用于生成第二防直通控制信号,第三输出端用于生成第三防直通控制信号;
自举电路,用于生成自举电压;
驱动控制支路,所述驱动控制支路的第一输入端连接所述防直通电路的第一输出端,所述驱动控制支路的第二输入端连接所述防直通电路的第二输出端,所述驱动控制支路的第三输入端连接所述自举电路的输出端,所述驱动控制支路的输出端用于根据所述第一防直通控制信号、所述第二防直通控制信号和所述自举电压输出驱动信号;
驱动信号输出支路,包括第一开关管、第二开关管和第三开关管,所述第一开关管的输入端连接电源,所述第一开关管的输出端连接所述第二开关管的输入端,所述第一开关管的控制端连接所述驱动控制支路的输出端;所述第二开关管的控制端连接所述防直通电路的第一输出端,所述第二开关管的输出端接地;所述第三开关管的输入端连接电源,所述第三开关管的控制端连接所述防直通电路的第二输出端,所述第三开关管的输出端连接所述第一开关管的输出端,用于输出栅极驱动信号;
所述驱动信号输出支路还包括:第一二极管和第二二极管,所述第一二极管的阴极连接所述第一开关管的控制端,所述第一二极管的阳极连接所述第二二极管的阳极,所述第二二极管的阴极连接所述第一开关管的输出端;
所述第一开关管和所述第二开关管为N型MOS管,所述第三开关管为P型MOS管。
上述方案具有以下有益效果:
本发明的栅极驱动电路,包括防直通电路、自举电路、驱动控制支路和驱动信号输出支路,驱动信号输出支路通过N型MOS管和P型MOS管混合的设计,提高驱动电流的同时,减小电路的占用面积;在第一开关管的栅极与源极之间加入第一二极管和第二二极管,能够避免在开关瞬间第一开关管栅源电压超过耐压,导致其栅极因过压受损;防直通电路能够防止上拉输出开关管和下拉输出开关管同时导通,发生短路现象,使得栅极驱动电路更加可靠。
可选的,所述驱动控制支路包括:第四开关管、第五开关管和第三二极管,所述第四开关管的输入端连接电源,所述第四开关管的输出端连接所述第三二极管的阳极,所述第四开关管的控制端连接所述防直通电路的输出端;所述第三二极管的阴极连接所述自举电路的输出端和所述第五开关管的输入端;所述第五开关管的输出端接地,所述第五开关管的控制端连接所述防直通电路的输出端。
可选的,所述防直通电路包括:第一分支电路、第二分支电路和第三分支电路;
所述第一分支电路的第一输入端用于输入第一控制信号,所述第一分支电路的第二输入端用于输入第二控制信号;所述第一分支电路的第一输出端连接所述自举电路的输入端;所述第一分支电路的第一输出端还连接所述第三开关管的控制端和所述第四开关管的控制端,以控制所述第三开关管和所述第四开关管的通断;
所述第二分支电路的第一输入端用于输入第一控制信号;所述第二分支电路的第二输入端用于输入第三控制信号;所述第二分支电路的第三输入端连接所述第一分支电路的第二输出端;所述第二分支电路的第一输出端连接所述第一分支电路的第二输入端,所述第二分支电路的第二输出端连接所述第五开关管的控制端,以控制所述第五开关管的通断;
所述第三分支电路的第一输入端用于输入第一控制信号;所述第三分支电路的第二输入端连接所述第二分支电路的第二输出端;所述第三分支电路的第一输出端连接所述第二分支电路的第二输入端,所述第三分支电路的第二输出端连接所述第二开关管的控制端,以控制所述第二开关管的通断。
可选的,所述第一分支电路包括:第一电平转换电路、第二电平转换电路、第三电平转换电路和第一与非门;
所述第一电平转换电路输入所述第一控制信号,所述第一电平转换电路的输出端连接所述第一与非门的第一输入端;所述第二电平转换电路的输入端作为所述第一分支电路的第二输入端;所述第二电平转换电路的输出端连接所述第一与非门的第二输入端;所述第一与非门的输出端作为所述第一分支电路的第一输出端,并连接所述第三电平转换电路的输入端,所述第三电平转换电路的输出端作为所述第一分支电路的第二输出端。
可选的,所述第一电平转换电路和所述第二电平转换电路的结构相同,所述第一电平转换电路包括:第四分支电路和第五分支电路和第一反相器;
所述第四分支电路包括:第六开关管、第七开关管和第八开关管;所述第六开关管的输入端连接电源,所述第六开关管的输出端连接所述第七开关管的输入端;所述第七开关管的控制端输入由稳压电路提供的第一偏置电压,所述第七开关管的输出端连接所述第八开关管的输入端;所述第八开关管的控制端输入所述第一控制信号,所述第八开关管的输出端接地;
所述第五分支电路包括:第九开关管、第十开关管和第十一开关管;所述第九开关管的输入端连接电源,所述第九开关管的输出端连接所述第六开关管的控制端,所述第九开关管的控制端连接所述第六开关管的输出端和所述第十开关管的输入端,并作为所述第一电平转换电路的输出端;所述第十开关管的输出端连接所述第十一开关管的输入端,所述第十一开关管的控制端连接所述第一反相器的输出端,所述第十一开关管的输出端接地,所述第一反相器的输入端输入所述第一控制信号。
可选的,所述第三电平转换电路包括:第六分支电路、第七分支电路和第二反相器;
所述第六分支电路包括:第十二开关管、第十三开关管和第十四开关管;所述第十二开关管的输入端连接电源,所述第十二开关管的输出端连接所述第十三开关管的输入端,所述第十二开关管的控制端输入所述第一与非门的输出端;所述第十三开关管的控制端输入由稳压电路提供的第二偏置电压,所述第十三开关管的输出端连接所述第十四开关管的输入端;所述第十四开关管的输出端接地;
所述第七分支电路包括:第十五开关管、第十六开关管和第十七开关管;所述第十五开关管的输入端连接电源,所述第十五开关管的输出端连接所述第十六开关管的输入端,所述第十五开关管的控制端连接所述第二反相器的输出端;所述第二反相器的输入端连接所述第一与非门的输出端;所述第十六开关管的控制端输入由稳压电路提供的第二偏置电压,所述第十六开关管的输出端连接所述第十七开关管的输入端和第十四开关管的控制端,并作为所述第三电平转换电路的输出端;所述第十七开关管的控制端连接所述第十四开关管的输入端,所述第十七开关管的输出端接地。
可选的,所述第二分支电路包括:第二与非门、第三与非门第三反相器;
所述第二与非门的第一输入端输入所述第一控制信号,所述第二与非门的第二输入端作为所述第二分支电路的第二输入端,所述第二与非门的输出端连接所述第三与非门的第一输入端;所述第三与非门的第二输入端连接所述第三电平转换电路的输出端,所述第三与非门的输出端连接所述第二电平转换电路的输入端和第三反相器的输入端,并输出所述第二控制信号;所述第三反相器的输出端连接所述第五开关管的控制端。
可选的,所述第三分支电路包括:第四与非门、第四反相器和第五反相器;
所述第四反相器输入所述第一控制信号,所述第四反相器的输出端连接所述第四与非门的第一输入端;所述第四与非门的第二输入端连接所述第三反相器的输出端,所述第四与非门的输出端连接所述第三反相器的输入端和所述第二与非门的第二输入端,并输出所述第三控制信号;所述第三反相器的输出端连接所述第二开关管的控制端。
可选的,所述自举电路包括:第八分支电路、第九分支电路、第十分支电路和第三电容;
所述第八分支电路的输入端连接所述第一分支电路的第一输出端,所述第八分支电路的输出端连接所述第三电容的一端,所述第三电容的另一端连接所述第十分支电路的第一输入端;所述第九分支电路的输出端连接所述第十分支电路的第二出入端;所述第十分支电路的输出端作为所述自举电路的输出端。
可选的,所述第八分支电路包括第十八开关管和第十九开关管,所述第十八开关管的控制端连接所述第十九开关管的控制端;所述第十八开关管的输出端连接所述第十九开关管的输入端,并作为所述第八分支电路的输出端;所述第十九开关管的输出端接入由稳压电路产生的电源电压域;
所述第九分支电路包括第二十开关管和第二十一开关管,所述第二十开关管的控制端连接所述第二十一开关管的输入端,所述第二十开关管的输出端连接所述第二十一开关管的控制端,并作为所述第九分支电路的输出端;所述第二十一开关管的输出端接入由稳压电路产生的电源电压域;
所述第十分支电路包括二十二开关管、第二十三开关管,所述第二十二开关管的控制端连接所述第二十二开关管的输出端和所述第二十三开关管的控制端;所述第二十三开关管的控制端连接所述第二十一开关管的控制端,所述第二十三开关管的输出端作为所述自举电路的输出端。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术的一种栅极驱动电路原理图;
图2是本发明一实施例中提供的一种栅极驱动电路原理图;
图3是本发明一实施例中提供的一种栅极驱动电路原理图;
图4是本发明一实施例中提供的一种电平转换电路图;
图5是本发明一实施例中提供的一种电平转换电路图;
图6是本发明一实施例中提供的一种稳压电路图;
图7是本发明一实施例中提供的一种栅极驱动电路原理图;
符号说明如下:
1、防直通电路; 2、自举电路;3、驱动控制支路;4、驱动信号输出支路;LSA1、第一电平转换电路;LSA2、第二电平转换电路;LSB1、第三电平转换电路;IN、第一控制信号;VBIAS1、第一偏置电压;VREGH、电源电压域;VREGL、地电压域;VBIAS2、第二偏置电压;OUT1、栅极驱动信号;OUT2、第一电平转换信号;OUT3、第二电平转换信号。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
在一实施例中,提供一种如图2所示的栅极驱动电路,包括:
防直通电路1、自举电路2、驱动控制支路3和驱动信号输出支路4。
防直通电路1,输入端输入第一控制信号IN,第一输出端输出第一防直通控制信号,第二输出端输出第二防直通控制信号,第三输出端输出第三防直通控制信号。
自举电路2,输入端连接防直通电路1的第一输出端,以接收第一防直通控制信号,输出端连接驱动控制支路3和驱动信号输出支路4,以向输出端连接驱动控制支路3和驱动信号输出支路4提供自举电压。
驱动控制支路3,串设有开关管PD3、二极管DZ2和开关管ND2,开关管PD3的输入端接电源,开关管PD3的控制端连接防直通电路1的第一输出端,以接收第一防直通控制信号,控制开关管PD3的通断;开关管PD3的输出端与二极管DZ2的阳极相连,二极管DZ2的阴极与开关管ND2相连,同时,二极管DZ2的阴极还与自举电路2的输出端相连;开关管ND2的控制端与防直通电路1的第二输出端相连,以接收第二防直通控制信号,控制开关管ND2的通断,开关管ND2的输出端接地。
驱动信号输出支路4,包括开关管ND1、开关管ND3、开关管PD1、二极管DZ3和二极管DZ4,开关管ND1的输入端接电源,开关管ND1的输出端连接开关管ND3的输入端,开关管ND1的控制端连接自举电路2的输出端,以接收自举电路2输出的自举电压,控制开关管ND1的通断;开关管ND3的控制端连接防直通电路1的第三输出端,以接收第三防直通控制信号,控制开关管ND3的通断;开关管PD1的输入端接电源,开关管PD1的输出端连接开关管ND1的输出端,并作为驱动信号输出支路4的输出端,以输出栅极驱动信号;在开关管ND1的控制端和开关管PD1的输出端之间还串设有二极管DZ3和二极管DZ4,二极管DZ3的阴极与开关管ND1的控制端相连,二极管DZ4的阴极与开关管PD1的输出端相连,二极管DZ3的阳极和二极管DZ4的阳极相连,因薄栅氧输出管ND1在工作时处于浮动状态,在开关瞬间其栅源电压有超过耐压的风险,因此,在其栅极与源极之间加入保护二极管DZ3和DZ4,避免其栅极因过压受损。
上述栅极驱动电路具体应用时,开关管ND1、开关管ND2和开关管ND3为N型MOS管,开关管PD1和开关管PD3为P型MOS管。
上述栅极驱动电路的驱动过程如下:
(1)当第一控制信号IN从低电平转为高电平时,第一控制信号IN经过防直通电路1,防直通电路1的第一输出端输出的第一防直通控制信号转为低电平,控制开关管PD1和开关管PD3导通;自举电路2将输入的低电平信号升压之后,输出高电平信号,控制开关ND1导通;防直通电路1的第二输出端输出的第二防直通控制信号转为低电平,控制开关管ND2处于关断状态;防直通电路1的第三输出端输出的第三防直通控制信号转为低电平,控制开关管ND3处于关断状态。
上述第一控制信号IN从低电平转为高电平时,开关管PD1和开关管ND1同时开启,输出电流,将栅极驱动信号OUT1上拉。
(2)当第一控制信号IN从高电平转为低电平时,第一控制信号IN经过防直通电路1,防直通电路1的第一输出端输出的第一防直通控制信号转为高电平,控制开关管PD1和开关管PD3关断;自举电路2将输入的高电平信号转为低电平信号,控制开关ND1关断;防直通电路1的第二输出端输出的第二防直通控制信号转为高电平,控制开关管ND2处于导通状态;防直通电路1的第三输出端输出的第三防直通控制信号转为高电平,控制开关管ND3处于导通状态。
上述第一控制信号IN从高电平转为低电平时,开关管PD1和开关管ND1同时关断,将栅极驱动信号OUT1下拉。
本实施例的栅极驱动电路,包括防直通电路、自举电路、驱动控制支路和驱动信号输出支路,驱动信号输出支路同时使用P型和N型上拉输出管的设计,弥补了PMOS电流能力弱的缺点,可以用更小的面积满足大输出电流的需求;在第一开关管的栅极与源极之间加入第一二极管和第二二极管,能够避免在开关瞬间第一开关管栅源电压超过耐压,导致其栅极因过压受损。同时,本电路通过防直通电路和自举电路的设计,避免了直通电流的出现并解决了上拉NMOS在输出电压较高时的输出能力下降问题,使电路可以更安全高效地工作。
在一实施例中,提供一种如图3所示的栅极驱动电路,包括:防直通电路1、自举电路2、驱动控制支路3和驱动信号输出支路4,防直通电路1包括分支电路11、分支电路12和分支电路13。
分支电路11包括第一电平转换电路LSA1、第二电平转换电路LSA2、第三电平转换电路LSB1和与非门NAND1,第一电平转换电路LSA1输入第一控制信号IN,第一电平转换电路LSA1的输出端连接与非门NAND1的第一输入端;第二电平转换电路LSA2的输入端输入第二控制信号,第二电平转换电路LSA2的输出端连接与非门NAND1的第二输入端;与非门NAND1的输出端作为防直通电路1的第一输出端,输出第一防直通控制信号;第三电平转换电路LSB1的输入端连接与非门NAND1的输出端,第三电平转换电路LSB1的输出端连接分支电路12。
如图4所示,为本发明实施例提供的第一电平转换电路,包括分支电路111、分支电路112和反相器INV5;分支电路111上串设有开关管P4、开关管PD5和开关管N3;开关管P4的输入端接电源,开关管P4的输出端连接开关管PD5的输入端,开关管PD5的控制端输入由稳压电路产生的第一偏置电压VBIAS1,开关管PD5的输出端连接开关管N3的输入端,开关管N3的控制端输入第一控制信号IN,开关管N3的输出端接地。
分支电路112上串设有开关管P5、开关管PD6和开关管N4;开关管P5的输入端接电源,开关管P5的控制端与分支电路111上的开关管P4的输出端相连,开关管P5的输出端与分支电路111上的开关管P4的控制端相连,开关管P5的输出端与开关管PD6的输入端相连,并作为第一电平转换电路11的输出端,输出第一电平转换信号OUT2;开关管PD6的控制端输入第一偏置电压VBIAS1,开关管PD6的输出端连接开关管N4的输入端;开关管N4的控制端连接反相器INV5的输出端,反相器INV5的输入端输入第一控制信号IN,开关管N4的输出端接地。
上述第一电平转换电路LSA1和第二电平转换电路LSA2的电路结构相同,具体电路应用时,开关管P4、开关管P5、开关管PD5和开关管PD6为P型MOS管,开关管N3和开关管N4为N型MOS管;第一电平转换电路LSA1通过共源共栅结构,可以将电压域为地电压域VREGL的低压信号,转换为电压域为电源电压域VREGH的以高压电源为基准的信号。
如图5所示,为本发明实施例提供的第三电平转换电路,包括分支电路113、分支电路114和反相器INV6;分支电路113上串设有开关管P6、开关管ND5和开关管N5,开关管P6的输入端接电源,开关管P6的控制端输入第一控制信号IN,开关管P6的输出端连接开关管ND5的输入端;开关管ND5的控制端输入第二偏置电压VBIAS2,开关管ND5的输出端连接开关管N5的输入端,开关管N5的输出端接地。
分支电路114上串设有开关管P7、开关管ND6和开关管N6,开关管P7的输入端接电源,开关管P7的控制端连接反相器INV6的输出端,反相器INV6的输入端输入第一防直通控制信号,开关管P7的输出端连接开关管ND6的输入端,开关管ND6的控制端输入第二偏置电压VBIAS2,开关管ND6的输出端连接开关管N6的输入端,并作为第三电平转换电路LSB1的输出端,输出第二电平转换信号OUT3;开关管N6的输入端还连接分支电路113上的开关管N5的控制端,开关管N6的控制端连接分支电路113上的开关管N5的输入端,开关管N6的输出端接地。
上述第三电平转换电路LSB1具体应用时,开关管P6和开关管P7为P型MOS管,开关管ND5、开关管ND6、开关管N5和开关管N6为N型MOS管;第三电平转换电路LSB1通过共源共栅结构,将电压域为电源电压域VREGH的信号转换为地电压域VREGL的低压信号。
分支电路12包括与非门NAND3、与非门NAND2和反相器INV3,与非门NAND3的第一输入端输入第一控制信号,与非门NAND3的第二输入端输入第三控制信号,与非门NAND3的输出端连接与非门NAND2的第一输入端,与非门NAND2的第二输入端连接第三电平转换电路LSB1的输出端,与非门NAND2的输出端连接第二电平转换电路LSA2的输入端,以向第二电平转换电路LSA2的输入端提供第二控制信号,与非门NAND2的输出端还与反相器INV3的输入端连接,反相器INV3的输出端作为防直通电路的第二输出端,与开关管ND2的控制端相连,输出第二防直通控制信号,以控制开关管ND2的通断。
分支电路13包括反相器INV1、与非门NAND4和反相器INV2,反相器INV1的输入端输入第一控制信号IN,反相器的输出端与与非门NAND4的第一输入端相连,与非门NAND4的第二输入端与分支电路12中的反相器INV3的输出端相连,与非门NAND4的输出端与分时电路12中的与非门NAND3的第二输入端相连,以提供第三控制信号,与非门NAND4的输出端还与反相器INV2的输入端相连,反相器INV2的输出端作为防直通电路的第三输出端,与开关管ND3的控制端相连,输出第三防直通控制信号,以控制开关管ND3的通断。
如图6所示,为本发明实施例提供的稳压电路,包括分支电路115、分支电路116、分支电路117和分支电路118;分支电路115上串设有二级管DZ5和电阻R1,二级管DZ5的阴极接电源,二级管DZ5的阳极与电阻R1串联接地,二级管DZ5的阳极输出第一偏置电压VBIAS1。
分支电路116上串设有电容C2和开关管PD4,电容C2的一端接电源,另一端连接开关管PD4的输入端,并输出电源电压域VREGH;开关管PD4的控制端与二极管DZ5的阳极相连,开关管PD4的输出端接地。
分支电路117上串设有电阻R2和开关管DZ6,电阻R2的一端接电源,另一端与二极管DZ6的阴极相连,并输出第二偏置电压VBIAS2,二极管DZ6的阳极接地。
分支电路118上串设有开关管ND4和电容C3,开关管ND4的输入端接电源,开关管ND4的控制端与二极管DZ6的阴极相连,开关管ND4的输出端与电容C3一端连接,并输出地电压域VREGL,电容C3的另一端接地。
稳压电路通过齐纳二极管DZ5和DZ6,产生第一偏置电压VBIAS1和第二偏置电压VBIAS2,并通过源跟随器开关管PD4和开关管ND4,产生对电路的高压电源约为-5V的电源电压域VREGH和相对于地约为5V的地电压域VREGL;栅极驱动电路中的与非门NAND1工作在电源电压域VREGH内; 反相器INV1、反相器INV2、反相器INV3、与非门NAND2、与非门NAND3、与非门NAND4则工作在地电压域VREGL内。
本实施例中,自举电路2、驱动控制支路3和驱动输出支路4的电路结构与图2中的自举电路2、驱动控制支路3和驱动输出支路4的电路结构相同,在此不再赘述。
上述栅极驱动电路的工作过程:
(1)当第一控制信号IN从低电平转为高电平时,反相器INV1的输出变为低电平,与非门NAND4的输出变为高电平,反相器INV2的输出转为低电平,因此,开关管ND3会进入关断状态。此时,与非门NAND3的输出由与非门NAND4决定,需要反相器INV2的输入变为高电平(即:开关管ND3的栅极转为低电平)后才会转换为为低电平。因与非门NAND1和与非门NAND2组成了RS触发器,需要与非门NAND3的输出转为低电平后,与非门NAND2的输出才会转为高电平,使ND2关断。同样,与非门NAND1的输出电平需要与非门NAND2的输出电平转为高电平后才会转为低电平,使开关管PD1和开关管PD3开启,将开关管ND1的栅极电位上拉,此时,开关管ND1和开关管PD1同时开启,输出电流,将栅极驱动信号OUT1上拉。
(2)当第一控制信号IN从高电平转为低电平时,防直通电路1会优先使与非门NAND1的输出变为高电平,控制关断开关管PD1和开关管PD3;与非门NAND2需要与非门NAND1的信号转为高电平,即开关管PD1和开关管PD3关断后,才输出低电平,使开关管ND2开启,将开关管ND1的栅极电位下拉,从而关断开关管ND1;当开关管ND2的栅极变为高电平后,与非门NAND4的输出才会变为低电平,反相器INV2输出变为高电平,使开关管ND3开启,将栅极驱动信号OUT1下拉。
本实施例的栅极驱动电路,驱动信号输出支路同时使用P型和N型上拉输出管的设计,弥补了PMOS电流能力弱的缺点,可以用更小的面积满足大输出电流的需求;在第一开关管的栅极与源极之间加入第一二极管和第二二极管,能够避免在开关瞬间第一开关管栅源电压超过耐压,导致其栅极因过压受损。自举电路的设计,解决了上拉NMOS在输出电压较高时的输出能力下降问题;防直通电路可以避免栅极驱动信号OUT1从低电平转为高电平时产生直通电流,也可以避免栅极驱动信号OUT1从高电平转为低电平时产生直通电流,使电路可以更安全高效地工作。
在一实施例中,提供一种如图7所示的栅极驱动电路,包括:防直通电路1、自举电路2、驱动控制支路3和驱动信号输出支路4;防直通电路1包括分支电路11、分支电路12和分支电路13;自举电路2包括分支电路21、分支电路22、分支电路23和电容C1。
本实施例中的防直通电路1、驱动控制支路3和驱动输出支路4的电路结构与图3中的防直通电路1、驱动控制支路3和驱动输出支路4的电路结构和工作过程相同,在此不在赘述。
分支电路21包括开关管P1和开关管N1,开关管P1的输入端接电源,开关管P1的输出端与开关管N1的输入端相连,开关管P1的控制端与开关管N1的控制端相连,并与防直通电路1的第一输出端相连,以接收第一防直通控制信号;开关管N1的输出端接电源电压域VREGH。
分支电路22包括开关管P2和开关管N2,开关管P2的输入端接电源,开关管P2的输出端与开关管N2的控制端相连,开关管P2的控制端与开关管N2的输入端相连,开关管N2的输出端接电源电压域VREGH。
分支电路23包括开关管P3、开关管PD2和二极管DZ1,开关管P3的输入端接电源,开关管P3的控制端与输出端连接,并与开关管PD2的控制端相连,开关管PD2的控制端与开关管P2的输出端相连;二极管DZ1的阳极接电源,二极管DZ1的阴极连接开关管PD2的输入端,并与电容C1一点相连,电容C1的另一端与开关管P1的输出端相连;开关管PD2的输出端作为自举电路的输出端,以输出自举电压。
上述自举电路的工作过程:
当第一控制信号IN为低电平时,与非门NAND1输出为高电平,此时开关管P1和开关管N1组成的反相器输出为低电平,电容C1的一端被下拉到电源电压域VREGH ,此时,电源通过二极管DZ1给电容C1充电;开关管PD2栅极通过开关管P2、开关管N2和开关管P3组成的上拉电路被上拉至高压电源,因此时PD2的源极比电源电压低,开关管PD2处于关断状态。当第一控制信号IN转为高电平时,与非门NAND1的输出变为低电平,此时开关管N1和开关管P1的输出转为高电平,将电容C1的电位往上抬。因为电容C1处于已充电的状态,此时电容C1的另一端会被上抬至高于电源的电位,此时二极管DZ1关断,开关管PD2进入导通状态,电容C1会对开关管ND1的栅极进行供电,将其升压至高于电源电压,从而实现升压。
本实施例的栅极驱动电路,驱动信号输出支路同时使用P型和N型上拉输出管的设计,弥补了PMOS电流能力弱的缺点,可以用更小的面积满足大输出电流的需求;在第一开关管的栅极与源极之间加入第一二极管和第二二极管,能够避免在开关瞬间第一开关管栅源电压超过耐压,导致其栅极因过压受损。自举电路的设计,使开关管ND1在栅极驱动信号OUT1接近电源电压时依然保持较强的输出能力;防直通电路可以避免栅极驱动信号OUT1从低电平转为高电平时产生直通电流,也可以避免栅极驱动信号OUT1从高电平转为低电平时产生直通电流,使电路可以更安全高效地工作。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (10)
1.一种栅极驱动电路,其特征在于,包括:
防直通电路,具有三个输出端,第一输出端用于生成第一防直通控制信号,第二输出端用于生成第二防直通控制信号,第三输出端用于生成第三防直通控制信号;
自举电路,用于生成自举电压;
驱动控制支路,所述驱动控制支路的第一输入端连接所述防直通电路的第一输出端,所述驱动控制支路的第二输入端连接所述防直通电路的第二输出端,所述驱动控制支路的第三输入端连接所述自举电路的输出端,所述驱动控制支路的输出端用于根据所述第一防直通控制信号、所述第二防直通控制信号和所述自举电压输出驱动信号;
驱动信号输出支路,包括第一开关管、第二开关管和第三开关管,所述第一开关管的输入端连接电源,所述第一开关管的输出端连接所述第二开关管的输入端,所述第一开关管的控制端连接所述驱动控制支路的输出端;所述第二开关管的控制端连接所述防直通电路的第三输出端,所述第二开关管的输出端接地;所述第三开关管的输入端连接电源,所述第三开关管的控制端连接所述防直通电路的第一输出端,所述第三开关管的输出端连接所述第一开关管的输出端,用于输出栅极驱动信号;
所述驱动信号输出支路还包括:第一二极管和第二二极管,所述第一二极管的阴极连接所述第一开关管的控制端,所述第一二极管的阳极连接所述第二二极管的阳极,所述第二二极管的阴极连接所述第一开关管的输出端;
所述第一开关管和所述第二开关管为N型MOS管,所述第三开关管为P型MOS管。
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述驱动控制支路包括:
第四开关管、第五开关管和第三二极管,所述第四开关管的输入端连接电源,所述第四开关管的输出端连接所述第三二极管的阳极,所述第四开关管的控制端连接所述防直通电路的第一输出端;所述第三二极管的阴极连接所述自举电路的输出端和所述第五开关管的输入端;所述第五开关管的输出端接地,所述第五开关管的控制端连接所述防直通电路的第二输出端。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述防直通电路包括:第一分支电路、第二分支电路和第三分支电路;
所述第一分支电路的第一输入端用于输入第一控制信号,所述第一分支电路的第二输入端用于输入第二控制信号;所述第一分支电路的第一输出端连接所述自举电路的输入端;所述第一分支电路的第一输出端还连接所述第三开关管的控制端和所述第四开关管的控制端,以控制所述第三开关管和所述第四开关管的通断;
所述第二分支电路的第一输入端用于输入第一控制信号;所述第二分支电路的第二输入端用于输入第三控制信号;所述第二分支电路的第三输入端连接所述第一分支电路的第二输出端;所述第二分支电路的第一输出端连接所述第一分支电路的第二输入端,所述第二分支电路的第二输出端连接所述第五开关管的控制端,以控制所述第五开关管的通断;
所述第三分支电路的第一输入端用于输入第一控制信号;所述第三分支电路的第二输入端连接所述第二分支电路的第二输出端;所述第三分支电路的第一输出端连接所述第二分支电路的第二输入端,所述第三分支电路的第二输出端连接所述第二开关管的控制端,以控制所述第二开关管的通断。
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述第一分支电路包括:第一电平转换电路、第二电平转换电路、第三电平转换电路和第一与非门;
所述第一电平转换电路输入所述第一控制信号,所述第一电平转换电路的输出端连接所述第一与非门的第一输入端;所述第二电平转换电路的输入端作为所述第一分支电路的第二输入端;所述第二电平转换电路的输出端连接所述第一与非门的第二输入端;所述第一与非门的输出端作为所述第一分支电路的第一输出端,并连接所述第三电平转换电路的输入端,所述第三电平转换电路的输出端作为所述第一分支电路的第二输出端。
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述第一电平转换电路和所述第二电平转换电路的结构相同,所述第一电平转换电路包括:第四分支电路和第五分支电路和第一反相器;
所述第四分支电路包括:第六开关管、第七开关管和第八开关管;所述第六开关管的输入端连接电源,所述第六开关管的输出端连接所述第七开关管的输入端;所述第七开关管的控制端输入由稳压电路提供的第一偏置电压,所述第七开关管的输出端连接所述第八开关管的输入端;所述第八开关管的控制端输入所述第一控制信号,所述第八开关管的输出端接地;
所述第五分支电路包括:第九开关管、第十开关管和第十一开关管;所述第九开关管的输入端连接电源,所述第九开关管的输出端连接所述第六开关管的控制端,所述第九开关管的控制端连接所述第六开关管的输出端,所述第九开关管的输出端连接所述第十开关管的输入端,并作为所述第一电平转换电路的输出端;所述第十开关管的输出端连接所述第十一开关管的输入端,所述第十一开关管的控制端连接所述第一反相器的输出端,所述第十一开关管的输出端接地,所述第一反相器的输入端输入所述第一控制信号。
6.根据权利要求4所述的栅极驱动电路,其特征在于,所述第三电平转换电路包括:第六分支电路、第七分支电路和第二反相器;
所述第六分支电路包括:第十二开关管、第十三开关管和第十四开关管;所述第十二开关管的输入端连接电源,所述第十二开关管的输出端连接所述第十三开关管的输入端,所述第十二开关管的控制端输入所述第一与非门的输出端;所述第十三开关管的控制端输入由稳压电路提供的第二偏置电压,所述第十三开关管的输出端连接所述第十四开关管的输入端;所述第十四开关管的输出端接地;
所述第七分支电路包括:第十五开关管、第十六开关管和第十七开关管;所述第十五开关管的输入端连接电源,所述第十五开关管的输出端连接所述第十六开关管的输入端,所述第十五开关管的控制端连接所述第二反相器的输出端;所述第二反相器的输入端连接所述第一与非门的输出端;所述第十六开关管的控制端输入由稳压电路提供的第二偏置电压,所述第十六开关管的输出端连接所述第十七开关管的输入端和第十四开关管的控制端,并作为所述第三电平转换电路的输出端;所述第十七开关管的控制端连接所述第十四开关管的输入端,所述第十七开关管的输出端接地。
7.根据权利要求4所述的栅极驱动电路,其特征在于,所述第二分支电路包括:第二与非门、第三与非门第三反相器;
所述第二与非门的第一输入端输入所述第一控制信号,所述第二与非门的第二输入端作为所述第二分支电路的第二输入端,所述第二与非门的输出端连接所述第三与非门的第一输入端;所述第三与非门的第二输入端连接所述第三电平转换电路的输出端,所述第三与非门的输出端连接所述第二电平转换电路的输入端和第三反相器的输入端,并输出所述第二控制信号;所述第三反相器的输出端连接所述第五开关管的控制端。
8.根据权利要求7所述的栅极驱动电路,其特征在于,所述第三分支电路包括:第四与非门、第四反相器和第五反相器;
所述第四反相器输入所述第一控制信号,所述第四反相器的输出端连接所述第四与非门的第一输入端;所述第四与非门的第二输入端连接所述第三反相器的输出端,所述第四与非门的输出端连接所述第五反相器的输入端和所述第二与非门的第二输入端,并输出所述第三控制信号;所述第五反相器的输出端连接所述第二开关管的控制端。
9.根据权利要求3所述的栅极驱动电路,其特征在于,所述自举电路包括:第八分支电路、第九分支电路、第十分支电路和第三电容;
所述第八分支电路的输入端连接所述第一分支电路的第一输出端,所述第八分支电路的输出端连接所述第三电容的一端,所述第三电容的另一端连接所述第十分支电路的第一输入端;所述第九分支电路的输出端连接所述第十分支电路的第二出入端;所述第十分支电路的输出端作为所述自举电路的输出端。
10.根据权利要求9所述的栅极驱动电路,其特征在于,所述第八分支电路包括第十八开关管和第十九开关管,所述第十八开关管的控制端连接所述第十九开关管的控制端;所述第十八开关管的输出端连接所述第十九开关管的输入端,并作为所述第八分支电路的输出端;所述第十九开关管的输出端接入由稳压电路产生的电源电压域;
所述第九分支电路包括第二十开关管和第二十一开关管,所述第二十开关管的控制端连接所述第二十一开关管的输入端,所述第二十开关管的输出端连接所述第二十一开关管的控制端,并作为所述第九分支电路的输出端;所述第二十一开关管的输出端接入由稳压电路产生的电源电压域;
所述第十分支电路包括第二十二开关管、第二十三开关管,所述第二十二开关管的控制端连接所述第二十二开关管的输出端和所述第二十三开关管的控制端;所述第二十三开关管的控制端连接所述第二十一开关管的控制端,所述第二十三开关管的输出端作为所述自举电路的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210684354.7A CN114785099B (zh) | 2022-06-17 | 2022-06-17 | 一种栅极驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210684354.7A CN114785099B (zh) | 2022-06-17 | 2022-06-17 | 一种栅极驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114785099A CN114785099A (zh) | 2022-07-22 |
CN114785099B true CN114785099B (zh) | 2022-09-13 |
Family
ID=82421611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210684354.7A Active CN114785099B (zh) | 2022-06-17 | 2022-06-17 | 一种栅极驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114785099B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978132B (zh) * | 2022-08-01 | 2022-11-04 | 深圳芯能半导体技术有限公司 | 一种具有温度补偿功能的栅极驱动开启电路 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128563A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | CMOS bootstrapped output driver method and circuit |
CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
JP2013207619A (ja) * | 2012-03-29 | 2013-10-07 | Semiconductor Components Industries Llc | 出力回路 |
JP2014085648A (ja) * | 2012-10-26 | 2014-05-12 | Japan Display Inc | 表示装置及び駆動回路 |
CN204244200U (zh) * | 2014-10-08 | 2015-04-01 | 杭州宽福科技有限公司 | 一种驱动电路 |
CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN208015586U (zh) * | 2018-03-12 | 2018-10-26 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN110729895A (zh) * | 2018-07-16 | 2020-01-24 | 辉芒微电子(深圳)有限公司 | 全n型mosfet实现的电压自举电路及驱动控制电路 |
CN111162665A (zh) * | 2020-02-05 | 2020-05-15 | 电子科技大学 | 一种全集成高侧驱动电路 |
CN114337339A (zh) * | 2022-01-05 | 2022-04-12 | 上海南芯半导体科技股份有限公司 | 一种带有端口短路检测的整流桥驱动电路 |
CN114584126A (zh) * | 2022-05-07 | 2022-06-03 | 深圳芯能半导体技术有限公司 | 一种开关管驱动电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843023B (zh) * | 2011-06-20 | 2015-03-04 | 登丰微电子股份有限公司 | 晶体管控制电路 |
TWI458244B (zh) * | 2012-01-19 | 2014-10-21 | Anpec Electronics Corp | 軟式切換驅動電路 |
CN110784201A (zh) * | 2019-11-04 | 2020-02-11 | 深圳市华思旭科技有限公司 | Nmos开关驱动电路及电源装置 |
CN111555595B (zh) * | 2020-06-29 | 2023-02-07 | 电子科技大学 | 一种开启速率可控的GaN功率管栅驱动电路 |
CN113726321B (zh) * | 2021-09-06 | 2023-09-22 | 联合微电子中心有限责任公司 | 一种自举开关电路和模数转换器 |
CN114268219B (zh) * | 2021-12-20 | 2023-09-12 | 中国电子科技集团公司第五十八研究所 | 一种驱动高边nmos管的自举电路 |
-
2022
- 2022-06-17 CN CN202210684354.7A patent/CN114785099B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128563A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | CMOS bootstrapped output driver method and circuit |
CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
JP2013207619A (ja) * | 2012-03-29 | 2013-10-07 | Semiconductor Components Industries Llc | 出力回路 |
JP2014085648A (ja) * | 2012-10-26 | 2014-05-12 | Japan Display Inc | 表示装置及び駆動回路 |
CN204244200U (zh) * | 2014-10-08 | 2015-04-01 | 杭州宽福科技有限公司 | 一种驱动电路 |
CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN208015586U (zh) * | 2018-03-12 | 2018-10-26 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN110729895A (zh) * | 2018-07-16 | 2020-01-24 | 辉芒微电子(深圳)有限公司 | 全n型mosfet实现的电压自举电路及驱动控制电路 |
CN111162665A (zh) * | 2020-02-05 | 2020-05-15 | 电子科技大学 | 一种全集成高侧驱动电路 |
CN114337339A (zh) * | 2022-01-05 | 2022-04-12 | 上海南芯半导体科技股份有限公司 | 一种带有端口短路检测的整流桥驱动电路 |
CN114584126A (zh) * | 2022-05-07 | 2022-06-03 | 深圳芯能半导体技术有限公司 | 一种开关管驱动电路 |
Non-Patent Citations (1)
Title |
---|
集成的BiCMOS DC/DC开关电源控制器;王海永等;《电子器件》;20010331;第24卷(第1期);第2-6页 * |
Also Published As
Publication number | Publication date |
---|---|
CN114785099A (zh) | 2022-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103297034B (zh) | 电压电平移位器 | |
KR100574488B1 (ko) | 레벨 쉬프터 | |
CN111162665B (zh) | 一种全集成高侧驱动电路 | |
CN114785099B (zh) | 一种栅极驱动电路 | |
CN116742920B (zh) | 一种nmos功率开关管驱动电路及其控制方法 | |
CN114598315A (zh) | 电平转换电路 | |
CN101777905B (zh) | 一种逻辑电平转换电路 | |
CN111338418B (zh) | 一种变斜率放电驱动电路 | |
CN112671393A (zh) | 电平转换电路 | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
CN115275954A (zh) | 防倒灌gpi电路 | |
KR0145851B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
CN110798199B (zh) | Mos管驱动电路 | |
US20230132469A1 (en) | Level shift circuit | |
CN114337339B (zh) | 一种带有端口短路检测的整流桥驱动电路 | |
JP5015029B2 (ja) | 昇圧回路に用いられる電流制御回路 | |
CN111010164B (zh) | 一种基于GaAs工艺的输出缓冲电路 | |
CN100581061C (zh) | 低电压互补金属氧化物半导体制作的三态缓冲器 | |
JP2012170034A (ja) | レベルシフト回路 | |
JP2018019333A (ja) | 半導体スイッチング回路 | |
CN112532230A (zh) | 电平转换电路 | |
CN113067462A (zh) | 一种新型自举驱动电路结构 | |
Chen et al. | A new output buffer for 3.3-V PCI-X application in a 0.13-/spl mu/m 1/2.5-V CMOS process | |
CN217693293U (zh) | 电平转换电路 | |
CN117713788B (zh) | 基于薄栅氧化层工艺的高压开关的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |