CN102270984A - 一种正高压电平转换电路 - Google Patents
一种正高压电平转换电路 Download PDFInfo
- Publication number
- CN102270984A CN102270984A CN201110185191XA CN201110185191A CN102270984A CN 102270984 A CN102270984 A CN 102270984A CN 201110185191X A CN201110185191X A CN 201110185191XA CN 201110185191 A CN201110185191 A CN 201110185191A CN 102270984 A CN102270984 A CN 102270984A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- nmos pass
- pmos transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了属于集成电路设计技术领域的一种正高压电平转换电路。本发明的连接关系如下:VIN输入电压连接INV1反相器和第一自举电路的公共节点,INV1反相器还与第二自举电路连接,电压转换电路分别与第一自举电路、第二自举电路和VOUT输出电压连接。本发明的有益效果为:电路结构简单、转换速度快、功耗小。两个自举电路将低压控制信号的摆幅增大一倍,增强了电压转换电路中两个高压NMOS晶体管的驱动能力,从而减小了电压转换电路在电压转换过程中下拉NMOS晶体管与上拉PMOS晶体管间严重的竞争,降低了高压转换的功耗,本发明在很低的电源电压下仍然能够正常工作。
Description
技术领域
本发明属于集成电路设计技术领域,特别涉及一种正高压电平转换电路。
背景技术
目前,闪存(Flash memory)广泛应用在手机、相机、掌上电脑等便携式设备中,它具有掉电数据不丢失、高编程速度、高集成度等优点。图1是一个传统闪存单元的剖面图,它是由多晶硅控制栅10和浮栅12组成的叠栅结构。在p型衬底16上,通过注入形成n+结构的源极14和漏极15。另外,浮栅12和p型衬底16间用第二绝缘层13隔离,多晶硅控制栅10与浮栅12之间用第一绝缘层11隔离。这种叠栅结构,使得从多晶硅控制栅10看到的存储单元的阈值电压,取决于浮栅12中电子的数量。
闪存单元采用Fowler-Nordheim(简称F-N)隧穿效应进行编程、擦除操作。表1是闪存单元进行各种操作时控制栅极、漏极、源极上的典型电压。
操作 | 控制栅 | 漏极区 | 源极区 |
编程 | 10V | -5V | -5V |
擦除 | -5V | 10V | 10V |
读取 | 2.5V | 0.8V | 0V |
表1
从上表可以看出,当存储器进行不同操作时,均需要施加正高压,这就需要一个能够将输入的数据转化为相应的正高压的正高压电平转换电路。
图2是一个传统的正高压电平转换电路。当IN输入电压为0V时,通过INV反相器输出为高电平电压,因此NMOS晶体管204导通,使得PMOS晶体管201也导通。因此N节点电压被上拉到VPH正高压,这使得PMOS晶体管203关断,因此OUT输出电压为VSS地电位。
当VIN输入电压为VDD电源电压时,NMOS晶体管202导通,使得PMOS晶体管203导通。因此OUT输出电压拉至VPH正高压。另外NMOS晶体管204关断,切断了从VPH正高压到VSS地电位的直流通路,OUT输出电压保持为VPH正高压。可见,OUT输出电压可以在VPH正高压与VSS地电位之间切换,从而完成了IN输入电压对VPH正高压的控制和切换。
然而,对于图2所示的传统正高压电平切换电路,当VDD电源电压降低时,NMOS晶体管202和NMOS晶体管204的栅极驱动电压下降,因此其导通能力将下降,导致电平转换过程中PMOS晶体管与NMOS晶体管间的竞争加剧,出现较大的电平转换延迟和转换功耗。当VDD电源电压进一步下降时,甚至会出现电路不能正常切换高压的问题。简单增大NMOS晶体管尺寸的方法将导致切换电路的面积急剧增大,提高了工艺成本。另外,由于闪存***中字线和位线数目众多,高压切换电路的性能退化将严重影响整个闪存***的性能。
发明内容
本发明的目的针对上述缺陷公开一种正高压电平转换电路。它的连接关系如下:VIN输入电压连接INV1反相器和第一自举电路的公共节点,INV1反相器还与第二自举电路连接,电压转换电路分别与第一自举电路、第二自举电路和VOUT输出电压连接。
所述第一自举电路的连接关系如下:VIN输入电压分别连接第一反相器的输入端、第二PMOS晶体管的栅极和第一NMOS晶体管的栅极,第一反相器与第一电容串联,N1节点分别连接第一电容、第一PMOS晶体管的漏极和第二PMOS晶体管的源极,N2节点分别连接第一PMOS晶体管的栅极、第三NMOS晶体管的栅极、第二PMOS晶体管的漏极和第一NMOS晶体管的漏极,VDD电源电压分别连接第二PMOS晶体管的衬底以及第一PMOS晶体管的源极和衬底,第一NMOS晶体管的源极和衬底均连接VSS地电位。
所述第二自举电路的连接关系如下:N0节点分别连接INV1反相器的输出端、第二反相器的输入端、第四PMOS晶体管的栅极和第二NMOS晶体管的栅极,第二反相器与第二电容串联,N3节点分别连接第二电容、第三PMOS晶体管的漏极和第四PMOS晶体管的源极,N4节点分别连接第三PMOS晶体管的栅极、第四NMOS晶体管的栅极、第四PMOS晶体管的漏极和第二NMOS晶体管的漏极,VDD电源电压分别连接第四PMOS晶体管的衬底以及第三PMOS晶体管的源极和衬底,第二NMOS晶体管的源极和衬底均连接VSS地电位。
所述电压转换电路的连接关系如下:VPH正高压分别连接第五PMOS晶体管的源极和衬底以及第六PMOS晶体管的源极和衬底,VSS地电位分别连接第三NMOS晶体管的源极和衬底以及第六PMOS晶体管的源极和衬底,第五PMOS晶体管的栅极连接第六PMOS晶体管的漏极、第四NMOS晶体管的漏极和VOUT输出电压的公共节点,第六PMOS晶体管的栅极连接五PMOS晶体管的漏极和第三NMOS晶体管的漏极的公共节点。
本发明的有益效果为:电路结构简单、转换速度快、功耗小。两个自举电路将低压控制信号的摆幅增大一倍,增强了电压转换电路中两个高压NMOS晶体管的驱动能力,从而减小了电压转换电路在电压转换过程中下拉NMOS晶体管与上拉PMOS晶体管间严重的竞争,降低了高压转换的功耗,本发明在很低的电源电压下仍然能够正常工作。
附图说明
图1,是一个传统的快闪存储器存储单元的剖面图;
图2,传统的正高压电平转换电路结构示意图;
图3,本发明提出的正电压电平转换电路的一个实施例;
图4,本发明提出的正电压电平转换电路的另一个实施例。
具体实施方式
下面结合附图对本发明做进一步说明。
如图3所示,一种正高压电平转换电路的连接关系如下:VIN输入电压连接INV1反相器40和第一自举电路41的公共节点,INV1反相器40还与第二自举电路42连接,电压转换电路43分别与第一自举电路41、第二自举电路42和VOUT输出电压连接。
第一自举电路41的连接关系如下:VIN输入电压分别连接第一反相器4101的输入端、第二PMOS晶体管4104的栅极和第一NMOS晶体管4105的栅极,第一反相器4101与第一电容4102串联,N1节点分别连接第一电容4102、第一PMOS晶体管4103的漏极和第二PMOS晶体管4104的源极,N2节点分别连接第一PMOS晶体管4103的栅极、第三NMOS晶体管4302的栅极、第二PMOS晶体管4104的漏极和第一NMOS晶体管4105的漏极,VDD电源电压分别连接第二PMOS晶体管4104的衬底以及第一PMOS晶体管4103的源极和衬底,第一NMOS晶体管4105的源极和衬底均连接VSS地电位。
第二自举电路42的连接关系如下:N0节点分别连接INV1反相器40的输出端、第二反相器4201的输入端、第四PMOS晶体管4204的栅极和第二NMOS晶体管4205的栅极,第二反相器4201与第二电容4202串联,N3节点分别连接第二电容4202、第三PMOS晶体管4203的漏极和第四PMOS晶体管4204的源极,N4节点分别连接第三PMOS晶体管4203的栅极、第四NMOS晶体管4304的栅极、第四PMOS晶体管4204的漏极和第二NMOS晶体管4205的漏极,VDD电源电压分别连接第四PMOS晶体管4204的衬底以及第三PMOS晶体管4203的源极和衬底,第二NMOS晶体管4205的源极和衬底均连接VSS地电位。
电压转换电路43的连接关系如下:VPH正高压分别连接第五PMOS晶体管4301的源极和衬底以及第六PMOS晶体管4303的源极和衬底,VSS地电位分别连接第三NMOS晶体管4302的源极和衬底以及第六PMOS晶体管4303的源极和衬底,第五PMOS晶体管4301和第六PMOS晶体管4303交叉耦合连接,第五PMOS晶体管4301的栅极连接第六PMOS晶体管4303的漏极、第四NMOS晶体管4304的漏极和VOUT输出电压的公共节点,第六PMOS晶体管4303的栅极连接五PMOS晶体管4301的漏极和第三NMOS晶体管4302的漏极的公共节点。
如图3所示为一种正高压电平转换电路的一个实施例,其工作原理如下:
设定VDD电源电压为1.5V,VSS地电位为0V,VPH正高压为7.5V。第一自举电路41和第二自举电路42是一种正高压电平转换电路的重要组成部分,两者的工作原理相同,以第一自举电路41为例,VIN输入电压为1.5V时,第一反相器4101输出端电压为0V,第一NMOS晶体管4105的源极接VSS地电位,第一NMOS晶体管4105导通,第二PMOS晶体管4104关断,此时,N2节点电压为0V,第一PMOS晶体管4103由于N2节点的电压反馈而导通,因此N1节点电压为1.5V。
当VIN输入电压由1.5V翻转为0V时,第一反相器4101输出端电压翻转为1.5V,由于第一电容4102的电荷保持特性,N1节点电压将为3V。此时,第二PMOS晶体管4104导通,第一NMOS晶体管4105由于栅极连接VIN输入电压而关断,因此N2节点电压为3V。另外,第一PMOS晶体管4103由于N2节点的电压反馈而关断,从而N1节点电压保持为3V。
从上面的分析可以看出,第一自举电路41和第二自举电路42利用了电容的电荷保持特性,当输入信号的摆幅为0V至1.5V时,输出信号的摆幅为0V至3V,从而低压信号的电压自举功能。
1)当VIN输入电压为1.5V时,N0节点电压为0V,根据上述自举电路的工作原理分析可知,N2节点电压为3V,由于第二电容4202具有电荷保持特性,N3节点的电压跳变为3V,N4节点(输出节点)电压为3V,此时,由于N2节点和N4节点分别连接第三NMOS晶体管4302和第四NMOS晶体管4304的栅极,第三NMOS晶体管4302关断,第四NMOS晶体管4304导通,并且驱动电压为3V,因而VOUT输出电压为0V,第五PMOS晶体管4301由于VOUT输出电压的反馈而导通,N5节点电压为7.5V,因此,第六PMOS晶体管4303关断,VOUT输出电压从而保持为0V。
2)当VIN输入电压从为1.5V跳变到0V时,N0节点电压为1.5V。据上述自举电路的工作原理分析可知,由于第一电容4102具有电荷保持特性,N1节点电压跳变为3V,经过第二PMOS晶体管4104的传输,N2节点电压为3V,N4节点(输出节点)电压为0V。此时,由于N2节点和N4节点分别连接第三NMOS晶体管4302和第四NMOS晶体管4304的栅极,第四NMOS晶体管4304关断,第三NMOS晶体管4302导通,N5节点电压为0V,第六PMOS晶体管4303由于N5节点电压反馈而导通,因而VOUT输出电压为7.5V。同时,第五PMOS晶体管4301由于VOUT输出电压的反馈而关断,VOUT输出电压从而保持为7.5V。
由上面分析可知,正高压电平转换电路通过采用电路自举技术,使得电压转换电路43中NMOS晶体管的驱动电压提高2倍,减少了高压转换时NMOS晶体管与PMOS晶体管的竞争,从而提高了电平转换速度,减少电平转换的瞬态电流和动态功耗。第三NMOS晶体管4302和第四NMOS晶体管4304起选择作用。当***电源电压的不断下降时,正高压电平转换电路仍然能够正常工作。
如图4所示为本发明的另一个实施例,与图3相比,增加了第五NMOS晶体管4106和第六NMOS晶体管4206,第五NMOS晶体管4106的栅极接VDD电源电压,漏极接N2节点,源极接第一NMOS晶体管4105的漏极,衬底接VSS地电位;第六NMOS晶体管4206的栅极接VDD电源电压,漏极接N4节点,源极接第二NMOS晶体管4205的漏极,衬底接VSS地电位;第五NMOS晶体管4106和第六NMOS晶体管4206分别起到降低第一NMOS晶体管4105和第二NMOS晶体管4205工作中漏源电压的作用,从而第一NMOS晶体管4105和第二NMOS晶体管4205可以采用耐压低的晶体管。
尽管结合图3和图4对本发明进行了详细说明和解释,所应理解的是,对本发明的形式和细节进行变化而不脱离本发明的精神和范围,其均应包含在本发明的权利要求范围之中。
Claims (4)
1.一种正高压电平转换电路,其特征在于,它的连接关系如下:VIN输入电压连接INV1反相器(40)和第一自举电路(41)的公共节点,INV1反相器(40)还与第二自举电路(42)连接,电压转换电路(43)分别与第一自举电路(41)、第二自举电路(42)和VOUT输出电压连接。
2.根据权利要求1所述的一种正高压电平转换电路,其特征在于,所述第一自举电路(41)的连接关系如下:VIN输入电压分别连接第一反相器(4101)的输入端、第二PMOS晶体管(4104)的栅极和第一NMOS晶体管(4105)的栅极,第一反相器(4101)与第一电容(4102)串联,N1节点分别连接第一电容(4102)、第一PMOS晶体管(4103)的漏极和第二PMOS晶体管(4104)的源极,N2节点分别连接第一PMOS晶体管(4103)的栅极、第三NMOS晶体管(4302)的栅极、第二PMOS晶体管(4104)的漏极和第一NMOS晶体管(4105)的漏极,VDD电源电压分别连接第二PMOS晶体管(4104)的衬底以及第一PMOS晶体管(4103)的源极和衬底,第一NMOS晶体管(4105)的源极和衬底均连接VSS地电位。
3.根据权利要求1所述的一种正高压电平转换电路,其特征在于,所述第二自举电路(42)的连接关系如下:N0节点分别连接INV1反相器(40)的输出端、第二反相器(4201)的输入端、第四PMOS晶体管(4204)的栅极和第二NMOS晶体管(4205)的栅极,第二反相器(4201)与第二电容(4202)串联,N3节点分别连接第二电容(4202)、第三PMOS晶体管(4203)的漏极和第四PMOS晶体管(4204)的源极,N4节点分别连接第三PMOS晶体管(4203)的栅极、第四NMOS晶体管(4304)的栅极、第四PMOS晶体管(4204)的漏极和第二NMOS晶体管(4205)的漏极,VDD电源电压分别连接第四PMOS晶体管(4204)的衬底以及第三PMOS晶体管(4203)的源极和衬底,第二NMOS晶体管(4205)的源极和衬底均连接VSS地电位。
4.根据权利要求1所述的一种正高压电平转换电路,其特征在于,所述电压转换电路(43)的连接关系如下:VPH正高压分别连接第五PMOS晶体管(4301)的源极和衬底以及第六PMOS晶体管(4303)的源极和衬底,VSS地电位分别连接第三NMOS晶体管(4302)的源极和衬底以及第四NMOS晶体管(4304)的源极和衬底,第五PMOS晶体管(4301)的栅极连接第六PMOS晶体管(4303)的漏极、第四NMOS晶体管(4304)的漏极和VOUT输出电压的公共节点,第六PMOS晶体管(4303)的栅极连接五PMOS晶体管(4301)的漏极和第三NMOS晶体管(4302)的漏极的公共节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110185191 CN102270984B (zh) | 2011-07-01 | 2011-07-01 | 一种正高压电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110185191 CN102270984B (zh) | 2011-07-01 | 2011-07-01 | 一种正高压电平转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102270984A true CN102270984A (zh) | 2011-12-07 |
CN102270984B CN102270984B (zh) | 2013-04-03 |
Family
ID=45053164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110185191 Expired - Fee Related CN102270984B (zh) | 2011-07-01 | 2011-07-01 | 一种正高压电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102270984B (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103368555A (zh) * | 2012-03-27 | 2013-10-23 | 联发科技股份有限公司 | 电平转换器电路 |
CN103795401A (zh) * | 2014-02-18 | 2014-05-14 | 南通大学 | 一种输出电平可控制的输出单元电路 |
CN103997334A (zh) * | 2013-02-20 | 2014-08-20 | 精工电子有限公司 | 电平转换电路 |
CN104639151A (zh) * | 2014-12-23 | 2015-05-20 | 苏州宽温电子科技有限公司 | 一种正高压电平转换电路 |
CN106130536A (zh) * | 2016-06-20 | 2016-11-16 | 华为技术有限公司 | 电平转换电路及电子设备 |
CN107124177A (zh) * | 2017-06-30 | 2017-09-01 | 深圳贝特莱电子科技股份有限公司 | 一种用于指纹识别驱动芯片的电容耦合式电平转换电路 |
CN108494388A (zh) * | 2018-03-22 | 2018-09-04 | 中国电子科技集团公司第二十四研究所 | 一种高速低噪声动态比较器 |
CN109245730A (zh) * | 2018-08-21 | 2019-01-18 | 中国科学院微电子研究所 | 开关功率放大器和数字发射机 |
CN109309493A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 高压电平位移电路及半导体器件 |
CN109672439A (zh) * | 2019-01-17 | 2019-04-23 | 南京观海微电子有限公司 | 耐压电平转换电路 |
CN110739960A (zh) * | 2019-10-18 | 2020-01-31 | 四川中微芯成科技有限公司 | 一种提高转换速度的电平转换电路及电子设备 |
CN111277261A (zh) * | 2020-04-03 | 2020-06-12 | 上海集成电路研发中心有限公司 | 一种电平转换电路 |
CN112671393A (zh) * | 2020-12-29 | 2021-04-16 | 成都锐成芯微科技股份有限公司 | 电平转换电路 |
CN112929020A (zh) * | 2021-01-22 | 2021-06-08 | 珠海零边界集成电路有限公司 | 电子设备及其电平转换电路 |
CN113285706A (zh) * | 2020-02-19 | 2021-08-20 | 圣邦微电子(北京)股份有限公司 | 一种电压电平转换电路 |
CN114785099A (zh) * | 2022-06-17 | 2022-07-22 | 深圳芯能半导体技术有限公司 | 一种栅极驱动电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065678A (en) * | 1976-07-02 | 1977-12-27 | Motorola, Inc. | Clamped push-pull driver circuit with output feedback |
US7397284B1 (en) * | 2007-04-03 | 2008-07-08 | Xilinx, Inc. | Bootstrapped circuit |
CN101753000A (zh) * | 2009-12-17 | 2010-06-23 | 东南大学 | 栅极浮置及电平转换的功率mos管栅极驱动电路及方法 |
CN101976940A (zh) * | 2010-10-12 | 2011-02-16 | 上海交通大学 | 开关电源转换器开关管驱动自举电路 |
-
2011
- 2011-07-01 CN CN 201110185191 patent/CN102270984B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065678A (en) * | 1976-07-02 | 1977-12-27 | Motorola, Inc. | Clamped push-pull driver circuit with output feedback |
US7397284B1 (en) * | 2007-04-03 | 2008-07-08 | Xilinx, Inc. | Bootstrapped circuit |
CN101753000A (zh) * | 2009-12-17 | 2010-06-23 | 东南大学 | 栅极浮置及电平转换的功率mos管栅极驱动电路及方法 |
CN101976940A (zh) * | 2010-10-12 | 2011-02-16 | 上海交通大学 | 开关电源转换器开关管驱动自举电路 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103368555A (zh) * | 2012-03-27 | 2013-10-23 | 联发科技股份有限公司 | 电平转换器电路 |
CN103997334A (zh) * | 2013-02-20 | 2014-08-20 | 精工电子有限公司 | 电平转换电路 |
CN103795401A (zh) * | 2014-02-18 | 2014-05-14 | 南通大学 | 一种输出电平可控制的输出单元电路 |
CN104639151A (zh) * | 2014-12-23 | 2015-05-20 | 苏州宽温电子科技有限公司 | 一种正高压电平转换电路 |
CN106130536B (zh) * | 2016-06-20 | 2019-06-14 | 华为技术有限公司 | 电平转换电路及电子设备 |
CN106130536A (zh) * | 2016-06-20 | 2016-11-16 | 华为技术有限公司 | 电平转换电路及电子设备 |
CN107124177A (zh) * | 2017-06-30 | 2017-09-01 | 深圳贝特莱电子科技股份有限公司 | 一种用于指纹识别驱动芯片的电容耦合式电平转换电路 |
CN109309493B (zh) * | 2017-07-27 | 2022-05-13 | 中芯国际集成电路制造(上海)有限公司 | 高压电平位移电路及半导体器件 |
CN109309493A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 高压电平位移电路及半导体器件 |
CN108494388A (zh) * | 2018-03-22 | 2018-09-04 | 中国电子科技集团公司第二十四研究所 | 一种高速低噪声动态比较器 |
CN109245730A (zh) * | 2018-08-21 | 2019-01-18 | 中国科学院微电子研究所 | 开关功率放大器和数字发射机 |
CN109672439A (zh) * | 2019-01-17 | 2019-04-23 | 南京观海微电子有限公司 | 耐压电平转换电路 |
CN110739960A (zh) * | 2019-10-18 | 2020-01-31 | 四川中微芯成科技有限公司 | 一种提高转换速度的电平转换电路及电子设备 |
CN113285706A (zh) * | 2020-02-19 | 2021-08-20 | 圣邦微电子(北京)股份有限公司 | 一种电压电平转换电路 |
CN113285706B (zh) * | 2020-02-19 | 2023-08-01 | 圣邦微电子(北京)股份有限公司 | 一种电压电平转换电路 |
CN111277261A (zh) * | 2020-04-03 | 2020-06-12 | 上海集成电路研发中心有限公司 | 一种电平转换电路 |
CN111277261B (zh) * | 2020-04-03 | 2023-10-20 | 上海集成电路研发中心有限公司 | 一种电平转换电路 |
CN112671393A (zh) * | 2020-12-29 | 2021-04-16 | 成都锐成芯微科技股份有限公司 | 电平转换电路 |
CN112929020A (zh) * | 2021-01-22 | 2021-06-08 | 珠海零边界集成电路有限公司 | 电子设备及其电平转换电路 |
CN112929020B (zh) * | 2021-01-22 | 2023-09-26 | 珠海零边界集成电路有限公司 | 电子设备及其电平转换电路 |
CN114785099A (zh) * | 2022-06-17 | 2022-07-22 | 深圳芯能半导体技术有限公司 | 一种栅极驱动电路 |
CN114785099B (zh) * | 2022-06-17 | 2022-09-13 | 深圳芯能半导体技术有限公司 | 一种栅极驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN102270984B (zh) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270984B (zh) | 一种正高压电平转换电路 | |
CN102340305B (zh) | 适用于低电源电压的正高压电平转换电路 | |
JP6911075B2 (ja) | 相補的電圧源を使用した分割ゲートフラッシュメモリシステム | |
JP5712436B2 (ja) | 半導体装置 | |
CN104205594B (zh) | 包含多栅极晶体管的电荷泵电路及其操作方法 | |
CN101860356B (zh) | 电压电平移位器、电压电平移位方法以及集成电路 | |
CN106158018B (zh) | 非易失性记忆胞结构及其装置 | |
CN102904565A (zh) | 一种用于dc-dc驱动的超低静态电流的电平移位电路 | |
CN101814912B (zh) | 一种负电压电平转换电路 | |
CN101764605B (zh) | 负电压电平切换电路 | |
CN111525790A (zh) | 一种电荷泵电路 | |
CN102332303B (zh) | 用于快闪存储器的负电压电平转换电路 | |
JP2009296407A (ja) | レベルシフト回路 | |
KR101553441B1 (ko) | 워드라인 드라이버 및 그 관련 방법 | |
CN1200516C (zh) | 负电压电平转换电路 | |
US6947328B1 (en) | Voltage level shifter | |
CN110798201A (zh) | 一种高速耐压电平转换电路 | |
CN104766631A (zh) | 一种正负高压电平转换电路 | |
CN114389592A (zh) | 电平转换电路 | |
CN106301349B (zh) | 高电压电平转换电路 | |
CN104639151A (zh) | 一种正高压电平转换电路 | |
Kong et al. | A bootstrapped CMOS circuit technique for low-voltage application | |
CN103871472A (zh) | 存储器的列地址译码电路 | |
CN104123963A (zh) | 一种用低压晶体管实现的电平转换器 | |
CN118098304A (zh) | 一种存储电路结构、存储器、存储***及字线自升压方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130403 Termination date: 20170701 |