CN101777905B - 一种逻辑电平转换电路 - Google Patents

Abstract

本发明涉及一种逻辑电平转换电路，其包括控制端接输入信号、第一端接地、第二端接电平输出的第二增强型高压晶体管，还包括作为负载器件的耗尽型高压晶体管、作为隔离器件的低压晶体管及作为辅助器件的第一增强型高压晶体管。本发明不需要使用高压PMOS器件，用耗尽型高压NMOS管做负载管以消除逻辑高电平的电压损失，并且采用栅极接高电平的低压PMOS管作为隔离器件，进而减小耗尽管的栅源电压并增大其阈值，确保了当逻辑输入信号为高电平时没有静态电流，而第一增强型高压NMOS管用于在信号跳变时短接低压PMOS器件的源漏端。类似地，将以上NMOS管换成PMOS管，PMOS管换成NMOS管也可以达到相同的效果。

Description

一种逻辑电平转换电路

技术领域

本发明涉及逻辑电平转换技术，更具体地说，涉及一种无需高压PMOS或者无需高压NMOS的逻辑电平转换电路。

背景技术

电平转换广泛的运用于多电源***和控制***中，尤其在使用微控制器时，微控制器通常在较低电源电压下工作，而***器件由于实际需要使用较高电源电压，就要用到电平转换；另外，在混合信号集成电路中为了减小物理尺寸和降低功耗，逻辑部分通常采用低电源电压。而模拟电路部分的电源电压是由应用决定的，这样在它们的接口部分必须进行电平转换。如果转换后的电源电压较高时，接口电路就需要高压器件。常用电平转换电路如图1所示，但其需要高压PMOS器件和高压NMOS器件，也就意味着需要较高的成本。

如图1所示，为常用有高压PMOS器件的电平转换电路。mn1、mn2为高压NMOS器件，mp1、mp2为高压PMOS器件。IN为逻辑输入信号，高低逻辑电平分别为VCC和GND，IN_B为IN的反向信号。VH为高电源电压。该电平转换电路的作用为把逻辑输入信号IN的逻辑高的电平由VCC转换为VH。

当输入IN为高(VCC)时，高压NMOS mn1打开，OUT_B输出低(GND)，从而使高压PMOS mp2打开，同时因为IN_B为低(GND)，所以OUT输出高(VH)。当IN为低(GND)时，IN_B高(VCC)，由于电路左右对称，同理可知OUT输出低(GND)，OUT_B输出高(VH)。由此可见该电路没有直流通路，没有静态功耗，但需要高压PMOS器件，也就意味着相比于标准的逻辑工艺需要额外的掩模版和生产步骤。

如图2所示，为传统全NMOS的电平转换电路。高压NMOS mn2为输入信号放大管，高压NMOS mn1为二极管连接的负载管。当输入信号IN为GND时，mn2关闭，由于mn1导通至少需要有一个其阈值电压的压降，输出端OUT被mn1上拉到比VH低一个阈值的电位，输出电平存在一定的电压损失。当输入信号IN为高电平VCC时，输出端OUT被mn2下拉到GND，此时二极管连接的mn1连接到VH和GND之间，从而消耗静态电流。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述需要同时使用高压PMOS或NMOS器件并且在在静态功耗和逻辑电平电压损失的缺陷，提供了一种逻辑电平转换电路。

本发明解决其技术问题所采用的技术方案是：构造一种逻辑电平转换电路，包括控制端接输入信号、第一端接地、第二端接电平输出的第二增强型高压晶体管，还包括作为负载器件的耗尽型高压晶体管、作为隔离器件的低压晶体管及作为辅助器件的第一增强型高压晶体管，其中

所述耗尽型高压晶体管的第一端接低压晶体管的第一端，第二端接高电源电压，控制端接电平输出；所述低压晶体管的第二端接电平输出，控制端接高电平；所述第一增强型晶体管的第一端接电平输出，第二端接低压晶体管的第一端，控制端接输入信号高低变化产生的高电平脉冲；

所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管为NMOS管，所述低压晶体管为PMOS管，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管、低压晶体管的第一端为源极，第二端为漏极，控制端为栅极。

在本发明所述的逻辑电平转换电路中，所述输入信号为地时，第二增强型高压NMOS管关断，整个电路没有静态电流；当输入信号为时高电平时，耗尽型高压NMOS管关断，整个电路仍没有静态电流。

在本发明所述的逻辑电平转换电路中，所述输入信号从地变化到高电平时，电平输出从高电源电压变化到地，耗尽型高压NMOS管的栅电压被下拉到地，栅源电压变小，其中

如果低压PMOS管不导通，则整个电路没有静态电流；如果低压PMOS管导通，则耗尽型高压NMOS管的阈值电压上升，栅源电压变小而使耗尽型高压NMOS管关断，整个电路仍没有静态电流。

在本发明所述的逻辑电平转换电路中，所述输入信号稳定为高电平时，电平输出被第二增强型高压NMOS管下拉到地，低压PMOS管的漏极电压为地，整个电路没有静态电流，低压PMOS管导通。

在本发明所述的逻辑电平转换电路中，所述输入信号从高电平变化到地时，所述第二增强型高压NMOS管及耗尽型高压NMOS管关断，电平输出接地，高电平脉冲短时间内使第一增强型高压NMOS管导通而将低压PMOS管短路，电平输出被上拉到高电源电压。

在本发明所述的逻辑电平转换电路中，所述输入信号稳定为地后，第二增强型高压NMOS关断，电平输出被耗尽型高压NMOS管上拉到高电源电压。

在本发明所述的逻辑电平转换电路中，所述逻辑电平转换电路还连接到一个或多个相同的逻辑电平转换电路，所述低压PMOS管的衬底与源极相连，并同时连接到所述一个或多个相同的逻辑电平转换电路的低压PMOS管的衬底，用于为其它的低压PMOS管提供衬底偏置电压。

实施本发明逻辑电平转换电路，具有以下有益效果：本发明提出的逻辑电平转换电路可以在不使用高压PMOS的情况下低功耗实现高低电平之间的转换，该逻辑电平转换电路不需要高压PMOS器件，不需要静态功耗，并且输出的逻辑高电平没有电压损失；类似地，将以上NMOS器件换成PMOS器件，PMOS器件换成NMOS器件也可达到相同的效果。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是常用需要高压PMOS器件的电平转换电路的原理图；

图2是传统的全NMOS的电平转换电路的原理图；

图3是本发明的逻辑电平转换电路的第一实施例的原理图；

图4是图3的输入输出信号的时序图；

图5是本发明第一实施例带衬底偏置的电平转换电路的原理图；

图6是图5的输入输出信号的时序图；

图7是两个低压PMOS管在不同阱和同一阱的版图示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明提出的逻辑电平转换电路可以在不使用高压PMOS管的情况下低功耗实现高低电平之间的转换，该逻辑电平转换电路不需要高压PMOS器件，不需要静态功耗，并且输出的逻辑高电平没有电压损失。同样，将本发明的NMOS器件换成PMOS器件，PMOS器件换成NMOS器件也可达到相同的效果。

依照本发明的逻辑电平转换电路包括控制端接输入信号、第一端接地、第二端接电平输出的第二增强型高压晶体管，此外还包括作为负载器件的耗尽型高压晶体管、作为隔离器件的低压晶体管及作为辅助器件的第一增强型高压晶体管，其中所述耗尽型高压晶体管的第一端接低压晶体管的第一端，第二端接高电源电压，控制端接电平输出；所述低压晶体管的第二端接电平输出，控制端接高电平；所述第一增强型晶体管的第一端接电平输出，第二端接低压晶体管的第一端，控制端接输入信号高低变化产生的高电平脉冲。

在本发明的第一实施例中，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管为NMOS管，所述低压晶体管为PMOS管，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管、低压晶体管的第一端为源极，第二端为漏极，控制端为栅极。在该实施例中，可以不使用高压PMOS器件，整个电路没有静态电流，并且输出的逻辑高电平没有电压损失。

在本发明的第二实施例中，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管为PMOS管，所述低压晶体管为NMOS管，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管、低压晶体管的第一端为漏极，第二端为源极，控制端为栅极。这种情况也就是将第一实施例的NMOS管换成PMOS管，PMOS管换成NMOS管，整个电路不需要使用高压NMOS管，整个电路没有静态电流，并且输出的逻辑高电平没有电压损失。

如图3所示，图中示出了本发明的逻辑电平转换电路的第一实施例的原理图。本发明逻辑电平转换电路包括栅极接输入信号IN、源极接地GND、漏极接电平输出OUT的第二增强型高压NMOS管mn2，其还包括作为负载器件的耗尽型高压NMOS管mnd、作为隔离器件的低压PMOS管mp及作为辅助器件的第一增强型高压NMOS管mn1。

其中，耗尽型高压NMOS管mnd的漏极接高电源电压VH，源极接低压PMOS管mp的源极，栅极接电平输出OUT；低压PMOS管mp的栅极接高电平VCC，漏极接电平输出端OUT；第一增强型高压NMOS管mn1漏极接低压PMOS管mp的源极，源极接电平输出OUT，栅极接逻辑输入信号IN高低变化产生的高电平脉冲change。第二增强型高压NMOS管mn2也就是输入信号放大器件，低压PMOS管mp会增加高压NMOS管mnd的源衬电压差并减小mnd栅源电压，第一增强型高压NMOS管mn1帮助实现电平转换。

本领域的技术人员应知悉，图中还示出了各NMOS管或PMOS管的衬底连接结构，衬底通常来说对N沟道接低电位，对P沟道接高电位，所以在此不再赘述其连接关系。

根据本发明，用耗尽型NMOS管mnd做负载管可以消除逻辑高电平VCC的电压损失。采用栅极接高电平Vcc的低压PMOS管mp作为隔离器件，进而减小耗尽型NMOS管mnd的栅源电压并增大其阈值，确保了当逻辑输入信号IN为高电平时没有静态电流。第一增强型高压NMOS管mn1用于在信号跳变时短接低压PMOS器件的源漏端。

图3所示是本发明提出的逻辑电平转换电路的第一实施例，图中用耗尽型NMOS管mnd做负载管避免了输出的逻辑高电平的电压损失。采用低压PMOS器件mp的源漏端压降来增加耗尽型NMOS管mnd的源衬电压，并减小耗尽型NMOS管mnd的栅源电压，从而使耗尽型NMOS管mnd关闭，这样既没有电压损失也没有静态电流消耗。其中信号线change是探测到输入信号IN从VCC到GND变化而产生的高电平脉冲。

以下是本发明的逻辑电平转换电路的第一实施例的具体工作原理：

1、当输入信号IN从地GND到高电平VCC变化时，电平输出OUT从高电源电压VH到地GND变化。耗尽型NMOS管mnd的栅电压也跟着下降到地GND，即栅源电压变小。低压PMOS器件mp如果不导通，则整个电路没有静态电流。如果低压PMOS器件mp导通，则节点nodeA的电压比高电平VCC高一个阈值电压，源衬电压也就是高电平VCC加一个阈值电压，耗尽型NMOS管mnd的阈值电压上升，而栅源电压变小，最终使耗尽型NMOS管mnd关闭，从而保证整个电路没有静态电流。

2、当输入信号IN稳定为高电平VCC时，电平输出OUT被第二增强型高压NMOS管mn2下拉到地GND。低压PMOS器件mp的漏端电压为地GND，衬和源端的电压比高电平VCC高一个阈值附近，如果太高节点nodeA电压会下降，因为整个电路没有静态电流而低压PMOS器件mp会导通，所以低压PMOS器件mp任意两端的电压都小于高电平VCC加一个阈值电压，在低压PMOS器件的正常工作电压范围内。

3、当输入信号IN从高电平VCC到地GND变化时，第二增强型高压NMOS管mn2关闭，由于耗尽型NMOS管mnd关闭，电平输出OUT依然是地GND。这时高电平脉冲change短时间内把低压PMOS器件mp短路，前面提到耗尽型NMOS管mnd关闭的条件不再存在，电平输出OUT被耗尽型NMOS管mnd上拉到高电源电压VH。如果没有高电平脉冲change，节点nodeA与电平输出OUT的压差依然存在，耗尽型NMOS管mnd关闭，电平输出OUT保持不变，或维持较低的电压。高电平脉冲change与输入信号IN的时序关系如图4所示。

4、当输入信号IN稳定为地GND后，第二增强型高压NMOS管mn2关闭，电平输出OUT被耗尽型NMOS管mnd上拉到高电源电压VH，因为mnd是耗尽管，所以输出电压没有阈值损失。低压PMOS器件mp的衬源漏端都是高电压VH，栅电压是高电平VCC，只要VH小于VCC的两倍，低压PMOS器件mp任意两端的电压都小于高电平VCC，在低压PMOS器件的正常工作电压范围内。

5、另外高电平VCC并不需要等于输入信号IN的高电平VCC，当输入信号IN的高电平VCC较低时可以适当提高高电平VCC电压，防止低压PMOS管的栅压太低而无法关断。

从图3可以看出低压PMOS器件mp需要独立的N阱。当大量用到这种电路时，比如需要高低电平转换的解码阵列电路中，就需要很多独立的N阱，由于一个N阱与另一个N阱之间，当其电压不相等时在版图上通常要求有较大的间距，这样将使版图的面积变得很大。如图7所示，上边是不同N阱的PMOS管的版图，因为阱间距和器件与阱的间距使版图面积变大，下边就是同一N阱的PMOS管的版图。

以0.5um工艺为例，L1＝4um，L2＝1.3um，L3＝0.4um，那么年n个PMOS管可以省下的长度是

(n-1)*(L1+2*L2-L3)＝6.2*(n-1)um。

这里PMOS管使用最小栅长，每个PMOS管的P扩散区长度L4为2um，那么n个PMOS管总长度为

n*(L1+2*L2+L4)＝8.6*n um。

因为高度一样，所以减小的版图比例为

6.2*(n-1)/(8.6*n)≈72％。

图5所示的衬底偏置电路应用于解决本发明的电平转换电路大量使用的情况，低压PMOS器件mp1、mp2…可以在一个N阱里面实现，大量减少版图面积。在图5中左边的电路与图3的电路完全一样，但其只是给其它电路提供衬底偏置电压。每次输入信号由高到低变化时，产生SW信号，在转换过程中提供低的衬底偏置电压，以便工作的电路(例如图5中右边的电路)完成转换，完成转换后它重新回到关闭状态。输入输出信号时序关系如图6所示，在阵列很多时，PSUB节点的寄生电容势必很大，它的电压也就能保持久一些。这样脉冲信号change可以在SW之后，第二增强型高压NMOS管mn2就转换之前就关闭了，减少电路转换过程中第二增强型高压NMOS管mn2的漏电。

从上面的分析可知，依照本发明中的逻辑电平转换电路不需要高压PMOS器件，没有静态电流消耗，并且逻辑高电平没有电压损失。当输入信号为地GND(即低电平)时，第二增强型高压NMOS管mn2关闭，电流通路被断开，电路没有静态电流。当输入信号为高电平VCC时，耗尽型NMOS管mnd关闭，同样电流通路被断开，电路没有静态电流。

以上对工作原理的描述都是基于图3所示的无需高压PMOS器件的逻辑电平转换电路，本领域的技术人员应知悉，在将图3中的PMOS管换成NMOS管以及NMOS管换成PMOS管的情况下，也可获得相同的效果，即不需要使用高压NMOS器件，整个电路无静态电流，并且输出的逻辑高电平没有电压损失。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种逻辑电平转换电路，包括控制端接输入信号、第一端接地、第二端接电平输出的第二增强型高压晶体管，其特征在于，还包括作为负载器件的耗尽型高压晶体管、作为隔离器件的低压晶体管及作为辅助器件的第一增强型高压晶体管，其中

所述耗尽型高压晶体管的第一端接低压晶体管的第一端，第二端接高电源电压，控制端接电平输出；所述低压晶体管的第二端接电平输出，控制端接高电平；所述第一增强型晶体管的第一端接电平输出，第二端接低压晶体管的第一端，控制端接输入信号高低变化产生的高电平脉冲；

所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管为NMOS管，所述低压晶体管为PMOS管，所述第二增强型高压晶体管、耗尽型高压晶体管及第一增强型高压晶体管、低压晶体管的第一端为源极，第二端为漏极，控制端为栅极。

2.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述输入信号为地时，第二增强型高压NMOS管关断，整个电路没有静态电流；当输入信号为时高电平时，耗尽型高压NMOS管关断，整个电路仍没有静态电流。

3.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述输入信号从地变化到高电平时，电平输出从高电源电压变化到地，耗尽型高压NMOS管的栅电压被下拉到地，栅源电压变小，其中

如果低压PMOS管不导通，则整个电路没有静态电流；如果低压PMOS管导通，则耗尽型高压NMOS管的阈值电压上升，栅源电压变小而使耗尽型高压NMOS管关断，整个电路仍没有静态电流。

4.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述输入信号稳定为高电平时，电平输出被第二增强型高压NMOS管下拉到地，低压PMOS管的漏极电压为地，整个电路没有静态电流，低压PMOS管导通。

5.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述输入信号从高电平变化到地时，所述第二增强型高压NMOS管及耗尽型高压NMOS管关断，电平输出接地，高电平脉冲短时间内使第一增强型高压NMOS管导通而将低压PMOS管短路，电平输出被上拉到高电源电压。

6.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述输入信号稳定为地后，第二增强型高压NMOS关断，电平输出被耗尽型高压NMOS管上拉到高电源电压。

7.根据权利要求1所述的逻辑电平转换电路，其特征在于，所述逻辑电平转换电路还连接到一个或多个相同的逻辑电平转换电路，所述低压PMOS管的衬底与源极相连，并同时连接到所述一个或多个相同的逻辑电平转换电路的低压PMOS管的衬底，用于为其它的低压PMOS管提供衬底偏置电压。

Images