CN112447742A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112447742A CN112447742A CN201910817749.8A CN201910817749A CN112447742A CN 112447742 A CN112447742 A CN 112447742A CN 201910817749 A CN201910817749 A CN 201910817749A CN 112447742 A CN112447742 A CN 112447742A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- isolation
- unit
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 126
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000002955 isolation Methods 0.000 claims abstract description 161
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 70
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 48
- 230000015654 memory Effects 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 517
- 239000000463 material Substances 0.000 claims description 100
- 230000002093 peripheral effect Effects 0.000 claims description 54
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 17
- 229910052582 BN Inorganic materials 0.000 claims description 16
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- -1 silicon carbide nitride Chemical class 0.000 claims description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 claims 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 claims 1
- ZILJFRYKLPPLTO-UHFFFAOYSA-N [C].[B].[Si] Chemical compound [C].[B].[Si] ZILJFRYKLPPLTO-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000003989 dielectric material Substances 0.000 description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底上形成有分立的第一栅极叠层结构；在第一栅极叠层结构露出的衬底上形成覆盖所述第一栅极叠层结构部分侧壁的单元介质层，第一栅极叠层结构和单元介质层围成单元凹槽；在单元凹槽的侧壁上形成隔离侧墙层，隔离侧墙层与单元介质层接触；形成保形覆盖隔离侧墙层、第一栅极叠层结构以及单元介质层的金属层；对金属层进行退火处理，形成金属硅化物层。本发明通过隔离侧墙层将金属层与单元凹槽底部拐角处的第一栅极叠层结构相隔离，避免在单元凹槽的底部拐角处形成金属硅化物层，使得金属硅化物层不易出现突出尖角，从而使得单元存储器区的击穿电压提高，进而优化了半导体结构的电学性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
目前，快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器(Non-volatileMemory，NVM)的主流。根据结构不同，闪存可分为或非闪存(Nor Flash)和与非闪存(NANDFlash)两种。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
由于NAND闪存器件具有较高的单元密度、较高的存储密度、较快的写入和擦除速度等优势，逐渐成为了快闪存储器中较为普遍使用的一种结构，目前主要用于数码相机等的闪存卡和MP3播放机中。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括单元存储器区，所述单元存储器区的所述衬底上形成有多个分立的第一栅极叠层结构；在所述第一栅极叠层结构露出的所述衬底上形成单元介质层，所述单元介质层露出所述第一栅极叠层结构的部分侧壁，所述第一栅极叠层结构和所述单元介质层围成单元凹槽；在所述单元凹槽的侧壁上形成隔离侧墙层，所述隔离侧墙层的底部与所述单元介质层接触，且所述隔离侧墙层的顶部低于所述第一栅极叠层结构的顶部；形成保形覆盖所述隔离侧墙层、第一栅极叠层结构以及单元介质层的金属层；对所述金属层进行退火处理，形成金属硅化物层。
相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括单元存储器区；第一栅极叠层结构，位于所述单元存储器区上的所述衬底上；单元介质层，位于所述第一栅极叠层结构露出的所述衬底上，所述单元介质层覆盖所述第一栅极叠层结构的部分侧壁，所述单元介质层和第一栅极叠层结构围成单元凹槽；隔离侧墙层，位于所述单元凹槽的侧壁上，所述隔离侧墙层的底部与所述单元介质层接触，且所述隔离侧墙层的顶部低于所述第一栅极叠层结构的顶部；金属层，保形覆盖在所述第一栅极叠层结构、隔离侧墙层以及单元介质层上，所述金属层用于形成金属硅化物层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通过在单元凹槽的侧壁上形成隔离侧墙层，将金属层与单元凹槽底部拐角处的第一栅极叠层结构相隔离，使得在对所述金属层进行退火处理以形成金属硅化物层的过程中，所述单元凹槽的底部拐角处的第一栅极叠层结构侧壁上不易形成金属硅化物层，从而避免在所述单元凹槽的底部拐角处形成金属硅化物层，相应的，所述金属硅化物层不易出现突出尖角，进而有利于提高所述单元存储器区的击穿电压，使得半导体结构的电学性能得到提高。
附图说明
图1和图2是一种半导体结构的形成过程的结构示意图；
图3是图2所示结构对应的电镜图；
图4至图10是本发明实施例半导体结构的形成方法第一实施例中各步骤对应的结构示意图；
图11至图20是本发明实施例半导体结构的形成方法第二实施例中各步骤对应的结构示意图。
具体实施方式
目前NAND闪存器件的性能仍有待提高。现结合一种半导体结构的形成过程分析器件性能不佳的原因。
图1和图2，示出了一种半导体结构的形成过程的结构示意图；图3是图2所示结构对应的电镜图。
如图1所示，提供衬底1，衬底1包括单元存储器区(未标示)，单元存储器区的衬底1上形成有多个分立的栅极叠层结构2，其中，栅极叠层结构2包括：隧穿氧化层21、位于隧穿氧化层21上的浮置栅极22、位于浮置栅极22上的栅间介电层23以及位于栅间介电层23上的控制栅极24；在栅极叠层结构2露出的衬底1上形成介质层3，介质层3覆盖控制栅极24的部分侧壁；形成保形覆盖介质层3以及栅极叠层结构2的金属层4。
如图2和图3所示，其中，图3是图2所示结构对应的电镜图，对金属层4进行硅化物处理，形成金属硅化物层5。
金属层4保形覆盖在介质层3以及栅极叠层结构2上，金属层4通常采用物理气相沉积(Physical Vapor Deposition，PVD)或原子层沉积工艺(Atomic layer deposition，ALD)形成，介质层3上的金属层4的厚度易大于栅极叠层结构2侧壁上的金属层4的厚度，因此，对金属层4进行硅化物处理形成金属硅化物层5后，介质层3和控制栅极24的拐角处的金属硅化物处5中易出现突出的尖角6(如图2所示)，也就是图3中区域A所示，尖角6易降低单元存储器区的击穿电压，导致半导体结构的电学性能不佳。
为了解决技术问题，本发明实施例通过在单元凹槽的侧壁上形成隔离侧墙层，将金属层与单元凹槽底部拐角处的第一栅极叠层结构相隔离，使得在对所述金属层进行退火处理以形成金属硅化物层的过程中，所述单元凹槽的底部拐角处的第一栅极叠层结构侧壁上不易形成金属硅化物层，从而避免在所述单元凹槽的底部拐角处形成金属硅化物层，相应的，所述金属硅化物层不易出现突出尖角，进而有利于提高所述单元存储器区的击穿电压，使得半导体结构的电学性能得到提高。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图4至图10是本发明实施例半导体结构的形成方法第一实施例中各步骤对应的结构示意图。
参考图4，提供衬底200，衬底200包括单元存储器区I，单元存储器区I的衬底200上形成有多个分立的第一栅极叠层结构250。
衬底200为后续形成快闪存储器提供工艺平台。具体地，衬底200用于形成与非闪存(NAND Flash)器件。
本实施例中，衬底200为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
本实施例中，第一栅极叠层结构250包括第一栅绝缘层210、位于第一栅绝缘层210上的浮置栅层(Floating Gate，FG)220、以及位于浮置栅层220上的第一栅介质层230以及位于第一栅介质层230上的控制栅层(Control Gate，CG)240。
本实施例中，第一栅绝缘层210为NAND闪存器件的隧穿氧化层(Tunnel oxide)，第一栅绝缘层210的材料为氧化硅；浮置栅层220用于在形成NAND闪存器的过程中起到存储电子的作用，从而使NAND闪存器起到数据存储的功能，浮置栅层220的材料为多晶硅；第一栅介质层230用于作为浮置栅层220和控制栅层240之间的绝缘层；控制栅层240用于作为NAND存储器的字线的一部分，控制栅极240的材料为多晶硅。
参考图5和图6，在第一栅极叠层结构250露出的衬底200上形成单元介质层201(如图6所示)，单元介质层201露出第一栅极叠层结构250的部分侧壁，第一栅极叠层结构250和单元介质层201围成单元凹槽202(如图6所示)。
单元介质层201覆盖第一栅极叠层结构250的部分侧壁，用于电隔离相邻第一栅极叠层结构250。单元介质层201还用于确定单元凹槽202的位置，为后续在单元凹槽202的侧壁上形成隔离侧墙层做准备。
具体的，单元介质层201覆盖控制栅层240的部分侧壁。
本实施例中，单元介质层201的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，单元介质层201的材料包括氧化硅。
形成单元介质层201的步骤包括：形成覆盖第一栅极叠层结构250和衬底200的单元介质材料层204；去除高于第一栅极叠层结构250的单元介质材料层204；去除高于第一栅极叠层结构250的单元介质材料层204后，回刻蚀部分厚度的单元介质材料层204，位于第一栅极叠层结构250露出的衬底200上的剩余的单元介质材料层204作为单元介质层201。
本实施例中，采用低压炉管工艺形成单元介质材料层204。低压炉管工艺中，工艺温度和压力较低，从而有利于减小热预算(Thermal Budget)，而且低压炉管工艺具有优良的台阶性能，从而形成质量较高、均一性较好且平整性较好的氧化硅。在其他实施例中，还可以采用原子层沉积工艺。
本实施例中，采用无掩膜刻蚀工艺去除高于第一栅极叠层结构250的单元介质材料层204，无掩膜刻蚀工艺的步骤中不需要用到光罩(mask)，降低了工艺成本。
本实施例中，继续采用无掩膜干法刻蚀工艺回刻蚀部分厚度的单元介质材料层204。回刻蚀部分厚度的单元介质材料层204的步骤不需要用到光罩(mask)，降低了工艺成本。且采用干法刻蚀工艺，有利于精确控制单元介质材料层204的去除厚度。
参考图7和图8，在单元凹槽202的侧壁上形成隔离侧墙层208(如图8所示)，隔离侧墙层208的底部与单元介质层201接触，且隔离侧墙层208的顶部低于第一栅极叠层结构250的顶部。
后续形成保形覆盖隔离侧墙层208、第一栅极叠层结构250以及单元介质层201的金属层。本发明实施例中，通过隔离侧墙层208，将金属层与单元凹槽202底部拐角处的第一栅极叠层结构250相隔离，使得后续在对金属层进行处理以形成金属硅化物层的过程中，金属硅化物层不易形成在单元凹槽底部拐角处的第一栅极叠层结构250的侧壁上，从而避免在第一栅极叠层结构250和单元介质层201的拐角处形成金属硅化物层，相应的，金属硅化物层不易出现突出尖角，进而有利于提高单元存储器区I的击穿电压，使得半导体结构的电学性能得到提高。
本实施例中，隔离侧墙层208的材料为介电材料。
具体的，隔离侧墙层208的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、四乙基原硅酸盐、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，隔离侧墙层208的材料包括氧化硅。
具体的，形成隔离侧墙层208的步骤包括：
如图7所示，形成保形覆盖单元介质层201和第一栅极叠层结构250的隔离侧墙材料层209。
第一栅极叠层结构250侧壁上的隔离侧墙材料层209用于为后续形成隔离侧墙层做准备。
本实施例中，采用低压炉管工艺形成隔离侧墙材料层209，隔离侧墙材料层209的材料为氧化硅。在低压炉管工艺制程中，工艺温度和压强较低，从而有利于减小热预算(Thermal Budget)，而且低压炉管工艺具有优良的台阶性能，从而形成质量较高、均一性较好且平整性较好的氧化硅。其他实施例中，还可以采用原子层沉积工艺、低压化学气相沉积工艺(Chemical Vapor Deposition，LP-CVD)或高温氧化法形成隔离侧墙材料层。
如图8所示，采用各向异性刻蚀工艺，去除单元介质层201上、第一栅极叠层结构250的顶部和部分侧壁上的隔离侧墙材料层209，位于单元凹槽202侧壁上的剩余隔离侧墙材料层209作为隔离侧墙层208。
本实施例中，各向异性刻蚀工艺为干法刻蚀工艺。干法刻蚀工艺具有各向异性刻蚀的特性，具有较好的刻蚀剖面控制性，在去除单元介质层201上以及第一栅极叠层结构250顶部的隔离侧墙材料层209的过程中，对第一栅极叠层结构250侧壁上的隔离侧墙材料层209的刻蚀量较小，从而能够去除第一栅极叠层结构250的部分侧壁上的隔离侧墙材料层209。
其中，通过合理控制刻蚀时间，易于去除第一栅极叠层结构250的部分侧壁上的隔离侧墙材料层209。
具体的，采用无掩膜干法刻蚀工艺，去除单元介质层201上、第一栅极叠层结构250顶部和部分侧壁上的隔离侧墙材料层209。无掩膜干法刻蚀工艺不需要用到光罩(mask)，降低了工艺成本。
需要说明的是，在单元存储器区I中，以垂直于隔离侧墙层208的延伸方向的方向为横向，隔离侧墙层208在单元介质层201上的投影的横向尺寸不宜过大也不宜过小。若横向尺寸过大，在去除第一栅极叠层结构250顶部的隔离侧墙材料层209的过程中易损伤控制栅层240，从而导致半导体结构的电学性能不佳。若横向尺寸过小，隔离侧墙层208不能很好的将后续形成的金属层与单元凹槽202底部拐角处的第一栅极叠层结构250相隔离，导致后续在拐角处形成的金属硅化物层易出现突出尖角，从而导致单元存储器区I的击穿电压较低，进而导致半导体结构的电学性能不佳。本实施例中，隔离侧墙层208在单元介质层201上的投影的横向尺寸为3纳米至5纳米。
需要说明的是，隔离侧墙层208不宜过高也不宜过低。后续形成覆盖第一栅极叠层结构250的金属层后，对金属层进行退火处理，覆盖在隔离侧墙层208侧壁上的金属层不会与第一栅极叠层结构250反应形成金属硅化物，若隔离侧墙层208过高，易导致过多的金属层形成在隔离侧墙层208上，从而导致形成的金属硅化物层的厚度过小，进而半导体结构的电阻较大，相应导致半导体结构的电学性能不佳。若隔离侧墙层208过低，隔离侧墙层208不能很好的将后续形成的金属层与单元凹槽202底部拐角处的第一栅极叠层结构250相隔离，容易因在拐角处形成金属硅化物层而出现突出尖角，从而导致单元存储器区I的击穿电压较低，进而导致半导体结构的电学性能不佳。本实施例中，隔离侧墙层208的高度为20纳米至30纳米。
参考图9，形成保形覆盖隔离侧墙层208、第一栅极叠层结构250以及单元介质层201的金属层213。
在后续的退火过程中，金属层213与第一栅极叠层结构250发生反应而形成金属硅化物层。
本实施例中，金属层213的材料为镍、钛和钴中的一种或多种。
本实施例中，采用原子层沉积工艺形成金属层213。原子层沉积工艺的间隙填充性能和阶梯覆盖性好，提高了金属层213的保形覆盖能力。在其他实施例中，还可以采用其他沉积工艺形成金属层，例如物理气相沉积工艺等。
参考图10，对金属层213(如图9所示)进行退火处理，形成金属硅化物层214。
形成金属硅化物层214后，第一栅极叠层结构250中剩余的控制栅层240和金属硅化物层214用于作为NAND闪存器件的字线。
其中，通过金属硅化物层214，以降低NAND闪存器件的栅电阻，从而提高NAND闪存器件的编程操作能力和效率，提高NAND闪存器件的重复读写能力，并能改善RC(ResistanceCapacitance)延迟，提高NAND闪存器件的性能。
具体地，退火处理使金属层213与被其覆盖的控制栅层240相互反应，将露出的控制栅层240的材料转变为金属硅化物层214的材料。
半导体结构的形成方法还包括：形成金属硅化物层214后，去除未反应的剩余金属层213。
本实施例中，金属层213的材料为镍、钛和钴中的一种或多种，相应的，金属硅化物层214的材料为镍硅化合物层、钛硅化合物层和钴硅化合物层中的一种或多种。
需要说明的是，隔离侧墙层208为介电材料，因此隔离侧墙层208可以不用去除，简化了半导体结构的形成工艺。
图11至图20是本发明实施例半导体结构的形成方法第二实施例中各步骤对应的结构示意图。
本发明实施例与前一实施例的相同之处在此不再赘述，本发明与前一实施例的不同之处在于，隔离侧墙层的形成方法不同。
参考图11，提供衬底100，衬底100包括单元存储器区I，单元存储器区I的衬底100上形成有多个分立的第一栅极叠层结构150。
本实施例中，衬底100的材料与前述实施相同，在此不再赘述。
本实施例中，第一栅极叠层结构150包括第一栅绝缘层110、位于第一栅绝缘层110上的浮置栅层120、位于浮置栅层120上的第一栅介质层130以及位于第一栅介质层130上的控制栅层140。第一栅绝缘层110、浮置栅层120、第一栅介质层130和控制栅层140的相关描述参照前述实施，在此不再赘述。
需要说明的是，衬底100还包括***区II，***区II的衬底100上形成有分立的第二栅极叠层结构151。具体的，第二栅极叠层结构151包括位于衬底100上的选择栅极(Select Gate，SG)。
通过选择栅极，在NAND闪存器件的擦除操作过程中，能够有效避免NAND闪存器件出现过擦除(Over-Erase)的问题，从而避免数据的误判。
为此，本实施例中，第二栅极叠层结构151包括位于衬底100上的第二栅绝缘层111、位于第二栅绝缘层111上的底部多晶硅层121、位于底部多晶硅层121上的第二栅介质层131、以及位于第二栅介质层131上的顶部多晶硅层141；其中，第二栅介质层131内具有露出部分底部多晶硅层121的开口，顶部多晶硅141位于开口内，顶部多晶硅层141通过开口与底部多晶硅层121相接触，顶部多晶硅层141、第二栅介质层131和底部多晶硅层121用于构成选择栅极。
需要说明的是，为了减少工艺步骤、缩减制造时间、节约成本，第一栅极叠层结构150和第二栅极叠层结构151在同一工艺步骤中形成。
需要说明的是，本实施例中，以单元存储器区I和***区II为相邻区域为例进行说明。在其他实施例中，单元存储器区和***区还可以相隔离。
参考图12至图14，在第一栅极叠层结构150露出的衬底100上形成单元介质层101(如图14所示)，单元介质层101露出第一栅极叠层结构150的部分侧壁，第一栅极叠层结构150和单元介质层101围成单元凹槽102(如图14所示)。
本实施例中，在第一栅极叠层结构150露出的衬底100上形成单元介质层101的过程中，单元介质层101还形成在第二栅极叠层结构151的侧壁上，第二栅极叠层结构151侧壁上的单元介质层101作为侧墙103(如图14所示)，侧墙103露出第二栅极叠层结构151的部分侧壁。
形成单元介质层101和侧墙103的步骤包括：
参考图12，形成单元介质材料层104，所述单元介质材料层104覆盖第一栅极叠层结构150、第二栅极叠层结构151以及第一栅极叠层结构150和第二栅极叠层结构151露出的衬底100；去除高于第一栅极叠层结构150和第二栅极叠层结构151顶部的单元介质材料层104，以及***区II中衬底100上的单元介质材料层104。
结合参考图13和图14，回刻蚀部分厚度的单元介质材料层104(如图12所示)，形成单元介质层101，单元介质层101露出第一栅极叠层结构150和第二栅极叠层结构151的部分侧壁，其中，位于第二栅极叠层结构151侧壁上的单元介质层101作为侧墙103。
如图13所示，半导体结构的形成方法还包括：在去除***区II中衬底100上的单元介质材料层104后，回刻蚀部分厚度的单元介质材料层104前，形成覆盖单元存储器区I和***区II的***介质材料层105；采用平坦化工艺去除高于第二栅极叠层结构151的***介质材料层105。
***介质材料层105用于为后续形成***介质层做准备。
***介质材料层105的材料为介电材料。***介质材料层105的致密度小于单元介质层101的致密度。本实施例中，***介质材料层105的材料为氧化硅。其他实施例中，***介质材料层105的材料还可以为硼磷硅玻璃(boro phospho silicate glass，BPSG)或磷硅玻璃(PSG)。
相应的，采用高深宽比填充工艺(High Aspect Ratio Process，HARP)形成***介质材料层105。流动性化学气相沉积工艺具有良好的填充能力，第二栅极叠层结构151与衬底100围成的空间的深宽比较大，流动性化学气相沉积工艺适用于填充高深宽比的空间，有利于降低***介质材料层105内形成空洞等缺陷的概率，相应有利于提高***介质层的成膜质量。其他实施例中，还可以采用采用流动性化学气相沉积(Flowable Chemical VaporDeposition，FCVD)或高密度等离子化学气相沉积工艺(HDPCVD)形成***介质材料层105。
本实施例中，平坦化工艺为化学机械研磨(chemical mechanicalplanarization，CMP)工艺。化学机械研磨工艺是一种全局表面平坦化技术，可精确并均匀地去除第二栅极叠层结构151上的***介质材料层105。
相应的，如图14所示，回刻蚀部分厚度的单元介质材料层104(如图13所示)的过程中，还回刻蚀部分厚度的***介质材料层105，形成***介质层106。
***介质层106用于电隔离第二栅极叠层结构151。
继续参考图13，需要说明的是，在去除***区II中衬底100上的单元介质材料层104后，形成***介质材料层105前，还包括：形成抗刻蚀层107，所述抗刻蚀层107保形覆盖单元介质材料层104、第一栅极叠层结构150、第二栅极叠层结构151以及侧墙103露出的衬底100。
抗刻蚀层107在后续形成接触孔的过程中用于定义刻蚀停止的位置，从而降低各区域出现刻蚀不足或过刻蚀的问题的概率；此外，在采用平坦化工艺去除高于第二栅极叠层结构151上的***介质材料层105的过程中，抗刻蚀层107用于定义平坦化工艺的停止位置。
本实施例中，抗刻蚀层107的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，抗刻蚀层107的材料为氮化硅。
本实施例中，抗刻蚀层107还覆盖在第二栅极叠层结构151侧壁上的单元介质材料层104上。
本实施例中，采用原子层沉积工艺形成抗刻蚀层107。原子层沉积工艺包括进行多次的原子层沉积循环，以形成所需厚度的抗刻蚀层107。在其他实施例中，还可以采用其他沉积工艺形成抗刻蚀层，例如化学气相沉积工艺等。
需要说明的是，如图14所示，在回刻蚀部分厚度的单元介质材料层104(如图13所示)的过程中，还回刻蚀抗刻蚀层107。
参考图15至图18，在单元凹槽102的侧壁上形成隔离侧墙层108(如图18所示)，隔离侧墙层108的底部与单元介质层101接触，且隔离侧墙层108的顶部低于第一栅极叠层结构150的顶部。
本实施例中，在单元凹槽102的侧壁上形成隔离侧墙层108的步骤中，隔离侧墙层108还形成在侧墙103露出的第二栅极叠层结构151的部分侧壁上，隔离侧墙层108的底部与侧墙103接触，且隔离侧墙层108的顶部低于第二栅极叠层结构151的顶部。
***区II中的隔离侧墙层108用于使后续形成的金属层和位于第二栅极叠层结构151与侧墙103拐角处的第二栅极叠层结构151相隔离，后续不易在第二栅极叠层结构151与侧墙103的拐角处形成金属硅化物层，不易出现突出尖角，这有利于提高***区II的击穿电压，进而提高半导体结构的电学性能。
***区II中的隔离侧墙层108和单元存储器区I的隔离侧墙层108的高度相同，对隔离侧墙层108的具体描述，可参考前述实施例中的相应描述，在此不再赘述。本实施例中，隔离侧墙层108的高度为20纳米至30纳米。
具体的，形成隔离侧墙层108的步骤包括：
如图15所示，形成保形覆盖单元介质层101、第一栅极叠层结构150的隔离侧墙材料层109。
第一栅极叠层结构150侧壁上的隔离侧墙材料层109用于为后续形成位于第一栅极叠层结构150侧壁上的隔离侧墙层做准备。
需要说明的是，形成保形覆盖单元介质层101和第一栅极叠层结构150的隔离侧墙材料层109的过程中，隔离侧墙材料层109还保形覆盖在第二栅极叠层结构151、侧墙103以及***介质层106上。
第二栅极叠层结构151上的隔离侧墙材料层109，用于为后续形成位于第二栅极叠层结构151侧壁上的隔离侧墙层做准备。
如图16所示，形成隔离侧墙材料层109后，形成覆盖第一栅极叠层结构150部分侧壁的保护层110。
保护层110用于定义形成的隔离侧墙层的高度，去除高于保护层110的隔离侧墙材料层109的过程中，能够降低被其覆盖隔离侧墙材料层109的损伤。
在后续去除保护层110的过程中，保护层110的被刻蚀速率大于隔离侧墙材料层109的被刻蚀速率，能够降低对剩余的隔离层侧墙材料层109的损伤。
本实施例中，保护层110的材料为BARC(bottom anti-reflective coating，底部抗反射涂层)材料、ODL(organic dielectric layer，有机介电层)材料、DARC(dielectricanti-reflective coating，介电抗反射涂层)材料、DUO(Deep UV Light AbsorbingOxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。
形成覆盖第一栅极叠层结构150部分侧壁的保护层110的过程中，保护层110还形成在***区II中，***区II中的保护层110覆盖侧墙103且露出部分厚度的第二栅极叠层结构151。
形成保护层110的步骤包括：在单元存储器区I和***区II中形成保护材料层(图中未示出)；回刻蚀部分厚度的保护材料层，剩余保护材料层作为保护层，保护层露出第一栅极叠层结构150和第二栅极叠层结构151的部分侧壁。
本实施例中，采用旋涂工艺形成保护材料层，保护材料层表面平坦度较高。
如图17所示，去除保护层110(如图16所示)露出的隔离侧墙材料层109。
本实施例中，采用各向同性刻蚀工艺去除保护层110露出的隔离侧墙材料层109。采用各向同性刻蚀工艺能够使得保护层110露出的控制栅层140和顶部多晶硅层141侧壁上的侧墙材料层109不易残留。
本实施例中，隔离侧墙材料层109的材料为氧化硅。具体的，采用HF气体去除保护层110露出的隔离侧墙材料层109。
去除保护层110露出的隔离侧墙材料层109的过程中，被保护层110覆盖的隔离侧墙材料层109受损伤的概率较低。
半导体结构的形成方法还包括：去除保护层110露出的隔离侧墙材料层109后，去除保护层110。本实施例中，采用灰化工艺去除保护层110。灰化工艺为半导体工艺中常用手段，在此不再赘述。
如图18所示，去除保护层110后，采用各向异性刻蚀工艺，去除单元介质层101上的隔离侧墙材料层109，位于单元凹槽102侧壁上的剩余的隔离侧墙材料层109作为隔离侧墙层108。
各向异性刻蚀工艺为干法刻蚀工艺。刻蚀过程中，以单元介质层101为刻蚀停止层。
本实施例中，采用无掩膜干法刻蚀工艺去除单元介质层101上的隔离侧墙材料层109。无掩膜干法刻蚀工艺的步骤中不需要用到光罩，降低了工艺成本。
需要说明的是，在采用所述各向异性刻蚀工艺的过程中，还去除侧墙103上的隔离侧墙材料层109，位于第二栅极叠层结构151侧壁上的剩余隔离侧墙材料层109也作为隔离侧墙层108。
还需要说明的是，去除单元介质层101上的剩余的隔离侧墙材料层109的过程中，还去除***介质层106上的隔离侧墙材料层109。
参考图19，形成保形覆盖隔离侧墙层108、第一栅极叠层结构150以及单元介质层101的金属层113。
本实施例中，形成金属层113的步骤中，金属层113还保形覆盖在第二栅极叠层结构151以及侧墙103上。
对金属层113的具体描述，参考前述实施例中的相应描述，在此不再赘述。
参考图20，对金属层113进行退火处理，形成金属硅化物层114。
金属层113与控制栅层140以及顶部多晶硅层141反应，形成金属硅化物层114。
本实施例中，剩余的选择栅极和金属硅化物层114用于作为所形成NAND闪存器件的漏选择线(DSL)或源选择线(SSL)。
对金属硅化物层114的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
相应的，本发明实施例还提供一种半导体结构。参考图19，示出了本发明半导体结构一实施例的结构示意图。
半导体结构包括：衬底100，衬底100包括单元存储器区I；第一栅极叠层结构150，位于单元存储器区I上的衬底100上；单元介质层101，位于第一栅极叠层结构150露出的衬底100上，单元介质层101覆盖第一栅极叠层结构150的部分侧壁，单元介质层101和第一栅极叠层结构150围成单元凹槽102；隔离侧墙层108，位于单元凹槽102的侧壁上，隔离侧墙层108的底部与单元介质层101接触，且所述隔离侧墙层108的顶部低于所述第一栅极叠层结构150的顶部；金属层113，保形覆盖在第一栅极叠层结构150、隔离侧墙层108以及单元介质层101上，金属层113用于形成金属硅化物层。
本实施例中，通过隔离侧墙层108，将金属层113与单元凹槽102底部拐角处的第一栅极叠层结构150相隔离，使得后续对金属层113进行处理形成金属硅化物层的过程中，单元凹槽102的底部拐角处的第一栅极叠层结构150侧壁上不易形成金属硅化物层，从而避免在第一栅极叠层结构150和单元介质层101的拐角处形成金属硅化物层，相应的，金属硅化物层不易出现突出尖角，进而有利于提高单元存储器区I的击穿电压，使得半导体结构的电学性能得到提高。
衬底100为后续形成快闪存储器提供工艺平台。具体地，衬底100用于形成与非闪存器件。
本实施例中，有关衬底100的相关描述在此不再赘述。
本实施例中，第一栅极叠层结构150包括第一栅绝缘层110、位于第一栅绝缘层110上的浮置栅层120、位于浮置栅层120上的第一栅介质层130以及位于第一栅介质层130上的控制栅层140。对第一栅极叠层结构150的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
单元介质层101，用于电隔离相邻第一栅极叠层结构150。单元介质层101还用于确定单元凹槽102的位置，为隔离侧墙层108提供空间。
具体的，单元介质层101的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，单元介质层101的材料包括氧化硅。
具体的，单元介质层101覆盖控制栅层140的部分侧壁。
本实施例中，隔离侧墙层108的材料为介电材料。具体的，隔离侧墙层108的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、四乙基原硅酸盐、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，隔离侧墙层108的材料包括氧化硅。
在单元存储器区I中，以垂直于隔离侧墙层108的延伸方向的方向为横向，隔离侧墙层108在单元介质层101上的投影的横向尺寸不宜过大也不宜过小。形成隔离侧墙层108的步骤通常包括：形成保形覆盖单元凹槽102和控制栅层140的隔离侧墙材料层109(如图15所示)，去除控制栅层140顶部和单元凹槽102底部的隔离侧墙材料层109，位于单元凹槽102侧壁上的剩余隔离侧墙材料层109作为隔离侧墙层108。若横向尺寸过大，在去除单元凹槽102顶部的隔离侧墙材料层109的过程中易损伤控制栅层140，从而导致半导体结构的电学性能不佳。若横向尺寸过小，隔离侧墙层108不能很好将金属层113与单元凹槽102底部拐角处的第一栅极叠层结构150相隔离。本实施例中，隔离侧墙层108在单元介质层101上的投影的横向尺寸为3纳米至5纳米。
需要说明的是，在单元存储器区I中，隔离侧墙层108不宜过高也不宜过低。后续对金属层113进行退火处理，位于隔离侧墙层108侧壁上的金属层113不会与第一栅极叠层结构150反应，若隔离侧墙层108过高，易导致过多的金属层113形成在隔离侧墙层108上，从而形成的金属硅化物层的厚度过小，进而半导体结构的电阻较大，导致半导体结构的电学性能不佳。若隔离侧墙层108过低，隔离侧墙层108不能很好的将后续形成的金属层113与单元凹槽102底部拐角处的第一栅极叠层结构150相隔离，导致后续在拐角处形成的金属硅化物层易出现突出尖角，从而导致单元存储器区I的击穿电压较低，进而导致半导体结构的电学性能不佳。本实施例中，在单元存储器区I中，隔离侧墙层108的高度为20纳米至30纳米。
后续对金属层113进行退火处理，金属层113与第一栅极叠层结构150和第二栅极叠层结构151反应形成金属硅化物层。
本实施例中，金属层113的材料为镍、钛和钴中的一种或多种。
本实施例中，衬底100还包括***区II，半导体结构还包括：第二栅极叠层结构151，位于***区II的衬底100上。
相应的，单元介质层101还位于第二栅极叠层结构151的侧壁上，第二栅极叠层结构151侧壁上的单元介质层101作为侧墙103，侧墙103露出第二栅极叠层结构151的部分侧壁；隔离侧墙层108还位于侧墙103露出的第二栅极叠层结构151的侧壁上；金属层113，还保形覆盖在第二栅极叠层结构151以及第二栅极叠层结构151侧壁上的隔离侧墙层108上。
***区II中的隔离侧墙层108用于使金属层113与位于第二栅极叠层结构151和侧墙103拐角处的第二栅极叠层结构151侧壁相隔离，从而避免在***区II出现突出尖角，这有利于提高***区II的击穿电压，进而提高半导体结构的电学性能。
相应的，在***区II中，第二栅极叠层结构151侧壁上的隔离侧墙层108的高度为20纳米至30纳米。
本实施例中，第二栅极叠层结构151包括位于衬底100上的选择栅极(SelectGate，SG)。第二栅极叠层结构151包括位于衬底100上的第二栅绝缘层111、位于第二栅绝缘层111上的底部多晶硅层121、位于底部多晶硅层121上的第二栅介质层131、以及位于第二栅介质层131上的顶部多晶硅层141。相应的，侧墙103覆盖顶部多晶硅层141的部分侧壁。
需要说明的是，本实施例中，以单元存储器区I和***区II为相邻区域为例进行说明。在其他实施例中，单元存储器区和***区还可以相隔离。
还需要说明的是，半导体结构还包括：抗刻蚀层107，位于侧墙103的侧壁上。
抗刻蚀层107的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，抗刻蚀层107的材料为氮化硅。
半导体结构还包括：***介质层106，位于第二栅极叠层结构151之间的衬底100上。***介质层106用于电隔离第二栅极叠层结构151。***介质层106的材料为介电材料，且***介质层106的致密度小于单元介质层101的致密度。本实施例中，***介质层106的材料为氧化硅。其他实施例中，***介质层的材料还可以为硼磷硅玻璃或磷硅玻璃。
本实施例中，***介质层106的顶部低于单元介质层101的顶部。具体的，***介质层106位于抗刻蚀层107之间的衬底100上。
所述半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括单元存储器区，所述单元存储器区的所述衬底上形成有多个分立的第一栅极叠层结构；
在所述第一栅极叠层结构露出的所述衬底上形成单元介质层，所述单元介质层露出所述第一栅极叠层结构的部分侧壁，所述第一栅极叠层结构和所述单元介质层围成单元凹槽；
在所述单元凹槽的侧壁上形成隔离侧墙层，所述隔离侧墙层的底部与所述单元介质层接触，且所述隔离侧墙层的顶部低于所述第一栅极叠层结构的顶部；
形成保形覆盖所述隔离侧墙层、第一栅极叠层结构以及单元介质层的金属层；
对所述金属层进行退火处理，形成金属硅化物层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括***区，所述***区的所述衬底上形成有分立的第二栅极叠层结构；
在所述第一栅极叠层结构露出的所述衬底上形成单元介质层的步骤中，所述单元介质层还形成在所述第二栅极叠层结构的侧壁上，所述第二栅极叠层结构侧壁上的所述单元介质层作为侧墙，所述侧墙露出所述第二栅极叠层结构的部分侧壁；
在所述单元凹槽的侧壁上形成隔离侧墙层的步骤中，所述隔离侧墙层还形成在所述侧墙露出的所述第二栅极叠层结构的部分侧壁上，所述隔离侧墙层的底部与所述侧墙接触；
形成所述金属层的步骤中，所述金属层还保形覆盖在所述第二栅极叠层结构以及侧墙上。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离侧墙层的步骤包括：
形成保形覆盖所述单元介质层和第一栅极叠层结构的隔离侧墙材料层；
采用各向异性刻蚀工艺，去除所述单元介质层上、所述第一栅极叠层结构的顶部和部分侧壁上的所述隔离侧墙材料层，位于所述单元凹槽侧壁上的剩余所述隔离侧墙材料层作为所述隔离侧墙层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离侧墙层的步骤包括：
形成保形覆盖所述单元介质层和第一栅极叠层结构的隔离侧墙材料层；
形成所述隔离侧墙材料层后，形成覆盖所述第一栅极叠层结构部分侧壁的保护层；
去除所述保护层露出的所述隔离侧墙材料层；
去除所述保护层露出的所述隔离侧墙材料层后，去除所述保护层；
去除所述保护层后，采用各向异性刻蚀工艺，去除所述单元介质层上的所述隔离侧墙材料层，位于所述单元凹槽侧壁上的剩余的所述隔离侧墙材料层作为所述隔离侧墙层。
5.如权利要求3或4所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺、高温氧化法、低压化学气相沉积工艺或低压炉管工艺形成所述隔离侧墙材料层。
6.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺为干法刻蚀工艺。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，采用各向同性刻蚀工艺去除所述保护层露出的所述隔离侧墙材料层。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述保护层的材料为BARC材料、ODL材料、DARC材料、DUO材料或APF材料。
9.如权利要求1或2所述的半导体结构的形成方法，其特征在于，以垂直于所述隔离侧墙层的延伸方向的方向为横向，所述隔离侧墙层在所述单元介质层上的投影的横向尺寸为3纳米至5纳米。
10.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述隔离侧墙层的高度为20纳米至30纳米。
11.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述隔离侧墙层的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、四乙基原硅酸盐、氮化硼硅和氮化硼碳硅中的一种或多种。
12.如权利要求1或2所述的半导体结构的形成方法，其特征在于，采用物理气相沉积工艺或者原子层沉积工艺形成所述金属层。
13.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括单元存储器区；
第一栅极叠层结构，位于所述单元存储器区上的所述衬底上；
单元介质层，位于所述第一栅极叠层结构露出的所述衬底上，所述单元介质层覆盖所述第一栅极叠层结构的部分侧壁，所述单元介质层和第一栅极叠层结构围成单元凹槽；
隔离侧墙层，位于所述单元凹槽的侧壁上，所述隔离侧墙层的底部与所述单元介质层接触，且所述隔离侧墙层的顶部低于所述第一栅极叠层结构的顶部；
金属层，保形覆盖在所述第一栅极叠层结构、隔离侧墙层以及单元介质层上，所述金属层用于形成金属硅化物层。
14.如权利要求13所述的半导体结构，其特征在于，所述衬底还包括***区；所述半导体结构还包括：第二栅极叠层结构，位于所述***区的所述衬底上；
所述单元介质层还位于所述第二栅极叠层结构的侧壁上，所述第二栅极叠层结构侧壁上的所述单元介质层作为侧墙，所述侧墙露出所述第二栅极叠层结构的部分侧壁；
所述隔离侧墙层还位于所述侧墙露出的所述第二栅极叠层结构的部分侧壁上；
所述金属层还保形覆盖在所述第二栅极叠层结构以及所述第二栅极叠层结构侧壁上的所述隔离侧墙层和侧墙上。
15.如权利要求13或14所述的半导体结构，其特征在于，所述隔离侧墙层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
16.如权利要求13或14所述的半导体结构，其特征在于，以垂直于所述隔离侧墙层的延伸方向的方向为横向，所述隔离侧墙层在所述单元介质层上的投影的横向尺寸为3纳米至5纳米。
17.如权利要求13或14所述的半导体结构，其特征在于，所述隔离侧墙层的高度为20纳米至30纳米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817749.8A CN112447742B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其形成方法 |
| US16/818,342 US11069694B2 (en) | 2019-08-30 | 2020-03-13 | Semiconductor structure and method for forming same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817749.8A CN112447742B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447742A true CN112447742A (zh) | 2021-03-05 |
| CN112447742B CN112447742B (zh) | 2023-09-19 |
Family
ID=74680167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910817749.8A Active CN112447742B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11069694B2 (zh) |
| CN (1) | CN112447742B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030032273A1 (en) * | 2001-08-08 | 2003-02-13 | Horng-Huei Tseng | Flash memory cell and method for fabricating a flash memory cell |
| US20100210099A1 (en) * | 2009-02-16 | 2010-08-19 | Won-Goo Hur | Methods of forming a metal silicide layer for semiconductor devices |
| CN108695233A (zh) * | 2017-04-11 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN109524405A (zh) * | 2017-09-20 | 2019-03-26 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056883B1 (ko) * | 2010-07-07 | 2011-08-12 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 도전성 배선 형성방법 |
| CN112670287A (zh) * | 2019-10-16 | 2021-04-16 | 中芯国际集成电路制造(上海)有限公司 | 存储器结构及其形成方法 |
-
2019
- 2019-08-30 CN CN201910817749.8A patent/CN112447742B/zh active Active
-
2020
- 2020-03-13 US US16/818,342 patent/US11069694B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030032273A1 (en) * | 2001-08-08 | 2003-02-13 | Horng-Huei Tseng | Flash memory cell and method for fabricating a flash memory cell |
| US20100210099A1 (en) * | 2009-02-16 | 2010-08-19 | Won-Goo Hur | Methods of forming a metal silicide layer for semiconductor devices |
| CN108695233A (zh) * | 2017-04-11 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN109524405A (zh) * | 2017-09-20 | 2019-03-26 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11069694B2 (en) | 2021-07-20 |
| CN112447742B (zh) | 2023-09-19 |
| US20210066326A1 (en) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110061007B (zh) | 半导体结构及其形成方法 | |
| CN110211959B (zh) | 半导体结构及其形成方法 | |
| US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
| CN109742076B (zh) | 快闪存储器及其形成方法 | |
| US10505015B2 (en) | Memory device and method of fabricating thereof | |
| US11742383B2 (en) | Semiconductor device with air gap | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| JP2008227403A (ja) | 半導体装置およびその製造方法 | |
| KR20040023857A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| US8106448B2 (en) | NAND flash memory device | |
| CN111415937A (zh) | 存储器及其形成方法 | |
| US7781275B2 (en) | Method of manufacturing a flash memory device | |
| CN112447742B (zh) | 半导体结构及其形成方法 | |
| CN113745228B (zh) | 半导体结构及其形成方法 | |
| US20070134877A1 (en) | Method of forming gate of flash memory device | |
| CN113078099B (zh) | Nand闪存器件及其形成方法 | |
| CN109962073B (zh) | 半导体结构及其形成方法 | |
| CN113903789A (zh) | 闪存存储器及其制造方法、操作方法 | |
| US20090142914A1 (en) | Method for Manufacturing Semiconductor Device | |
| US7303960B1 (en) | Method for fabricating flash memory device | |
| US20090065846A1 (en) | Non-volatile memory and manufacturing method thereof | |
| CN111755449B (zh) | 半导体结构及其形成方法 | |
| CN109638016B (zh) | 快闪存储器及其形成方法 | |
| CN112018119B (zh) | 半导体结构及其形成方法 | |
| KR20100078261A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |