CN113903789A - 闪存存储器及其制造方法、操作方法 - Google Patents
闪存存储器及其制造方法、操作方法 Download PDFInfo
- Publication number
- CN113903789A CN113903789A CN202111150389.4A CN202111150389A CN113903789A CN 113903789 A CN113903789 A CN 113903789A CN 202111150389 A CN202111150389 A CN 202111150389A CN 113903789 A CN113903789 A CN 113903789A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- grid
- voltage
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000011017 operating method Methods 0.000 title description 6
- 238000007667 floating Methods 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 230000005641 tunneling Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存存储器及其制造方法、操作方法，在所述闪存存储器中，字线与第一栅极结构和第二栅极结构之间仅采用第一侧墙层进行隔离，由此，可缩小所述闪存存储器的尺寸，并提高第一浮栅层与第一控制栅层以及第二浮栅层与第二控制栅层之间的耦合效率，从而提高编程效率。此外，在所述闪存存储器的操作方法中，通过对闪存存储器的第一控制栅施加第一电压、对阱区施加第二电压以及对第二控制栅施加零电压或使所述第二控制栅层空置，所述第一浮栅层中的电子可遂穿至所述阱区中，从而实现擦除所述第一浮栅层中的电子，即通过第一浮栅层与阱之间的FN遂穿效应进行擦除操作。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种闪存存储器及其制造方法、操作方法。
背景技术
闪存(flash memory)是一种非易失性的存储器，其具有即使断电存储数据也不会丢失而能够长期保存的特点。故近年来闪存的发展十分迅速，并且具有高集成度、高存储速度和高可靠性的闪存存储器被广泛应用于包括电脑、手机、服务器等电子产品及设备中。在对闪存的性能进行改进与优化时，首先针对的就是构成闪存存储器的每个闪存单元的结构或者操作原理。现有技术中，闪存单元的编程操作大多是利用沟道或者常规源端热电子注入进行编程，但是在特征尺寸不断减小的当下，受物理尺寸的限制，闪存存储器面临着如何在减小器件尺寸的基础上，提高编程效率等问题。
发明内容
本发明的目的在于提供一种闪存存储器及其制造方法、操作方法，以提高闪存存储器的编程效率。
为实现上述目的，本发明提供一种闪存存储器的制造方法，包括：
提供半导体衬底，所述半导体衬底中形成有阱区；
在所述阱区上形成间隔的第一栅极结构和第二栅极结构，所述第一栅极结构包括自下而上依次层叠的第一浮栅层和第一控制栅层，所述第二栅极结构包括自下而上依次层叠的第二浮栅层和第二控制栅层；
形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；
形成字线氧化层，所述字线氧化层覆盖所述第一栅极结构和所述第二栅极结构之间的所述阱区；
形成字线，所述字线形成于所述第一栅极结构和所述第二栅极结构之间，且所述字线覆盖所述字线氧化层以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层；以及，
形成第一位线和第二位线，所述第一位线形成于所述第一栅极结构远离所述字线的一侧的所述阱区中，所述第二位线形成于所述第二栅极结构远离所述字线的一侧的所述阱区中。
可选的，在所述的闪存存储器的制造方法中，所述第一栅极结构还包括第一浮栅氧化层和第一栅间介质层，所述第一浮栅氧化层形成于所述第一浮栅层与所述半导体衬底之间，所述第一栅间介质层形成于所述第一浮栅层与所述第一控制栅层之间；所述第二栅极结构还包括第二浮栅氧化层和第二栅间介质层，所述第二浮栅氧化层形成于所述第二浮栅层与所述半导体衬底之间，所述第二栅间介质层形成于所述第二浮栅层与所述第二控制栅层之间。
可选的，在所述的闪存存储器的制造方法中，所述第一栅极结构和所述第二栅极结构的形成方法包括：
在所述阱区上依次形成浮栅氧化材料层和浮栅材料层，所述浮栅材料层中具有第一开口；
依次形成栅间介质层、控制栅材料层和硬掩膜层，所述栅间介质层覆盖所述第一开口的底壁和侧壁，并延伸覆盖所述浮栅材料层，所述控制栅材料层填充所述第一开口并覆盖所述栅间介质层，所述硬掩膜层覆盖所述控制栅材料层；
依次刻蚀所述硬掩膜层和所述控制栅材料层以形成所述第一控制栅层和所述第二控制栅层，以及刻蚀所述浮栅材料层以形成所述第一浮栅层和所述第二浮栅层，以及刻蚀所述栅间介质层以形成所述第一栅间介质层和所述第二栅间介质层，以及刻蚀所述浮栅氧化材料层以形成所述第一浮栅氧化层和所述第二浮栅氧化层，其中，所述第一控制栅层和所述第二控制栅层之间具有第二开口，所述第二开口与所述第一开口垂直，且所述第二开口延伸至所述第一浮栅层和所述第二浮栅层之间。
可选的，在所述的闪存存储器的制造方法中，在形成所述浮栅材料层之前，所述闪存存储器的制造方法还包括：在所述半导体衬底中形成至少两个浅沟槽隔离结构，所述阱区包围所述浅沟槽隔离结构，每个所述浅沟槽隔离结构的顶表面与所述浮栅材料层的顶表面平齐；
以及，在形成所述浮栅材料层之后，还刻蚀所述浅沟槽隔离结构，以形成所述第一开口，并使所述浅沟槽隔离结构的顶表面与所述浮栅氧化材料层的顶表面平齐。
可选的，在所述的闪存存储器的制造方法中，所述第一浮栅层的厚度和所述第二浮栅层的厚度均为400埃～1000埃。
可选的，在所述的闪存存储器的制造方法中，所述字线氧化层的厚度均为25 埃～65埃。
可选的，在所述的闪存存储器的制造方法中，在形成所述字线之后，在形成所述第一位线和所述第二位线之前，还形成第二侧墙层，所述第二侧墙层覆盖所述第一栅极结构和所述第二栅极结构远离所述字线的一侧壁上的所述第一侧墙层；
以及，在形成所述第二侧墙层之后，以所述第二侧墙层为掩膜对所述半导体衬底进行离子注入，以形成所述第一位线和所述第二位线。
基于同一发明构思，本发明还提供一种闪存存储器，所述闪存存储器包括：
半导体衬底；
阱区，形成于所述半导体衬底中；
第一栅极结构和第二栅极结构，间隔设置于所述阱区上，其中，所述第一栅极结构包括自下而上依次层叠的第一浮栅层和第一控制栅层，所述第二栅极结构包括自下而上依次层叠的第二浮栅层和第二控制栅层；
第一侧墙层，覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；
字线氧化层，覆盖所述第一栅极结构和所述第二栅极结构之间的阱区；
字线，形成于所述第一栅极结构与所述第二栅极结构之间，且所述字线覆盖所述字线氧化层以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层；以及，
第一位线和第二位线，所述第一位线形成于所述第一栅极结构远离所述字线的一侧的所述阱区中，所述第二位线形成于所述第二栅极结构远离所述字线的一侧的所述阱区中。
可选的，在所述的闪存存储器中，所述闪存存储器还包括第二侧墙层，所述第二侧墙层覆盖所述第一栅极结构和所述第二栅极结构远离所述字线的一侧壁上的所述第一侧墙层。
基于同一发明构思，本发明还提供一种闪存存储器的操作方法，包括：提供如上所述的闪存存储器；
依次对所述闪存存储器进行擦除操作、编程操作和读取操作，其中，在对所述闪存存储器进行擦除操作时，在所述第一控制层上施加第一电压、在所述阱区上施加第二电压以及在所述第二控制栅层上施加零电压或使所述第一控制栅层空置，以对所述第一栅极结构进行擦除；
在对所述闪存存储器进行编程操作时，在所述字线上施加第三电压、在所述第一控制栅层上施加第四电压、在所述第二控制栅层上施加第五电压、在所述第一位线上施加第六电压、在所述第二位线上施加第七电压以及在所述阱区上施加零电压，以对所述第一栅极结构进行编程；
在对所述闪存存储器进行读取操作时，在所述字线上施加第八电压、在所述第二控制栅层上施加所述第五电压、在所述第一位线上施加第九电压以及在所述第二位线和所述阱区上均施加零电压，以对所述第一栅极结构进行读取。
可选的，在所述的闪存存储器的操作方法中，所述第一电压为-5V～-10V，所述第二电压为5V～10V，所述第三电压为0.5V～2V，所述第四电压为5V～10V，所述第五电压为4V～6V，所述第六电压为3V～6V，所述第七电压为0.1V～1V，所述第八电压为1V～3V，所述第九电压为0.5V～2V。
综上所述，本发明提供一种闪存存储器及其制造方法、操作方法，在所述闪存存储器中，字线与第一栅极结构和第二栅极结构之间仅采用第一侧墙层进行隔离，由此，可缩小所述闪存存储器的尺寸，并提高第一控制栅层与第一浮栅层之间以及第二控制栅层与第二浮栅层之间的耦合效率，从而提高编程效率。此外，在所述闪存存储器的操作方法中，通过对闪存存储器的第一控制栅层施加第一电压、对阱区施加第二电压以及对第二控制栅层施加零电压或使所述第二控制栅层空置，所述第一浮栅层中的电子可遂穿至所述阱区中，从而实现擦除所述第一浮栅层中的电子，即通过第一浮栅层与阱区之间的FN遂穿效应进行擦除操作。此外，在擦除过程中，无需在所述字线上施加电压，从而可降低所述字线与第一控制栅层之间的压差，由于第一栅极结构与字线之间仅有第一侧墙层，第一栅极结构与字线之间的侧墙层的厚度变窄，从而缩小了闪存存储器的尺寸，同时由于仅采用一层第一侧墙层，在满足闪存存储器的总体尺寸的要求的基础上，可相应的增大第一控制栅层和第二控制栅层的长度以增大控制栅层对浮栅层的耦合效率。另外，在擦除的过程中，所述字线栅氧化层无需承受高电压，因此不会造成字线栅氧化层的击穿，故所述字线栅氧化层的厚度可以减薄，由此字线的尺寸也可以因此缩短，从而减小存储器的尺寸。
附图说明
图1是本发明实施例的闪存存储器的制造方法的流程示意图；
图2～图4是本发明实施例的闪存存储器的制造方法中形成的结构剖面示意图；
图5是本发明实施例的闪存存储器的制造方法中刻蚀浅沟槽隔离结构后的俯视图；
图6是沿图5的A-A’方向的结构剖面示意图；
图7是本发明实施例的闪存存储器的制造方法中形成的控制栅材料层的俯视图；
图8是沿图7的A-A’方向的结构剖面示意图；
图9是沿图7的B-B’方向的结构剖面示意图；
图10是本发明实施例的闪存存储器的制造方法中形成的第一栅极结构和第二栅极结构的剖面结构示意图；
图11是本发明实施例的闪存存储器的制造方法中形成第一侧墙层后的俯视图；
图12是沿图11的C-C’方向的剖面示意图；
图13是本发明实施例的闪存存储器的制造方法中形成字线后的剖面示意图；
图14是本发明实施例的闪存存储器的制造方法中形成第二侧墙层后的剖面示意图；
图15是本发明实施例的闪存存储器的操作方法的流程示意图；
其中，附图标记说明如下：
100-半导体衬底；101-阱区；1011-N型阱区；1012-P型阱区；110-浅沟槽隔离结构；120-浮栅氧化材料层；120a-第一浮栅氧化层；120b-第二浮栅氧化层； 130-浮栅材料层；130a-第一浮栅层；130b-第二浮栅层；131-第一开口；140-栅间介质层；140a-第一栅间介质层；140b-第二栅间介质层；150-控制栅材料层；150a- 第一控制栅层；150b-第二控制栅层；160-硬掩膜层；160a-第二开口；170-第一侧墙层；180-字线氧化层；190-字线；200-第二侧墙层；210a-第一位线；210b-第二位线。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存存储器及其制造方法、操作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图1，其为本发明实施例提供的闪存存储器的制造方法的流程示意图。如图1所示，所述闪存存储器的制造方法包括：
步骤S1：提供半导体衬底，所述半导体衬底中形成有阱区；
步骤S2：在所述阱区上形成间隔设置的第一栅极结构和第二栅极结构，所述第一栅极结构包括自下而上依次层叠的第一浮栅层和第一控制栅层，所述第二栅极结构包括自下而上依次层叠的第二浮栅层和第二控制栅层；
步骤S3：形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；
步骤S4：形成字线氧化层，所述字线氧化层覆盖所述第一栅极结构和所述第二栅极结构之间的阱区；
步骤S5：形成字线，所述字线形成于所述第一栅极结构和所述第二栅极结构之间，且所述字线覆盖所述字线氧化层以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层；以及，
步骤S6：形成第一位线和第二位线，所述第一位线形成于所述第一栅极结构远离所述字线的一侧的所述阱区中，所述第二位线形成于所述第二栅极结构远离所述字线的一侧的所述阱区中。
图2～图4是本发明实施例的闪存存储器的制造方法中形成的结构示意图；图5是本发明实施例的闪存存储器的制造方法中刻蚀浅沟槽隔离结构后的俯视图；图6是沿图5的A-A’方向的结构剖面示意图；图7是本发明实施例的闪存存储器的制造方法中形成的控制栅材料层的俯视图；图8是沿图7的A-A’方向的结构剖面示意图；图9是沿图7的B-B’方向的结构剖面示意图；图10 是本发明实施例的闪存存储器的制造方法中形成的第一栅极结构和第二栅极结构的剖面结构示意图；图11是本发明实施例的闪存存储器的制造方法中形成第一侧墙层后的俯视图；图12是沿图10的C-C’方向的剖面示意图；图13是本发明实施例的闪存存储器的制造方法中形成字线后的剖面示意图；图14是本发明实施例的闪存存储器的制造方法中形成第二侧墙层后的剖面示意图。下文将结合附图2～14对本实施例所提供的闪存存储器的制造方法进行更详细的说明。
首先，执行步骤S1，如图2和图3所示，提供半导体衬底100，所述半导体衬底100中形成有阱区。所述半导体衬底100可以为P型衬底，所述半导体衬底100中形成有阱区101，所述阱区101包括一P型阱区(P-well)1012和N 型阱区(N-well)1011，P型阱区(P-well)1012形成于所述N型阱区(N-well) 1011中，所述P型阱区(P-well)1012可通过P型离子注入工艺形成，所述N 型阱区1011可通过N型离子注入工艺形成。
如图2所示，在形成所述阱区之前，先在所述半导体衬底100中形成至少两个浅沟槽隔离结构110，所有的浅沟槽隔离结构110沿着第二方向X依次排布，每个所述浅沟槽隔离结构110的顶表面高于所述半导体衬底100的顶表面，其中，所述第二方向X与第一方向Y垂直。
所述浅沟槽隔离结构110的具体形成方法包括：首先，在所述半导体衬底 100上形成垫氮化层(未图示)和图形化的光刻胶层(未图示)，所述图形化的光刻胶层中具有一光刻胶层开口；然后，以所述图形化的光刻胶层为掩膜依次刻蚀所述垫氮化层和所述半导体衬底100以形成浅沟槽，所述浅沟槽贯穿所述垫氮化层并延伸至所述半导体衬底100中；接着，利用高深宽比工艺或高密度等离子体化学气相沉积工艺形成隔离层，所述隔离层填充所述浅沟槽并覆盖所述垫氮化层；以及平坦化所述隔离层至所述垫氮化层表面，以形成浅沟槽隔离结构110；接着，利用湿法刻蚀工艺去除所述垫氮化层，以暴露出所述半导体衬底100。在去除所述垫氮化层以后，暴露出所述浅沟槽隔离结构110的部分侧壁。
接着，执行步骤S2，如图3～图11所示，在所述阱区101上形成间隔设置的第一栅极结构和第二栅极结构，所述第一栅极结构包括自下而上依次层叠的第一浮栅层130a和第一控制栅层150a，所述第二栅极结构包括自下而上依次层叠的第二浮栅层130b和第二控制栅层150b。所述第一栅极结构和所述第二栅极结构沿着所述第一方向Y排布并沿着所述第二方向X延伸。
此外，如图10所示，所述第一栅极结构还包括第一浮栅氧化层120a和第一栅间介质层140a，所述第一浮栅氧化层120a形成于第一浮栅层130a和半导体衬底100之间，所述第一栅间介质层140a形成于所述第一浮栅层130a与所述第一控制栅层150a之间。所述第二栅极结构还包括第二浮栅氧化层120b和第二栅间介质层140b，所述第二浮栅氧化层120b形成于所述半导体衬底100与所述第二浮栅层130b之间，所述第二栅间介质层140b形成于所述第二浮栅层 130b与所述第二控制栅层150b之间。其中，所述第一浮栅层130a和所述第二浮栅层130b的厚度例如可以为400埃～1000埃，例如600埃、800埃或者1000 埃。所述第一浮栅层130a和所述第二浮栅层130b的厚度为400埃～1000埃，可增加第一浮栅层和第二浮栅层与后续形成的字线之间的耦合面积，由此提高耦合效率，从而提高闪存存储器的编程效率。由于本实施例中，闪存存储器采用FN 遂穿擦除的方法进行擦除，因此，浮栅材料层130的厚度不受限制，由此，后续形成的第一浮栅层和第二浮栅层与字线之间的耦合面积不受限制(现有技术中利用浮栅层与字线之间的高压差来进行擦除，因此为避免影响擦效率，需限制浮栅层的厚度从而限制浮栅层与字线之间的耦合面积)。
本实施例中，所述第一栅极结构和所述第二栅极结构的形成方法包括：首先，如图4所示，在所述阱区101上依次形成浮栅氧化材料层120、浮栅材料层130，所述浮栅材料层130中具有第一开口131，所述浮栅材料层130的厚度可以为 400埃～1000埃。其中，所述浮栅氧化材料层的120顶表面低于所述浅沟槽隔离结构110的顶表面，所述浮栅材料层130的顶表面与所述浅沟槽隔离结构110的顶表面平齐，所述浮栅氧化材料层120的侧壁和所述浮栅材料层130的侧壁均与所述浅沟槽隔离结构110的侧壁相接触。其中，所述浮栅氧化层的形成方法进一步包括：先利用炉管工艺在所述阱区101上形成浮栅氧化材料层120，所述浮栅氧化材料层120的厚度可以为80埃～100埃。
本实施例中，所述浮栅材料层130的材质可以为掺杂的多晶硅。所述浮栅材料层130的形成方法进一步包括：利用化学气相沉积工艺在所述半导体衬底 100的全局表面上沉积所述浮栅材料层，并采用回刻工艺或化学机械研磨去除所述浅沟槽隔离结构110上的所述浮栅材料层，即仅保留所述阱区101上的浮栅材料层130，以使得所述浮栅材料层130的顶表面与所述浅沟槽隔离结构110的顶表面平齐。如图5和图6所示，在形成浮栅材料层130之后，刻蚀所述浅沟槽隔离结构110以形成所述第一开口131，并使所述浅沟槽隔离结构110的顶表面与所述浮栅氧化材料层120的顶表面平齐。
接着，如图7和图9所示，依次形成栅间介质层140、控制栅材料层150和硬掩膜层160，所述栅间介质层140覆盖所述第一开口131的底壁和侧壁，并延伸覆盖所述浮栅材料层130，所述控制栅材料层150填充所述第一开口131并覆盖所述栅间介质层140，即栅间介质层140位于浮栅材料层130和控制栅材料层 150之间。如图8所示，由于所述控制栅材料层150不仅覆盖所述浮栅材料层 130还填满所述浮栅材料层130中的第一开口131，且所述浮栅材料层120的厚度为400埃～1000埃，可使得所述控制栅材料层150与所述浮栅材料层130之间的耦合面积较大，由此提高后续形成的第一浮栅层130a与第一控制栅层150a及第二浮栅层130b与第二控制栅层150b之间的耦合效率，从而提高编程效率。
如图9所示，所述硬掩膜层160覆盖所述控制栅材料层150，所述硬掩膜层 160的材质可以为氮化硅，其在后续的刻蚀工艺中可保护所述控制栅材料层150 的顶表面。在形成所述硬掩膜层160之后，可在所述硬掩膜层160上形成具有光刻胶开口(开口用于定义字线的位置)的图形化的光刻胶层(未图示)，然后以图形化的光刻胶层为掩膜，如图10所示，利用干法刻蚀工艺依次刻蚀所述硬掩膜层160和所述控制栅材料层150以形成所述第一控制栅层150a和所述第二控制栅层150b，以及刻蚀所述栅间介质层140以形成所述第一栅间介质层140a 和所述第二栅间介质层140b，以及刻蚀所述浮栅材料层130以形成所述第一浮栅层130a和所述第二浮栅层130b，以及刻蚀所述浮栅氧化材料层120以形成所述第一浮栅氧化层120a和所述第二浮栅氧化层120b，从而形成所述第一栅极结构和所述第二栅极结构。其中，所述第一控制栅层150a和第二控制栅层150b之间具有第二开口160a，所述第二开口160a与所述第一开口131垂直，且所述第二开口160a延伸至所述第一浮栅层130a和第二浮栅层130b之间。即在形成所述第一栅极结构和所述第二栅极结构之后，所述第一栅极结构与所述第二栅极结构之间形成有一第二开口160a，用于定义字线的位置。
如图10所示，所述第一栅间介质层140a形成于所述第一控制栅层150a与所述第一浮栅层130a和所述浅沟槽隔离结构110之间,以隔离所述第一控制栅层 150a与所述第一浮栅层130a，以及隔离所述第一控制栅层150a与所述浅沟槽隔离结构110。所述第二栅间介质层140b形成于所述第二控制栅层150b与所述第二浮栅层130a和所述浅沟槽隔离结构110之间，以隔离所述第二控制栅层150b 与所述第二浮栅层130b，以及隔离所述第二控制栅层150b和所述浅沟槽隔离结构110。
接着，执行步骤S3，如图11和图12所示，形成第一侧墙层170，所述第一侧墙层170覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁，所述第一侧墙层170的材质为二氧化硅。进一步的，所述第一侧墙层170的具体形成方法包括：先采用炉管工艺、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺形成在形成有第一栅极结构和第二栅极结构的所述半导体衬底的全局表面上形成第一侧墙材料层。然后，可通过无需光罩的自对准刻蚀，去除硬掩膜层 160的顶表面以及半导体衬底100的顶表面的第一侧墙材料层，即保留所述第一栅极结构和所述第二栅极结构的两侧壁的所述第一侧墙材料层，从而形成第一侧墙层170，所述第一侧墙层170可覆盖所述硬掩膜层160的部分或全部的两侧壁，以起到更好的隔离作用。所述第一侧墙层170可用于隔离后续形成的字线与第一栅极结构和第二栅极结构之间的隔离。
本实施例中，后续形成的字线与所述第一栅极结构和所述第二栅极结构之间仅采用第一侧墙层170进行隔离，由于在擦除过程中，无需在所述字线上施加电压，从而可降低所述字线与所述控制栅之间的压差，因此，第一控制栅层150a和第二控制栅层150b与所述字线190之间仅需设置一层第一侧墙层170，由于仅需设置一层第一侧墙层170，因此第一控制栅层150a和第二控制栅层 150b与所述字线190之间的第一侧墙层170的厚度减小，从而缩小了闪存存储器的尺寸。同时，由于仅采用一层第一侧墙层170，在满足闪存存储器的总体尺寸的要求的基础上，可相应的增大第一控制栅层150a和第二控制栅层150b的长度(如图10中的L1方向的尺寸)以增大第一控制栅层150a与第一浮栅层130a 之间的耦合效率，以及增大第二控制栅层150b与第二浮栅层130b之间的耦合效率。其中，所述第一侧墙层170的厚度例如可以为100埃～300埃。
接着，执行步骤S3，形成字线氧化层180，所述字线氧化层180覆盖所述第一栅极结构和所述第二栅极结构之间的阱区101，所述字线氧化层180用于隔离所述阱区101和所述字线180。由于在后续的过程中，闪存存储器采用FN遂穿擦除的方法进行擦除，在擦除的过程中，所述字线栅氧化层180无需承受高电压，因此不会造成字线栅氧化层210的击穿，故所述字线栅氧化层210的厚度可以减薄为25埃～65埃。
接着，执行步骤S5，如图13所示，形成字线190，所述字线190形成于所述第一栅极结构和所述第二栅极结构之间，且所述字线覆盖所述字线氧化层180 以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层170。即所述字线 190填充在所述第一栅极结构与所述第二栅极结构之间的第二开口160a中，所述字线190沿着所述第二方向X延伸，所述字线190的顶表面可低于所述硬掩膜层160的顶表面，以利于后续在字线190上所形成保护层(例如氧化硅层或者光刻胶层)，避免字线190在后续工艺中损伤。其中，所述字线190的材质可以为多晶硅。并且，由于采用FN遂穿擦除的方法进行擦除，字线190上无需施加电压，故字线190在长度方向上的尺寸也可以因此缩短。如图13所示，本实施例中的字线190在长度方向上的尺寸L2例如可以为40纳米～60纳米(现有技术中的字线在长度方向上的尺寸通常为70纳米～90纳米),以减小存储器的尺寸。
在形成所述字线190之后，如图14所示，还形成第二侧墙层200，所述第二侧墙层200覆盖所述第一栅极结构和所述第二栅极结构远离所述字线190的一侧壁上的所述第一侧墙层170。所述第二侧墙层200的材质可以与所述第一侧墙层170的材质不同，例如所述第一侧墙层170的材质为氧化硅，则所述第二侧墙层200的材质可以为氮化硅，所述第二侧墙层200的厚度例如可以为100 埃～200埃，所述第二侧墙层200可在后续进行离子注入以形成位线的过程中，保护第一栅极结构和第二栅极结构，避免造成离子击穿。
接着，执行步骤S6，如图14所示，形成第一位线210a和第二位线210b，所述第一位线210a形成于所述第一栅极结构远离所述字线190的一侧的所述阱区101中，所述第二位线210b形成于所述第二栅极结构远离所述字线190的一侧的所述阱区101中。具体的方法包括：以所述第二侧墙层200为掩膜对所述半导体衬底100进行离子注入，以形成所述第一位线210a和所述第二位线210b。通常，对所述半导体衬底100进行离子注入工艺后，会对其进行退火，为了让离子更容易扩散至预定的位置，也为了能够修复经过离子注入工艺时对所述半导体衬底的表面的晶格产生的缺陷。利用退火工艺中的热能消除半导体衬底中的晶格缺陷和内应力，恢复晶格的完整性。同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。
基于同一发明构思，本发明还提供一种闪存存储器，如图14所示，所述闪存存储器包括：半导体衬底100；阱区101，形成于所述半导体衬底100中；第一栅极结构和第二栅极结构，间隔设置于所述阱区101上；第一侧墙层170，覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；字线190，形成于所述第一栅极结构与所述第二栅极结构之间并覆盖所述第一栅极结构与所述第二栅极结构之间的第一侧墙层170；以及，第一位线210a和第二位线210b，所述第一位线210a形成于所述第一栅极结构远离所述字线190的一侧的所述阱区 101中，所述第二位线210b形成于所述第二栅极结构远离所述字线190的一侧的所述阱区101中。此外，所述闪存存储器还包括第二侧墙层，所述第二侧墙层覆盖所述第一栅极结构和所述第二栅极结构远离所述字线190的侧壁上的所述第一侧墙层170。
图15是本发明实施例的闪存存储器的操作方法的流程示意图。基于同一发明构思，本发明还提供一种闪存存储器的操作方法，所述闪存存储器的操作方法的方法包括：
步骤S10：提供如上所述的闪存存储器。
步骤S20：依次对所述闪存存储器进行擦除操作、编程操作和读取操作，其中，在对所述闪存存储器进行擦除操作时，在所述第一控制栅层上施加第一电压、在所述阱区101上施加第二电压以及在所述第二控制栅层上施加零电压或使所述第二控制栅层空置，以对所述第一栅极结构进行擦除。
具体的，继续参考图13，所述第一栅极结构上所施加的电压为施加在第一控制栅层150a上的电压，所述第一电压例如可以为-5V～-10V，所述第二电压例如可以为5V～10V，通过所述第一电压和第二电压，能够保证第一栅极结构中的第一浮栅层130a和阱区101(在此指阱区101中的P型阱区1012)之间产生FN 隧穿效应(F-N Tunneling)，从而实现擦除所述第一栅极结构的第一浮栅层130a 中的电子，进而实现闪存存储器的擦除操作。即通过FN遂穿效应进行擦除操作。此外，在擦除过程中，无需在所述字线190上施加电压，从而可降低所述字线 190与第一栅极结构的第一控制栅层150a之间的压差，所述第一侧墙层170所承受的压差减小，进而可避免所述第一侧墙层170被击穿。
在对所述闪存存储器进行编程操作时，在所述字线190上施加第三电压、在所述第一控制栅层150a上施加第四电压、在所述第二控制栅层150b上施加第五电压、在所述第一位线210a上施加第六电压、在所述第二位线210b上施加第七电压以及在所述阱区101上施加零电压，以对所述第一栅极结构进行编程。其中，所述第四电压为5V～10V，所述第五电压为4V～6V，所述第六电压为 3V～6V，所述第七电压为0.1V～1V。由于，所述第一栅极结构中的第一控制栅层 150a与所述第一浮栅层130a的耦合面积较大，在编程过程中，可提高编程的效率。
本实施例中，在对所述闪存存储器进行读取操作时，在所述字线190上施加第八电压、在所述第二控制栅层150b上施加所述第五电压、在所述第一位线 210a上施加第九电压以及在所述第二位线210b和所述阱区101上均施加零电压，以对所述第一栅极结构进行读取。其中，所述第八电压例如可以为1V～3V，所述第九电压例如可以为0.5V～2V。
本发明提供一种闪存存储器及其制造方法、操作方法，在所述闪存存储器中，字线与第一栅极结构和第二栅极结构之间仅采用第一侧墙层进行隔离，由此，可缩小所述闪存存储器的尺寸，并提高第一浮栅层与第一控制栅层之间以及第二浮栅层与第二控制栅层之间的耦合效率，从而提高编程效率。此外，在所述闪存存储器的操作方法中，通过对闪存存储器的第一栅极结构上施加第一电压、对阱区施加第二电压以及对第二栅极结构施加零电压，所述第一栅极结构中的电子可遂穿至所述阱区中，从而实现擦除所述第一栅极结构中的电子，即通过FN遂穿效应进行擦除操作，在擦除过程中，无需在所述字线上施加电压，从而可降低所述字线与所述控制栅之间的压差，因此所述第一侧墙层的厚度减小，从而缩小了闪存存储器的尺寸，同时，由于仅采用一层第一侧墙层，在满足闪存存储器的总体尺寸的要求的基础上，可相应的增大第一控制栅层和第二控制栅层的长度以增大控制栅对浮栅的耦合效率。所承受的压差减小，进而可避免所述第一侧墙层被击穿。另外，在擦除的过程中，所述字线栅氧化层无需承受高电压，因此不会造成字线栅氧化层的击穿，故所述字线栅氧化层的厚度可以减薄，字线栅的尺寸也可以因此缩短，以减小存储器的尺寸。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种闪存存储器的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中形成有阱区；
在所述阱区上形成间隔的第一栅极结构和第二栅极结构，所述第一栅极结构包括自下而上依次层叠的第一浮栅层和第一控制栅层，所述第二栅极结构包括自下而上依次层叠的第二浮栅层和第二控制栅层；
形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；
形成字线氧化层，所述字线氧化层覆盖所述第一栅极结构和所述第二栅极结构之间的所述阱区；
形成字线，所述字线形成于所述第一栅极结构和所述第二栅极结构之间，且所述字线覆盖所述字线氧化层以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层；以及，
形成第一位线和第二位线，所述第一位线形成于所述第一栅极结构远离所述字线的一侧的所述阱区中，所述第二位线形成于所述第二栅极结构远离所述字线的一侧的所述阱区中。
2.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述第一栅极结构还包括第一浮栅氧化层和第一栅间介质层，所述第一浮栅氧化层形成于所述第一浮栅层与所述半导体衬底之间，所述第一栅间介质层形成于所述第一浮栅层与所述第一控制栅层之间；所述第二栅极结构还包括第二浮栅氧化层和第二栅间介质层，所述第二浮栅氧化层形成于所述第二浮栅层与所述半导体衬底之间，所述第二栅间介质层形成于所述第二浮栅层与所述第二控制栅层之间。
3.如权利要求2所述的闪存存储器的制造方法，其特征在于，所述第一栅极结构和所述第二栅极结构的形成方法包括：
在所述阱区上依次形成浮栅氧化材料层和浮栅材料层，所述浮栅材料层中具有第一开口；
依次形成栅间介质层、控制栅材料层和硬掩膜层，所述栅间介质层覆盖所述第一开口的底壁和侧壁，并延伸覆盖所述浮栅材料层，所述控制栅材料层填充所述第一开口并覆盖所述栅间介质层，所述硬掩膜层覆盖所述控制栅材料层；
依次刻蚀所述硬掩膜层和所述控制栅材料层以形成所述第一控制栅层和所述第二控制栅层，以及刻蚀所述浮栅材料层以形成所述第一浮栅层和所述第二浮栅层，以及刻蚀所述栅间介质层以形成所述第一栅间介质层和所述第二栅间介质层，以及刻蚀所述浮栅氧化材料层以形成所述第一浮栅氧化层和所述第二浮栅氧化层，其中，所述第一控制栅层和所述第二控制栅层之间具有第二开口，所述第二开口与所述第一开口垂直，且所述第二开口延伸至所述第一浮栅层和所述第二浮栅层之间。
4.如权利要求3所述的闪存存储器的制造方法，其特征在于，在形成所述浮栅材料层之前，所述闪存存储器的制造方法还包括：在所述半导体衬底中形成至少两个浅沟槽隔离结构，所述阱区包围所述浅沟槽隔离结构，每个所述浅沟槽隔离结构的顶表面与所述浮栅材料层的顶表面平齐；
以及，在形成所述浮栅材料层之后，还刻蚀所述浅沟槽隔离结构，以形成所述第一开口，并使所述浅沟槽隔离结构的顶表面与所述浮栅氧化材料层的顶表面平齐。
5.如权利要求4述的闪存存储器的制造方法，其特征在于，所述第一浮栅层的厚度和所述第二浮栅层的厚度均为400埃～1000埃。
6.如权利要求1述的闪存存储器的制造方法，其特征在于，所述字线氧化层的厚度均为25埃～65埃。
7.如权利要求1所述的闪存存储器的制造方法，其特征在于，在形成所述字线之后，在形成所述第一位线和所述第二位线之前，还形成第二侧墙层，所述第二侧墙层覆盖所述第一栅极结构和所述第二栅极结构远离所述字线的一侧壁上的所述第一侧墙层；
以及，在形成所述第二侧墙层之后，以所述第二侧墙层为掩膜对所述半导体衬底进行离子注入，以形成所述第一位线和所述第二位线。
8.一种闪存存储器，其特征在于，所述闪存存储器包括：
半导体衬底；
阱区，形成于所述半导体衬底中；
第一栅极结构和第二栅极结构，间隔设置于所述阱区上，其中，所述第一栅极结构包括自下而上依次层叠的第一浮栅层和第一控制栅层，所述第二栅极结构包括自下而上依次层叠的第二浮栅层和第二控制栅层；
第一侧墙层，覆盖所述第一栅极结构的两侧壁和所述第二栅极结构的两侧壁；
字线氧化层，覆盖所述第一栅极结构和所述第二栅极结构之间的阱区；
字线，形成于所述第一栅极结构与所述第二栅极结构之间，且所述字线覆盖所述字线氧化层以及所述第一栅极结构与所述第二栅极结构之间的第一侧墙层；以及，
第一位线和第二位线，所述第一位线形成于所述第一栅极结构远离所述字线的一侧的所述阱区中，所述第二位线形成于所述第二栅极结构远离所述字线的一侧的所述阱区中。
9.如权利要求8所述的闪存存储器，其特征在于，所述闪存存储器还包括第二侧墙层，所述第二侧墙层覆盖所述第一栅极结构和所述第二栅极结构远离所述字线的一侧壁上的所述第一侧墙层。
10.一种闪存存储器的操作方法，其特征在于，提供如权利要求8或9所述的闪存存储器；
依次对所述闪存存储器进行擦除操作、编程操作和读取操作，其中，在对所述闪存存储器进行擦除操作时，在所述第一控制层上施加第一电压、在所述阱区上施加第二电压以及在所述第二控制栅层上施加零电压或使所述第一控制栅层空置，以对所述第一栅极结构进行擦除；
在对所述闪存存储器进行编程操作时，在所述字线上施加第三电压、在所述第一控制栅层上施加第四电压、在所述第二控制栅层上施加第五电压、在所述第一位线上施加第六电压、在所述第二位线上施加第七电压以及在所述阱区上施加零电压，以对所述第一栅极结构进行编程；
在对所述闪存存储器进行读取操作时，在所述字线上施加第八电压、在所述第二控制栅层上施加所述第五电压、在所述第一位线上施加第九电压以及在所述第二位线和所述阱区上均施加零电压，以对所述第一栅极结构进行读取。
11.如权利要求10所述的闪存存储器的操作方法，其特征在于，所述第一电压为-5V～-10V，所述第二电压为5V～10V，所述第三电压为0.5V～2V，所述第四电压为5V～10V，所述第五电压为4V～6V，所述第六电压为3V～6V，所述第七电压为0.1V～1V，所述第八电压为1V～3V，所述第九电压为0.5V～2V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111150389.4A CN113903789B (zh) | 2021-09-29 | 2021-09-29 | 闪存存储器及其制造方法、操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111150389.4A CN113903789B (zh) | 2021-09-29 | 2021-09-29 | 闪存存储器及其制造方法、操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113903789A true CN113903789A (zh) | 2022-01-07 |
| CN113903789B CN113903789B (zh) | 2024-05-28 |
Family
ID=79189337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111150389.4A Active CN113903789B (zh) | 2021-09-29 | 2021-09-29 | 闪存存储器及其制造方法、操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113903789B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114678370A (zh) * | 2022-05-30 | 2022-06-28 | 广州粤芯半导体技术有限公司 | 一种Flash结构及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050087892A1 (en) * | 2003-10-27 | 2005-04-28 | Cheng-Yuan Hsu | [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof] |
| US20090098721A1 (en) * | 2007-10-16 | 2009-04-16 | Michael-Y Liu | Method of fabricating a flash memory |
| CN101853704A (zh) * | 2010-05-28 | 2010-10-06 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存的擦除方法 |
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN103219288A (zh) * | 2013-03-22 | 2013-07-24 | 上海宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104752434A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| CN106206445A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 存储器结构的形成方法 |
| CN112185973A (zh) * | 2020-10-27 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 存储器、存储器的制造方法以及操作方法 |
-
2021
- 2021-09-29 CN CN202111150389.4A patent/CN113903789B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050087892A1 (en) * | 2003-10-27 | 2005-04-28 | Cheng-Yuan Hsu | [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof] |
| US20090098721A1 (en) * | 2007-10-16 | 2009-04-16 | Michael-Y Liu | Method of fabricating a flash memory |
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN101853704A (zh) * | 2010-05-28 | 2010-10-06 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存的擦除方法 |
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103219288A (zh) * | 2013-03-22 | 2013-07-24 | 上海宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104752434A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| CN106206445A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 存储器结构的形成方法 |
| CN112185973A (zh) * | 2020-10-27 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 存储器、存储器的制造方法以及操作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114678370A (zh) * | 2022-05-30 | 2022-06-28 | 广州粤芯半导体技术有限公司 | 一种Flash结构及其制备方法 |
| CN114678370B (zh) * | 2022-05-30 | 2022-08-02 | 广州粤芯半导体技术有限公司 | 一种Flash结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113903789B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166513B2 (en) | Manufacturing method a flash memory cell array | |
| US7049180B2 (en) | Method of fabricating a memory transistor array utilizing insulated word lines as gate electrodes | |
| US7208796B2 (en) | Split gate flash memory | |
| TWI408800B (zh) | 非揮發性記憶體單元及其製造方法 | |
| US7057940B2 (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| JP2009188291A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20140045308A1 (en) | Semiconductor storage device and method for manufacturing the same | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| KR100650813B1 (ko) | 플래쉬 메모리 소자 | |
| CN113903789B (zh) | 闪存存储器及其制造方法、操作方法 | |
| KR100684885B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US6867099B2 (en) | Spilt-gate flash memory structure and method of manufacture | |
| US8334182B2 (en) | Method for manufacturing non-volatile memory | |
| JP2009289949A (ja) | 不揮発性半導体記憶装置 | |
| US7605036B2 (en) | Method of forming floating gate array of flash memory device | |
| US7781275B2 (en) | Method of manufacturing a flash memory device | |
| US6605509B1 (en) | Method for forming smooth floating gate structure for flash memory | |
| TWI845109B (zh) | 非揮發性記憶體元件 | |
| US20240147715A1 (en) | Super Flash and Method for Manufacturing Same | |
| KR100771553B1 (ko) | 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법 | |
| KR100958627B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| JP2010212506A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100798767B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN116471842A (zh) | 非挥发性内存元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |