CN111684673A - 多连片式元件收纳用封装件以及多连片式光半导体装置 - Google Patents

多连片式元件收纳用封装件以及多连片式光半导体装置 Download PDF

Info

Publication number
CN111684673A
CN111684673A CN201980012472.XA CN201980012472A CN111684673A CN 111684673 A CN111684673 A CN 111684673A CN 201980012472 A CN201980012472 A CN 201980012472A CN 111684673 A CN111684673 A CN 111684673A
Authority
CN
China
Prior art keywords
package
housing
optical semiconductor
frame
dry electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980012472.XA
Other languages
English (en)
Other versions
CN111684673B (zh
Inventor
上山大辅
堂本千秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN111684673A publication Critical patent/CN111684673A/zh
Application granted granted Critical
Publication of CN111684673B publication Critical patent/CN111684673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0021—Degradation or life time measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本公开的多连片式元件收纳用封装件具备：母基板，其包含多个第1元件收纳用封装件区域、多个第2元件收纳用封装件区域以及虚设区域，具有第1面以及第2面；第1干电极，其配设于第1面的虚设区域；和第2干电极，其配设于第2面。各第1元件收纳用封装件区域以及各第2元件收纳用封装件区域包含：框体，其配设于第1面；第1布线导体，其配设于第1面，一端位于框体的内侧，另一端与第1干电极连接；和第2布线导体，其一端位于第1面中的框体的内侧，另一端与第2干电极连接。

Description

多连片式元件收纳用封装件以及多连片式光半导体装置
技术领域
本公开涉及多连片式元件收纳用封装件以及多连片式光半导体装置。
背景技术
半导体激光元件(Laser Diode)与发光二极管元件(Light Emitting Diode)比较，能出射波长以及相位一致的光。为此，半导体激光元件例如在高亮度显示装置、扫描型显示装置等图像显示装置的领域中具有相对于发光二极管元件的优越性。
近年来，在不断推进半导体激光元件的小型化。与此相伴，谋求效率良好地对大量半导体激光元件、分别包含半导体激光元件的大量半导体激光装置等进行老化。例如，专利文献1记载了在大口径子安装基板(Submount)安装大量半导体激光元件的状态下进行元件特性的评价、老化等。
在现有的技术中，为了对包含半导体元件的半导体激光装置进行老化，需要在将半导体激光元件安装在TO-CAN型封装件等元件收纳用封装件而制作半导体激光装置后，将半导体激光装置与老化装置电连接。为此，在对大量半导体激光装置进行老化的情况下，产生伴随大量半导体激光装置的电极与老化装置的端子的连接作业的时间损失，有时生产率会降低。
在先技术文献
专利文献
专利文献1：JP特开平6-77317号公报
发明内容
本公开的实施方式的多连片式元件收纳用封装件具备母基板、第1干电极和至少1个第2干电极。所述母基板包含沿着第1方向排列的多个第1元件收纳用封装件区域、在与所述第1方向正交的第2方向上与所述多个第1元件收纳用封装件区域空开间隔并沿着所述第1方向排列的多个第2元件收纳用封装件区域、和位于所述多个第1元件收纳用封装件区域与所述多个第2元件收纳用封装件区域之间的虚设区域，具有第1面以及与所述第1面相反的一侧的第2面。所述第1干电极配设于所述第1面的所述虚设区域，在所述第1方向上延伸。所述至少1个干电极配设于所述第2面。所述多个第1元件收纳用封装件区域以及所述多个第2元件收纳用封装件区域各自包含：框体，其配设于所述第1面；第1布线导体，其配设于所述第1面，一端位于所述框体的内侧，另一端与所述第1干电极连接；和第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第2干电极连接。
另外，本公开的实施方式的多连片式元件收纳用封装件具备母基板、格子状的框体、第1电极图案和第2电极图案。所述母基板纵横排列多个元件收纳用封装件区域，具有第1面以及与所述第1面相反的一侧的第2面。所述格子状的框体具有：在所述第1面沿着所述多个元件收纳用封装件区域的边界配设的壁部。所述第1电极图案配设于所述框体的与所述母基板侧相反的一侧的面。所述第2电极图案配设于所述第2面。所述多个元件收纳用封装件区域各自包含：第1布线导体，其一端位于所述第1面中的所述框体的内侧，另一端与所述第1电极图案连接；和第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述第2电极图案连接。
另外，本公开的实施方式的多连片式元件收纳用封装件具备母基板、至少1个第1干电极和至少1个第2干电极。所述母基板纵横排列多个元件收纳用封装件区域，具有第1面以及与所述第1面相反的一侧的第2面。所述至少1个第1干电极配设于所述第2面。所述至少1个第2干电极配设于所述第2面。所述多个元件收纳用封装件区域各自具备：框体，其配设于所述第1面；第1布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第1干电极连接；和第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第2干电极连接。
本公开的实施方式的多连片式光半导体装置具备：上述的多连片式元件收纳用封装件；和搭载于所述多连片式元件收纳用封装件的多个光半导体元件。
附图说明
本发明的目的、特色以及优点会通过下述的详细的说明和附图而更加得以明确。
图1A是表示本公开的多连片式元件收纳用封装件的实施方式的一例的俯视图。
图1B是表示本公开的多连片式元件收纳用封装件的实施方式的一例的从与图1A相反的一侧观察的俯视图。
图2是以图1A的切断面线A-A切断的截面图。
图3A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。
图3B是表示多连片式元件收纳用封装件的实施方式的其他一例的从与图3A相反的一侧观察的俯视图。
图4A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。
图4B是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图4A相反的一侧观察的俯视图。
图5A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。
图5B是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图5A相反的一侧观察的俯视图。
图6是在图5A的切断面线B-B切断的截面图。
图7A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。
图7B是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图7A相反的一侧观察的俯视图。
图8是在图7A的切断面线C-C切断的截面图。
图9是表示本公开的多连片式光半导体装置的实施方式的一例的俯视图。
具体实施方式
以下，参考附图来说明本公开的多连片式元件收纳用封装件的实施方式的一例。
图1A是表示公开的多连片式元件收纳用封装件的实施方式的一例的俯视图。图1B是表示本公开的多连片式元件收纳用封装件的实施方式的一例的从与图1A相反的一侧观察的俯视图。图2是以图1A的切断面线A-A切断的截面图。
本实施方式的多连片式元件收纳用封装件1具备母基板10、第1干电极14和第2干电极15。
母基板10是由电绝缘材料构成的绝缘基板。母基板10具有第1面10a、以及与第1面10a相反的一侧的第2面10b。母基板10具有沿着第1方向(图1A、1B中的上下方向)排列的多个第1元件收纳用封装件区域11。另外，母基板10具有在与第1方向正交的第2方向(图1A、1B中的左右方向)上与第1元件收纳用封装件区域11空开间隔并沿着第1方向排列的多个第2元件收纳用封装件区域12。各第1元件收纳用封装件区域11和各第2元件收纳用封装件区域12具有相同的外形尺寸。另外，排列了相同数量的第1元件收纳用封装件区域11以及第2元件收纳用封装件区域12。母基板10还具有位于第1元件收纳用封装件区域11与第2元件收纳用封装件区域12之间的虚设区域(dummy area)13。虚设区域13是将多个第1元件收纳用封装件区域11和多个第2元件收纳用封装件区域12连接的区域。
第1干电极14由导电性材料构成。第1干电极14配设于第1面10a的虚设区域13，沿第1方向延伸。在第1方向上，第1干电极14具有与多个第1元件收纳用封装件区域11以及多个第2元件收纳用封装件区域12同等或其以上的长度。另外，可以在第1方向上的第1干电极14的一端部配设电极焊盘。该电极焊盘可以作为在老化使用于使老化装置的探针抵接的电极焊盘来使用。
第2干电极15由导电性材料构成。第2干电极15配设于第2面10b的虚设区域13，沿第1方向延伸。在第1方向上，第2干电极15具有与多个第1元件收纳用封装件区域11以及多个第2元件收纳用封装件区域12同等或其以上的长度。另外，如图1B所示，在第1方向上的第2干电极15的一端部设有电极焊盘19。电极焊盘19能在进行老化时作为用于使探针抵接的电极焊盘来使用。
各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域12具有框体16、第1布线导体17和第2布线导体18。
框体16由电绝缘性材料构成。框体16配设于母基板10的第1面10a。第1面10a中的被框体16包围的区域成为元件的安装区域。框体16将第1元件收纳用封装件区域11以及第2元件收纳用封装件区域12的位于第2方向上的外方侧的一部分区域包围。框体16的俯视观察下的外形形状例如可以是矩形、正方形、圆形等，也可以是其他形状。在本实施方式中，如图1A所示，框体16具有俯视观察下大致矩形的外形形状。框体16在构成大致矩形的外形形状的一边的侧壁设置贯通框体16的内外的贯通孔16a。贯通孔16a能作为光半导体装置的光取出口来使用。贯通孔16a可以被由透光性的玻璃材料构成的窗构件密封。另外，第1方向上相邻的2个框体16可以一体化，也可以分体。在本实施方式中，如图1A所示，第1方向上相邻的2个框体16一体化。
第1布线导体17由导电性材料构成。第1布线导体17配设于第1面10a。第1布线导体17使一端位于框体16的内侧，另一端与第1干电极14连接。第1布线导体17概略地沿第2方向延伸。第1布线导体17是具有固定的宽度的结构。例如，如图1A所示，位于框体16的外侧的部分是具有比位于框体16的内侧的部分大的宽度的结构。
第2布线导体18由导电性材料构成。第2布线导体18从第1面10a配设到第2面10b。第2布线导体18具有第1平面导体部18a、贯通部18b和第2平面导体部18c。第1平面导体部18a配设于第1面10a，沿第2方向延伸。第1平面导体部18a使一端位于框体16的内侧，另一端位于框体16的外侧。贯通部18b在厚度方向上贯通母基板10，第1面10a侧的一端与第1平面导体部18a连接。第2平面导体部18c配设于第2面10b，沿第2方向延伸。第2平面导体部18c使一端与贯通部18b连接，另一端与第2干电极15连接。
各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域12可以在第2面10b具有与第2平面导体部18c分离而设的导体层42。导体层42也可以被设置为在俯视观察下与被框体16包围的光半导体元件的安装区域重叠。通过设置导体层42，能将由多连片式元件收纳用封装件1制作的光半导体装置与外部基板稳固地接合。导体层42也可以与接地电位连接。由此能抑制在元件的驱动信号中混入噪声。另外，通过设置导体层42，能将驱动元件时产生的热效率良好地散热到外部。
本实施方式的多连片式元件收纳用封装件1如图1A、1B所示，多个第1元件收纳用封装件区域11和多个第2元件收纳用封装件区域12相对于穿过虚设区域13而在第1方向上延伸的假想线L线对称。由此能容易地形成框体16、第1布线导体17以及第2布线导体18。
母基板10以及框体16例如由氮化铝(AlN)、氧化铝(Al2O3)等陶瓷或玻璃-陶瓷等陶瓷材料的绝缘材料构成。母基板10以及框体16可以使用绝缘材料一体制作。母基板10以及框体16可以将由绝缘材料构成的绝缘层层叠多个来制作。在将母基板10和框体16一体制作的情况下，例如，能通过利用热可塑性的陶瓷生片以及模构件的模制工法来制作。第1干电极14、第2干电极15、第1布线导体17以及第2布线导体18例如由钨、钼、铜、银或银钯等金属粉末的烧结体等构成。
多连片式元件收纳用封装件1能通过在各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域12安装光半导体元件40来做出多连片式光半导体装置。作为光半导体元件40，例如能使用端面发光型的半导体激光元件。安装光半导体元件40，使得光半导体元件40的光出射面与形成于框体16的贯通孔16a对置。光半导体元件40例如可以将一方的电极经由焊料等导电性接合材料与第1布线导体17连接，将另一方的电极经由键合引线41与第2布线导体18连接。由此，能使光半导体元件40安装在各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域。另外，多连片式光半导体装置可以在框体16的与母基板10侧相反的一侧的面安装由例如金属材料等构成的盖体。盖体可以在进行老化前安装，也可以在进行老化后安装。
上述结构的多连片式光半导体装置与将大量光半导体装置并联连接而成的光半导体装置阵列等价。因此，能一并对分别成为单片的光半导体装置的大量区域进行老化。例如，老化能如下地进行。首先，准备老化装置，其具备：能接受从分别成为单片的光半导体装置的大量区域发出的光的大量光电二极管；能抵接第1干电极14的探针；能抵接与第2干电极15连接的电极焊盘19的探针。接下来，在各光电二极管能接受来自分别成为单片的光半导体装置的大量区域的光的状态下，将该老化装置与多连片式光半导体装置连接。之后，使探针抵接第1干电极14以及电极焊盘19，来对多连片式光半导体装置通电。由此，能一并对分别成为单片的光半导体装置的大量区域进行老化。因此，根据具备多连片式元件收纳用封装件1的多连片式光半导体装置，能减少伴随将大量光半导体装置与老化装置个别连接的时间损失，使生产率提升。上述的老化可以在干燥空气气氛中进行。另外，上述的老化可以在将各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域12密封前进行。
另外，将具备多连片式元件收纳用封装件1的多连片式光半导体装置在进行老化后，沿着图1A、1B所示的分割预定线(单点划线)进行单片化，由此能制作大量光半导体装置。多连片式光半导体装置的单片化例如能通过利用激光的切片加工进行。在具备多连片式元件收纳用封装件1的多连片式光半导体装置中，在进行单片化时，能将虚设区域13、和配设于虚设区域13的第1干电极14以及第2干电极15一并除去。另外，第1布线导体17、以及第2布线导体18的第2平面导体部18c中的位于框体16的外侧的部分能作为用于驱动光半导体装置的电极焊盘使用。如此地，具备多连片式元件收纳用封装件1多连片式光半导体装置在单片化后，不需要进行不需要的电极的除去、为了驱动光半导体装置所需的电极焊盘的形成等加工，能使生产率提升。另外，由于老化装置的探针不抵接第1布线导体17以及第2布线导体18，因此具备多连片式元件收纳用封装件1的多连片式光半导体装置能抑制老化导致的不良的发生，能使生产率提升。
如上述那样，根据本实施方式的多连片式元件收纳用封装件1，能减少老化中的时间损失，能使生产率提升。
图3A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。图3B是是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图3A相反的一侧观察的俯视图。
本实施方式的多连片式元件收纳用封装件1A与多连片式元件收纳用封装件1比较而第1布线导体以及第2布线导体的结构不同，关于其他则是同样的结构。为此，关于同样的结构，标注与多连片式元件收纳用封装件1相同参考符号并省略详细的说明。
本实施方式的多连片式元件收纳用封装件1A如图3A、3B所示，在俯视观察时，多个第1元件收纳用封装件区域11和多个第2元件收纳用封装件区域12构成为相对于由多个第1元件收纳用封装件区域11、多个第2元件收纳用封装件区域12以及虚设区域13构成的区域的平面图形重心C而点对称。
本实施方式的多连片式元件收纳用封装件1A与多连片式元件收纳用封装件1同样，能减少伴随将大量光半导体装置与老化装置个别连接的时间损失，能使生产率提升。另外，根据本实施方式的多连片式元件收纳用封装件1A，能制作相同结构的大量光半导体装置。
图4A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。图4B是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图4A相反的一侧观察的俯视图。
本实施方式的多连片式元件收纳用封装件1B与多连片式元件收纳用封装件1A比较而第2干电极的结构不同，关于其他结构则是同样，因此，关于同样的结构，标注与多连片式元件收纳用封装件1A相同参考符号并省略详细的说明。
本实施方式的多连片式元件收纳用封装件1B具有配设于母基板10的第2面10b的多个第2干电极15。第2干电极15如图4B所示，沿着第1元件收纳用封装件区域11的边界在第2方向(图4B中的左右方向)上延伸。另外，第2干电极15沿着第2元件收纳用封装件区域12的边界沿第2方向延伸。第2干电极15可以配设于虚设区域13，也可以不配设于虚设区域13。在本实施方式中，如图4B所示，第2干电极15配设于虚设区域13，跨过虚设区域而直线状延伸。第2干电极15能作为将多连片式元件收纳用封装件1B沿着第2方向进行切片时的标记利用。
多个第2干电极15可以通过配设于第2面10b中的第1元件收纳用封装件区域11以及第2元件收纳用封装件区域12以外的区域的布线导体而相互连接。在该布线导体，可以设置使老化装置的探针抵接的电极焊盘。
本实施方式的多连片式元件收纳用封装件1B与多连片式元件收纳用封装件1A同样，能减少伴随将大量光半导体装置与老化装置个别连接的时间损失，使生产率提升，并能制作相同结构的大量光半导体装置。另外，本实施方式的多连片式元件收纳用封装件1B能将第2干电极15作为切片加工时的标记来利用。为此，能精度良好地进行单片化，能抑制切片加工导致的不良的产生，能使生产率提升。
图5A是表示本公开的多连片式元件收纳用封装件的实施方式其他一例的俯视图。图5B是是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图5A相反的一侧观察的俯视图。图6是在图5A的切断面线B-B切断的截面图。
本实施方式的多连片式元件收纳用封装件1C具备母基板20、框体26、第1电极图案22和第2电极图案24。
母基板20具有第1面20a、以及与第1面20a相反的一侧的第2面20b。母基板20具有纵横排列多个元件收纳用封装件区域21。多个元件收纳用封装件区域21在俯视观察下在第1方向(图5A、5B中的上下方向)以及与第1方向正交的第2方向(图5A、5B中的左右方向)上矩阵状排列。
框体26由电绝缘性材料构成。框体26配设于母基板20的第1面20a。框体26是格子状，具有沿着多个元件收纳用封装件区域21的边界配设的壁部26a。
框体26具有多个缺口部26b。缺口部26b将高度方向(图5A中的与纸面垂直的方向)上的一部分或全部切掉地设置壁部26a的多个部位。在本实施方式中，如图5A所示，缺口部26b每隔列状而设的壁部26a的1列，跨过第2方向上相邻的2个元件收纳用封装件区域21而形成。另外，在本实施方式中，将壁部26a的从母基板20侧的面到与母基板20侧相反的一侧的面为止切掉来形成缺口部26b。缺口部26b能作为光半导体装置的光取出口来使用。缺口部26b可以通过由透光性的玻璃材料构成的窗构件密封。
第1电极图案22由导电性材料构成。第1电极图案22配设于框体26的与母基板20侧相反的一侧的面。在本实施方式中，第1电极图案22形成于框体26的与母基板20侧相反的一侧的面的整面。另外，第1电极图案22与配设于第1面20a中的框体26的外侧的第1电极焊盘23电连接。第1电极图案22和第1电极焊盘23例如可以配设于框体26的外壁面，通过在外壁面的高度方向上延伸的布线导体而连接。第1电极图案22和第1电极焊盘23也可以通过键合引线而连接。第1电极焊盘23是用于使老化装置的探针抵接的电极焊盘。
第2电极图案24由导电性材料构成。第2电极图案24在母基板20的第2面20b覆盖多个元件收纳用封装件区域21而设。另外，在母基板20的第2面中的元件收纳用封装件区域21以外的区域配设与第2电极图案24电连接的第2电极焊盘25。第2电极焊盘25是用于使老化装置的探针抵接的电极焊盘。
各元件收纳用封装件区域21具备第1布线导体27和第2布线导体28。
第1布线导体27使一端位于第2面20b中的框体26的内侧，另一端与第1电极图案22连接。第1布线导体27具有壁面导体部27a和平面导体部27b。壁面导体部27a配设于框体26的内壁面，在高度方向上延伸。壁面导体部27a与第1电极图案22连接。平面导体部27b配设于第1面20a，与壁面导体部27a连接。
第2布线导体28从第1面20a配设到第2面20b。第2布线导体28具有平面导体部28a和贯通导体部28b。平面导体部28a配设于第1面20a。贯通导体部28b在厚度方向上贯通母基板20，一端与平面导体部28a连接，另一端与第2电极图案24连接。
母基板20以及框体26例如由氮化铝(AlN)、氧化铝(Al2O3)等陶瓷或玻璃-陶瓷等陶瓷材料的绝缘材料构成。母基板20以及框体26可以使用绝缘材料一体制作。母基板20以及框体26可以将由绝缘材料构成的绝缘层层叠多个来制作。在将母基板20和框体26一体制作的情况下，例如能通过利用热可塑性的陶瓷生片以及模构件的模制工法来制作。第1电极图案22、第2电极图案24、第1布线导体27以及第2布线导体28例如由钨、钼、铜、银或银钯等金属粉末的烧结体等构成。
多连片式元件收纳用封装件1C能通过在各元件收纳用封装件区域21安装光半导体元件40，来做出多连片式光半导体装置。作为光半导体元件40，例如能使用端面发光型的半导体激光元件。安装光半导体元件40，使得光半导体元件40的光出射面与形成于框体26的缺口部26b对置。光半导体元件40例如将一方的电极经由焊料等导电性接合材料与第1布线导体27电连接，将另一方的电极经由键合引线41与第2布线导体28电连接。由此，光半导体元件40可以安装在各元件收纳用封装件区域21。另外，多连片式光半导体装置可以在框体26的与母基板20侧相反的一侧的面安装例如由金属材料等构成的盖体。盖体可以在进行老化前安装，也可以在进行老化后安装。
上述结构的多连片式光半导体装置由于与将大量光半导体装置并联连接而成的光半导体装置阵列等价，因此能一并对分别成为单片的光半导体装置的大量区域进行老化。例如老化能如下那样进行。首先准备老化装置，其具备：能接受从分别成为单片的光半导体装置的大量区域发出的光的大量光电二极管；能抵接第1电极焊盘23的探针；和能抵接第2电极焊盘25的探针。接下来，在各光电二极管能接受来自分别成为单片的光半导体装置的大量区域的光的状态下，将该老化装置与多连片式光半导体装置连接。之后，使探针抵接第1电极焊盘23以及第2电极焊盘25，来对多连片式光半导体装置通电。由此，能一并对分别成为单片的光半导体装置的大量区域进行老化。因此，根据具备多连片式元件收纳用封装件1C的多连片式光半导体装置，减少了伴随将大量光半导体装置与老化装置个别连接的时间损失，能使生产率提升。上述的老化可以在干燥空气气氛中进行。另外，上述的老化可以在将各元件收纳用封装件区域21密封前进行。
另外，在将具备多连片式元件收纳用封装件1C的多连片式光半导体装置进行老化后，将其沿着图5A、5B、6所示的分割预定线(单点划线)进行单片化，哟次能制作大量光半导体装置。多连片式光半导体装置的单片化例如能通过利用激光的切片加工进行。在具备多连片式元件收纳用封装件1C的多连片式光半导体装置中，第1电极图案22以及第2电极图案24能作为用于驱动将多连片式光半导体装置单片化而得到的光半导体装置的电极焊盘来使用。如此地，具备多连片式元件收纳用封装件1C的多连片式光半导体装置在单片化后不需要进行不需要的电极的除去、为了驱动光半导体装置所需的电极焊盘的形成等加工，能使生产率提升。另外，由于老化装置的探针不抵接第1电极图案22以及第2电极图案24，因此具备多连片式元件收纳用封装件1C的多连片式光半导体装置抑制了老化导致的不良的发生，能使生产率提升。
如上述那样，根据本实施方式的多连片式元件收纳用封装件1C，减少了老化中的时间损失，能使生产率提升。另外，多连片式元件收纳用封装件1C没有虚设区域。为此，能高密度地配设元件收纳用封装件区域21，能使生产率提升。
图7A是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的俯视图。图7B是表示本公开的多连片式元件收纳用封装件的实施方式的其他一例的从与图7A相反的一侧观察的俯视图。图8是在图7A的切断面线C-C切断的截面图。
本实施方式的多连片式元件收纳用封装件1D具备母基板30、第1干电极34和第2干电极35。
母基板30具有第1面30a、以及与第1面30a相反的一侧的第2面30b。母基板30具有纵横排列的多个元件收纳用封装件区域31。多个元件收纳用封装件区域31在俯视观察下在第1方向(图7A、7B中的上下方向)以及与第1方向正交的第2方向(图7A、7B中的左右方向)上矩阵状排列。
第1干电极34以及第2干电极35配设于母基板30的第2面30b。第1干电极34以及第2干电极35沿着元件收纳用封装件区域31的边界配设。在图7B中示出第1干电极34以及第2干电极35两方在第1方向上延伸的示例，但也可以第1干电极34以及第2干电极35两方在第2方向上延伸，也可以第1干电极34和第2干电极35在相互不同的方向上延伸。另外，在设置多个第1干电极34或多个第2干电极35的情况下，也可以在第2面30b配设用于将多个第1干电极34彼此或多个第2干电极35彼此连接的电极。
在本实施方式中，在第1方向上的第1干电极34的一端部设置第1电极焊盘34a，在第1方向上的第2干电极35的一端部设置第2电极焊盘35a。第1电极焊盘34a以及第2电极焊盘35a配设于第2面30b中的元件收纳用封装件区域31以外的区域。第1电极焊盘34a以及第2电极焊盘35a是用于使老化装置的探针抵接的电极焊盘。
各元件收纳用封装件区域31具备框体36、第1布线导体37和第2布线导体38。
框体36配设于第1面30a，第1面30a中的被框体36包围的区域成为光半导体元件的安装区域。框体36的俯视观察下的外形形状例如可以是矩形、正方形、圆形等，也可以是其他形状。在本实施方式中，如图7A所示，框体36具有大致矩形的外形形状。在图7A中示出相邻的2个框体36相互分离的示例，但相邻的2个框体3也可以相互一体化。
框体36具有将框体36的一部分切掉设置的缺口部36a。使使框体36的一部分将高度方向(图7A中的与纸面垂直的方向)上的一部分或全部切掉来设置缺口部36a。在本实施方式中，将框体36的从母基板30侧的面到与母基板30侧相反的一侧的面位置切掉来形成缺口部36a。缺口部36a能作为光半导体装置的光取出口来使用。缺口部36a可以通过由透光性的玻璃材料构成的窗构件密封。
第1布线导体37从第1面30a配设到第2面30b。第1布线导体37使一端位于第1面30a中的框体36的内侧，另一端在第2面30b被导出，与第1干电极34连接。在本实施方式中，如图7A、7B所示，第1布线导体37具有第1平面导体部37a、第1贯通导体部37b和第2平面导体部37c。第1平面导体部37a位于第1面30a中的框体36的内侧。第1贯通导体部37b在厚度方向上贯通母基板30，一端与第1平面导体部37a连接。第2平面导体部37c配设于第2面30b，一端与第1贯通导体部37b连接，另一端与第1干电极34连接。
第2布线导体38从第1面30a配设到第2面30b。第1布线导体使一端位于第1面30a中的框体36的内侧，另一端在第2面30b被导出，与第2干电极35连接。在本实施方式中，如图7A、7B所示，第2布线导体38具有第3平面导体部38a、第2贯通导体部38b和第4平面导体部38c。第3平面导体部38a位于第1面30a中的框体36的内侧。第2贯通导体部38b在厚度方向上贯通母基板30，使一端与第3平面导体部38a连接。第4平面导体部38c配设于第2面30b，使一端与第2贯通导体部38b连接，另一端与第2干电极35连接。
母基板30以及框体36例如由氮化铝(AlN)、氧化铝(Al2O3)等陶瓷或玻璃-陶瓷等陶瓷材料的绝缘材料构成。母基板30以及框体36可以使用绝缘材料一体制作。母基板30以及框体36可以将由绝缘材料构成的绝缘层层叠多个来制作。在将母基板30和框体36一体制作的情况下，例如能通过利用热可塑性的陶瓷生片以及模构件的模制工法来制作。第1干电极34、第2干电极35、第1布线导体37以及第2布线导体38由例如钨、钼、铜、银或银钯等金属粉末的烧结体等构成。
多连片式元件收纳用封装件1D通过在各元件收纳用封装件区域31安装光半导体元件40，能做出多连片式光半导体装置。作为光半导体元件40，例如，能使用端面发光型的半导体激光元件。安装光半导体元件40，使得光半导体元件40的光出射面与形成于框体36的缺口部36a对置。光半导体元件40例如将一方的电极经由焊料等导电性接合材料与第1布线导体37的第1平面导体部37a电连接，将另一方的电极经由键合引线41与第2布线导体38的第3平面导体部38a电连接。由此，光半导体元件40可以安装在各元件收纳用封装件区域21。另外，多连片式光半导体装置可以在框体36的与母基板30侧相反的一侧的面安装例如由金属材料等构成的盖体。盖体可以在进行老化前安装，也可以在进行老化后安装。
上述结构的多连片式光半导体装置与将大量光半导体装置并联连接而成的光半导体装置阵列等价。因此，能在将多连片式光半导体装置单片化前一并对分别成为单片的光半导体装置的大量区域进行老化。例如，老化能如下那样进行。首先，准备老化装置，其具备：能接受从分别成为单片的光半导体装置的大量区域发出的光的大量光电二极管；能抵接第1电极焊盘34a的探针；和能抵接第2电极焊盘35a的探针。接下来，在各光电二极管能接受来自分别成为单片的光半导体装置的大量区域的光的状态下将该老化装置与多连片式光半导体装置连接。之后，通过使探针抵接第1电极焊盘34a以及第2电极焊盘35a，对多连片式光半导体装置通电，能一并对分别成为单片的光半导体装置的大量区域进行老化。因此，根据具备多连片式元件收纳用封装件1D的多连片式光半导体装置，减少了伴随将大量光半导体装置与老化装置个别连接的时间损失，能使生产率提升。上述的老化也可以在干燥空气气氛中进行。另外，上述的老化可以在将各元件收纳用封装件区域31密封前进行。
另外，通过将具备多连片式元件收纳用封装件1D的多连片式光半导体装置进行老化后沿着图7A、7B、8所示的分割预定线(单点划线)进行单片化，能制作大量光半导体装置。多连片式光半导体装置的单片化例如能使用利用激光的切片加工进行。在具备多连片式元件收纳用封装件1D的多连片式光半导体装置中，第1布线导体37的第2平面导体部37c以及第2布线导体38的第4平面导体部38c能作为用于驱动将多连片式光半导体装置单片化而得到的光半导体装置的电极焊盘来使用。如此地，具备多连片式元件收纳用封装件1D的多连片式光半导体装置在进行单片化后，不需要进行不需要的电极的除去、为了驱动光半导体装置所需的电极焊盘的形成等加工，能使生产率提升。另外，具备多连片式元件收纳用封装件1D的多连片式光半导体装置由于老化装置的探针不抵接第1布线导体37以及第2布线导体38，因此抑制了老化导致的不良的发生，能使生产率提升。
如上述那样，根据本实施方式的多连片式元件收纳用封装件1D，减少了老化中的时间损失，能使生产率提升。另外，多连片式元件收纳用封装件1D没有虚设区域。为此，能高密度地配设元件收纳用封装件区域31，能使生产率提升。进而，多连片式元件收纳用封装件1D能使框体36的与母基板30侧相反的一侧的面为平面。由此，能将该相反的一侧的面用盖体等确实地密封。
接下来，参考附图来说明本公开的多连片式光半导体装置的实施方式。
图9是表示本公开的多连片式光半导体装置的实施方式的一例的俯视图。
本实施方式的多连片式光半导体装置2具备多连片式元件收纳用封装件1和多个光半导体元件40。多个光半导体元件40分别安装在多个第1元件收纳用封装件区域11以及多个第2元件收纳用封装件区域12。作为光半导体元件40，能使用端面发光型的半导体激光元件。安装光半导体元件40，使得光半导体元件40的光出射面与形成于框体16的贯通孔16a对置。光半导体元件40将一方的电极经由焊料等导电性接合材料与第1布线导体连接，将另一方的电极经由键合引线41与第2布线导体的平面导体部电连接。由此，光半导体元件40安装在多个第1元件收纳用封装件区域11以及多个第2元件收纳用封装件区域12的各个收纳用封装件区域。
多连片式光半导体装置2可以具有配设于框体16的与母基板10侧相反的一侧的面的盖体。盖体例如由Fe-Ni-Co合金或Fe-Ni合金等金属制的板体构成。
多连片式光半导体装置2与将大量光半导体装置并联连接而成的光半导体装置阵列等价。为此，准备老化装置，其具备：能接受从分别成为单片的光半导体装置的大量区域发出的光的大量光电二极管；能抵接第1干电极14的探针；和能抵接与第2干电极15连接的电极焊盘19的探针。然后，将该老化装置与多连片式光半导体装置2连接，经由探针对多连片式光半导体装置2通电。由此，能一并对分别成为单片的光半导体装置的大量区域进行老化。因此，根据多连片式光半导体装置2，减少了伴随将大量光半导体装置与老化装置个别连接的时间损失，能使生产率提升。上述的老化可以在干燥空气气氛中进行。另外，上述的老化可以在将各第1元件收纳用封装件区域11以及各第2元件收纳用封装件区域12密封前进行。
另外，通过将多连片式光半导体装置2进行老化后沿着图9所示的分割预定线(单点划线)进行单片化，能制作大量光半导体装置。多连片式光半导体装置2的单片化例如能通过利用激光的切片加工来进行。多连片式光半导体装置2在进行单片化时，能将虚设区域13和配设于虚设区域13的第1干电极14以及第2干电极15一并除去。另外，第1布线导体17、以及第2布线导体18的第2平面导体部18c中的位于框体16的外侧的部分能作为用于驱动光半导体装置的电极焊盘来使用。如此地，多连片式光半导体装置2在单片化后，对光半导体装置而言不需要进行不需要的电极的除去、为了驱动光半导体装置所需的电极焊盘的形成等加工，能使生产率提升。另外，多连片式光半导体装置2由于老化装置的探针不抵接第1布线导体17以及第2布线导体18，因此抑制了老化导致的不良的发生，能使生产率提升。
多连片式光半导体装置也可以是取代多连片式元件收纳用封装件1而具备前述的多连片式元件收纳用封装件1A、1B、1C、1D的任意的多连片式元件收纳用封装件的结构。设为这样的结构也能得到与多连片式光半导体装置2同样的效果。
本发明并不限定于以上的实施方式的示例，在不脱离本发明的要旨的范围内加进种种变更也没有任何影响。
符号说明
1、1A、1B、1C、1D 多连片式元件收纳用封装件
2 多连片式光半导体装置
10 母基板
10a 第1面
10b 第2面
11 第1元件收纳用封装件区域
12 第2元件收纳用封装件区域
13 虚设区域
14 第1干电极
15 第2干电极
16 框体
16a 贯通孔
17 第1布线导体
18 第2布线导体
18a 第1平面导体部
18b 贯通部
18c 第2平面导体部
19 电极焊盘
20 母基板
20a 第1面
20b 第2面
21 元件收纳用封装件区域
22 第1电极图案
23 第1电极焊盘
24 第2电极图案
25 第2电极焊盘
26 框体
26a 壁部
26b 缺口部
27 第1布线导体
28 第2布线导体
28a 平面导体部
28b 贯通导体部
30 母基板
30a 第1面
30b 第2面
31 元件收纳用封装件区域
34 第1干电极
34a 第1电极焊盘
35 第2干电极
35a 第2电极焊盘
36 框体
36a 缺口部
37 第1布线导体
37a 第1平面导体部
37b 第1贯通导体部
37c 第2平面导体部
38 第2布线导体
38a 第3平面导体部
38b 第2贯通导体部
38c 第4平面导体部
40 光半导体元件
41 键合引线
42 导体层。

Claims (10)

1.一种多连片式元件收纳用封装件，其特征在于，具备：
母基板，其包含沿着第1方向排列的多个第1元件收纳用封装件区域、在与所述第1方向正交的第2方向上与所述多个第1元件收纳用封装件区域空开间隔地沿着所述第1方向排列的多个第2元件收纳用封装件区域、和位于所述多个第1元件收纳用封装件区域与所述多个第2元件收纳用封装件区域之间的虚设区域，具有第1面以及与所述第1面相反的一侧的第2面；
第1干电极，其配设于所述第1面的所述虚设区域，在所述第1方向上延伸；和
至少1个第2干电极，其配设于所述第2面，
所述多个第1元件收纳用封装件区域以及所述多个第2元件收纳用封装件区域各自包含：
框体，其配设于所述第1面；
第1布线导体，其配设于所述第1面，一端位于所述框体的内侧，另一端与所述第1干电极连接；和
第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第2干电极连接。
2.根据权利要求1所述的多连片式元件收纳用封装件，其特征在于，
所述至少1个第2干电极包含：配设于所述虚设区域并在所述第1方向上延伸的第2干电极。
3.根据权利要求1或2所述的多连片式元件收纳用封装件，其特征在于，
所述至少1个第2干电极包含：沿着所述多个第1元件收纳用封装件区域的边界以及所述多个第2元件收纳用封装件区域的边界配设并在所述第2方向上延伸的第2干电极。
4.根据权利要求1～3中任一项所述的多连片式元件收纳用封装件，其特征在于，
在俯视观察下，所述多个第1元件收纳用封装件区域和所述多个第2元件收纳用封装件区域相对于穿过所述虚设区域在所述第1方向上延伸的假想线线对称。
5.根据权利要求1～3中任一项所述的多连片式元件收纳用封装件，其特征在于，
在俯视观察下，所述多个第1元件收纳用封装件区域和所述多个第2元件收纳用封装件区域相对于所述多个第1元件收纳用封装件区域、所述第2元件收纳用封装件区域以及所述虚设区域所构成的区域的平面图形重心而点对称。
6.一种多连片式元件收纳用封装件，其特征在于，具备：
母基板，其纵横排列多个元件收纳用封装件区域，具有第1面以及与所述第1面相反的一侧的第2面；
格子状的框体，其具有在所述第1面沿着所述多个元件收纳用封装件区域的边界配设的壁部；
第1电极图案，其配设于所述框体的与所述母基板侧相反的一侧的面；和
第2电极图案，其配设于所述第2面，
所述多个元件收纳用封装件区域各自包含：
第1布线导体，其一端位于所述第1面中的所述框体的内侧，另一端与所述第1电极图案连接；和
第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述第2电极图案连接。
7.根据权利要求6所述的多连片式元件收纳用封装件，其特征在于，
所述第1布线导体具有：
壁面导体部，其配设于所述框体的内壁面，与所述第1电极图案连接；和
平面导体部，其配设于所述第1面，与所述壁面导体部连接。
8.一种多连片式元件收纳用封装件，其特征在于，具备：
母基板，其纵横排列多个元件收纳用封装件区域，具有第1面以及与所述第1面相反的一侧的第2面；
至少1个第1干电极，其配设于所述第2面；和
至少1个第2干电极，其配设于所述第2面，
所述多个元件收纳用封装件区域各自包含：
框体，其配设于所述第1面；
第1布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第1干电极连接；
第2布线导体，其一端位于所述第1面中的所述框体的内侧，另一端在所述第2面被导出，与所述至少1个第2干电极连接。
9.根据权利要求8所述的多连片式元件收纳用封装件，其特征在于，
所述至少1个第1干电极以及所述至少1个第2干电极沿着所述多个元件收纳用封装件区域的边界配设。
10.一种多连片式光半导体装置，其特征在于，具备：
权利要求1～9中任一项所述的多连片式元件收纳用封装件；和
搭载于所述多连片式元件收纳用封装件的多个光半导体元件。
CN201980012472.XA 2018-02-16 2019-02-14 多连片式元件收纳用封装件以及多连片式光半导体装置 Active CN111684673B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-025894 2018-02-16
JP2018025894 2018-02-16
PCT/JP2019/005449 WO2019160062A1 (ja) 2018-02-16 2019-02-14 多数個取り素子収納用パッケージおよび多数個取り光半導体装置

Publications (2)

Publication Number Publication Date
CN111684673A true CN111684673A (zh) 2020-09-18
CN111684673B CN111684673B (zh) 2023-04-18

Family

ID=67619516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980012472.XA Active CN111684673B (zh) 2018-02-16 2019-02-14 多连片式元件收纳用封装件以及多连片式光半导体装置

Country Status (5)

Country Link
US (1) US11172571B2 (zh)
EP (1) EP3754798B1 (zh)
JP (1) JP7072045B2 (zh)
CN (1) CN111684673B (zh)
WO (1) WO2019160062A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210464A1 (ja) * 2020-04-16 2021-10-21 ヌヴォトンテクノロジージャパン株式会社 アレー型半導体レーザ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624157U (zh) * 1985-06-21 1987-01-12
JPH09148629A (ja) * 1995-11-17 1997-06-06 Stanley Electric Co Ltd Ｌｅｄドットマトリクス表示器
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP2006156643A (ja) * 2004-11-29 2006-06-15 Citizen Electronics Co Ltd 表面実装型発光ダイオード
JP2016004946A (ja) * 2014-06-18 2016-01-12 ローム株式会社 光学装置、光学装置の実装構造、光学装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181384A (ja) * 1983-03-31 1984-10-15 株式会社東芝 発光表示装置
JP2574388B2 (ja) * 1988-05-10 1997-01-22 松下電器産業株式会社 発光ダイオードおよびその電極の形成方法
JPH02229477A (ja) * 1988-11-08 1990-09-12 Aichi Electric Co Ltd 固体発光表示装置
JPH0669306A (ja) * 1992-08-18 1994-03-11 Sumitomo Kinzoku Ceramics:Kk シート状セラミックパッケージ
JPH0677317A (ja) 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
JP3900613B2 (ja) * 1997-08-28 2007-04-04 シチズン電子株式会社 表面実装型チップ部品及びその製造方法
JP2001033516A (ja) * 1999-07-23 2001-02-09 Sony Corp エージング用ソケット、カセット及びそのエージング装置
JP4432275B2 (ja) * 2000-07-13 2010-03-17 パナソニック電工株式会社 光源装置
WO2002084750A1 (en) 2001-04-12 2002-10-24 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
JP4876356B2 (ja) * 2001-09-05 2012-02-15 ソニー株式会社 回路素子内蔵基板の製造方法、並びに電気回路装置の製造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP4859811B2 (ja) * 2006-10-24 2012-01-25 京セラ株式会社 電子部品収納用パッケージ
WO2011077900A1 (ja) * 2009-12-22 2011-06-30 シャープ株式会社 発光ダイオード素子、光源装置、面光源照明装置、及び液晶表示装置
EP2519085B1 (en) * 2009-12-24 2019-02-27 Kyocera Corporation Multi-piece wiring substrate, wiring substrate, and electronic device
US8866067B2 (en) * 2009-12-24 2014-10-21 Kyocera Corporation Imaging device with an imaging element and an electronic component
WO2011145750A1 (ja) * 2010-05-20 2011-11-24 日立化成工業株式会社 感光性樹脂組成物、感光性フィルム、リブパターンの形成方法、中空構造とその形成方法及び電子部品
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
DE102011056708A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
DE102012104882B4 (de) * 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
JP6096812B2 (ja) * 2013-01-22 2017-03-15 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
WO2014119729A1 (ja) * 2013-01-31 2014-08-07 京セラ株式会社 電子素子搭載用基板、電子装置および撮像モジュール
JP2015097226A (ja) * 2013-11-15 2015-05-21 イビデン株式会社 複合配線板
JP6435705B2 (ja) * 2013-12-27 2018-12-12 日亜化学工業株式会社 集合基板、発光装置及び発光素子の検査方法
JP6738588B2 (ja) * 2014-09-02 2020-08-12 セイコーエプソン株式会社 発振器、電子機器、および移動体
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
JP2017152448A (ja) * 2016-02-22 2017-08-31 京セラ株式会社 多数個取り配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624157U (zh) * 1985-06-21 1987-01-12
JPH09148629A (ja) * 1995-11-17 1997-06-06 Stanley Electric Co Ltd Ｌｅｄドットマトリクス表示器
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP2006156643A (ja) * 2004-11-29 2006-06-15 Citizen Electronics Co Ltd 表面実装型発光ダイオード
JP2016004946A (ja) * 2014-06-18 2016-01-12 ローム株式会社 光学装置、光学装置の実装構造、光学装置の製造方法

Also Published As

Publication number Publication date
US20210007219A1 (en) 2021-01-07
EP3754798A4 (en) 2021-12-01
JP7072045B2 (ja) 2022-05-19
CN111684673B (zh) 2023-04-18
EP3754798A1 (en) 2020-12-23
WO2019160062A1 (ja) 2019-08-22
JPWO2019160062A1 (ja) 2021-02-12
EP3754798B1 (en) 2024-04-10
US11172571B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
US6268236B1 (en) Method of manufacturing a semiconductor device having a package structure, and semiconductor device manufactured thereby
US7553745B2 (en) Integrated circuit package, panel and methods of manufacturing the same
JP5657591B2 (ja) 半導体発光装置およびその製造方法
CN111727512A (zh) 光电半导体组件和制造光电半导体组件的方法
US10522969B2 (en) Light-emitting device and lid body used in light-emitting device
JP6348660B2 (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
US20230031489A1 (en) Hermetic surface mount package for semiconductor side emitting laser and method forming same
JP6677616B2 (ja) 半導体装置の製造方法
JP2012134295A (ja) 半導体発光装置及びその製造方法
WO2015031179A1 (en) Molded led package and method of making same
CN111684673B (zh) 多连片式元件收纳用封装件以及多连片式光半导体装置
US8999737B2 (en) Method of making molded LED package
US11264778B2 (en) Quad flat no-leads package for side emitting laser diode
JP4443397B2 (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
US11227983B2 (en) Light emitting device and method of manufacturing the light emitting device
KR102331698B1 (ko) 발광 장치 및 그 제조 방법
KR101025428B1 (ko) 포토 다이오드 용 서브마운트
JP4423162B2 (ja) 多数個取り配線基板
CN114270505A (zh) 导线框复合件、用于制造多个构件的方法和构件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant