DE102012104882B4 - Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil - Google Patents

Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil Download PDF

Info

Publication number
DE102012104882B4
DE102012104882B4 DE102012104882.7A DE102012104882A DE102012104882B4 DE 102012104882 B4 DE102012104882 B4 DE 102012104882B4 DE 102012104882 A DE102012104882 A DE 102012104882A DE 102012104882 B4 DE102012104882 B4 DE 102012104882B4
Authority
DE
Germany
Prior art keywords
lead frame
rows
lead
composite
interrupting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012104882.7A
Other languages
English (en)
Other versions
DE102012104882A1 (de
Inventor
Thomas Schlereth
Michael Bestele
Christian Gärtner
Tobias Gebuhr
Hans-Christoph Gallmeier
Peter Holzer
Karlheinz Arndt
Albert Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102012104882.7A priority Critical patent/DE102012104882B4/de
Priority to JP2015515441A priority patent/JP6092374B2/ja
Priority to PCT/EP2013/059233 priority patent/WO2013182358A1/de
Priority to US14/405,393 priority patent/US9741616B2/en
Publication of DE102012104882A1 publication Critical patent/DE102012104882A1/de
Application granted granted Critical
Publication of DE102012104882B4 publication Critical patent/DE102012104882B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten: – Bereitstellen eines Leiterrahmenverbunds (20) mit einer Vielzahl von in Zeilen (R) und Spalten (C) angeordneten Leiterrahmen (2), wobei die Leiterrahmen (2) je mindestens zwei entlang der Zeilen (R) aufeinanderfolgende Leiterrahmenteile (21, 22) umfassen und die Leiterrahmen (2) je für eines der Halbleiterbauteile (1) vorgesehen sind, – Umformen mindestens eines Teils des Leiterrahmenverbunds (20) mit einem Gehäusematerial für Gehäusekörper (4) der Halbleiterbauteile (1), – Unterbrechen des Leiterrahmenverbunds (20) entlang und zwischen zumindest eines Teils der Spalten (C) und/oder der Zeilen (R), wobei die Leiterrahmen (2) matrixförmig angeordnet bleiben, – Bestücken der Leiterrahmen (2) mit mindestens einem optoelektronischen Halbleiterchip (3), – Testen mindestens eines Teils der mit den Halbleiterchips (3) bestückten und mit dem Gehäusematerial umformten Leiterrahmen (2) nach dem Schritt des Unterbrechens, und – Vereinzeln zu den Halbleiterbauteilen (1) nach dem Schritt des Umformens und nach dem Schritt des Testens, wobei – der Leiterrahmenverbund (20) mindestens eine Randleiste (25) umfasst, die parallel zu den Zeilen (R) ausgerichtet ist, – wenigstens erste Leiterrahmenteile (21) in einer randständigen Zeile (R) an der Randleiste (25) von den ersten Leiterrahmenteilen (21) der benachbarten Zeile (R) in dem noch nicht unterbrochenen Leiterrahmenverbund (20) isoliert sind, – die ersten Leiterrahmenteile (21) in der randständigen Zeile (R) in dem noch nicht unterbrochenen ...

Description

  • Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Ferner wird ein mit dem Verfahren hergestelltes optoelektronisches Halbleiterbauteil angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein effizientes und kostengünstiges Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen anzugeben.
  • Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen. Bei dem Halbleiterbauteil handelt es sich beispielsweise um Leuchtdioden, kurz LEDs, um Laserdioden oder um Photodioden.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Leiterrahmenverbunds. Der Leiterrahmenverbund ist beispielsweise ein zusammenhängendes Stück, das ein elektrisch leitfähiges Material umfasst oder aus einem elektrisch leitfähigen Material besteht. Zum Beispiel ist der Leiterrahmenverbund aus einem Kupferblech geformt.
  • Gemäß zumindest einer Ausführungsform umfasst der Leiterrahmenverbund eine Vielzahl von Leiterrahmen. Die einzelnen Leiterrahmen sind bevorzugt in Zeilen und Spalten in einer regelmäßigen Matrix angeordnet. Ein Anordnungsraster der Leiterrahmen ist bevorzugt rechteckig ausgebildet. Es ist jeder der Leiterrahmen für eines der herzustellenden Halbleiterbauteile vorgesehen.
  • Gemäß zumindest einer Ausführungsform umfasst jeder der Leiterrahmen je zwei oder mehr als zwei Leiterrahmenteile. Mindestens zwei Leiterrahmenteile folgen entlang der Zeilen des Leiterrahmenverbunds aufeinander. Mit anderen Worten sind die Zeilen durch die Lage der Leiterrahmenteile definiert. Es ist möglich, dass entlang der Spalten die jeweiligen Leiterrahmen nur genau ein Leiterrahmenteil aufweisen.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Umformens von mindestens einem Teil des Leiterrahmenverbunds mit einem Gehäusematerial. Das Gehäusematerial ist vorgesehen für Gehäusekörper der herzustellenden Halbleiterbauteile. Durch das Gehäusematerial ist, in ausgehärtetem Zustand, der Leiterrahmenverbund bevorzugt mechanisch stabilisiert. Durch das Umformen mit dem Gehäusematerial ist es möglich, einzelne Teilbereiche des Leiterrahmenverbunds, insbesondere zwischen benachbarten Leiterrahmen, zu entfernen, ohne dass eine mechanische Integrität der Einheit aus Leiterrahmenverbund und Gehäusematerial beeinträchtigt ist.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bestückens der Leiterrahmen. Das Bestücken erfolgt insbesondere mit einem oder mehreren optoelektronischen Halbleiterchips. Bei dem mindestens einen Halbleiterchip handelt es sich beispielsweise um einen Leuchtdiodenchip, der zur Erzeugung von elektromagnetischer Strahlung im Betrieb des Halbleiterbauteils eingerichtet ist. Ferner ist es möglich, dass der Leiterrahmen mit Schutzdioden gegen Schäden vor elektrostatischen Entladungen und/oder mit weiteren Bauteilen wie Sensoren für Temperatur oder Strahlung bestückt wird.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Unterbrechens des Leiterrahmenverbunds. Unterbrechen bedeutet, dass Teilbereiche des Leiterrahmenverbunds beispielsweise mittels Sägen, Stanzen, Bohren oder Laserschneiden entfernt werden. Insbesondere betrifft das Unterbrechen Verbindungsstege zwischen benachbarten Leiterrahmen. Bei dem Unterbrechen des Leiterrahmenverbunds ist es möglich, dass auch ein Teil des Gehäusematerials mit entfernt wird. Durch das Unterbrechen des Leiterrahmenverbunds wird jedoch eine mechanische Integrität eines eventuell bereits angebrachten Gehäusematerials nicht oder nicht signifikant beeinträchtigt.
  • Gemäß zumindest einer Ausführungsform erfolgt das Unterbrechen des Leiterrahmenverbunds entlang mindestens eines Teils der Spalten und/oder Zeilen und zwischen benachbarten Spalten und/oder Zeilen. Ebenso kann das Unterbrechen zwischen Spalten und/oder Zeilen einerseits und Randleisten des Leiterrahmenverbunds andererseits erfolgen. Bevorzugt erfolgt das Unterbrechen entlang der gesamten Zeilen und/oder Spalten und nicht nur bezogen auf einen Teil der entsprechenden Spalten und/oder Zeilen. Insbesondere erstreckt sich das Unterbrechen von einer Randleiste hin zu einer gegenüberliegenden Randleiste.
  • Gemäß zumindest einer Ausführungsform bleibt der Leiterrahmenverbund beim Unterbrechen hinsichtlich der Anordnung der einzelnen Leiterrahmen erhalten. Mit anderen Worten ist es möglich, dass sich eine relative Position der Leiterrahmen zueinander beim Schritt des Unterbrechens nicht ändert. Die Leiterrahmen bleiben bei dem Schritt des Unterbrechens insbesondere matrixförmig in den Zeilen und den Spalten angeordnet.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Testens mindestens eines Teils oder aller der mit den Halbleiterbauteilen bestückten und mit dem Gehäusematerial umformten Leiterrahmen. Alternativ ist es möglich, dass das Testen vor dem Umformen mit dem Gehäusematerial erfolgt. Der Schritt des Testens wird nach dem Schritt des Unterbrechens des Leiterrahmenverbunds durchgeführt. Testen bedeutet insbesondere, dass die Halbleiterchips hinsichtlich ihrer elektrischen Verschaltung und/oder ihrer Funktionstüchtigkeit überprüft werden. Beispielsweise werden die Halbleiterchips vorübergehend elektrisch betrieben.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Vereinzelns zu den Halbleiterbauteilen. Zum Beispiel wird das Vereinzeln durch ein Sägen entlang der Zeilen und Spalten und zwischen benachbarten Zeilen und Spalten durchgeführt. Es wird dieser Schritt des Vereinzelns nach dem Schritt des Umformens mit dem Gehäusematerial und nach dem Schritt des Testens der Halbleiterbauteile durchgeführt.
  • In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst mindestens die folgenden Schritte in der angegebenen oder in einer hiervon abweichenden Reihenfolge:
    • – Bereitstellen eines Leiterrahmenverbunds mit einer Vielzahl von in Zeilen und Spalten angeordneten Leiterrahmen, wobei die Leiterrahmen je mindestens zwei entlang der Zeilen aufeinanderfolgende Leiterrahmenteile umfassen und die Leiterrahmen je für eines der Halbleiterbauteile vorgesehen sind,
    • – Umformen mindestens eines Teils des Leiterrahmenverbunds mit einem Gehäusematerial für Gehäusekörper der Halbleiterbauteile,
    • – Unterbrechen des Leiterrahmenverbunds entlang und zwischen zumindest eines Teils der Spalten und/oder Zeilen, wobei die Leiterrahmen matrixförmig angeordnet bleiben,
    • – Bestücken der Leiterrahmen mit mindestens einem optoelektronischen Halbleiterchip,
    • – Testen mindestens eines Teils der mit den Halbleiterchips bestückten und mit dem Gehäusematerial umformten Leiterrahmen nach dem Schritt des Unterbrechens, und
    • – Vereinzeln zu den Halbleiterbauteilen nach dem Schritt des Umformens und nach dem Schritt des Testens.
  • Durch ein solches Verfahren ist es möglich, die einzelnen, bestückten Leiterrahmen in einem vergleichsweise frühen Stadium des Herstellungsverfahrens auf ihre Funktion zu testen. Somit können defekte oder ausschüssige Leiterrahmenverbunde und Halbleiterbauteile frühzeitig ausgesondert oder noch Reparaturen durchgeführt werden. Hierdurch sind Kosten, die durch fehlerhafte Halbleiterbauteile in späteren Verfahrensschritten verursacht werden können, reduzierbar und das Verfahren ist besonders kosteneffizient.
  • Beim erfindungsgemäßen Verfahren der Leiterrahmenverbund mindestens eine Randleiste. Diese Randleiste ist parallel zu den Zeilen ausgerichtet. Bei der Randleiste handelt es sich beispielsweise um einen durchgehenden Steg. Die Randleiste ist insbesondere zur mechanischen Stabilisierung des Leiterrahmenverbunds eingerichtet.
  • Neben der parallel zu den Zeilen ausgerichteten Randleiste können auch senkrecht hierzu orientierte weitere Randleisten vorhanden sein. Bevorzugt umgeben vier der Randleisten einen Teilbereich des Leiterrahmenverbunds mit einer Vielzahl von Leiterrahmen rahmenartig. Ist im Folgenden vom Leiterrahmenverbund die Rede, so kann der vollständige Leiterrahmenverbund gemeint sein oder auch der Teilbereich, der durch vier solche Randleisten als Rahmen und die durch diesen Rahmen eingeschlossenen Leiterrahmen gebildet ist.
  • Weiterhin weist der erfindungsgemäße Leiterrahmen eine randständige Zeile auf. Die randständige Zeile ist die der parallel hierzu orientierten Randleiste am nächsten gelegene Zeile. In dieser randständigen Zeile sind erste Leiterrahmenteile von den ersten Leiterrahmenteilen der benachbarten Zeile in dem noch nicht unterbrochenen Leiterrahmenverbund isoliert. Isoliert oder elektrisch isoliert oder elektrisch getrennt bedeutet in diesem Zusammenhang im Kontext der vorliegenden Erfindung insbesondere, dass keine unmittelbare, elektrische Verbindung zwischen diesen benachbarten ersten Leiterrahmenteilen besteht, etwa durch einen Verbindungssteg. Es ist jedoch möglich, dass eine mittelbare elektrische Verbindung über eine oder mehrere der Randleisten gegeben ist. Der Begriff isoliert oder elektrisch isoliert oder elektrisch getrennt kann sich somit funktional auf Verbindungen nur zwischen den einzelnen Leiterrahmen beziehen, insbesondere unter Vernachlässigung zumindest einer oder aller der Randleisten, und braucht nicht notwendig physikalisch aufgefasst zu werden.
  • Gemäß zumindest einer Ausführungsform sind die ersten Leiterrahmenteile in der randständigen Zeile in dem noch nicht unterbrochenen Leiterrahmenverbund elektrisch mit der Randleiste verbunden, insbesondere über mindestens einen Verbindungssteg.
  • Die ersten Leiterrahmenteile sind hierbei insbesondere diejenigen Leiterrahmenteile, die dazu vorgesehen sind, mit den Halbleiterchips bestückt zu werden. Bei den ersten Leiterrahmenteilen kann es sich um die größten Leiterrahmenteile der jeweiligen Leiterrahmen handeln.
  • Weiterhin wird im erfindungsgemäßen Verfahren beim Unterbrechen der Leiterrahmenverbund zwischen der randständigen Zeile und der parallel hierzu orientierten Randleiste unterbrochen, insbesondere durchgehend unterbrochen. Durch dieses Unterbrechen ist es möglich, dass die ersten Leiterrahmenteile elektrisch von benachbarten Leiterrahmenteilen in dem Leiterrahmenverbund elektrisch isoliert werden.
  • Gemäß zumindest einer Ausführungsform erfolgt das Unterbrechen zwischen zwei randständigen Zeilen und zwei benachbarten, hierzu parallel verlaufenden Randleisten innerhalb eines durch die Randleisten gebildeten Rahmens oder innerhalb des Leiterrahmenverbunds. Diese randständigen Zeilen umfassen bevorzugt mindestens 10% oder mindestens 15% oder mindestens 20% der Leiterrahmen. Alternativ oder zusätzlich umfassen diese randständigen Zeilen höchstens 50% oder höchstens 40% oder höchstens 30% der Leiterrahmen. Die in den randständigen Zeilen angeordneten Leiterrahmen sind nach dem Schritt des Unterbrechens bevorzugt unabhängig voneinander testbar.
  • Gemäß zumindest einer Ausführungsform sind entlang mindestens einer Teilmenge der Zeilen die benachbarten Leiterrahmen vor dem Schritt des Vereinzelns elektrisch miteinander verbunden. Die einzelnen Leiterrahmenteile innerhalb eines Leiterrahmens sind, entlang der Zeilen gesehen, hierbei bevorzugt elektrisch nicht miteinander unmittelbar verbunden und/oder nicht unmittelbar über Verbindungsstege kontaktiert.
  • Gemäß zumindest einer Ausführungsform wird beim Unterbrechen wenigstens ein Teil dieser im vorhergehenden Absatz bezeichneten Teilmenge der Zeilen jeweils von den benachbarten Zeilen und von einer gegebenenfalls benachbarten Randleiste getrennt. Der Schritt des Unterbrechens kann ferner umfassen, diese Zeilen auch von senkrecht zu den Zeilen verlaufenden Randleisten elektrisch zu trennen.
  • Gemäß zumindest einer Ausführungsform erfolgt der Schritt des Testens der bestückten und mit den Halbleiterchips versehenen Leiterrahmen einzeln oder elektrisch in Serie geschaltet entlang der Zeilen. Beispielsweise bildet jede der bestückten Zeilen eine elektrische Serienschaltung, in der eine Vielzahl der Halbleiterchips über zwei elektrische Kontakte, von denen sich bevorzugt je einer am Ende und am Anfang der Zeile befindet, betreibbar sind.
  • Gemäß zumindest einer Ausführungsform sind die Leiterrahmenteile entlang der Spalten im noch nicht unterbrochenen Leiterrahmenverbund elektrisch miteinander verbunden. Es kann also zwischen allen Leiterrahmenteilen der einzelnen Leiterrahmen eine elektrisch durchgehende Verbindung entlang der Spalten, insbesondere eine durchgehende elektrische Verbindung zwischen zwei einander gegenüberliegenden Randleisten, vorhanden sein.
  • Gemäß zumindest einer Ausführungsform erfolgt das Unterbrechen zwischen den randständigen Zeilen und den Randleisten. Hierdurch sind die insbesondere bestückten Leiterrahmen jeweils entlang der Spalten elektrisch parallel geschaltet.
  • Gemäß zumindest einer Ausführungsform wird der Leiterrahmenverbund auf einen Zwischenträger aufgebracht. Bei dem Zwischenträger handelt es sich beispielsweise um eine so genannte Thermo-Release-Folie. Das Aufbringen auf den Zwischenträger erfolgt dann bevorzugt vor dem Schritt des Unterbrechens. Ferner erfolgt dann der Schritt des Unterbrechens bevorzugt vor dem Schritt des Umformens mit dem Gehäusematerial.
  • Gemäß zumindest einer Ausführungsform erfolgt das Unterbrechen sowohl entlang benachbarter Spalten als auch entlang benachbarter Zeilen. Benachbarte Leiterrahmen sind hierdurch nach dem Schritt des Unterbrechens elektrisch voneinander isoliert. Die Leiterrahmen sind dann bevorzugt auch von den Randleisten elektrisch isoliert.
  • Gemäß zumindest einer Ausführungsform wird beim Schritt des Testens nur ein Teil der bestückten Leiterrahmen und der darauf angebrachten Halbleiterchips getestet. Basierend auf dem Testen dieses Teils der Leiterrahmen und Halbleiterchips erfolgt eine statistische Auswertung. Anhand dieser Auswertung und des Testergebnisses wird über eine Weiterverarbeitung des Leiterrahmenverbunds entschieden. Weist der Leiterrahmenverbund eine bestimmte Anzahl oder einen bestimmten Anteil von defekten Leiterrahmen und/oder Halbleiterchips auf, so wird der Leiterrahmenverbund samt den darauf angebrachten Komponenten verworfen oder einer Überarbeitung unterzogen, um weitergehende Verfahrensschritte und Kosten einzusparen.
  • Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil ist hergestellt mit einem Verfahren, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Halbleiterbauteils sind daher auch für das Verfahren und den Leiterrahmenverbund offenbart und umgekehrt.
  • In mindestens einer Ausführungsform umfasst das optoelektronische Halbleiterbauteil einen Leiterrahmen mit mindestens zwei Leiterrahmenteilen. Auf dem Leiterrahmen ist wenigstens ein optoelektronischer Halbleiterchip angebracht. Der Halbleiterchip befindet sich in einer Ausnehmung eines Gehäusekörpers. Die Leiterrahmenteile sind mechanisch über den Gehäusekörper miteinander verbunden. Der Gehäusekörper stellt bevorzugt die das Halbleiterbauteil mechanisch tragende Komponente dar.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterbauteil um ein so genanntes QFN-Bauteil. QFN steht für Quad Flat No Leads.
  • Gemäß zumindest einer Ausführungsform folgen die Leiterrahmenteile in einer Längsrichtung aufeinander. In einer Richtung senkrecht zur Längsrichtung liegt mindestens eines der Leiterrahmenteile an höchstens einer lateralen Begrenzungsfläche des Gehäusekörpers frei. Ebenso ist es möglich, dass eines oder mehrere der Leiterrahmenteile an höchstens einer lateralen Begrenzungsfläche, entweder parallel zur Längsrichtung oder quer hierzu, frei liegen.
  • Nachfolgend wird ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
  • 1 bis 5 schematische Illustrationen von Ausführungsbeispielen von hier beschriebenen Verfahren,
  • 6 bis 9 schematische Darstellungen von Ausführungsbeispielen hier beschriebener Leiterrahmenverbünde für hier beschriebene Verfahren, und
  • 10 eine schematische Darstellung eines hier beschriebenen optoelektronischen Halbleiterbauteils.
  • In 1 ist in einer schematischen Draufsicht ein Ausführungsbeispiel eines Leiterrahmenverbunds 20 illustriert. Anhand dieses Leiterrahmenverbunds 20 wird auch ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen 1 erläutert.
  • Der Leiterrahmenverbund 20 umfasst eine Vielzahl von Leiterrahmen 2. Einer der Leiterrahmen 2 ist in 1 durch ein Rechteck gekennzeichnet. Jeder der Leiterrahmen 2 beinhaltet ein erstes Leiterrahmenteil 21 und ein zweites Leiterrahmenteil 22. Die Leiterrahmen 2 sind entlang von Zeilen R und von Spalten C in einem regelmäßigen Muster matrixartig angeordnet. Die Leiterrahmenteile 21, 22 folgen entlang der Zeilen R aufeinander. Entlang der Spalten C weist jeder der Leiterrahmen 2 nur genau eines der Leiterrahmenteile 21, 22 auf.
  • Benachbarte Leiterrahmen 2 sind über Verbindungsstege 5 miteinander verbunden. Innerhalb eines Leiterrahmens 2 sind die Leiterrahmenteile 21, 22 über die Verbindungsstege 5 nicht unmittelbar mechanisch und nicht unmittelbar elektrisch miteinander verbunden. Die Verbindungsstege 5 zwischen benachbarten Leiterrahmen 2 entlang der Zeilen R sind optional.
  • Ferner beinhaltet der Leiterrahmenverbund 20 Randleisten 25R, 25C. Die Randleisten 25C, 25R schließen die Leiterrahmen 2 rahmenartig ein. Die Randleisten 25R, 25C sind elektrisch miteinander durchgehend verbunden. Anders als dargestellt kann der Leiterrahmenverbund 20 mehrere solche aus den Randleisten 25C, 25R gebildete Rahmen aufweisen. Verfahrensschritte und Merkmale, die für einen solchen Rahmen beschrieben sind, können sich nachfolgend auf genau einen solchen Rahmen oder auch auf den gesamten Leiterrahmenverbund mit einer Vielzahl solcher Rahmen beziehen.
  • Der Leiterrahmenverbund 20 ist beispielsweise aus einem Kupferblech geformt und hat eine Dicke insbesondere zwischen einschließlich 90 μm und 300 μm. Beispielsweise umfasst der Leiterrahmenverbund 20 zwischen einschließlich 250 und 2500 der Leiterrahmen 2. Insbesondere umfasst der Leiterrahmenverbund 20 zwischen einschließlich 300 und 1200 der Leiterrahmen 2. Ferner kann der Leiterrahmenverbund beispielsweise mindestens vier oder mindestens neun oder mindestens zwölf der durch die Randleisten 25C, 25R gebildeten Rahmen umfassen. Entsprechendes kann auch für alle anderen Ausführungsbeispiele gelten.
  • Die in 1 nicht gezeichneten, auf den Leiterrahmen 2 anzubringenden Halbleiterchips sind bevorzugt auf den größeren, ersten Leiterrahmenteilen 21 montiert. Eine Verbindung zu den zweiten Leiterrahmenteilen 22 erfolgt beispielsweise über einen ebenfalls nicht gezeichneten Bonddraht. Vor dem Bestücken mit den Halbleiterchips wird der Leiterrahmenverbund 20 stellenweise mit einem Gehäusematerial für nicht gezeichnete Gehäusekörper umspritzt. Nach diesem Umspritzen ist der Leiterrahmenverbund 20 mechanisch stabilisiert.
  • Vor einem Testen der nicht gezeichneten Halbleiterchips wird der Leiterrahmenverbund 20 teilweise unterbrochen. Das Unterbrechen erfolgt gemäß 1 entlang von zwei Separationslinien S zwischen randständigen Zeilen R und den parallel hierzu verlaufenden Randleisten 25R. Hierdurch werden die Leiterrahmenteile 2 entlang einer Spalte C jeweils zu einer Testeinheit T zusammengefasst. Alle Leiterrahmen 2 in der Testeinheit T sind elektrisch parallel geschaltet.
  • Die einzelnen Spalten C können elektrisch nacheinander getestet werden oder es können mehrere Spalten C, die durch mindestens eine der Spalten voneinander beabstandet sind, gleichzeitig getestet werden. Auf diese Weise sind effizient alle der Halbleiterchips und der Leiterrahmen 2 oder nur ein Teil davon testbar.
  • Das Testen der bestückten Leiterrahmen 2 erfolgt beispielsweise durch Nadelkontakte von einer Bauteilunterseite her. Ebenso können separate Testpunkte je zwischen den Zeilen R und Spalten C sowie den Randleisten 25R, 25C vorhanden sein. Auch Testkontakte, die von der mit den Halbleiterchips zu bestückenden Seite her zugänglich sind, sind möglich.
  • Enthält eine der Spalten C in der Testeinheit T einen defekten Halbleiterchip oder eine defekte elektrische Verbindung, so leuchtet der beispielsweise als Leuchtdiode gestaltete Halbleiterchip nicht. Nicht funktionierende Bauteile sind somit individuell feststellbar.
  • Wie auch in allen anderen Ausführungsbeispielen erfolgt das Unterbrechen derart, dass eine mechanische Stabilität der bereits geformten Gehäusekörper durch das Erstellen der Separationslinien S nicht beeinträchtigt wird. Auch nach dem Unterbrechen ist also der Leiterrahmenverbund 20 als Ganzes für weitere Verfahrensschritte handhabbar.
  • Insbesondere die Verfahrensschritte des Umformens mit dem Gehäusematerial, des Testens und des Vereinzelns sind in den Figuren jeweils nicht eigens dargestellt.
  • In 2 ist ein weiteres Ausführungsbeispiel des Verfahrens anhand des Leiterrahmenverbunds 20 illustriert. Der noch nicht unterbrochene Leiterrahmenverbund 20 kann ausgebildet sein, wie in Verbindung mit 1 angegeben.
  • Beim Unterbrechen des Leiterrahmenverbunds 20 werden Separationslinien S beiderseits der randständigen Zeilen R gesetzt. Ferner sind Separationslinien S entlang der Randleisten 25C vorhanden. Hierdurch ist die der in 2 oberen Randleiste 25R nächstgelegene Zeile R vollständig von den Randleisten 25C, 25R sowie von den weiteren Zeilen R elektrisch separiert. Die Leiterrahmen sowie die nicht gezeichneten Halbleiterchips dieser randständigen Reihe R können einzeln gemessen werden. Anders als dargestellt ist es ebenso möglich, dass sich zwei weitere Separationslinien S beiderseits der in 2 untersten, randständigen Zeile befinden.
  • Das Unterbrechen erfolgt beispielsweise durch ein Sägen. Ebenso ist es möglich, dass die Verbindungsstege 5 durch ein Bohren, ein Laserschneiden oder ein Stanzen unterbrochen werden und auf diese Weise die Separation erfolgt. Weiterhin wird das Unterbrechen durchgeführt, nachdem das Umformen mit dem Gehäusematerial erfolgt ist. Somit sind alle Leiterrahmen 2 über das Gehäusematerial mechanisch miteinander verbunden.
  • Beim Verfahren gemäß 3 weist der Leiterrahmenverbund 20 n Zeilen R auf. Jeweils zwischen benachbarten Zeilen R sowie zwischen den angrenzenden Randleisten 25R wird eine Separationslinie S gesetzt. Zur Vereinfachung der Darstellung sind in 3 nur zwei der Separationslinien S gezeichnet. Für die n Zeilen R werden also n + 1 Separationslinien S benötigt, um alle Leiterrahmen 2 sowie nicht gezeichnete Halbleiterchips einer Einzelbauteilmessung unterziehen zu können. Für die Einzelbauteilmessung werden beispielsweise die zwei Leiterrahmenteile 21, 22 eines Leiterrahmens 2 oder alternativ gleich geformte Leiterrahmenteile 21, 22 zweier entlang der Zeilen R benachbarter Leiterrahmen 2 kontaktiert.
  • Optional ist es möglich, wie auch in allen anderen Ausführungsbeispielen, dass Verbindungsstege 5 vorhanden sind, die diagonal angeordnet sind und somit spaltenübergreifend und zeilenübergreifend arrangiert sind. Hierdurch ist eine mechanische Stabilität des Leiterrahmenverbunds 20 vor dem Schritt des Unterbrechens steigerbar.
  • Beim Ausführungsbeispiel, wie in 4 angegeben, sind die Verbindungsstege 5 zwischen den zwei randständigen Zeilen R und der hierzu je benachbarten Zeilen R anders ausgebildet als die Verbindungsstege 5 zwischen den verbleibenden Zeilen R und außerdem anders ausgebildet als zwischen den randständigen Zeilen R und den Randleisten 25R.
  • Die Separationslinien S sind zwischen die randständigen Zeilen R und die benachbarten Randleisten 25R gelegt. Die Testeinheiten sind dann jeweils die randständigen Zeilen R. Innerhalb dieser Testeinheiten T können die Bauteile einzeln elektrisch gemessen und getestet werden. Bevorzugt befinden sich ungefähr 20% der Leiterrahmen 2 in den beiden Testeinheiten T.
  • Mit anderen Worten ist ein vergleichsweise großer Anteil der bestückten Leiterrahmen 2 durch lediglich zwei Separationslinien S elektrisch einzeln testbar.
  • Da das Setzen von Separationslinien S mit einem vergleichsweise großen Kostenaufwand verbunden ist, ist insbesondere beim Ausführungsbeispiel gemäß 4 mit nur einer geringen Anzahl von Separationslinien S ein hoher Anteil der bestückten Leiterrahmen 2 testbar. Somit ist eine statistisch fundierte Aussage zur Fehlerhäufigkeit in dem bestückten Leiterrahmenverbund 20 möglich.
  • Anders als dargestellt ist es möglich, dass sich entlang der randständigen Zeilen R auch Verbindungsstege zwischen benachbarten Leiterrahmen 2 befinden, wie in den nicht randständigen Zeilen R gezeichnet.
  • Gemäß 5 ist der Leiterrahmenverbund 20 auf einem Zwischenträger 7 angebracht. Vor einem Umformen des Leiterrahmenverbunds 20 mit dem Gehäusematerial für die Gehäusekörper der Halbleiterbauteile erfolgt das Unterbrechen des Leiterrahmenverbunds 20 entlang zumindest benachbarter Zeilen R und/oder entlang benachbarter Spalten C.
  • In 5 ist dargestellt, dass die Verbindungsstege 5 zwischen allen Spalten C und Zeilen R unterbrochen sind und außerdem zwischen den Randleisten 25C, 25R und den benachbarten Leiterahmen 2. Hierdurch sind alle Leiterrahmen 2 einzeln elektrisch messbar. Jeder der Leiterrahmen 2 bildet eine der Testeinheiten T.
  • Es sind beim Ausführungsbeispiel gemäß 5 alternativ auch die Separationslinien S, wie in Verbindung mit den Ausführungsbeispielen gemäß der 1 bis 4 gezeigt, setzbar.
  • In den 6 bis 9 sind schematische Draufsichten auf Ausführungsbeispiele von Leiterrahmenverbünden 20 dargestellt. Die Leiterrahmen 2 weisen je drei Leiterrahmenteile 21, 22 auf. Die einzelnen Leiterrahmenverbünde 20 unterscheiden sich insbesondere in der Ausgestaltung der Verbindungsstege 5, insbesondere entlang der Spalten C.
  • Der Leiterrahmenverbund 20 gemäß 6 ist insbesondere eingerichtet für ein Verfahren, wie im Zusammenhang mit 4 erläutert. Die Verbindungsstege 5 an der randständigen Zeile R sind anders ausgebildet als die Verbindungsstege zwischen benachbarten anderen Zeilen R.
  • Ein einzelner Leiterrahmen 2 weist, in Draufsicht gesehen, beispielsweise Abmessungen von ungefähr 3 mm × 3 mm auf. Ein Abstand zwischen benachbarten Leiterrahmen liegt beispielsweise bei ungefähr 0,7 mm. Ein Abstand zwischen der randständigen Zeile R und der Randleiste 25R kann bei ungefähr 1,2 mm liegen und somit größer sein als der Abstand zwischen benachbarten Leiterrahmen 2. Die genannten Zahlenwerte sind beispielsweise jeweils erfüllt mit einer Toleranz von höchstens einem Faktor 2. Es können die genannten Werte auch für alle anderen Ausführungsbeispiele gelten.
  • Die Leiterrahmenverbünde 20 gemäß der 7 bis 9 sind beispielsweise eingerichtet für Verfahren gemäß der 1 bis 3 sowie 5. In 7 ist ein Teil der Verbindungsstege 5 entlang der Spalten C diagonal geformt, wobei ein Mittelstück dieser Verbindungsstege 5 zur Vereinfachung insbesondere eines Vereinzelns parallel zu den Spalten C verläuft.
  • Gemäß 8 sind die Verbindungsstege 5 entlang der Spalten C X-förmig ausgebildet, wie auch in 6. Durch diese X-förmigen Verbindungsstege 5 sind die Leiterrahmenteile 21, 22 innerhalb eines Leiterrahmens 2 im Kontext der vorliegenden Anmeldung mittelbar, und nicht unmittelbar, miteinander verbunden, da die Verbindungsstege 5 nicht nur im Wesentlichen parallel zu einer Spalte C oder zu einer Zeile R verlaufen, sondern im Wesentlichen einen diagonalen Verlauf aufweisen. Ebenfalls zur Vereinfachung einer Vereinzelung zu den fertigen Halbleiterbauteilen weisen die Verbindungsstege 5 in einem Mittelbereich zwischen benachbarten Leiterrahmen 2 ein parallel zu den Spalten C orientiertes Teilstück auf.
  • Gemäß 9 sind die Verbindungsstege 5 ähnlich einem Rechteckraster geformt.
  • In 10 ist in einer schematischen Schnittdarstellung, siehe 10A, sowie in einer schematischen Unteransicht, vergleiche die 10B und 10C, ein Ausführungsbeispiel eines optoelektronischen Halbleiterbauteils 1 gezeigt.
  • Das Halbleiterbauteil 1 umfasst wenigstens einen Halbleiterchip 3, beispielsweise einen Leuchtdiodenchip, der auf einem der Leiterrahmenteile 21 des Leiterrahmens 2 angebracht ist und mit dem weiteren Leiterrahmenteil 22 über einen Bonddraht 6 verbunden ist. Der Halbleiterchip 3 befindet sich in einer Ausnehmung 43 eines Gehäusekörpers 4. Die Ausnehmung 43 kann optional mit einer Füllmasse versehen sein.
  • Eine Bauteilunterseite 45 ist bevorzugt flach gestaltet. An der Bauteilunterseite 45 verläuft der Gehäusekörper 4 bündig zu den Leiterrahmenteilen 21, 22. Alternativ ist es möglich, dass die Leiterrahmenteile 21, 22 an der Bauteilunterseite 45 aus dem Gehäusekörper 4 hervorragen.
  • In 10B ist zu sehen, dass das Leiterrahmenteil 21 nur an einer einzigen lateralen Begrenzungsfläche 42 des Gehäusekörpers 4 freiliegt. Dies ist hervorgerufen insbesondere durch ein Herstellen des Halbleiterbauteils 1 mit einem Leiterrahmen, wie in Verbindung mit 6 dargestellt, und mit einem Verfahren, wie in 4 beschrieben.
  • In 10C ist die Ausgestaltung des Leiterrahmens 2 zu sehen, die sich bei einem Herstellungsverfahren gemäß 5 ergibt. Die Verbindungsstege 5 reichen jeweils nicht bis an die lateralen Begrenzungsflächen 42 heran. Es ist das Herstellungsverfahren insbesondere gemäß der 4 und 5 an dem fertigen Halbleiterbauteil 1 also feststellbar.
  • Anders als dargestellt ist es möglich, dass die Verbindungsstege 5 an der Bauteilunterseite 45 nicht freiliegen, sondern von einem Material des Gehäusekörpers 4 an der Bauteilunterseite 45 bedeckt sind. Es kann also sein, dass an der Bauteilunterseite 45 lediglich die Leiterrahmenteile 21, 22 freiliegen und nicht die Verbindungsstege 5. Ein Freiliegen an den lateralen Begrenzungsflächen 42 ist hierdurch jedoch nicht beeinflusst. Entsprechend geformte Leiterrahmenverbünde 20 können auch in allen anderen Ausführungsbeispielen vorhanden sein.

Claims (8)

  1. Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten: – Bereitstellen eines Leiterrahmenverbunds (20) mit einer Vielzahl von in Zeilen (R) und Spalten (C) angeordneten Leiterrahmen (2), wobei die Leiterrahmen (2) je mindestens zwei entlang der Zeilen (R) aufeinanderfolgende Leiterrahmenteile (21, 22) umfassen und die Leiterrahmen (2) je für eines der Halbleiterbauteile (1) vorgesehen sind, – Umformen mindestens eines Teils des Leiterrahmenverbunds (20) mit einem Gehäusematerial für Gehäusekörper (4) der Halbleiterbauteile (1), – Unterbrechen des Leiterrahmenverbunds (20) entlang und zwischen zumindest eines Teils der Spalten (C) und/oder der Zeilen (R), wobei die Leiterrahmen (2) matrixförmig angeordnet bleiben, – Bestücken der Leiterrahmen (2) mit mindestens einem optoelektronischen Halbleiterchip (3), – Testen mindestens eines Teils der mit den Halbleiterchips (3) bestückten und mit dem Gehäusematerial umformten Leiterrahmen (2) nach dem Schritt des Unterbrechens, und – Vereinzeln zu den Halbleiterbauteilen (1) nach dem Schritt des Umformens und nach dem Schritt des Testens, wobei – der Leiterrahmenverbund (20) mindestens eine Randleiste (25) umfasst, die parallel zu den Zeilen (R) ausgerichtet ist, – wenigstens erste Leiterrahmenteile (21) in einer randständigen Zeile (R) an der Randleiste (25) von den ersten Leiterrahmenteilen (21) der benachbarten Zeile (R) in dem noch nicht unterbrochenen Leiterrahmenverbund (20) isoliert sind, – die ersten Leiterrahmenteile (21) in der randständigen Zeile (R) in dem noch nicht unterbrochenen Leiterrahmenverbund (20) elektrisch mit der Randleiste (25) verbunden sind, und – beim Schritt des Unterbrechens der Leiterrahmenverbund (20) zwischen der randständigen Zeile (R) und der Randleiste (25) durchgehend unterbrochen wird.
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem das Unterbrechen zwischen genau zwei randständige Zeilen (R) und genau zwei benachbarten, hierzu parallel verlaufenden Randleisten (25) erfolgt, wobei die zwei randständigen Zeilen (R) zwischen einschließlich 10% und 40% der Leiterrahmen (2) umfassen.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei – entlang mindestens eines Teiles der Zeilen (R) die benachbarten Leiterrahmen (2) vor dem Schritt des Vereinzelns elektrisch miteinander verbunden sind, und – beim Schritt des Unterbrechens wenigstens ein Teil dieser Zeilen (R) jeweils von den benachbarten Zeilen (R) und von einer gegebenenfalls benachbarten Randleiste (25) elektrisch getrennt wird.
  4. Verfahren nach dem vorhergehenden Anspruch, wobei beim Schritt des Unterbrechens die von den benachbarten Zeilen (R) getrennten Zeilen (R) auch von senkrecht hierzu orientierten Randleisten (25) elektrisch getrennt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Testens der bestückten Leiterrahmen (2) und der Halbleiterchips (3) einzeln oder elektrisch in Serie geschaltet erfolgt, entlang der Zeilen (R).
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Unterbrechens nach dem Schritt des Umformens mit dem Gehäusematerial durchgeführt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem beim Testen nur ein Teil der bestückten Leiterrahmen (2) und der darauf angebrachten Halbleiterchips (3) getestet wird, wobei ein resultierendes Testergebnis statistisch ausgewertet wird und anhand dieses Testergebnisses über eine Weiterverarbeitung des Leiterrahmenverbunds (20) entschieden wird.
  8. Optoelektronisches Halbleiterbauteil (1), das mit einem Verfahren nach einem der vorhergehenden Ansprüche hergestellt ist, wobei mindestens eines der Leiterrahmenteile (21, 22) an höchstens einer lateralen Begrenzungsfläche (42) des Gehäusekörpers (4) freiliegt.
DE102012104882.7A 2012-06-05 2012-06-05 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil Expired - Fee Related DE102012104882B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102012104882.7A DE102012104882B4 (de) 2012-06-05 2012-06-05 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
JP2015515441A JP6092374B2 (ja) 2012-06-05 2013-05-03 複数のオプトエレクトロニクス半導体素子を製造するための方法
PCT/EP2013/059233 WO2013182358A1 (de) 2012-06-05 2013-05-03 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
US14/405,393 US9741616B2 (en) 2012-06-05 2013-05-03 Method for producing optoelectronic semiconductor components, leadframe assembly and optoelectronic semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012104882.7A DE102012104882B4 (de) 2012-06-05 2012-06-05 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE102012104882A1 DE102012104882A1 (de) 2013-12-05
DE102012104882B4 true DE102012104882B4 (de) 2017-06-08

Family

ID=48407482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012104882.7A Expired - Fee Related DE102012104882B4 (de) 2012-06-05 2012-06-05 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil

Country Status (4)

Country Link
US (1) US9741616B2 (de)
JP (1) JP6092374B2 (de)
DE (1) DE102012104882B4 (de)
WO (1) WO2013182358A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109159A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Leiterrahmenverbund, Gehäuseverbund, Baugruppenverbund und Verfahren zum Ermitteln mindestens eines Messwerts einer Messgröße einer elektronischen Baugruppe
JP6603982B2 (ja) * 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US9252063B2 (en) * 2014-07-07 2016-02-02 Infineon Technologies Ag Extended contact area for leadframe strip testing
DE102015100262A1 (de) 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102017126338A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
CN111684673B (zh) * 2018-02-16 2023-04-18 京瓷株式会社 多连片式元件收纳用封装件以及多连片式光半导体装置
JP7448770B2 (ja) * 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157372A1 (en) * 2003-02-11 2004-08-12 Manatad Romel N. Alternative flip chip in leaded molded package design and method for manufacture
US7173321B2 (en) * 2004-04-16 2007-02-06 Samsung Techwin Co. Ltd. Semiconductor package having multiple row of leads
US20110241039A1 (en) * 2010-03-31 2011-10-06 Lingsen Precision Industries, Ltd Pre-molded support mount of lead frame-type for led light module
US20120025361A1 (en) * 2010-07-27 2012-02-02 Kenichi Ito Semiconductor device, lead frame assembly, and method for fabricating the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192389A (ja) * 1982-05-06 1983-11-09 Sumitomo Electric Ind Ltd 連続組立発光ダイオ−ド
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
KR101187943B1 (ko) * 2005-09-20 2012-10-05 르네사스 일렉트로닉스 가부시키가이샤 Ｌｅｄ 광원 및 그 제조 방법
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
US20080253064A1 (en) * 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
US20080265923A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
US8179153B2 (en) * 2008-07-17 2012-05-15 Spansion Llc Probe apparatus, a process of forming a probe head, and a process of forming an electronic device
JP2011100780A (ja) * 2009-11-04 2011-05-19 Showa Denko Kk 検査装置、検査用基板、及び発光素子の製造方法
JP5367668B2 (ja) 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
WO2011093174A1 (ja) * 2010-01-29 2011-08-04 日本航空電子工業株式会社 Ｌｅｄデバイス、その製造方法、及び発光装置
EP2538348B1 (de) * 2010-02-18 2022-06-15 Katsumi Inoue Speicher mit funktion zur informationsverfeinerungserkennung, informationserkennungsverfahren mit diesem speicher, vorrichtung mit diesem speicher, informationserkennungsverfahren, verfahren zur verwendung des speichers und speicheradressen-vergleichsschaltung
JP2012023281A (ja) * 2010-07-16 2012-02-02 Nitto Denko Corp 発光装置の製法
JP2012028686A (ja) * 2010-07-27 2012-02-09 Nitto Denko Corp 発光装置の検査方法および発光装置の検査後の処理方法
JP2012114286A (ja) 2010-11-25 2012-06-14 Toshiba Corp Ｌｅｄパッケージ
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
DE102011056708A1 (de) 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
DE102011056706B4 (de) 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
DE102011056700A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157372A1 (en) * 2003-02-11 2004-08-12 Manatad Romel N. Alternative flip chip in leaded molded package design and method for manufacture
US7173321B2 (en) * 2004-04-16 2007-02-06 Samsung Techwin Co. Ltd. Semiconductor package having multiple row of leads
US20110241039A1 (en) * 2010-03-31 2011-10-06 Lingsen Precision Industries, Ltd Pre-molded support mount of lead frame-type for led light module
US20120025361A1 (en) * 2010-07-27 2012-02-02 Kenichi Ito Semiconductor device, lead frame assembly, and method for fabricating the same

Also Published As

Publication number Publication date
US9741616B2 (en) 2017-08-22
JP2015520515A (ja) 2015-07-16
US20150200138A1 (en) 2015-07-16
WO2013182358A1 (de) 2013-12-12
JP6092374B2 (ja) 2017-03-08
DE102012104882A1 (de) 2013-12-05

Similar Documents

Publication Publication Date Title
DE102012104882B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102011056706B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
DE102011056708A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
WO2013092387A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102014116133B4 (de) Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102013113558B4 (de) Eingebettetes chipgehäuse, chipgehäuse und verfahren zur herstellung eines eingebetteten chipgehäuses
DE102014111106A1 (de) Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015107232A1 (de) Verfahren zur Vereinzelung von Packages und Leadframe
DE102016105491A1 (de) Herstellung von halbleiterbauelementen
WO2012119813A1 (de) Leiterrahmen für optoelektronische bauelemente und verfahren zur herstellung optoelektronischer bauelemente
DE112015003410T5 (de) Verfahren zur Herstellung elektronischer Bauteile
DE202012100694U1 (de) Substrat mit vergrößerter Chipinsel
EP3797432B1 (de) Verfahren zur herstellung einer vielzahl von widerstandsbaueinheiten über ein keramiksubstrat
DE102021117822A1 (de) Leitungsrahmen
DE102016107736A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141027

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee