CN114270505A - 导线框复合件、用于制造多个构件的方法和构件 - Google Patents

导线框复合件、用于制造多个构件的方法和构件 Download PDF

Info

Publication number
CN114270505A
CN114270505A CN202080055795.XA CN202080055795A CN114270505A CN 114270505 A CN114270505 A CN 114270505A CN 202080055795 A CN202080055795 A CN 202080055795A CN 114270505 A CN114270505 A CN 114270505A
Authority
CN
China
Prior art keywords
lead frame
elements
wire frame
composite
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080055795.XA
Other languages
English (en)
Inventor
马蒂亚斯·希恩
迈克尔·齐茨尔斯佩格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114270505A publication Critical patent/CN114270505A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提出一种导线框复合件(1)，包括：‑多个规则设置的导线框(5)；所述导线框分别‑适合于电接触构件(10)，‑包括至少两个通过留空部(2)横向间隔开的导线框元件(6、7、7A、7B、7C)，所述导线框元件设为不同极性的电端子，并且‑具有至少一个锚固元件(8)，所述锚固元件适合于锚固构件(10)的壳体本体(11)；‑多个连接元件(3)，所述连接元件分别将相邻的导线框(5)的两个导线框元件(6、7、7A、7B、7C)彼此连接，其中两个连接的导线框元件(6、7、7A、7B、7C)设为不同极性的端子。此外，提出一种用于制造多个构件的方法和一种构件。

Description

导线框复合件、用于制造多个构件的方法和构件
技术领域
提出一种导线框复合件，所述导线框复合件尤其适合于制造多个构件。优选地，构件为光电子构件，例如发射辐射的或探测辐射的构件。
背景技术
例如已知如下光电子构件，所述光电子构件具有所谓的QFN(Quad Flat NoLeads，方形扁平无引脚)封装。这种构件的特征是，其由导线框的导线框元件形成的电端子不伸出于塑料包套或壳体本体，而是平坦地集成到壳体本体的表面中。原则上，壳体本体在导线框元件处的粘附是相对差的，使得在导线框元件处设置有锚固结构。
锚固结构的有效的设计方案通常造成大的空间需求，这又引起大的构件尺寸。例如，半导体芯片在常规构件中安装在未打薄的导线框元件上，也就是说安装在导线框的实心材料上。设为用于锚固的结构，如例如底切部在此设置在半导体芯片的“足印”之外并且造成构件的相对大的横向尺寸。
构件大小的减小在此不能够容易地进行，因为已知的结构不再以对应的方式起作用。尤其在分割导线框复合件时，将其部分从塑料包套扯掉，因为其余的锚固结构不再足够有效。
发明内容
在本文中要实现的目的在于，提出一种导线框复合件，所述导线框复合件能够实现构件大小的减小。其他要实现的目的在于，提出一种用于制造多个构件的方法和一种具有减小的构件大小的构件。
此外，所述目的通过具有独立权利要求的特征的导线框复合件、用于制造多个构件的方法和构件来实现。
导线框复合件的、用于制造多个构件的方法的和构件的有利的改进方案是从属权利要求的主题。
根据导线框复合件的至少一个实施方式，所述导线框复合件包括规则设置的多个导线框以及在导线框之间的多个连接元件。规则的设置在此表示反复的设置图案。例如，导线框成行和列地设置。优选地，导线框分别适合于电接触构件并且分别具有至少两个通过留空部横向间隔开的导线框元件，所述导线框元件设为不同极性的电端子。此外，导线框有利地分别具有至少一个锚固元件，所述锚固元件适合于锚固构件的壳体本体。尤其地，导线框元件为导线框的打薄的、平坦的区域，其中至少一个锚固元件从导线框元件的平面柱状地伸出。至少一个锚固元件在导线框复合件的上侧的俯视图中可以至少局部地具有椭圆形的、尤其圆形的形状。至少一个锚固元件可以设置在导线框的导线框元件中的一个导线框元件处。
此外，连接元件分别将尤其直接相邻的导线框的两个导线框元件彼此连接，其中两个连接的导线框元件设为不同极性的端子。换言之，第一导线框的设为阳极的导线框元件和尤其直接相邻的第二导线框的设为阴极的导线框元件通过连接元件彼此连接。有利地，连接元件也适合作为锚固元件。
在一个优选的设计方案中，一个导线框的每个导线框元件与直接相邻的导线框的唯一的导线框元件通过刚好一个连接元件连接，其中连接的导线框元件设为不同极性的端子。导线框因此在导线框复合件中是短路的。
根据至少一个实施方式，导线框成行和列地设置，其中各两个优选直接相邻的列相对转动，使得在一行的两个并排设置的导线框的情况下，设为不同极性的端子的导线框元件直接并排设置。尤其地，各两个直接相邻的列彼此转动了180°。
优选地，设为第一极性的电端子、例如设为阴极的导线框元件是芯片安装区域，而设为第二极性的电端子、例如设为阳极的导线框元件是连接机构区域。在此，至少一个锚固元件可以设置在连接机构区域处。有利地，锚固元件设为用于安置电连接机构，例如平面的导线(所谓的“planar interconnect”，平面互连)。锚固元件因此除了锚固功能之外还满足连接元件的功能，由此提高集成密度并且可以减小构件大小。
在导线框复合件的一个有利的设计方案中，导线框分别具有多个锚固元件，所述锚固元件设置在不同的导线框元件处。在此，不仅在设为第一极性的电端子、例如设为阴极的导线框元件处，而且也在设为第二极性的电端子、例如设为阳极的导线框元件处，可以设置有锚固元件。
根据至少一个实施方式，至少一个锚固元件横向地超出导线框元件延伸到留空部中。在此，“横向”表示平行于导线框的主延伸平面或在导线框的主延伸平面中伸展的至少一个方向。有利地，在这种设计方案中，可以通过壳体本体的设置在留空部中的材料在下部填塞锚固元件并从而实现壳体本体在导线框中的更好的锚固。例如，锚固元件在其下侧上可以具有凹状弯曲的表面，使得构成凹部，所述凹部可以由壳体本体的材料填充。尤其地，借此沿竖直方向、即垂直于主延伸平面可以对抗导线框的脱离。
在一个有利的设计方案中，将至少两个导线框元件横向间隔开的留空部长形地构成。这尤其表示，第一横向扩展小于第二横向扩展。在此，第一横向扩展有利地沿着导线框的列标示，而第二横向扩展沿着导线框的行标示。优选地，一行的相邻的导线框的留空部成对地连续地、也就是说无中断地构成。留空部可以台阶状地彼此错开地设置。尤其地，在此得出“Z”的形状。
根据至少一个实施方式，导线框复合件具有多个凹部，其中在各两个相邻的凹部之间设置有至少一个连接元件。优选地，凹部沿竖直方向完全穿透导线框复合件。尤其地，导线框复合件具有成列设置的多个第一凹部，其中在一列的各两个相邻的第一凹部之间设置有至少一个连接元件。此外，导线框复合件可以具有成行设置的第二凹部，其中在一行的各两个相邻的第二凹部之间设置有至少一个连接元件。连接元件的形状和大小在此通过凹部的形状和大小来确定。形状和大小尤其选择成，使得连接元件尽可能小地形成并且尽管如此仍确保在加工时的足够的稳定性。例如，凹部可以十字形地构成。替选地，凹部可以五角形地构成或者具有其他的尤其几何的形状。
在一个优选的设计方案中，锚固元件和连接元件在其横向扩展中彼此对应，这就是说，其具有至少近似等大的横向扩展或面积。这有益地作用于分割工艺中的稳定性。例如，沿两个彼此垂直的横向方向的横向扩展可以分别在50μm和200μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。此外，锚固元件可以具有高度或竖直扩展，所述高度或竖直扩展对应于未打薄的导线框或导线框复合件的厚度。未打薄的导线框或导线框复合件的厚度或竖直扩展尤其在200μm和300μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。在使用打薄的半导体芯片时，厚度可以更小并且在50μm和200μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。
此外有利的是，锚固元件距离连接所述凹部的假想的连接线不大于导线框厚度、优选一半的导线框厚度。由此，在分割时可以减小沿竖直方向的应力。连接线在分割工艺中尤其为分离线，例如锯割槽。
根据用于制造多个构件的方法的至少一个实施方式，首先提供如在更上文中描述的导线框复合件。
优选地，在制造导线框复合件时，提供导线框基本体。有利地，导线框基本体由导电材料形成，所述导线材料此外具有良好的导热性。尤其地，导线框基本体为不具有导线框结构的金属基本体。适合于导线框基本体的材料例如是铜。
导线框基本体局部地打薄，这就是说，减小导线框基本体的厚度，并且形成锚固元件。尤其地，导线框基本体通过刻蚀方法、例如湿化学刻蚀打薄。此外可考虑的是，导线框基本体通过压印和冲压来结构化。
导线框基本体优选地具有在200μm和300μm之间的厚度或竖直扩展或者在使用打薄的半导体芯片时具有在50μm和200μm之间的厚度或竖直扩展，其中包括边界值，其中±10％的偏差处于公差范围中。在打薄时，将导线框基本体的厚度至少减小三分之一。优选地，导线框基本体在构成有导线框元件的区域中打薄成，使得其对应于要安装的半导体芯片的高度，以便半导体芯片在制成的构件中基本上不伸出于导线框的或构件的上侧。在构成有连接元件的区域中，导线框基本体同样可以打薄。而锚固元件至少局部未打薄。对应地，锚固元件可以具有等于未打薄的导线框基本体的厚度的最大高度。
在导线框基本体中产生规则设置的凹部，其中在凹部之间构成连接元件和导线框。尤其地，凹部完全地延伸穿过导线框基本体。凹部的形状和大小尤其取决于构件的所力求的大小。例如，凹部可以十字形地构成并且具有在100μm和500μm之间的最大横向扩展。
连接元件在此可以非常窄地构成并且例如达到在70μm和200μm之间的横向扩展，其中包括边界值，其中±10％的偏差处于公差范围中。
此外产生留空部，所述留空部横向划分、尤其分开导线框，使得导线框具有多个导线框元件。
在用于制造导线框复合件的方法的一个有利的设计方案中，产生成列设置的第一凹部，其中在一列的各两个相邻的第一凹部之间构成至少一个连接元件。此外，产生成行设置的第二凹部，其中在一行的各两个相邻的第二凹部之间构成连接元件。此外，在两个直接相邻的列和行的交叉点之间分别构成导线框。优选地，第一和第二凹部在其形状和大小方面相同地构成。然而也可行的是，第一凹部与第二凹部在形状和/或大小方面不同。
凹部和留空部可以通过刻蚀方法、尤其通过湿化学刻蚀制造。
根据用于制造多个构件方法的至少一个实施方式，在制造或提供导线框复合件之后，将半导体芯片安装在每个导线框的导线框元件上。例如，半导体芯片可以在相应的导线框元件上借助粘接或焊接剂固定。
此外，在安装之后可以产生包覆件，其中半导体芯片和导线框复合件部分地嵌入到包覆件中。优选地，包覆件为借助于注塑法施加的注塑料。对于包覆件而言尤其适合的是塑料，例如硅树脂或环氧树脂，作为基本材料。此外，包覆件可以包含吸收辐射的和/或反射性的附加材料。包覆件在制成的构件中形成构件的壳体本体。
在产生包覆件之后，分割成多个构件。在此，将连接元件分开。尤其地，分割借助于锯割工艺进行。优选地，分割沿着假想的连接线执行，所述连接线分别在一列和一行的凹部之间伸展。
在该方法的一个优选的设计方案中，导线框复合件的设置在上侧和下侧处的表面保持不被包覆件覆盖。这尤其可以通过如下方式实现：导线框复合件的上侧和下侧在制造包覆件时通过用于制造包覆件的模具的内面覆盖，所述内面按压到所述表面上。在此，专门设为用于制造包覆件的锚固元件或其表面可以用作为用于由内面施加到上侧和下侧上的力的作用面。此外，在此出现的压力可以防止导线框复合件通过包覆件或注塑料漂浮，使得导线框复合件保持在其设置的位置处。
锚固元件仅部分地嵌入到包覆件中或锚固元件在上侧和下侧处露出有助于，在分割时防止导线框复合件的部分从包覆件扯掉。有利地，锚固元件竖直地和横向地沿所有方向作用。
根据构件的至少一个实施方式，所述构件包括导线框和至少一个半导体芯片，所述半导体芯片设置在导线框上，以及包括壳体本体，至少一个半导体芯片和导线框至少部分地嵌入到所述壳体本体中。优选地，导线框包括至少两个通过留空部彼此横向间隔开的导线框元件，所述导线框元件设为不同极性的电端子。在此，导线框元件优选地通过留空部空间分离并且电绝缘。此外，导线框有利地具有至少一个锚固元件，所述锚固元件设置在导线框元件之一处。半导体芯片尤其设置在设为第一极性的电端子的导线框元件上并且借助于连接机构与设为第二极性的电端子的导线框元件连接。在此，至少一个半导体芯片的第一主面和至少一个锚固元件的第一主面分别是构件的第一主面的一部分。
尤其地，该构件的第一主面平坦地构成。对应地，半导体芯片的第一主面和锚固元件的第一主面也平坦地构成并且处于与构件的第一主面相同的平面中。半导体芯片的和锚固元件的第一主面分别设置在其背离导线框元件的侧上。
在一个优选的设计方案中，半导体芯片的和锚固元件的第一主面未被壳体本体覆盖。此外，导线框元件优选地在该构件的第二主面或下侧处未被壳体本体覆盖。借此，该构件在下侧处电连接和从而是可表面安装的。特别优选地，导线框元件沿横向方向不伸出壳体本体。更优选地，导线框元件在构件的侧面处与壳体本体齐平。
根据至少一个实施方式，半导体芯片设置在导线框元件的芯片安装面上，其中锚固元件和芯片安装面设置在导线框的同一侧上。尤其地，锚固元件伸出导线框元件的芯片安装面。
优选地，连接机构借助于锚固元件与设为第二极性的电端子的导线框元件电连接。尤其地，连接机构为平面构成的电导线，所谓的“planar interconnect(平面互连)”，所述电导线在半导体芯片和锚固元件之间在壳体本体上平坦地伸展。
如在更上文中已经提到的那样，至少一个锚固元件可以横向地超出导线框元件延伸到留空部中。尤其地，锚固元件具有棱镜状的、柱状的、截棱锥状的或截锥状的形状。在此可行的是，对锚固元件横向限界的侧面在横截面中直线地伸展抑或至少局部弯曲地构成。
例如，侧面在横截面中可以是凹状弯曲的。
半导体芯片可以为发射辐射的半导体芯片，例如发光二极管芯片或激光二极管芯片，或者为探测辐射的半导体芯片，例如光敏二极管或光敏晶体管。尤其地，发射辐射的半导体芯片适合于发射在可见的、紫外的或红外的光谱范围中的电磁辐射。此外，探测辐射的半导体芯片优选地适合于探测在可见的、紫外的或红外的光谱范围中的电磁辐射。此外，半导体芯片可以设为用于探测化学制剂，例如气体。
构件可以具有多个半导体芯片，使得其为所谓的“多芯片”构件。在此，半导体芯片中的至少一个半导体芯片可以是发射辐射的半导体芯片并且另一半导体芯片可以是探测辐射的半导体芯片。这种构件尤其适合于用于反射光栅。
在一个有利的设计方案中，构件具有集成电路(英语为：“integrated circuit”，简称IC)，所述集成电路尤其在多芯片构件中适合于操控各个半导体芯片。半导体芯片的布线在此可以通过面状构成的电导线或通过面状构成的电导线和键合线的组合进行。
上述导线框复合件以及上述方法特别适合于制造多个在此描述的构件。结合构件描述的特征因此也可以用于导线框复合件和方法并且反之亦然。此外，结合导线框复合件描述的特征也可以用于所述方法并且反之亦然。
构件特别适合于在汽车和多媒体领域中以及在常规照明的领域中应用。
附图说明
其他优点、有利的实施方式和改进方案从在下文中结合附图描述的实施例中得出。
附图示出：
图1示出根据第一实施例的导线框复合件或用于制造多个构件的方法的中间阶段的示意立体图，
图2示出在图1中示出的导线框复合件或中间阶段的局部，
图3和4示意地示出根据第一实施例的导线框复合件或中间阶段的局部的记录的示意图，
图5至8示出根据第一实施例的导线框或根据第一实施例的导线框复合件的局部的不同视图，
图9示出根据第一实施例的构件的示意立体图，所述构件可借助根据第一实施例的导线框复合件或方法制造，
图10至12示出根据第二实施例的构件的不同视图，
图13示出根据第三实施例的导线框复合件或用于制造多个构件的方法的中间阶段的示意立体图，
图14示出根据第四实施例的导线框复合件或用于制造多个构件的方法的中间阶段的示意立体图，
图15和16示出根据第四实施例的导线框或导线框复合件的局部的不同视图，
图17示出根据第四实施例的构件的示意立体图，所述构件可借助根据第四实施例的导线框复合件或方法制造。
具体实施方式
在实施例和附图中，相同的、同类的或起相同作用的元件分别设有相同的附图标记。示出的元件和相互间的大小关系不一定视作为是符合比例的，更确切地说，个别元件为了更好的可视性和/或更好的理解可以夸大地示出。
在图1至8中示出的第一实施例中，导线框复合件1包括多个导线框5和多个连接元件3，所述连接元件设置在导线框5之间。导线框5在导线框复合件1中规则地沿着列A和行B设置。每个导线框5包括两个通过留空部2彼此横向间隔开的导线框元件6、7，所述导线框元件设为不同极性的电端子。此外，每个导线框5具有两个锚固元件8，所述锚固元件分别适合于锚固包覆件或壳体本体。
连接元件3分别将相邻的导线框5的两个导线框元件6、7彼此连接，其中两个连接的导线框元件6、7设为不同极性的端子。尤其地，一个导线框5的每个导线框元件6、7与直接相邻的导线框5的唯一的导线框元件6、7通过恰好一个连接元件3连接，其中连接的导线框元件6、7设为不同极性的端子。导线框5因此在导线框复合件1中是短路的。
此外，各两个直接相邻的列A在导线框复合件1的俯视图中彼此转动180°，使得在一行B的两个并排设置的导线框5的情况下，设为不同极性的端子的导线框元件6、7直接并排设置。
例如，设为第一极性的电端子、例如设为阴极的导线框元件6是芯片安装区域，而设为第二极性的电端子、例如设为阳极的导线框元件7是连接机构区域。
如尤其从图2中可见的是，导线框复合件1具有多个沿着列A设置的第一凹部4A，其中在一列A的各两个相邻的凹部4A之间设置有两个连接元件3。此外，导线框复合件1具有多个在一行B中设置的第二凹部4B，其中在一行B的各两个相邻的第二凹部4B之间设置有连接元件3。连接元件的形状和大小在此通过凹部4A、4B的形状和大小确定。形状和大小尤其选择成，使得连接元件3尽可能小地形成并且尽管如此仍确保在加工时足够的稳定性。例如，凹部4A、4B可以十字形地构成。其沿两个彼此垂直地伸展的横向方向L1、L2的横向扩展a1、a2优选分别在100μm和500μm之间。此外，连接元件3的横向扩展a1、a2优选地在70μm和200μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。
结合图3和4进一步地讨论留空部2。一个导线框5的导线框元件6、7分别通过留空部2沿第一横向方向L1间隔开。留空部2长形地构成并且沿着第一横向方向L1比沿着第二横向方向L2具有较短的扩展。例如，较短的横向扩展a1可以在70μm和150μm之间，而较长的横向扩展a2至少为100μm，其中±10％的偏差处于公差范围中。
一行B的直接相邻的导线框5的留空部2成对连续地、即无中断地构成。在此，留空部2台阶状地彼此错开地设置，使得尤其得出“Z”的形状。
结合图5至8详细地讨论导线框5和其元件6、7和8。导线框元件6、7为导线框5的打薄的平坦的区域。例如，导线框元件6、7可以具有在70μm和150μm之间的厚度或竖直扩展d，其中包括边界值，其中±10％的偏差处于公差范围中。此外，设为芯片安装区域的导线框元件6在导线框5的俯视图中至少近似矩形地构成并且具有第一和第二横向扩展a1、a2，所述第一和第二横向扩展分别在300μm和500μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。设为连接机构区域的导线框元件7在导线框5的俯视图中也可以至少近似矩形地构成并且具有第一和第二横向扩展a1、a2，其中第一横向扩展a1比第二横向扩展a2短。第一横向扩展a1在70μm和150μm之间，而第二横向扩展a2可以对应于另一导线框元件6的第二横向扩展，并且在300μm和500μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。
锚固元件8在导线框5的俯视图中彼此倾斜相对置地设置。所述锚固元件沿竖直方向V分别柱形地伸出导线框元件6、7并且在导线框5的上侧的俯视图中至少局部地具有椭圆形的、尤其圆形的构型。优选地，锚固元件8的横向扩展a1、a2分别在50μm和200μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。此外，锚固元件8可以具有高度d或竖直扩展d，其对应于未打薄的导线框5或导线框复合件1的厚度。其尤其在200μm和300μm之间，其中包括边界值，其中±10％的偏差处于公差范围中。
尤其地，锚固元件8距离连接凹部4A的连接线C不大于导线框厚度、优选一半的导线框厚度(参见图1)。由此，在切割时可以减小沿竖直方向V的应力。连接线C在分割工艺中尤其为分离线，例如锯割槽。
此外根据图1至9可以详细阐述用于制造多个构件100的方法的第一实施例。首先提供或制造导线框复合件1，其中提供导线框基本体并且局部地尤其通过刻蚀法打薄，使得构成锚固元件8。此外，产生规则设置的凹部4A、4B，其中在凹部4A、4B之间构成连接元件3和导线框5。此外，产生留空部2，所述留空部将导线框5横向地划分或分开，使得导线框具有多个导线框元件6、7。
此外，将半导体芯片12安装在每个导线框5的导线框元件6上。最后，产生包覆件11，半导体芯片12和导线框复合件1部分地嵌入所述包覆件中。此后，分割成多个构件10，其中连接元件3被分开。
能够以所述方式制造的构件10在图9中示出，所述构件尤其具有方形的构型。
构件10包括导线框5，所述导线框包括两个通过留空部2横向间隔开的导线框元件6、7，所述导线框元件设为不同极性的电端子。此外，导线框5具有两个锚固元件8，所述锚固元件设置在不同的导线框元件6、7处。构件10具有半导体芯片12，所述半导体芯片安装在设为第一极性的电端子的导线框元件6上并且借助于设置在锚固元件8处的连接机构13与设为第二极性的电端子的导线框元件7连接。
半导体芯片12例如为发射辐射的半导体芯片12。在此，半导体芯片12具有带有有源区的半导体本体，所述有源区适合于产生辐射。尤其地，有源区是pn结区。有源区在此可以构成为层或多个层的层序列。例如，有源区在构件10运行时发射电磁辐射，例如在可见的、紫外的或红外的光谱范围中。
对于半导体本体的层优选考虑基于氮化物或磷化物化合物半导体的材料。“基于氮化物化合物半导体”在该上下文中表示，半导体本体的至少一个层包括氮化物-III/V族化合物半导体材料，优选AlnGamIn1-n-mN，其中0≤n≤1，0≤m≤1并且n+m≤1。对应地，“基于磷化物化合物半导体”表示，半导体本体的至少一个层包括AlnGamIn1-n-mP，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，所述材料不必强制性地具有根据上式的数学上精确的组成。更确切地说，所述材料可以具有一种或多种掺杂物以及附加的组成部分，其基本上不改变AlnGamIn1-n-mN或AlnGamIn1-n-mP材料的表征性的物理特性。然而出于简单性，上式仅包含晶格的主要组成部分(Al，Ga，In，N)，即使这些主要组成部分可以部分地通过少量其他物质取代时也如此。
此外，构件10具有壳体本体11，半导体芯片12和导线框5部分地嵌入到壳体本体11中。在此，导线框5和半导体芯片12平坦地集成到壳体本体11的表面中，其中半导体芯片12的第一主面12A和锚固元件8的各一个第一主面8A分别形成构件10的第一主面10A的一部分，并且导线框元件6、7在构件10的第二主面10B或下侧处未被壳体本体11覆盖。此外，导线框元件6、7在横向方向L1、L2上不伸出壳体本体11，而是在构件10的侧面10C处与壳体本体11齐平。
此外，壳体本体11设置在留空部2中和导线框元件6、7的在横向上设置在锚固元件8和半导体芯片12下游的区域中。锚固元件8横向地超过导线框元件6、7延伸到留空部2中并且通过壳体本体11在下部填塞。如例如从图6至8中获知的那样，锚固元件8在其下侧处分别具有凹状弯曲的表面8B，使得分别构成有凹部，壳体本体11的材料积聚在所述凹部中。此外，各一个对锚固元件8横向限界的侧面8C在俯视图中可以是凹状弯曲的。
连接机构13为平面地构成的电导线，所谓的“planar interconnect”，所述电导线在半导体芯片12和锚固元件8之间在壳体本体11上平坦地伸展。
借助于留空部2，这两个导线框元件6、7电绝缘。构件10可以借助于导线框元件6、7的未覆盖的表面在下侧处电连接并从而是可表面安装的。
在如下情况下，即竖直扩展在200μm和300μm之间，其中包括边界值，其中±10％的偏差处于公差范围中，并且横向扩展a1在600μm和1300μm之间且a2在300μm和500μm之间，其中包括边界值，其中±10％的偏差处于公差范围中，构件10具有小的构件大小并且由于其锚固元件8仍稳定地构成。尤其地，通过锚固元件8可以防止壳体本体11的脱离。
图10在朝向构件10的第一主面10A的俯视图中示出构件10的第二实施例。在图11中示出的俯视图中，壳体本体11透明地示出，使得可看到导线框5。图12示出构件10的沿着线E-F的示意横截面图。
如从图10和11中获知的那样，这两个锚固元件8虽然沿第二横向方向L2然而不沿第一横向方向L1彼此错开地设置。与其不同地，锚固元件8在图9中示出的实施例中沿这两个横向方向L1、L2彼此错开地设置。根据第二实施例的布置可以通过如下方式简化，导线框元件6的设置在锚固元件8上的区域是外翻的，而导线框元件7的与外翻的区域相对置地设置的区域是留空的。通过导线框元件6距锚固元件8的较大的横向间距，芯片安装较少受锚固元件8和其不平坦的侧面8C妨碍。关于其他设计方案特征参照第一实施例。
在图13中示出的第三实施例中，导线框5分别具有仅一个锚固元件8。在此，锚固元件8与半导体芯片12相对置地设置在设为连接机构区域的导线框元件7处。关于其他设计方案特征参照第一实施例。
在基于所述实施例的构件中，也可以实现小的构件大小并且由于锚固元件8可以实现足够的稳定性。尤其地，通过锚固元件可以防止壳体本体的脱离。
在图14至17中示出的第四实施例中，导线框5分别具有四个导线框元件6、7A、7B、7C，其中导线框元件6设为芯片安装区域并且导线框元件7A、7B、7C设为连接机构区域。导线框元件7A、7B、7C矩形地构成，而导线框元件6三角形地构成。
在导线框元件6上设置有第一、第二和第三半导体芯片12、22、32，所述半导体芯片尤其设为用于发射不同波长的电磁辐射。例如，第一半导体芯片12在运行中发射蓝光，第二半导体芯片22在运行中发射绿光，并且第三半导体芯片32在运行中发射红光。通过红光、绿光和蓝光的混合，制成的构件10(参见图17)在运行中可以发射白光。替选地，半导体芯片12、22、32中的至少一个可以是探测辐射的半导体芯片。
导线框元件6用作为共同的第一极性的电端子，而另外的导线框元件7A、7B、7C分别作为另外的第二极性的电端子与半导体芯片12、22、32相关联。导线框元件6、7A、7B、7C通过留空部2横向间隔开或空间分离。
导线框5在导线框复合件1中通过连接元件3彼此连接。通过连接元件3的一部分，相邻的导线框5的各两个导线框元件6、7A、7B、7C彼此连接，其中两个连接的导线框元件6、7A、7B、7C设为不同极性的端子。
在每个导线框5的每个导线框元件6、7A、7B、7C处设置有锚固元件8。在导线框元件7A、7B、7C处设置的锚固元件8尤其设为用于安置连接机构13，而在导线框元件6处设置的锚固元件8在制造期间可以用作为用于从注塑模具的内面施加到导线框复合件1的上侧和下侧上的力的作用面。所述锚固元件8可以具有比其他锚固元件更小的横向扩展。
导线框元件1具有在列A中设置的第一凹部4A和在行B中设置的第二凹部4B，所述第一凹部和第二凹部的形状和大小相同地构成。形状在此对应于五角形。分别将一列A的凹部4A连接的连接线以及分别将一行B的凹部4B连接的连接线在分割工艺中用作为分离线。
制成的构件10(参见图16和17)包括导线框5，所述导线框包括四个通过留空部2横向间隔开的导线框元件6、7A、7B、7C。此外，导线框5具有四个锚固元件8，所述锚固元件设置在不同的导线框元件6、7A、7B、7C处。构件10具有多个半导体芯片12、22、32，所述半导体芯片安装在设为第一极性的电端子的导线框元件6上并且分别借助于连接机构13与设为第二极性的电端子的导线框元件7A、7B、7C连接。
此外，构件10具有壳体本体11，半导体芯片12、22、32和导线框5部分地嵌入到所述壳体本体中。在此，导线框5和半导体芯片12、22、32平坦地集成到壳体本体11的表面中，其中半导体芯片12、22、32的各一个第一主面12A、22A、32A和锚固元件8的各一个第一主面8A形成构件10的第一主面10A的一部分，并且导线框元件6、7A、7B、7C在构件10的第二主面或下侧处未被壳体本体11覆盖。此外，导线框元件6、7A、7B、7C不横向地伸出壳体本体11，而是在构件10的侧面处与壳体本体齐平。
借助于留空部2，导线框元件6、7A、7B、7C电绝缘。构件10可以借助于导线框元件6、7A、7B、7C的未覆盖的表面在下侧处被电连接，其中不同的半导体芯片12、22、32是可单独电操控的。
关于其他设计方案特征，例如锚固元件8的构型和大小或者导线框元件6、7A、7B、7C和连接元件3的尺寸，补充地参照第一实施例。
本发明不受根据实施例的描述限制。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身没有详尽地在权利要求或实施例中说明时也如此。
本申请要求德国专利申请102019120523.9的优先权，其公开内容通过参考并入本文。
附图标记列表：
1 导线框复合件
2 留空部
3 连接元件
4 凹部
4A 第一凹部
4B 第二凹部
5 导线框
6、7、7A、7B、7C 导线框元件
8 锚固元件
8A 第一主面
8B 下侧表面
8C 侧面
9 包覆件
10 构件
10A 第一主面
10B 第二主面
10C 侧面
11 壳体本体
12、22、32 半导体芯片
12A、22A、32A 第一主面
13 连接机构
a1、a2 横向扩展
d 竖直扩展
A 列
B 行
C、D 连接线
L1 第一横向方向
L2 第二横向方向
V 竖直方向

Claims (15)

1.一种导线框复合件(1)，包括：
-多个规则设置的导线框(5)，所述导线框分别
-适合于电接触构件(10)，
-包括至少两个通过留空部(2)横向间隔开的导线框元件(6、7、7A、7B、7C)，所述导线框元件设为不同极性的电端子，和
-具有至少一个锚固元件(8)，所述锚固元件适合于锚固所述构件(10)的壳体本体(11)，其中所述导线框元件(6、7、7A、7B、7C)是所述导线框(5)的打薄的、平坦的区域，并且所述至少一个锚固元件(8)从所述导线框元件(6、7、7A、7B、7C)的平面柱状地伸出；
-多个连接元件(3)，所述连接元件分别将相邻的导线框(5)的两个导线框元件(6、7、7A、7B、7C)彼此连接，其中连接的所述两个导线框元件(6、7、7A、7B、7C)设为不同极性的端子。
2.根据上一项权利要求所述的导线框复合件(1)，
其中所述导线框(5)成行(B)和列(A)设置，并且各两个相邻的列(A)相对彼此转动，使得在一行(B)的两个并排设置的导线框(5)的情况下，设为不同极性的端子的导线框元件(6、7、7A、7B、7C)直接并排地设置。
3.根据上述权利要求中任一项所述的导线框复合件(1)，
其中所述至少一个锚固元件(8)设置在所述导线框元件(5)中的一个导线框元件处。
4.根据上述权利要求中任一项所述的导线框复合件(1)，
其中所述导线框(5)分别具有多个锚固元件(8)，所述锚固元件设置在不同的导线框元件(6、7、7A、7B、7C)处。
5.根据上述权利要求中任一项所述的导线框复合件(1)，
其中所述至少一个锚固元件(8)横向地超出所述导线框元件(6、7、7A、7B、7C)延伸到所述留空部(2)中。
6.根据上述权利要求中任一项所述的导线框复合件(1)，
其中一行(B)的相邻的导线框(5)的留空部(2)成对地连续地构成。
7.根据上述权利要求中任一项所述的导线框复合件(1)，
其中一行(B)的两个相邻的导线框(5)的留空部(2)台阶状地彼此错开地设置。
8.根据上述权利要求中任一项所述的导线框复合件(1)，
其中设为第一极性的电端子的导线框元件(6)是芯片安装区域并且设为第二极性的电端子的导线框元件(7、7A、7B、7C)是连接机构区域。
9.根据上述权利要求中任一项所述的导线框复合件(1)，
所述导线框复合件具有成列(A)设置的第一凹部(4A)和成行(B)设置的第二凹部(4B)，其中在一列(A)的各两个相邻的第一凹部(4A)之间设置有至少一个连接元件(3)并且在一行(B)的各两个相邻的第二凹部(4B)之间设置有至少一个连接元件(3)。
10.一种用于制造多个构件(10)的方法，具有如下步骤：
-提供根据上述权利要求中任一项所述的导线框复合件(1)，
-将半导体芯片(12)安装在每个导线框(5)的导线框元件(6)上，
-产生包覆件(9)，所述半导体芯片(12)和所述导线框复合件(1)部分地嵌入到所述包覆件中，
-分割成多个构件(10)，其中将所述连接元件(3)分开。
11.根据上一项权利要求所述的方法，
其中所述导线框复合件(1)的在上侧处和在下侧处设置的表面保持不被所述包覆件(9)覆盖。
12.一种构件(10)，包括：
-导线框(5)，所述导线框
-包括至少两个通过留空部(2)横向间隔开的导线框元件(6、7、7A、7B、7C)，所述导线框元件设为不同极性的电端子，和
-具有至少一个锚固元件(8)，所述锚固元件设置在所述导线框元件(6、7、7A、7B、7C)中的一个导线框元件处，
-至少一个半导体芯片(12、22、32)，所述半导体芯片设置在设为第一极性的电端子的导线框元件(6、7、7A、7B、7C)上并且借助于连接机构(13)与设为第二极性的第二端子的导线框元件(6、7、7A、7B、7C)连接，
-壳体本体(11)，所述至少一个半导体芯片(12、22、32)和所述导线框(5)至少部分地嵌入到所述壳体本体中，其中
所述至少一个半导体芯片(12、22、32)的第一主面(12A、22A、32A)和所述至少一个锚固元件(8)的第一主面(8A)分别形成所述构件(10)的第一主面(10A)的一部分。
13.根据上一项权利要求所述的构件(10)，
其中所述导线框元件(6、7、7A、7B、7C)在所述构件(10)的第二主面(10B)处未被所述壳体本体(11)覆盖。
14.根据上两项权利要求所述的构件(10)，
其中所述连接机构(13)借助于所述锚固元件(8)与设为第二极性的电端子的导线框元件(6、7、7A、7B、7C)电连接。
15.根据权利要求12至14中任一项所述的构件(10)，
其中所述至少一个锚固元件(8)横向地超出所述导线框元件(6、7、7A、7B、7C)延伸到所述留空部(2)中。
CN202080055795.XA 2019-07-30 2020-07-14 导线框复合件、用于制造多个构件的方法和构件 Pending CN114270505A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019120523.9 2019-07-30
DE102019120523.9A DE102019120523A1 (de) 2019-07-30 2019-07-30 Leiterrahmenverbund, Verfahren zur Herstellung einer Mehrzahl von Bauteilen und Bauteil
PCT/EP2020/069876 WO2021018566A1 (de) 2019-07-30 2020-07-14 Leiterrahmenverbund, verfahren zur herstellung einer mehrzahl von bauteilen und bauteil

Publications (1)

Publication Number Publication Date
CN114270505A true CN114270505A (zh) 2022-04-01

Family

ID=71995957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080055795.XA Pending CN114270505A (zh) 2019-07-30 2020-07-14 导线框复合件、用于制造多个构件的方法和构件

Country Status (4)

Country Link
US (1) US20220278028A1 (zh)
CN (1) CN114270505A (zh)
DE (2) DE102019120523A1 (zh)
WO (1) WO2021018566A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488329B (zh) * 2008-05-15 2015-06-11 Everlight Electronics Co Ltd 線路基板與發光二極體封裝
JP2010171181A (ja) * 2009-01-22 2010-08-05 Renesas Technology Corp 半導体装置
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6603982B2 (ja) * 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
DE102015104185A1 (de) * 2015-03-20 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
GB2538059A (en) * 2015-04-28 2016-11-09 Litecool Ltd An LED package and array
US10186498B2 (en) * 2015-07-27 2019-01-22 Semiconductor Components Industries, Llc Semiconductor leadframes and packages with solder dams and related methods
US10256168B2 (en) * 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor

Also Published As

Publication number Publication date
US20220278028A1 (en) 2022-09-01
WO2021018566A1 (de) 2021-02-04
DE112020003101A5 (de) 2022-03-10
DE102019120523A1 (de) 2021-02-04

Similar Documents

Publication Publication Date Title
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
EP2218116B1 (en) Slim led package
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR101659103B1 (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
US9698312B2 (en) Resin package and light emitting device
US9653670B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
TW201314965A (zh) 發光裝置
US20100022039A1 (en) Method of making light emitting diodes
US20200287111A1 (en) Production of optoelectronic components
KR20130066635A (ko) 광전자 소자 그리고 광전자 소자 및 복합 구조물을 제조하기 위한 방법
KR20090104577A (ko) 멀티칩 ｌｅｄ 패키지
KR20150109367A (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
US8835198B2 (en) Method for manufacturing LED
US20180012872A1 (en) Molded led package with laminated leadframe and method of making thereof
US20180090652A1 (en) Optoelectronic device array and method for producing a multiplicity of optoelectronic device arrays
CN107567659B (zh) 用于加工引线框架的方法和引线框架
US10505091B2 (en) Component and method of producing a component
EP2228843A2 (en) Light emitting device package
CN116210095A (zh) 光电子半导体器件和制造方法
US20220336697A1 (en) Method for Singulating Components from A Component Composite, and Component
TW201409763A (zh) 發光二極體封裝結構及其製造方法
KR101772550B1 (ko) 반도체 발광소자
CN114270505A (zh) 导线框复合件、用于制造多个构件的方法和构件
US9461438B2 (en) Housing for laser diodes and method for producing a housing
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination